TW201810402A - 一種蝕刻裝置及半導體晶圓分割方法 - Google Patents
一種蝕刻裝置及半導體晶圓分割方法 Download PDFInfo
- Publication number
- TW201810402A TW201810402A TW106104506A TW106104506A TW201810402A TW 201810402 A TW201810402 A TW 201810402A TW 106104506 A TW106104506 A TW 106104506A TW 106104506 A TW106104506 A TW 106104506A TW 201810402 A TW201810402 A TW 201810402A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor wafer
- gas
- nozzle
- etching gas
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本發明提供一種蝕刻方法、蝕刻裝置及半導體晶圓分割方法。其中一種半導體晶圓分割方法包括如下步驟:提供一半導體晶圓,所述半導體晶圓上形成有多個積體電路,所述多個積體電路之間設有間隙;利用噴嘴噴出電漿蝕刻氣體對所述多個積體電路之間的間隙進行蝕刻,使所述多個積體電路一一分離。本發明提出了利用噴嘴噴出電漿蝕刻氣體進行蝕刻的方法及裝置,從而可利用該方法及裝置實現半導體晶圓的分割。本發明的半導體晶圓分割方法避免了採用傳統切割刀劃片造成的應力,有效減少了劃片造成的崩邊、碎片等問題,適用于薄晶圓的劃片分割,並且方法簡單、快速、高效。
Description
本發明係關於微電子技術領域,特別是關於一種蝕刻方法、蝕刻裝置及半導體晶圓分割方法。
在一片半導體晶圓上,通常製作有數百個至數千個裸芯(Die),這些裸芯之間留有一定間隙,需要進行劃片切割(Dicing Saw)將它們分離出來。然而,傳統的劃片切割很容易產生應力使邊緣崩裂,從而導致裸晶片的碎裂,特別是對於形成在薄晶圓上裝置,如功率裝置和BSI型CMOS圖像感測器等,這種裝置的晶圓厚度通常薄至50μm,在劃片切割中非常容易碎裂。
目前一些解決方案係採用圖形化光阻結合習知乾法蝕刻進行劃片。另外,日本專利申請案JP2003257896A揭露一種半導體晶圓的分割方法,該方法利用研磨膠帶和乾法蝕刻方式實現晶圓的劃片;藉由在晶圓頂面粘貼膠帶,然後切割膠帶露出劃道區域,再於膠帶的保護下採用乾法蝕刻將晶圓分割。美國專利申請案US20110312157A1揭露一種半導體晶圓的切割方法,該方法利用飛秒鐳射與電漿蝕刻實現晶圓劃片;藉由在晶圓表面形成遮罩,然後利用飛秒鐳射切割遮罩露出劃道,再利用電漿蝕刻在遮罩的保護下將晶圓分割。
然而,習知解決方案的製程步驟都較為複雜,生產效率也較低。因此,實有必要尋求一種更為高效、簡便的針對薄晶圓的劃片技術。
鑒於以上所述現有技術,本發明目的在於提供一種蝕刻方法、蝕刻裝置及半導體晶圓分割方法,用於解決現有技術中薄晶圓的劃片切割容易碎裂的問題。
為實現上述目的及其他相關目的,本發明提供一種蝕刻方法,包括如下步驟:利用噴嘴噴出電漿蝕刻氣體對標的材料需要蝕刻的區域進行蝕刻。
較佳地,所述電漿蝕刻氣體為所述標的材料的乾法蝕刻氣體。
較佳地,利用噴嘴噴出經過紫外線輻照的電漿蝕刻氣體。
較佳地,利用噴嘴噴出的電漿蝕刻氣體為高壓氣體。
為實現上述目的及其他相關目的,本發明還提供一種蝕刻裝置,包括:氣腔、進氣口、噴嘴和電漿啟動單元;所述氣腔包括頂部、與所述頂部相對的底部、以及連接所述頂部與所述底部的側壁;所述進氣口位於所述氣腔的頂部;所述噴嘴位於所述氣腔的底部;所述電漿啟動單元位於所述氣腔的側壁,使進入所述氣腔的氣體啟動為電漿狀態。
較佳地,所述電漿啟動單元為紫外線輻照裝置。
較佳地,所述噴嘴口徑為100nm-100μm。
為實現上述目的及其他相關目的,本發明還提供一種半導體晶圓分割方法,包括如下步驟:提供一半導體晶圓,所述半導體晶圓上形成有多個積體電路,所述多個積體電路之間設有間隙;利用噴嘴噴出電漿蝕刻氣體對所述多個積體電路之間的間隙進行蝕刻,使所述多個積體電路
一一分離。
較佳地,所述半導體晶圓為矽晶圓,所述電漿蝕刻氣體為矽的乾法蝕刻氣體。
更佳地,所述矽的乾法蝕刻氣體包括蝕刻反應氣體ClF3、Cl2、HCl中的一種或多種,以及攜帶氣體He、Ar、N2中的一種或多種。
較佳地,利用噴嘴噴出經過紫外線輻照的電漿蝕刻氣體,紫外線輻照時,採用的紫外線波長為380-550奈米(nm),輻照功率為0.5-30瓦/立方公分(W/cm2),輻照時間為0.1-10分鐘(min)
較佳地,利用噴嘴噴出高壓的電漿蝕刻氣體,所述高壓的電漿蝕刻氣體被噴出前的氣壓為800-2000托爾(Torr)。
為實現上述目的及其他相關目的,本發明還提供一種半導體晶圓分割方法,包括如下步驟:提供一半導體晶圓,所述半導體晶圓上形成有多個積體電路,所述多個積體電路之間設有間隙;在所述半導體晶圓上形成遮罩層,所述遮罩層覆蓋並保護所述積體電路;利用噴嘴噴出電漿蝕刻氣體圖形化所述遮罩層,以露出所述半導體晶圓上多個積體電路之間的間隙;通過露出的間隙對所述半導體晶圓進行分割。
較佳地,所述遮罩層為氧化矽層,圖形化所述遮罩層的電漿蝕刻氣體為氧化矽的乾法蝕刻氣體。
更佳地,所述氧化矽的乾法蝕刻氣體包括蝕刻反應氣體HF或H2O,以及攜帶氣體He、Ar、N2中的一種或多種。
較佳地,利用噴嘴噴出經過紫外線輻照的電漿蝕刻氣體,紫外線輻照時,採用的紫外線波長為380-550nm,輻照功率為0.5-30W/cm2,輻照時間為0.1-10min。
較佳地,利用噴嘴噴出高壓的電漿蝕刻氣體,所述高壓的電
漿蝕刻氣體被噴出前的氣壓為800-2000Torr。
較佳地,通過露出的間隙對所述半導體晶圓進行分割,是在圖形化所述遮罩層後將所述半導體晶圓置於乾法蝕刻設備中對所述遮罩層露出的間隙進行乾法蝕刻,使所述多個積體電路一一分離。
較佳地,通過露出的間隙對所述半導體晶圓進行分割,是在圖形化所述遮罩層後利用噴嘴噴出電漿蝕刻氣體對所述遮罩層露出的間隙進行蝕刻,使所述多個積體電路一一分離。
更佳地,採用兩個噴嘴,分別進行圖形化所述遮罩層和對所述遮罩層露出的間隙進行蝕刻。
如上所述,本發明的蝕刻方法、蝕刻裝置及半導體晶圓分割方法,具有以下有益效果:本發明提出了利用噴嘴噴出電漿蝕刻氣體進行蝕刻的方法及裝置,從而可利用該方法及裝置實現半導體晶圓的分割。本發明的半導體晶圓分割方法避免了採用傳統切割刀劃片造成的應力,有效減少了劃片造成的崩邊、碎片等問題,適用于薄晶圓的劃片分割,並且方法簡單、快速、高效。此外,本發明還提供了利用噴嘴噴出電漿蝕刻氣體圖形化遮罩層,再在遮罩層保護下劃片的技術方案,可以有效的保護薄晶圓,提高生產良率和效率。
S101~S102、S201~S204‧‧‧步驟
101‧‧‧氣腔
102‧‧‧進氣口
103‧‧‧噴嘴
104‧‧‧電漿啟動單元
1‧‧‧蝕刻裝置
2‧‧‧半導體晶圓
3‧‧‧膠帶
第1圖係表示,依據本發明之一實施例之蝕刻裝置示意圖。
第2圖係表示,依據本發明之一實施例,半導體晶圓之分割方法之流程。
第3圖係表示,依據本發明之一實施例,利用噴嘴噴出電漿蝕刻氣體進行半導體晶圓分割的示意圖。
第4圖係表示,依據本發明之一實施例,半導體晶圓之分割方法之流程。
以下結合圖式和具體實施例對本發明進一步詳細說明。根據本案說明書及申請專利範圍,本發明的優點及特徵將更清楚。需說明的是,圖式均採用非常簡化的形式,且均使用非精準的比例,僅用以方便、明晰地輔助說明本發明實施例的目的。
實施例
實施例一
本實施例提供一種蝕刻方法,包括如下步驟:利用噴嘴噴出電漿蝕刻氣體對標的材料需要蝕刻的區域進行蝕刻。具體地,所述電漿蝕刻氣體為所述標的材料的乾法蝕刻氣體。
作為本實施例的較佳方案,利用噴嘴噴出經過紫外線輻照的電漿蝕刻氣體。在進行紫外線輻照時,採用的紫外線波長可以為380-550nm,輻照功率可以為0.5-30W/cm2,輻照時間可以為0.1-10min。具體的紫外線輻照參數可以根據不同的蝕刻氣體和蝕刻效果進行調整。作為本實施例的較佳方案,利用噴嘴噴出的電漿蝕刻氣體為高壓氣體。高壓的電漿蝕刻氣體被噴出前的氣壓可以為800-2000Torr。高壓的電漿蝕刻氣體有利於加速蝕刻,提高蝕刻效率。
本蝕刻方法可以通過移動噴嘴至需要蝕刻的區域進行蝕刻,適合簡單線條或圖案的蝕刻。
為了實現上述蝕刻方法,本實施例還提供一種帶有噴嘴的蝕刻裝置。請參閱第1圖,該蝕刻裝置,包括:氣腔101、進氣口102、噴嘴
103和電漿啟動單元104;所述氣腔101包括頂部、與所述頂部相對的底部,以及連接所述頂部與所述底部的側壁;所述進氣口102位於所述氣腔101的頂部;所述噴嘴103位於所述氣腔101的底部;所述電漿啟動單元104位於所述氣腔101的側壁,使進入所述氣腔101的氣體啟動為電漿狀態。
作為本實施例的較佳方案,所述電漿啟動單元104可以為紫外線輻照裝置。所述噴嘴口徑可以為100nm-100μm,尖銳的噴嘴可以蝕刻出較細的線條。
該蝕刻裝置工作時,位於所述氣腔101頂部的進氣口102向所述氣腔101通入氣體,使氣體從上向下流動,進入所述氣腔101內的氣體被氣腔101側壁上的電漿啟動單元啟動為電漿狀態,被啟動後的氣體流至氣腔101底部,經由噴嘴103噴出。在進行蝕刻時,待蝕刻材料可以放置在帶有真空或靜電吸盤的操作臺上。所述蝕刻裝置還可以設置有氣壓監控裝置,以調控氣腔101內蝕刻氣體的氣壓。
實施例二
請參閱第2圖,本實施例提供一種半導體晶圓分割方法,包括如下步驟:S101提供一半導體晶圓,所述半導體晶圓上形成有多個積體電路,所述多個積體電路之間設有間隙;S102利用噴嘴噴出電漿蝕刻氣體對所述多個積體電路之間的間隙進行蝕刻,使所述多個積體電路一一分離。
本實施例中,所述半導體晶圓為矽晶圓,所述電漿蝕刻氣體為矽的乾法蝕刻氣體,即在進行乾法蝕刻矽材料時所用的氣體。本實施例較佳地,所述矽的乾法蝕刻氣體包括蝕刻反應氣體ClF3、Cl2、HCl中的一種或多種,以及攜帶氣體He、Ar、N2中的一種或多種。
作為本實施例的較佳方案,步驟S102中,利用噴嘴噴出的電漿蝕刻氣體是經過紫外線輻照啟動的,在進行紫外線輻照時,採用的紫外線波長為380-550nm,輻照功率為0.5-30W/cm2,輻照時間為0.1-10min。
作為本實施例的較佳方案,步驟S102中,利用噴嘴噴出高壓的電漿蝕刻氣體,所述高壓的電漿蝕刻氣體被噴出前的氣壓可以為800-2000Torr。高壓氣體有利於加速蝕刻,從而可提高分割效率。
作為本實施例的較佳方案,步驟S102中,利用的噴嘴的口徑可以為100nm-100μm,以形成較細的分割線條。
如第3圖所示,具體操作時可以在半導體晶圓2上粘貼膠帶3,以固定半導體晶圓2的位置,避免出現分割後的單片晶片移位等狀況。黏貼了膠帶3的半導體晶圓2可以放置在帶有真空或靜電吸盤的操作臺上,利用帶有噴嘴的蝕刻裝置1進行蝕刻,並根據需要的切割路徑移動蝕刻裝置1,例如沿著半導體晶圓2上設有的劃道移動,從而實現晶圓的劃片。
實施例三
請參閱第4圖,本實施例提供一種利用遮罩層保護的半導體晶圓分割方法,包括如下步驟:S201提供一半導體晶圓,所述半導體晶圓上形成有多個積體電路,所述多個積體電路之間設有間隙;S202在所述半導體晶圓上形成遮罩層,所述遮罩層覆蓋並保護所述積體電路;S203利用噴嘴噴出電漿蝕刻氣體圖形化所述遮罩層,以露出所述半導體晶圓上多個積體電路之間的間隙;S204通過露出的間隙對所述半導體晶圓進行分割。
步驟S203中,圖形化所述遮罩層主要是在所述遮罩層上依
據所述半導體晶圓的劃道位置蝕刻線條,從而可以露出所述半導體晶圓上的劃道,即所述的多個積體電路之間的間隙。本實施例中,所述遮罩層為氧化矽層,圖形化所述遮罩層的電漿蝕刻氣體為氧化矽的乾法蝕刻氣體。其中,氧化矽的乾法蝕刻氣體是指在進行乾法蝕刻氧化矽材料時所用的氣體。較佳地,本實施例的所述氧化矽的乾法蝕刻氣體包括蝕刻反應氣體HF或H2O,以及攜帶氣體He、Ar、N2中的一種或多種。
作為本實施例的較佳方案,步驟S203中,利用噴嘴噴出的電漿蝕刻氣體是經過紫外線輻照啟動的,在進行紫外線輻照時,採用的紫外線波長為380-550nm,輻照功率為0.5-30W/cm2,輻照時間為0.1-10min。
作為本實施例的較佳方案,步驟S203中,可以利用噴嘴噴出高壓的電漿蝕刻氣體,所述高壓的電漿蝕刻氣體被噴出前的氣壓可以為800-2000Torr,高壓氣體有利於加速蝕刻,從而可提高分割效率。
步驟S204通過露出的間隙對所述半導體晶圓進行分割,可以採用一般的乾法蝕刻方式,例如,在圖形化所述遮罩層後將所述半導體晶圓置於乾法蝕刻設備中對所述遮罩層露出的間隙進行乾法蝕刻,從而使所述多個積體電路一一分離。具體地乾法蝕刻參數為本領域技術人員所習知,故在此不作贅述。
作為本實施例的較佳方案,步驟S204通過露出的間隙對所述半導體晶圓進行分割,也可以採用本發明的蝕刻方法進行,例如,可以採用實施例二中所述的半導體晶圓分割方法。具體地,在圖形化所述遮罩層後利用噴嘴噴出電漿蝕刻氣體對所述遮罩層露出的間隙進行蝕刻,使所述多個積體電路一一分離。為了節省操作時間,提高生產效率,可以採用兩個噴嘴,分別進行圖形化所述遮罩層和對所述遮罩層露出的間隙進行蝕刻。例如,可以分別採用兩個實施例一種所述的蝕刻裝置,一個蝕刻裝置
用於圖形化遮罩層,另一個蝕刻裝置用於分割半導體晶圓。
綜上所述,本發明提出了利用噴嘴噴出電漿蝕刻氣體進行蝕刻的方法及裝置,從而可利用該方法及裝置實現半導體晶圓的分割。本發明的半導體晶圓分割方法避免了採用傳統切割刀劃片造成的應力,有效減少了劃片造成的崩邊、碎片等問題,適用于薄晶圓的劃片分割,並且相對于現有的薄晶圓劃片方式,本發明方法更加簡單、快速和高效。此外,本發明還提供了利用噴嘴噴出電漿蝕刻氣體圖形化遮罩層,再在遮罩層保護下劃片的技術方案,可以有效的保護薄晶圓,提高生產良率和效率。所以,本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
上述特定實施例之內容係為了詳細說明本發明,然而,該等實施例係僅用於說明,並非意欲限制本發明。熟習本領域之技藝者可理解,在不悖離後附申請專利範圍所界定之範疇下針對本發明所進行之各種變化或修改係落入本發明之一部分。
S101、S102‧‧‧步驟
Claims (20)
- 一種蝕刻方法,其特徵在於,包括以下步驟:利用噴嘴噴出電漿蝕刻氣體對標的材料需要蝕刻的區域進行蝕刻。
- 如申請專利範圍第1項的蝕刻方法,其特徵在於:所述電漿蝕刻氣體為所述標的材料的乾法蝕刻氣體。
- 如申請專利範圍第1項的蝕刻方法,其特徵在於:利用噴嘴噴出經過紫外線輻照的電漿蝕刻氣體。
- 如申請專利範圍第1項的蝕刻方法,其特徵在於:利用噴嘴噴出的電漿蝕刻氣體為高壓氣體。
- 一種蝕刻裝置,其特徵在於,包括:氣腔、進氣口、噴嘴和電漿啟動單元;所述氣腔包括頂部、與所述頂部相對的底部、以及連接所述頂部與所述底部的側壁;所述進氣口位於所述氣腔的頂部;所述噴嘴位於所述氣腔的底部;所述電漿啟動單元位於所述氣腔的側壁,使進入所述氣腔的氣體啟動為電漿狀態。
- 如申請專利範圍第5項的蝕刻裝置,其特徵在於:所述電漿啟動單元為紫外線輻照裝置。
- 如申請專利範圍第5項的蝕刻裝置,其特徵在於:所述噴嘴口徑為100nm-100μm。
- 一種半導體晶圓分割方法,其特徵在於,包括以下步驟:提供一半導體晶圓,所述半導體晶圓上形成有多個積體電路,所述多個 積體電路之間設有間隙;利用噴嘴噴出電漿蝕刻氣體對所述多個積體電路之間的間隙進行蝕刻,使所述多個積體電路一一分離。
- 如申請專利範圍第8項的方法,其特徵在於:所述半導體晶圓為矽晶圓,所述電漿蝕刻氣體為矽的乾法蝕刻氣體。
- 如申請專利範圍第9項的方法,其特徵在於:所述矽的乾法蝕刻氣體包括蝕刻反應氣體及攜帶氣體,所述蝕刻反應氣體為ClF3、Cl2、HCl中的一種或多種,所述攜帶氣體為He、Ar、N2中的一種或多種。
- 如申請專利範圍第8項的方法,其特徵在於:利用噴嘴噴出經過紫外線輻照的電漿蝕刻氣體,紫外線輻照時,採用的紫外線波長為380-550奈米(nm),輻照功率為0.5-30瓦/立方公分(W/cm2),輻照時間為0.1-10分鐘(min)。
- 如申請專利範圍第8項的方法,其特徵在於:利用噴嘴噴出高壓的電漿蝕刻氣體,所述高壓的電漿蝕刻氣體被噴出前的氣壓為800-2000托爾(Torr)。
- 一種半導體晶圓分割方法,其特徵在於,包括以下步驟:提供一半導體晶圓,所述半導體晶圓上形成有多個積體電路,所述多個積體電路之間設有間隙;在所述半導體晶圓上形成遮罩層,所述遮罩層覆蓋並保護所述積體電路;利用噴嘴噴出電漿蝕刻氣體圖形化所述遮罩層,以露出所述半導體晶圓上多個積體電路之間的間隙;通過露出的間隙對所述半導體晶圓進行分割。
- 如申請專利範圍第13項的方法,其特徵在於:所述遮罩層為氧化矽層,圖形化所述遮罩層的電漿蝕刻氣體為氧化矽的乾法蝕刻氣體。
- 如申請專利範圍第14項的方法,其特徵在於:所述氧化矽的乾法蝕刻氣體包括蝕刻反應氣體及攜帶氣體,所述蝕刻反應氣體為HF或H2O,所述攜帶氣體為He、Ar、N2中的一種或多種。
- 如申請專利範圍第13項的方法,其特徵在於:利用噴嘴噴出經過紫外線輻照的電漿蝕刻氣體,紫外線輻照時,採用的紫外線波長為380-550奈米(nm),輻照功率為0.5-30瓦/立方公分(W/cm2),輻照時間為0.1-10分鐘(min)。
- 如申請專利範圍第13項的方法,其特徵在於:利用噴嘴噴出高壓的電漿蝕刻氣體,所述高壓的電漿蝕刻氣體被噴出前的氣壓為800-2000托爾(Torr)。
- 如申請專利範圍第13項的方法,其特徵在於:通過露出的間隙對所述半導體晶圓進行分割,是在圖形化所述遮罩層後將所述半導體晶圓置於乾法蝕刻設備中對所述遮罩層露出的間隙進行乾法蝕刻,使所述多個積體電路一一分離。
- 如申請專利範圍第13項的方法,其特徵在於:通過露出的間隙對所述半導體晶圓進行分割,是在圖形化所述遮罩層後利用噴嘴噴出電漿蝕刻氣體對所述遮罩層露出的間隙進行蝕刻,使所述多個積體電路一一分離。
- 如申請專利範圍第19項的方法,其特徵在於:採用兩個噴嘴,分別進行圖形化所述遮罩層和對所述遮罩層露出的間隙進行蝕刻。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610778065.8A CN107799467B (zh) | 2016-08-30 | 2016-08-30 | 一种刻蚀方法、刻蚀装置及半导体晶圆分割方法 |
??201610778065.8 | 2016-08-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI602226B TWI602226B (zh) | 2017-10-11 |
TW201810402A true TW201810402A (zh) | 2018-03-16 |
Family
ID=61010957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106104506A TWI602226B (zh) | 2016-08-30 | 2017-02-10 | 一種蝕刻裝置及半導體晶圓分割方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN107799467B (zh) |
TW (1) | TWI602226B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109746796A (zh) * | 2019-01-10 | 2019-05-14 | 湘潭大学 | 一种用于SiC晶圆的划片装置及方法 |
CN112397383A (zh) * | 2019-08-16 | 2021-02-23 | 东莞新科技术研究开发有限公司 | 一种半导体消除内应力的方法 |
CN112719607B (zh) * | 2020-12-16 | 2023-02-03 | 湘潭大学 | 飞秒激光干法刻蚀加工氮化镓的方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6245122A (ja) * | 1985-08-23 | 1987-02-27 | Hitachi Ltd | 処理装置 |
US6576564B2 (en) * | 2000-12-07 | 2003-06-10 | Micron Technology, Inc. | Photo-assisted remote plasma apparatus and method |
US6660177B2 (en) * | 2001-11-07 | 2003-12-09 | Rapt Industries Inc. | Apparatus and method for reactive atom plasma processing for material deposition |
TWI243631B (en) * | 2003-03-26 | 2005-11-11 | Toshio Goto | Processing device |
KR20050068783A (ko) * | 2003-12-30 | 2005-07-05 | 동부아남반도체 주식회사 | 플라즈마 식각 방법 및 장치 |
US8912077B2 (en) * | 2011-06-15 | 2014-12-16 | Applied Materials, Inc. | Hybrid laser and plasma etch wafer dicing using substrate carrier |
US8845854B2 (en) * | 2012-07-13 | 2014-09-30 | Applied Materials, Inc. | Laser, plasma etch, and backside grind process for wafer dicing |
KR101792165B1 (ko) * | 2012-12-18 | 2017-10-31 | 시스타 케미칼즈 인코포레이티드 | 박막 증착 반응기 및 박막 층의 반응계내 건식 세정 공정 및 방법 |
CN104810238A (zh) * | 2014-01-23 | 2015-07-29 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 匀气结构及等离子体系统 |
JP6315694B2 (ja) * | 2014-09-19 | 2018-04-25 | 東京エレクトロン株式会社 | 半導体装置の製造方法、ならびに皮膜の形成方法および形成装置 |
-
2016
- 2016-08-30 CN CN201610778065.8A patent/CN107799467B/zh active Active
-
2017
- 2017-02-10 TW TW106104506A patent/TWI602226B/zh active
Also Published As
Publication number | Publication date |
---|---|
CN107799467A (zh) | 2018-03-13 |
TWI602226B (zh) | 2017-10-11 |
CN107799467B (zh) | 2021-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6360477B2 (ja) | ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス | |
JP6509744B2 (ja) | フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング | |
TWI654709B (zh) | 切割晶圓背側上具有焊料凸塊的晶圓 | |
KR102250628B1 (ko) | 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭 | |
JP4285455B2 (ja) | 半導体チップの製造方法 | |
US20180096892A1 (en) | Device wafer processing method | |
JP2015524613A (ja) | 高いダイ破断強度及び清浄な側壁のためのレーザスクライビング及びプラズマエッチング | |
JP6302644B2 (ja) | ウェーハの加工方法 | |
JP2015531994A (ja) | レーザ及びプラズマエッチングを用いたウェハダイシングのための均一なマスキング | |
JP2015528211A (ja) | ダイシングされたウェハの輸送方法 | |
JP2017500740A (ja) | ウエハをダイシングする方法及びそのためのキャリア | |
JP6377449B2 (ja) | ウエーハの分割方法 | |
US20150214111A1 (en) | Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing | |
JP2018046208A (ja) | ウエーハの加工方法 | |
TWI641045B (zh) | 蝕刻方法、蝕刻裝置及半導體晶圓分割方法 | |
SG11201808400VA (en) | Mask-integrated surface protective tape | |
TW201810402A (zh) | 一種蝕刻裝置及半導體晶圓分割方法 | |
JP6684183B2 (ja) | デバイスウエーハの加工方法 | |
US9583375B2 (en) | Water soluble mask formation by dry film lamination | |
JP2018006587A (ja) | ウエーハの加工方法 | |
JP2016025267A (ja) | ウェーハの加工方法 | |
JP6573803B2 (ja) | 半導体ウエーハの分割方法 | |
JP2020102588A (ja) | ウェーハの加工方法 | |
JP6318046B2 (ja) | ウエーハの分割方法 | |
JP2018078235A (ja) | ウエーハの加工方法 |