JP6315694B2 - 半導体装置の製造方法、ならびに皮膜の形成方法および形成装置 - Google Patents

半導体装置の製造方法、ならびに皮膜の形成方法および形成装置 Download PDF

Info

Publication number
JP6315694B2
JP6315694B2 JP2014191437A JP2014191437A JP6315694B2 JP 6315694 B2 JP6315694 B2 JP 6315694B2 JP 2014191437 A JP2014191437 A JP 2014191437A JP 2014191437 A JP2014191437 A JP 2014191437A JP 6315694 B2 JP6315694 B2 JP 6315694B2
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
insulating film
forming
substituent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014191437A
Other languages
English (en)
Other versions
JP2016063141A5 (ja
JP2016063141A (ja
Inventor
竜一 浅子
竜一 浅子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014191437A priority Critical patent/JP6315694B2/ja
Priority to PCT/JP2015/069899 priority patent/WO2016042898A1/ja
Priority to US15/511,408 priority patent/US10083859B2/en
Priority to TW104130820A priority patent/TWI671834B/zh
Publication of JP2016063141A publication Critical patent/JP2016063141A/ja
Publication of JP2016063141A5 publication Critical patent/JP2016063141A5/ja
Application granted granted Critical
Publication of JP6315694B2 publication Critical patent/JP6315694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、層間絶縁膜に凹部を形成してその中に配線を形成して半導体装置を製造する半導体装置の製造方法、ならびにそれに用いる皮膜の形成方法および形成装置に関する。
近時、半導体デバイスの高速化、配線パターンの微細化、高集積化の要求に対応して、配線間の容量の低下ならびに配線の導電性向上およびエレクトロマイグレーション耐性の向上が求められており、それに対応して、配線材料に従来のアルミニウム（Ａｌ）やタングステン（Ｗ）よりも導電性が高くかつエレクトロマイグレーション耐性に優れている銅（Ｃｕ）が用いられており、Ｃｕ配線を形成する技術として、予め層間絶縁膜に配線溝（トレンチ）や接続孔（ホール）等の凹部をエッチングにより形成し、その中にＣｕを埋め込むダマシン法が多用されている（例えば、特許文献１参照）。また、半導体装置の微細化にともない、層間絶縁膜のもつ寄生容量は配線のパフォーマンスを向上させる上で重要な因子となってきており、層間絶縁膜として低誘電率材料からなる低誘電率膜（Ｌｏｗ−ｋ膜）が用いられつつある。
また、層間絶縁膜に凹部を精度良く形成するために、エッチングマスクとして、Ｔｉ膜やＴｉＮ膜のようなメタルハードマスクを使用することが提案されている（例えば、特許文献２）。
特開２００２−０８３８６９号公報 特開２００３−２２９４８２号公報
ところで、Ｃｕ配線を製造する際には、メタルハードマスクを用いてドライエッチングにより層間絶縁膜に凹部を形成し、必要に応じてドライアッシングによりエッチング残渣やハードマスク等を除去した後、ウエット洗浄を行い、その後、配線形成プロセスが行われる。
このとき、ドライエッチング後またはドライアッシング後、ウエット洗浄までの時間が長いと層間絶縁膜の膜質の劣化等が生じることがある。特に、層間絶縁膜としてＬｏｗ−ｋ膜を用いる場合には、ウエット洗浄までの間に誘電率が上昇してしまう。そして、このように層間絶縁膜の膜質が劣化すると、後の配線形成後に信頼性低下等の問題を引き起こす。
このため、従来は、エッチング工程またはアッシング工程から次の洗浄工程までの間の時間を厳しく管理せざるを得ず、この制約のため、製品の収率が低下する等の問題が生じる。
このような問題を解消するためには、エッチング工程またはアッシング工程後に層間絶縁膜上に皮膜を形成して層間絶縁膜と外気との接触を遮断する方法が考えられるが、簡易に形成することができ、しかも配線等に悪影響を及ぼさないように、配線工程前、好ましくは洗浄工程前あるいは洗浄工程で容易に除去できることが必要であり、このような点を満足しつつ十分な保護作用を得ることができる実用的な手法は見出されていない。
したがって、本発明は、層間絶縁膜にドライエッチングにより凹部を形成した後、またはその後にさらにドライアッシングした後、配線形成工程までの間に層間絶縁膜の膜質の劣化を実用的に抑制することができる半導体装置の製造方法、ならびに皮膜の形成方法および形成装置を提供することを課題とする。
上記課題を解決するため、本発明の一つの観点は、層間絶縁膜を有する被処理基板を準備する工程と、層間絶縁膜にマスク層を介してドライエッチングを施し、凹部を形成する工程と、ドライエッチング後、前記層間絶縁膜の表面と反応して結合する第１の置換基と、親水性である第２の置換基とを、それぞれ一方の末端および他方の末端に有する分子構造の皮膜用化合物ガスを用いたガス処理により全面に皮膜を形成する工程と、前記皮膜を除去する工程と、前記凹部内に配線を形成する工程とを有し、前記層間絶縁膜はＳｉを含有し、前記皮膜用化合物の前記第１の置換基は、前記層間絶縁膜のＳｉと結合することを特徴とする半導体装置の製造方法を提供する。
上記構成において、前記層間絶縁膜は、Ｓｉ含有Ｌｏｗ−ｋ膜を好適に用いることができる。
そして、前記皮膜用化合物の前記第１の置換基はアルコキシシリル基であり、アルコキシシリル基が前記層間絶縁膜のＳｉ−ＯＨと反応してシロキサン結合を形成するものとすることができる。また、前記皮膜用化合物の前記第２の置換基としてアミノ基を用いることができる。
前記皮膜用化合物として、Ｎ−フェニル−３−アミノプロピルトリメトキシシラン、（Ｎ−（２−アミノエチル）−３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリエトキシシランのいずれかを好適に用いることができる。
前記ドライエッチングとして典型的にはプラズマエッチングを用いることができる。また、前記ドライエッチング後の被処理基板にドライアッシングを施す工程をさらに有し、前記皮膜を形成する工程は、前記ドライアッシング後に行われるようにしてもよい。この場合に、前記ドライアッシングとして典型的にはプラズマアッシングを用いることができる。前記皮膜を除去する工程は、ウエット洗浄により行われることが好ましい。
本発明の他の観点は、層間絶縁膜を有する被処理基板において、前記層間絶縁膜に配線形成のための凹部を形成するドライエッチングを施した後、またはその後さらにドライアッシングを施した後に、前記層間絶縁膜を保護するための皮膜を、その後の工程で除去可能に形成する皮膜の形成方法であって、前記層間絶縁膜の表面と反応して結合する第１の置換基と、親水性である第２の置換基とを、それぞれ一方の末端および他方の末端に有する分子構造の皮膜用化合物ガスを用いたガス処理により前記層間絶縁膜により皮膜を形成し、前記層間絶縁膜はＳｉを含有し、前記皮膜用化合物の前記第１の置換基は、前記層間絶縁膜のＳｉと結合することを特徴とする皮膜の形成方法を提供する。
本発明のさらに他の観点は、層間絶縁膜を有する被処理基板において、前記層間絶縁膜に配線形成のための凹部を形成するドライエッチングを施した後、またはその後さらにドライアッシングを施した後に、前記層間絶縁膜を保護するための皮膜を、その後の工程で除去可能に形成する皮膜の形成装置であって、前記層間絶縁膜に配線形成のための凹部を形成するドライエッチングを施した後の被処理基板を収容する処理容器と、前記処理容器内を排気する排気手段と、前記処理容器内を所定温度に加熱する加熱手段と、前記処理容器内に、前記層間絶縁膜の表面と反応して結合する第１の置換基と、親水性である第２の置換基とを、それぞれ一方の末端および他方の末端に有する分子構造の皮膜用化合物ガスを供給するガス供給手段とを有し、前記層間絶縁膜はＳｉを含有し、前記皮膜用化合物の前記第１の置換基は、前記層間絶縁膜のＳｉと結合することを特徴とする皮膜の形成装置を提供する。
本発明によれば、層間絶縁膜をエッチングして凹部を形成した後、層間絶縁膜の表面と反応して結合する第１の置換基と、親水性である第２の置換基とを、それぞれ一方の末端および他方の末端に有する分子構造の皮膜用化合物ガスを用いたガス処理により全面に皮膜を形成し、その後配線形成工程の前に皮膜を除去するので、層間絶縁膜にドライエッチングにより凹部を形成した後、またはその後にさらにドライアッシングした後、配線形成工程までの間に層間絶縁膜の膜質の劣化を実用的に抑制することができる。
本発明の一実施形態に係る半導体装置の製造方法を示すフローチャートである。 本発明の一実施形態に係る半導体装置の製造方法の主要部の工程断面図である。 本発明の一実施形態に係る半導体装置の製造方法に好適な処理システムを示す概略図である。 図３の処理システムに搭載可能な皮膜形成装置の第１の例を示す断面図である。 図３の処理システムに搭載可能な皮膜形成装置の第２の例を示す断面図である。 本発明の効果を確認した実験のスキームを示す概略図である。
以下、添付図面を参照して、本発明の実施形態について説明する。
＜半導体装置の製造方法＞
図１は本発明の一実施形態に係る半導体装置の製造方法を示すフローチャート、図２はその主要部の工程断面図である。
本実施形態では、まず、Ｓｉ基体１００に形成された下部構造１０１（詳細は省略）の上にＳｉを含有する材料からなる層間絶縁膜１０２が形成され、その上に所定パターンに形成されたハードマスク層１０３が形成された半導体ウエハ（以下、単にウエハと記す）Ｗを準備する（ステップ１、図２（ａ））。
層間絶縁膜１０２としては、例えば誘電率が３．５以下と低い値を示し、Ｓｉを含有する化合物からなるＳｉ含有Ｌｏｗ−ｋ膜を挙げることができる。Ｓｉ含有Ｌｏｗ−ｋ膜としては、ＳｉＯＣやＳｉＯＦを好適に用いることができる。また、層間絶縁膜１０２としては、従来から一般的に用いられているＳｉＯ２膜であってもよい。
ハードマスク層１０３は、金属または金属化合物からなる金属系材料を用いたメタルハードマスク層であることが好ましく、材料としてはＴｉＮ、ＴａＮ、Ｔｉ、Ｔａを好適に用いることができる。ハードマスク層１０３は、金属膜および金属化合物膜を形成した後、フォトリソグラフィーによりパターン化されたフォトレジストをマスクとしてプラズマエッチングすることにより得られる。
次に、ハードマスク層１０３をエッチングマスクとして用いて層間絶縁膜１０２をドライエッチングし、層間絶縁膜１０２に凹部として所定パターンのトレンチ１０４を形成する（ステップ２、図２（ｂ））。
ドライエッチングとしては、ＣＦ系等のエッチングガスをプラズマ化してエッチングを行う通常のプラズマエッチングを用いることができる。また、デュアルダマシン法を適用する場合には、トレンチ１０４の底部にビアホールを形成するが、その場合には、所定のマスクによりビアホール（図示せず）を形成してからトレンチ１０４を形成してもよいし、トレンチ１０４を形成した後にビアホールを形成してもよい。
トレンチ１０４を形成した後、必要に応じてドライアッシングを行ってエッチング残渣１０５等を除去する（ステップ３、図２（ｃ））。
ドライアッシングとしては、通常用いられるＣＯ２ガスや、Ｎ２ガス／Ｈ２ガス等によるプラズマアッシングを好適に用いることができる。ドライアッシングによりハードマスク層１０３の残部を除去してもよい。
ドライアッシングの直後、またはドライアッシングを行わない場合はドライエッチングの直後、ガス処理により全面に皮膜１０６を形成する（ステップ４、図２（ｄ））。
皮膜１０６を形成することにより、層間絶縁膜１０２を外気から遮断して保護作用を及ぼすことができる。皮膜１０６は、層間絶縁膜１０２の表面と反応して結合する第１の置換基と、親水性である第２の置換基とを、それぞれ一方の末端および他方の末端に有する分子構造の皮膜用化合物ガスを用いてガス処理を行うことにより形成することができる。具体的には、このような皮膜用化合物ガスを含むガスを供給し、皮膜用化合物ガスをウエハＷ全面に吸着させることにより、このような皮膜用化合物からなる皮膜を形成する。このような皮膜１０６は、皮膜用化合物ガスを供給するのみで、一方の末端の第１の置換基が層間絶縁膜１０２の表面のＳｉに結合するので、容易に形成することができる。また、分子の一方の末端の第１の置換基が層間絶縁膜１０２に結合する結果、他方の末端の第２の置換基が表面を構成することになるが、表面を構成する第２の置換基が親水性であるため、ウエット洗浄により容易に除去することができる。
このような層間絶縁膜１０２がＳｉ含有Ｌｏｗ−ｋ膜のようなＳｉを含有するようなものの場合、皮膜用化合物の第１の置換基としては、アルコキシシリル基を好適な例として挙げることができる。Ｓｉを含有する層間絶縁膜１０２にエッチングやアッシングを施すと、表面はＳｉ−ＯＨのような水酸基が多く存在する状態となることが周知であるが、アルコキシシリル基は、Ｓｉを含有する層間絶縁膜１０２の表面のＳｉ−ＯＨと反応してシロキサン結合（Ｓｉ−Ｏ−Ｓｉ結合）を形成する。また、親水性の第２の置換基としては、アミノ基を挙げることができる。
以上のような第１の置換基と第２の置換基とをそれぞれ一方および他方の末端に有する分子構造を有する化合物としては、以下の（１）式に示す構造のＮ−フェニル−３−アミノプロピルトリメトキシシラン、（２）式に示す構造のＮ−（２−アミノエチル）−３−アミノプロピルトリメトキシシラン、（３）式に示す構造の３−アミノプロピルトリメトキシシラン、（４）式に示す構造の３−アミノプロピルトリエトキシシラン等が例示される。
Figure 0006315694
なお、第１の置換基としては、アルコキシシリル基の他、アミノシリル基、ヒドロキシシリル基、ハロゲン化シリル基等を挙げることができ、第２の置換基としては、アミノ基の他、ヒドロキシル基、カルボキシル基等を挙げることができる。
皮膜１０６を形成するためのガス処理は、例えば、１〜１３３．３Ｐａ程度の真空中に保持された処理容器内でウエハＷを５０〜２００℃に加熱した状態で処理容器内に上記皮膜用化合物ガスを含む処理ガスを供給することにより行うことができる。処理ガスとしては、皮膜用化合物ガスの他、希釈ガスとしてＮ２ガスやＡｒガス等の不活性ガスを供給してもよい。
皮膜１０６の形成処理は、エッチングやアッシングと同様のガス処理で行うことができるので、エッチングおよびアッシングを行うための処理システム内で、エッチングまたはアッシング後、大気暴露を経ずに連続して行うことができる。皮膜１０６の形成処理は、このように大気暴露を経ずに連続して行うことが好ましいが、短時間であれば、エッチング後またはアッシング後に大気暴露した後に行ってもよい。
皮膜１０６が形成されたウエハＷは、その後、ウエット洗浄が行われ、皮膜１０６が除去される他、アッシング残渣およびハードマスク層１０３の残部等が除去される（ステップ５、図２（ｅ））
ウエット洗浄は、ウエハＷを回転しつつウエハに薬液を供給する手法、またはウエハＷを槽内に貯留された薬液に浸漬する手法を用いることができる。薬液としては、エッチングアンモニア過水（ＡＰＭ）のようなアンモニア系薬液、希フッ酸（ＤＨＦ）のようなフッ酸系薬液、硫酸過水（ＳＰＭ）のような硫酸系薬液等、従来からウエハ洗浄用の薬液として用いられているものを用いることができる。薬液の種類および濃度は、Ｓｉ系層間絶縁膜１０２の材料および皮膜１０６の材料に応じて、皮膜１０６をＳｉ系層間絶縁膜１０２に対して高選択比でエッチングできるように選択する。
このように洗浄処理まで行った後、トレンチ１０４内へ配線を形成する（ステップ６）。配線の形成は、例えば、トレンチ１０４内にバリア膜等を形成した後、トレンチ１０４内にＣｕ膜を埋め込み、その後、ＣＭＰにより全面研磨することにより行われる。
以上のような半導体装置の製造プロセスにおいて、従来は、ドライエッチング後またはドライアッシング後には皮膜を形成しておらず、ウエット洗浄までの時間が長いと層間絶縁膜の膜質の劣化等が生じることがあった。特に、層間絶縁膜としてＬｏｗ−ｋ膜を用いる場合には、ウエット洗浄までの間に誘電率が上昇するという問題が生じることがあった。このように層間絶縁膜に膜質の劣化が生じると、後の配線形成後に信頼性低下等の問題を引き起こす。このため、従来は、エッチング工程またはアッシング工程から次の洗浄工程までの間の時間を厳しく管理するという手法をとっていたが、この手法では製品の収率が低下する等の問題が生じるため、このような制約をなくすことが大きな課題であった。このような課題を解決するための一つの手法として、エッチングまたはアッシングの直後に皮膜を形成し外気との接触を遮断することが考えられる。
そこで、本実施形態では、エッチングまたはアッシングの直後に皮膜１０６を形成する。皮膜の形成手法としては、ガス処理および液体処理が考えられるが、液体処理は、一般的に常圧装置が用いられ、エッチングで用いられる真空系装置から連続して実施するにあたり、真空系装置とは別個に装置を作製する必要があり、コスト面も含めると実用性が極めて低い。
ガス処理であれば、エッチングやアッシングで用いられる真空系装置を用いることができ、実用的であるため、本実施形態では、ガス処理により皮膜１０６を形成するが、皮膜１０６は、このように実用的に形成することができることに加えて、配線等に悪影響を及ぼさないようにウエット洗浄工程前あるいはウエット洗浄工程で容易に除去することができ、しかも十分な保護作用を有することが必要である。そのため、その点を考慮して種々検討を重ねた。
ガス処理を行うに際して用いる化合物は、層間絶縁膜１０２の表面と反応して結合する第１の置換基を末端に有していれば、それらの反応により皮膜１０６を容易に形成することができる。一方、その分子の層間絶縁膜１０２との反応に寄与しない側の末端は、より高い保護作用を有するために疎水性となっていて水分を寄せ付けないようにすることが最良であるが、そのために、層間絶縁膜１０２との反応に寄与しない側の末端の第２の置換基として疎水性の置換基を導入すると、その後のウエット洗浄工程で皮膜が薬液はじくため、皮膜を除去することが困難になってしまう。
しかし、種々検討の結果、実際には、皮膜を形成するための化合物の分子は第２の置換基が親水性であっても、空気中の水分等から層間絶縁膜１０２を保護可能であり、第２の置換基を親水性のものとすることによりウエット洗浄工程で容易に除去可能であることが見出された。
本実施形態では、以上の点に基づいて、上述したように、層間絶縁膜１０２の表面と反応して結合する第１の置換基と、親水性である第２の置換基とを、それぞれ一方の末端および他方の末端に有する分子構造の皮膜形成用化合物ガスを用い、これをウエハＷ全面に吸着させることにより皮膜１０６を形成するようにした。これにより、皮膜１０６をエッチングやアッシングに用いられる真空系装置によるガス処理で簡易に実用的に形成することができ、しかも、ウエット洗浄により容易に除去することができ、さらに、皮膜１０６により、エッチング後またはアッシング後の層間絶縁膜１０２の劣化を十分に抑制することができる。
＜処理システム＞
次に、上記本発明の一実施形態に係る半導体装置の製造方法に好適な処理システムについて説明する。図３は本発明の一実施形態に係る半導体装置の製造方法に好適な処理システムを示す概略図である。
図３に示すように、処理システム１は、クラスターツール型（マルチチャンバータイプ）の半導体製造装置として構成されており、ウエハＷに処理を施す処理部２と、この処理部２にウエハＷを搬入出する搬入出部３と、処理システム１の構成要素を制御する制御部４とを備えている。
処理部２は、平面形状が６角形をなし、真空に保持される真空搬送室２２と、真空搬送室２２の３辺に対応する壁部にそれぞれ設けられたエッチング装置２１ａ、アッシング装置２１ｂ、皮膜形成装置２１ｃと、真空搬送室２２の他の２辺に対応する壁部にそれぞれ設けられた真空状態と大気状態で切り替え可能なロードロック室２６ａ，２６ｂとを有している。エッチング装置２１ａ、アッシング装置２１ｂ、皮膜形成装置２１ｃ、およびロードロック室２６ａ，２６ｂはゲートバルブＧを介して真空搬送室２２に接続されている。なお、アッシングを行わない場合は、アッシング装置２１ｂは設けなくてもよい。
真空搬送室２２内には、エッチング装置２１ａ、アッシング装置２１ｂ、皮膜形成装置２１ｃ、およびロードロック室２６ａ，２６ｂに対してウエハＷの搬入出を行う第１の搬送機構２４が設けられている。この第１の搬送機構２４は、真空搬送室２２の略中央に配設されており、回転および伸縮可能なトランスファアーム２４ａおよび２４ｂを有し、その先端にウエハＷを支持する２つの支持アーム２５ａ，２５ｂが設けられている。
搬入出部３は、内部が大気圧または大気圧に対してわずかに陽圧に調圧された大気搬送室３１を有している。大気搬送室３１は平面形状が矩形状をなし、その一方の長辺に対応する壁部に上記ロードロック室２６ａ，２６ｂが接続されている。ロードロック室２６ａ，２６ｂと大気搬送室３１との間にはゲートバルブＧが設けられている。大気搬送室３１の他方の長辺に対応する壁部には、ウエハＷを収容するキャリアＣを接続する、例えば２つの接続ポート３２ａ，３２ｂが設けられている。これら接続ポート３２ａ，３２ｂにはそれぞれ図示しないシャッターが設けられており、これら接続ポート３２ａ，３２ｂにウエハＷを収容した状態の、または空のキャリアＣが直接取り付けられ、その際にシャッターが外れて外気の侵入を防止しつつ大気搬送室３１と連通するようになっている。また、大気搬送室３１の一方の短辺に対応する壁部にはアライメントチャンバ３３が設けられており、そこでウエハＷのアライメントが行われる。
大気搬送室３１内には、キャリアＣに対するウエハＷの搬入出およびロードロック室２６ａ，２６ｂに対するウエハＷの搬入出およびオリエンタ３３に対するウエハＷの搬入出を行う第２の搬送機構３５が設けられている。この第２の搬送機構３５は、二つの多関節アーム３６ａおよび３６ｂを有し、搬入出室３１の長手方向に沿って延びるレール３７上を走行可能に構成されている。多関節アーム３６ａおよび３６ｂの先端には、ハンド３８ａおよび３８ｂが取り付けられており、ウエハＷは、ハンド３８ａまたは３８ｂに載せられた状態で搬送される。
制御部４は、各構成部の制御を実行するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラと、オペレータが処理システム１を管理するためにコマンドの入力操作等を行うキーボードや、処理システム１の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェースと、処理システム１で実行される処理をプロセスコントローラの制御にて実現するための制御プログラムや、各種データ、および処理条件に応じて処理装置の各構成部に処理を実行させるためのプログラムすなわち処理レシピが格納された記憶部とを備えている。そして、必要に応じて、ユーザーインターフェースからの指示等にて任意のレシピを記憶部から呼び出してプロセスコントローラに実行させることで、プロセスコントローラの制御下で、処理システム１での所望の処理が行われる。
このような処理システム１においては、図２（ａ）に示す構造を有するウエハＷを複数収容したキャリアＣから第２の搬送機構３５により一枚のウエハＷを取り出し、ロードロック室２６ａ，２６ｂのいずれかに搬送する。そして、ウエハＷが搬送されたロードロック室を真空搬送室２２と同程度の真空度に減圧した後、第１の搬送機構２４によりロードロック室のウエハＷを取り出し、エッチング装置２１ａに搬送し、エッチング装置２１ａにより真空雰囲気でウエハＷの層間絶縁膜をドライエッチング、典型的にはプラズマエッチングする。
エッチング後、第１の搬送機構２４によりエッチング装置２１ａからウエハＷを取り出し、アッシング装置２１ｂに搬送し、アッシング装置２１ｂにより真空雰囲気でドライアッシング、典型的にはプラズマアッシングを行ってエッチング残渣等を除去する。
アッシング後、第１の搬送機構２４によりアッシング装置２１ｂからウエハＷを取り出し、皮膜形成装置２１ｃに搬送し、皮膜形成装置２１ｃにおいて、真空雰囲気でガス処理により皮膜形成処理を行う。なお、アッシングを行わない場合には、第１の搬送機構２４によりエッチング装置２１ａから取り出したウエハＷを皮膜形成装置２１ｃに搬送し、皮膜形成処理を行う。
皮膜形成処理の後、ウエハＷをロードロック室２６ａ，２６ｂのいずれかに搬送し、そのロードロック室を大気圧に戻した後、第２の搬送機構３５により皮膜が形成されたウエハＷを取り出し、キャリアＣに戻す。このような処理をキャリア内のウエハＷの数の分だけ繰り返す。
このような処理システム１によれば、通常のエッチング・アッシングを行う処理システムに真空系装置である皮膜形成装置を組み込んだだけであるから、装置コストが上昇せず実用性が高い。また、エッチングまたはアッシングから連続して真空を破ることなく皮膜を形成することができるので、層間絶縁膜の劣化を確実に防止することができる。
＜皮膜形成装置＞
（第１の例）
図４は、皮膜形成装置２１ｃの第１の例を示す断面図である。ここでは、枚様式の装置を例にとって説明する。
図４に示すように、本例の皮膜形成装置２１ｃは、例えばアルミニウム等により形成された真空引き可能な処理容器４１を有している。処理容器４１内の底部には、ウエハＷを載置する載置台４２を有し、載置台４２にはヒーター４３が埋設されており、このヒーター４３はヒーター電源（図示せず）から給電されることにより発熱する。
処理容器４１の天壁には、皮膜形成用化合物ガスや不活性ガスであるＮ２ガスからなる処理ガスを導入する処理ガス導入口４４が設けられており、ガス導入口４４にはガス供給配管４５が接続されており、ガス供給配管４５の基端側にはウエハＷに皮膜を形成するための皮膜用化合物ガスを供給するための皮膜用化合物ガス供給源４６が接続されている。ガス供給配管４５には、流量調節器４７が設けられている。また、ガス供給配管４５の途中には、不活性ガスであるＮ２ガスを供給するＮ２ガス供給配管４８が接続されており、Ｎ２ガス供給配管４８の基端側にはＮ２ガス供給源４９が接続されている。Ｎ２ガス供給配管４８には流量調節器５０が設けられている。流量調節器４７、５０を調節することにより、所望の流量で皮膜用化合物ガスおよびＮ２ガスが供給される。なお、Ｎ２ガスの代わりにＡｒガス等の他の不活性ガスを用いてもよい。
処理容器４１の側壁には、真空搬送室２２との間でウエハＷを搬送する搬入出口５１が設けられており、この搬入出口５１はゲートバルブＧによって開放可能となっている。また、処理容器４１の底壁には排気配管５２が接続され、排気配管５２には真空ポンプ５３が接続されている。排気配管５２には圧力調整弁５４が設けられていて、圧力調整弁５４を調整することにより、処理容器４１内を所定圧力にして皮膜形成処理が行われる。
このような第１の例の皮膜形成装置２１ｃにおいては、真空搬送室２２と処理容器４１との間のゲートバルブＧを開けてウエハＷを処理容器４１内に搬送し、ヒーター４３により５０〜２００℃、例えば１５０℃に加熱された載置台４２に載置した後、ゲートバルブＧを閉じ、処理容器４３内を真空ポンプ５３により排気して処理容器４３内を１〜１３３．３Ｐａ程度の所定の圧力に調整し、皮膜用化合物ガスおよびＮ２ガスを処理容器４１内に導入する。これにより、ウエハＷの表面部分のＳｉを含有する層間絶縁膜の全面に皮膜が形成される。
（第２の例）
図５は、皮膜形成装置２１ｃの第２の例を示す断面図である。ここでは、バッチ式の装置を例にとって説明する。
図５に示すように、本例の皮膜形成装置２１ｃは、下端が開口され、有天井で円筒体状の内管６１と、内管６１の外側に同心円状に配置された外管６２とからなる２重筒構造の処理容器６３を有している。内管６１および外管６２は、例えば、石英により形成されている。処理容器６３を構成する外管６２の下端は、例えば、ステンレススチール製の円筒体状のマニホールド６４に、Ｏリング等のシール部材６５を介して連結されている。同じく処理容器６３を構成する内管６１は、マニホールド６４の内壁に取り付けられている支持リング６６上に支持されている。
マニホールド６４の下端は開口されており、下端開口部を介して縦型ウエハボート６７が内管６１内に挿入される。縦型ウエハボート６７は、複数本の図示せぬ支持溝が形成されたロッド６８を複数本有しており、上記支持溝に被処理体とである複数枚、例えば、５０〜１００枚のウエハＷの周縁部の一部を支持させる。これにより、縦型ウエハボート６７には、ウエハＷが高さ方向に多段に載置される。
縦型ウエハボート６７は、石英製の保温筒６９を介してテーブル７０上に載置される。テーブル７０は、マニホールド６４の下端開口部を開閉する、例えば、ステンレススチール製の蓋部７１を貫通する回転軸７２上に支持される。回転軸７２の貫通部には、例えば、磁性流体シール７３が設けられ、回転軸７２を気密にシールしつつ回転可能に支持している。蓋部７１の周辺部とマニホールド６４の下端部との間には、例えば、Ｏリングよりなるシール部材７４が介設されている。これにより処理容器６３内のシール性が保持されている。回転軸７２は、例えば、ボートエレベータ等の昇降機構（図示せず）に支持されたアーム７５の先端に取り付けられている。これにより、縦型ウエハボート６７および蓋部７１等は、一体的に昇降されて処理容器６３の内管６１内に対して挿脱される。
皮膜形成装置２１ｃは、内管６１内に皮膜用化合物ガスを供給する皮膜用化合物ガス供給機構８０、および内管６１内に、不活性ガスであるＮ２ガスを供給するＮ２ガス供給機構８１を有している。
皮膜用化合物ガス供給機構８０は、皮膜用化合物ガス供給源８２と、皮膜用化合物ガス供給源８２から延びる皮膜用化合物ガス供給配管８３と、皮膜用化合物ガス供給配管８３に接続され、マニホールド６４内に挿入された分散ノズル８４と、配管８３に接続された流量制御器８５とを有する。分散ノズル８４は、例えば、石英管よりなり、マニホールド６４の側壁を内側へ貫通し、マニホールド６４の内部において内管６１に向かって高さ方向へ屈曲されて垂直に延びている。分散ノズル８４の垂直部分には、複数のガス吐出孔８６が所定の間隔を隔てて形成されている。これにより、皮膜用化合物ガスは吐出孔８６から水平方向に略均一に吐出される。
Ｎ２ガス供給機構８１は、Ｎ２ガス供給源８７と、Ｎ２ガス供給源８７から延びるＮ２ガス供給配管８８と、Ｎ２ガス供給配管８８に接続され、マニホールド６４内に挿入されたノズル８９と、配管８８に接続された流量制御器９０とを有する。ノズル８９は、例えば、石英管よりなり、マニホールド６４の側壁を内側へ貫通している。ノズル８９からマニホールド６４を経たＮ２ガスが内管６１内へ至る。
内管６１の、分散ノズル８４に対して反対側に位置する側壁部分には、内管６１内を排気するための排気口９１が設けられている。内管６１は、排気口９１を介して外管６２の内部に通じている。外管６２の内部は、マニホールド６４の側壁に設けられたガス出口９２に通じており、ガス出口９２には、排気配管９３が接続され、排気配管９３には真空ポンプ９４が接続されている。排気配管９３には圧力調整弁９５が設けられていて圧力調整弁９５を調整することにより、処理容器６３内を所定圧力にして皮膜形成処理が行われる。
外管６２の外周には筒体状の加熱装置９６が設けられている。加熱装置９６は、内管６１内に供給されたガスを活性化するとともに、内管６１内に収容されたウエハＷを加熱する。
このような第２の例の皮膜形成装置２１ｃにおいては、まず、処理容器６３の下方の移載装置（図示せず）において、常温において、例えば５０〜１００枚のウエハＷをウエハボート６７に搭載し、ウエハＷが搭載されたウエハボート６７を、加熱装置９６によりを予め５０〜２００℃、例えば１５０℃に制御された処理容器６３にその下方から上昇させることによりロードし、蓋部７１でマニホールド６４の下端開口部を閉じることにより処理容器６３内を密閉空間とする。そして処理容器６３内を真空引きして、１〜１３３．３Ｐａ程度の所定の圧力に調整し、加熱装置９６への供給電力を制御して、ウエハ温度を上昇させてプロセス温度に維持し、ウエハボート６７を回転させた状態で、皮膜用化合物ガスおよびＮ２ガスを処理容器６３内に導入する。これにより、ウエハＷの表面部分のＳｉを含有する層間絶縁膜の全面に皮膜が形成される。
＜実験結果＞
次に、本発明の効果を実験によって確認した結果について説明する。
ここでは、現象を単純化するために、Ｓｉの上にブランケットのＬｏｗ−ｋ膜を形成したサンプルにて実験を実施した。Ｌｏｗ−ｋ膜としてはＳｉＯＣ系のものを用いた。実験は、図６に示すスキームにより行った。
まず、Ｌｏｗ−ｋ膜表面をプラズマ処理によりエッチングおよびアッシングを行ったサンプル（サンプルＡ）について、直後に誘電率（ｋ値）を測定した。一方、エッチングおよびアッシングを行った直後に皮膜形成処理を施し、１週間大気中に放置したサンプル（サンプルＢ）と、皮膜形成処理を施さずに１週間大気中に放置したサンプル（サンプルＣ）を作成し、サンプルＢについてはウエット洗浄により皮膜を除去した後に誘電率（ｋ値）を測定し、サンプルＣについてもウエット洗浄を行った後に誘電率（ｋ値）を測定した。
なお、エッチングおよびアッシングは、一般的なプラズマ処理装置にて一般的な条件で行った。また、皮膜形成処理は、図５に示すようなバッチ式の装置にて皮膜用化合物としてＮ−フェニル−３−アミノプロピルトリメトキシシランを用いて、１５０℃、５３．３Ｐａの条件で約１０分間行った。さらに、ウエット洗浄処理は、ビーカー中に薬液としてＤＨＦ１：１０００（１０００倍に希釈した希フッ酸）を貯留して１分間浸漬することにより行った。
サンプルＡのｋ値は３．４０であったのに対し、サンプルＢのｋ値は３．３９であり、皮膜を形成することにより、大気雰囲気中に１週間放置後もｋ値の上昇がほとんどみられないことが確認された。一方、サンプルＣのｋ値は３．５７であり、皮膜を形成しない場合には、大気雰囲気中に１週間放置するとｋ値が上昇することが確認された。このことから、本発明の皮膜を形成することにより、層間絶縁膜であるＬｏｗ−ｋ膜の劣化を抑制できることが確認された。
なお、皮膜形成処理を行った後、ウエット洗浄を行わないサンプルについてもｋ値を測定した結果、ｋ値は３．６１であった。一方、皮膜形成処理の代わりに皮膜形成処理と同じ熱履歴の熱処理を行った後、ウエット洗浄を行わないサンプルのｋ値は３．８９であった。すなわち、皮膜形成処理を行っただけでもｋ値の上昇が抑制されている。このように皮膜形成処理のみでｋ値の上昇が抑制されるのは、皮膜形成処理によってＬｏｗ−ｋ膜のダメージが回復し、吸湿が抑制されたためと推測される。
＜他の適用＞
なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、エッチング後またはアッシング後に皮膜を形成し、その後にウエット洗浄により皮膜を除去したが、除去の手法はウエット洗浄に限るものではない。また、層間絶縁膜としてＳｉＯＣやＳｉＯＦ等のＳｉ含有Ｌｏｗ−ｋ膜を主たる例として示したが、ＳｉＯ ２ 膜等のＳｉを含有する他の層間絶縁膜であっても適用可能である。
さらに、上記実施形態では、被処理基板として半導体ウエハを用いた例を示したが、これに限るものではなく、ＦＰＤ（フラットパネルディスプレイ）用基板等、他の基板であってもよい。
１；処理システム
２；処理部
３；搬入出部
４；制御部
２１ａ；エッチング装置
２１ｂ；アッシング装置
２１ｃ；皮膜形成装置
２２；真空搬送室
２４；第１の搬送機構
１０２；層間絶縁膜
１０３；ハードマスク層
１０４；トレンチ
１０５；エッチング残渣
１０６；皮膜
Ｗ；半導体ウエハ

Claims (19)

  1. 層間絶縁膜を有する被処理基板を準備する工程と、
    層間絶縁膜にマスク層を介してドライエッチングを施し、凹部を形成する工程と、
    ドライエッチング後、前記層間絶縁膜の表面と反応して結合する第１の置換基と、親水性である第２の置換基とを、それぞれ一方の末端および他方の末端に有する分子構造の皮膜用化合物ガスを用いたガス処理により全面に皮膜を形成する工程と、
    前記皮膜を除去する工程と、
    前記凹部内に配線を形成する工程と
    を有し、
    前記層間絶縁膜はＳｉを含有し、前記皮膜用化合物の前記第１の置換基は、前記層間絶縁膜のＳｉと結合することを特徴とする半導体装置の製造方法。
  2. 前記層間絶縁膜はＳｉ含有Ｌｏｗ−ｋ膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記皮膜用化合物の前記第１の置換基はアルコキシシリル基であり、アルコキシシリル基が前記層間絶縁膜のＳｉ−ＯＨと反応してシロキサン結合を形成することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記皮膜用化合物の前記第２の置換基はアミノ基であることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記皮膜用化合物は、Ｎ−フェニル−３−アミノプロピルトリメトキシシラン、（Ｎ−（２−アミノエチル）−３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリエトキシシランのいずれかであることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記ドライエッチングはプラズマエッチングであることを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記ドライエッチング後の被処理基板にドライアッシングを施す工程をさらに有し、前記皮膜を形成する工程は、前記ドライアッシング後に行われることを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記ドライアッシングはプラズマアッシングであることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記皮膜を除去する工程は、ウエット洗浄により行われることを特徴とする請求項１から請求項８のいずれか１項に記載の半導体装置の製造方法。
  10. 層間絶縁膜を有する被処理基板において、前記層間絶縁膜に配線形成のための凹部を形成するドライエッチングを施した後、またはその後さらにドライアッシングを施した後に、前記層間絶縁膜を保護するための皮膜を、その後の工程で除去可能に形成する皮膜の形成方法であって、
    前記層間絶縁膜の表面と反応して結合する第１の置換基と、親水性である第２の置換基とを、それぞれ一方の末端および他方の末端に有する分子構造の皮膜用化合物ガスを用いたガス処理により前記層間絶縁膜により皮膜を形成し、
    前記層間絶縁膜はＳｉを含有し、前記皮膜用化合物の前記第１の置換基は、前記層間絶縁膜のＳｉと結合することを特徴とする皮膜の形成方法。
  11. 前記層間絶縁膜はＳｉ含有Ｌｏｗ−ｋ膜であることを特徴とする請求項１０に記載の皮膜の形成方法。
  12. 前記皮膜用化合物の前記第１の置換基はアルコキシシリル基であり、アルコキシシリル基が前記層間絶縁膜のＳｉ−ＯＨと反応してシロキサン結合を形成することを特徴とする請求項１０または請求項１１に記載の皮膜の形成方法。
  13. 前記皮膜用化合物の前記第２の置換基はアミノ基であることを特徴とする請求項１２に記載の皮膜の形成方法。
  14. 前記皮膜用化合物は、Ｎ−フェニル−３−アミノプロピルトリメトキシシラン、（Ｎ−（２−アミノエチル）−３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリエトキシシランのいずれかであることを特徴とする請求項１３に記載の皮膜の形成方法。
  15. 層間絶縁膜を有する被処理基板において、前記層間絶縁膜に配線形成のための凹部を形成するドライエッチングを施した後、またはその後さらにドライアッシングを施した後に、前記層間絶縁膜を保護するための皮膜を、その後の工程で除去可能に形成する皮膜の形成装置であって、
    前記層間絶縁膜に配線形成のための凹部を形成するドライエッチングを施した後の被処理基板を収容する処理容器と、
    前記処理容器内を排気する排気手段と、
    前記処理容器内を所定温度に加熱する加熱手段と、
    前記処理容器内に、前記層間絶縁膜の表面と反応して結合する第１の置換基と、親水性である第２の置換基とを、それぞれ一方の末端および他方の末端に有する分子構造の皮膜用化合物ガスを供給するガス供給手段と
    を有し、
    前記層間絶縁膜はＳｉを含有し、前記皮膜用化合物の前記第１の置換基は、前記層間絶縁膜のＳｉと結合することを特徴とする皮膜の形成装置。
  16. 前記層間絶縁膜はＳｉ含有Ｌｏｗ−ｋ膜であることを特徴とする請求項１５に記載の皮膜の形成装置。
  17. 前記皮膜用化合物の前記第１の置換基はアルコキシシリル基であり、アルコキシシリル基が前記層間絶縁膜のＳｉ−ＯＨと反応してシロキサン結合を形成することを特徴とする請求項１５または請求項１６に記載の皮膜の形成装置。
  18. 前記皮膜用化合物の前記第２の置換基はアミノ基であることを特徴とする請求項１７に記載の皮膜の形成装置。
  19. 前記皮膜用化合物は、Ｎ−フェニル−３−アミノプロピルトリメトキシシラン、（Ｎ−（２−アミノエチル）−３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリエトキシシランのいずれかであることを特徴とする請求項１８に記載の皮膜の形成装置。
JP2014191437A 2014-09-19 2014-09-19 半導体装置の製造方法、ならびに皮膜の形成方法および形成装置 Active JP6315694B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014191437A JP6315694B2 (ja) 2014-09-19 2014-09-19 半導体装置の製造方法、ならびに皮膜の形成方法および形成装置
PCT/JP2015/069899 WO2016042898A1 (ja) 2014-09-19 2015-07-10 半導体装置の製造方法、ならびに皮膜の形成方法および形成装置
US15/511,408 US10083859B2 (en) 2014-09-19 2015-07-10 Coating formation method and semiconductor device manufacturing method using the coating formation method
TW104130820A TWI671834B (zh) 2014-09-19 2015-09-17 半導體裝置之製造方法、以及表面覆膜之形成方法及形成裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014191437A JP6315694B2 (ja) 2014-09-19 2014-09-19 半導体装置の製造方法、ならびに皮膜の形成方法および形成装置

Publications (3)

Publication Number Publication Date
JP2016063141A JP2016063141A (ja) 2016-04-25
JP2016063141A5 JP2016063141A5 (ja) 2017-08-31
JP6315694B2 true JP6315694B2 (ja) 2018-04-25

Family

ID=55532943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014191437A Active JP6315694B2 (ja) 2014-09-19 2014-09-19 半導体装置の製造方法、ならびに皮膜の形成方法および形成装置

Country Status (4)

Country Link
US (1) US10083859B2 (ja)
JP (1) JP6315694B2 (ja)
TW (1) TWI671834B (ja)
WO (1) WO2016042898A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799467B (zh) * 2016-08-30 2021-01-29 上海新昇半导体科技有限公司 一种刻蚀方法、刻蚀装置及半导体晶圆分割方法
KR102184067B1 (ko) 2017-12-27 2020-11-27 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
JP7193731B2 (ja) 2019-03-29 2022-12-21 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP2021163775A (ja) 2020-03-30 2021-10-11 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP7472634B2 (ja) 2020-04-28 2024-04-23 東京エレクトロン株式会社 エッチング方法及びエッチング装置
CN113889405A (zh) 2020-07-02 2022-01-04 长鑫存储技术有限公司 半导体结构的处理方法及形成方法
JP7411818B2 (ja) * 2020-07-02 2024-01-11 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造の処理方法及び形成方法
CN113889404A (zh) * 2020-07-02 2022-01-04 长鑫存储技术有限公司 半导体结构的处理方法及形成方法
JP2022124908A (ja) 2021-02-16 2022-08-26 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4484345B2 (ja) 2000-09-11 2010-06-16 東京エレクトロン株式会社 半導体装置及びその製造方法
KR100448592B1 (ko) 2001-12-29 2004-09-13 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성 방법
JP3768480B2 (ja) * 2002-02-14 2006-04-19 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4877454B2 (ja) * 2005-03-18 2012-02-15 Ｊｓｒ株式会社 表面疎水化方法、ならびに半導体装置およびその製造方法
JP2008010610A (ja) * 2006-06-29 2008-01-17 Sony Corp 半導体装置の製造方法
JP2013026399A (ja) * 2011-07-20 2013-02-04 Hitachi High-Technologies Corp プラズマ処理方法及びプラズマアッシング装置
JP2013187279A (ja) * 2012-03-07 2013-09-19 Nippon Zeon Co Ltd 平坦化膜及びそれを備える電子部品
JP6467226B2 (ja) * 2012-11-29 2019-02-06 大阪有機化学工業株式会社 親水性コート剤

Also Published As

Publication number Publication date
TWI671834B (zh) 2019-09-11
US20170294344A1 (en) 2017-10-12
WO2016042898A1 (ja) 2016-03-24
JP2016063141A (ja) 2016-04-25
TW201622029A (zh) 2016-06-16
US10083859B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
JP6315694B2 (ja) 半導体装置の製造方法、ならびに皮膜の形成方法および形成装置
JP7190814B2 (ja) エアギャップの形成方法
KR100810163B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
JP5057647B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
US7510972B2 (en) Method of processing substrate, post-chemical mechanical polishing cleaning method, and method of and program for manufacturing electronic device
JP6139986B2 (ja) エッチング方法
JP5100057B2 (ja) 半導体装置の製造方法
JP6117588B2 (ja) Ｃｕ配線の形成方法
JP5425404B2 (ja) アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
JP5452894B2 (ja) 基板処理方法、基板処理装置および記憶媒体
KR20070036670A (ko) 기판 처리 방법, 제어 프로그램 및 컴퓨터 판독 가능한기억 매체
JP4800235B2 (ja) 処理方法
KR20220113444A (ko) 희생 캡핑 층으로서의 자가-조립된 모노층
WO2007023639A1 (ja) 基板処理装置，基板処理装置の基板搬送方法，プログラム，プログラムを記録した記録媒体
KR20110127268A (ko) 기판 처리 방법 및 기판 처리 장치
WO2019151090A1 (ja) 基板処理方法、基板処理装置およびエッチング液
JPWO2008029800A1 (ja) 基板処理方法および記憶媒体
JP5247999B2 (ja) 基板処理方法およびコンピュータ読取可能な記憶媒体
JP2017050304A (ja) 半導体装置の製造方法
JP5674851B2 (ja) 基板処理方法および基板処理装置
JP2017157660A (ja) 半導体装置の製造方法および基板処理装置
JP5138291B2 (ja) アモルファスカーボン膜の後処理方法およびそれを用いた半導体装置の製造方法
JP4889376B2 (ja) 脱水方法および脱水装置、ならびに基板処理方法および基板処理装置
KR20230009305A (ko) 하부 금속 상의 완전히 랜딩된 비아를 위한 선택적 에칭 정지 캡핑 및 선택적 비아 개방을 위한 방법들 및 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180323

R150 Certificate of patent or registration of utility model

Ref document number: 6315694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250