JP5138291B2

JP5138291B2 - アモルファスカーボン膜の後処理方法およびそれを用いた半導体装置の製造方法

Info

Publication number: JP5138291B2
Application number: JP2007175988A
Authority: JP
Inventors: 拓石川
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 2006-07-05
Filing date: 2007-07-04
Publication date: 2013-02-06
Anticipated expiration: 2027-07-04
Also published as: JP2008034837A

Description

本発明は、半導体装置を製造する際のマスク等として好適なアモルファスカーボン膜の後処理方法、およびそれを用いた半導体装置の製造方法に関する。

半導体デバイスにおいては、配線層間に層間絶縁膜が形成される。このような層間絶縁膜としては従来からＳｉＯ_２膜が用いられてきたが、近時、半導体デバイスのさらなる高速化の要求から、より低誘電率の膜が求められており、このような低誘電率膜としては、例えばＳｉ、Ｏ、Ｃを含むＳｉ主体の有機系材料が用いられつつある。

しかしながら、このようなＳｉ主体の低誘電率膜は高価である上に、他の膜との間で選択性の高いエッチングを行いにくい等の問題があるため、このような問題が生じない低誘電率膜が求められている。

そのような材料として水素を添加したアモルファスカーボン膜が検討されている。アモルファスカーボン膜は、特許文献１に示されているように、処理ガスとして炭化水素ガス等を用いてＣＶＤにより成膜することができ、安価であるし、Ｓｉ主体の低誘電率膜のような不都合が生じない。
特開２００２−１２９７２号公報

ところで、半導体デバイスの製造工程においては、最終的なアニール工程により各層の変質や寸法の変化等が生じないように、または工程の要請から膜を形成した後にアニール処理等の熱処理や他の処理等により３５０〜４００℃程度に加熱されることが多いが、アモルファスカーボン膜にこのような熱が加わると、アモルファスカーボン膜表面の比較的熱に弱い部分の結合が切れる等により膜の一部が脱離する。この状態で大気中に暴露されると、酸素や水分等が結合が切れた部分と反応して酸化され、誘電率やリーク電流値等の電気特性および屈折率が大きく変化してしまう。このような特性の変化が生じると所望のデバイス特性が得られない等の不都合が生じる。

本発明はかかる事情に鑑みてなされたものであって、アモルファスカーボン膜の成膜後にアニール等の加熱下での処理を施してもアモルファスカーボン膜の特性が大きく変化することがないアモルファスカーボン膜の後処理方法を提供することを目的とする。また、そのような後処理方法を適用した半導体装置の製造方法を提供する。さらに、これらの方法を実行するための制御プログラムが記憶されたコンピュータ読取可能な記憶媒体を提供することを目的とする。

本発明の第１の観点では、基板上に成膜され、加熱をともなう処理が施されたアモルファスカーボン膜の後処理方法であって、加熱をともなう処理の直後で、その上に所定の膜を成膜する前の、前記アモルファスカーボン膜の上面が露出した状態のときに、前記アモルファスカーボン膜の酸化を防止する処理として、シリル化剤の蒸気を前記アモルファスカーボン膜の表面に接触させるシリル化処理を、室温〜２００℃の温度で行うことを特徴とするアモルファスカーボン膜の後処理方法を提供する。

本発明の第２の観点では、基板上に層間絶縁膜となるアモルファスカーボン膜を形成する工程と、前記アモルファスカーボン膜に加熱をともなう処理を施す工程と、前記アモルファスカーボン膜の上に所定の膜を成膜する工程と、前記加熱をともなう処理の直後で、前記所定の膜を成膜する前の、前記アモルファスカーボン膜の上面が露出した状態のときに、前記アモルファスカーボン膜の酸化を防止する処理として、シリル化剤の蒸気を前記アモルファスカーボン膜の表面に接触させるシリル化処理を、室温〜２００℃の温度で行う工程と、前記シリル化処理後、前記所定の膜を成膜する前に、前記シリル化処理を施したアモルファスカーボン膜を加熱して前記シリル化剤を除去する工程とを含むことを特徴とする半導体装置の製造方法を提供する。

また、上記第１および第２の観点において、前記シリル化剤は、
ＨＭＤＳ（Hexamethyldisilan）、
ＤＭＳＤＭＡ（Dimethylsilyldimethylamine）、
ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、
ＴＭＤＳ（1,1,3,3-Tetramethyldisilazane）、
ＴＭＳＰｙｒｏｌｅ（1-Trimethylsilylpyrole）、
ＢＳＴＦＡ（N,O-Bis(trimethylsilyl)trifluoroacetamide）、
ＢＤＭＡＤＭＳ（Bis(dimethylamino)dimethylsilane）
からなる群から選択された１種または２種以上であることが好ましい。

さらに、上記第１または第２の観点において、前記加熱をともなう処理としては、典型例としてアニール処理を挙げることができる。また、前記加熱をともなう処理は、３５０〜４００℃で行うことができる。さらに、前記加熱をともなう処理は、非酸化性の雰囲気での加熱処理とすることができる。

本発明の第３の観点では、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実行時に、上記第１の観点の方法が行われるように処理装置を制御させることを特徴とするコンピュータ読取可能な記憶媒体を提供する。

本発明の第４の観点では、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実行時に、上記第２の観点の半導体装置の製造方法が行われるように一連の処理装置を制御させることを特徴とするコンピュータ読取可能な記憶媒体を提供する。

本発明によれば、アモルファスカーボン膜にアニール処理等の加熱をともなう処理が行われた直後で、その上に所定の膜を成膜する前の、前記アモルファスカーボン膜の上面が露出した状態のときに、アモルファスカーボン膜の酸化を防止する後処理として、シリル化剤の蒸気を前記アモルファスカーボン膜の表面に接触させるシリル化処理を、室温〜２００℃の温度で行うので、アモルファスカーボン膜の表面に形成された水酸基等の極性の高い官能基がケイ素を含む基に置換され、表面が保護される。そのため、その後、大気雰囲気等の酸素および水素を含む雰囲気に放置しても、経時的に水酸基等の官能基が増加せず、アモルファスカーボン膜の電気特性等の特性に劣化が生じ難い。

以下、添付図面を参照しながら本発明の実施形態について説明する。
図１は本発明のアモルファスカーボン膜の後処理方法を含む一連の手順を示すフローチャート、図２はその工程断面図である。

まず、シリコン基板１０１上に下地膜として例えばＳｉＣＯ系の低誘電率膜（Ｌｏｗ−ｋ膜）１０２を形成した半導体ウエハＷを準備する（ステップ１、図２（ａ））、次いで、下地膜１０２の上にアモルファスカーボン膜１０３を成膜する（ステップ２、図２（ｂ））。

アモルファスカーボン膜１０３の成膜方法は特に限定されるものではないが、ＣＶＤで成膜することが好ましい。この際の処理ガスとしては、プロピレン（Ｃ_３Ｈ_６）、プロピン（Ｃ_３Ｈ_４）、プロパン（Ｃ_３Ｈ_８）、ブタン（Ｃ_４Ｈ_１０）、ブチレン（Ｃ_４Ｈ_８）、ブタジエン（Ｃ_４Ｈ_６）、アセチレン（Ｃ_２Ｈ_２）等の炭化水素ガスや、これらの化合物を主体とするものを用いることができ、このような処理ガスを用いて、例えば特開２００２−１２９７２号公報に記載されている方法で成膜することができる。また、処理ガスとしてさらに酸素を含有させることにより、比較的低温成膜であっても強固なカーボンネットワークを形成することが可能となる。

アモルファスカーボン膜１０３の成膜後、アニール処理等の加熱をともなった処理を行う（ステップ３、図２（ｃ））。この処理は得ようとする半導体素子に応じて適宜の条件で行われ、典型的には非酸化性雰囲気（真空またはＡｒガス、Ｎ_２ガス等の不活性ガス雰囲気）で３５０〜４００℃程度で行われる。

成膜直後のアモルファスカーボン膜１０３は、表面状態が健全であり、大気中に取り出しても経時変化は生じないが、このようにアニール処理等の加熱をともなった処理を施した後は、アモルファスカーボン膜１０３表面の比較的熱に弱い部分の結合が切れる等により膜の一部が脱離する。このような加熱をともなった処理の後、この状態で大気中に暴露されると、比較的短時間で、酸素や水分が結合の切れた部分と反応し、−Ｃ−Ｃ・＋Ｏ_２→−Ｃ−Ｃ＝Ｏ＋Ｏ^＊ −Ｃ−ＣＨ＋Ｏ^＊→−Ｃ−Ｃ−ＯＨ、−Ｃ−Ｃ・＋Ｈ_２Ｏ→−Ｃ−Ｃ−ＯＨ＋Ｈ、のような反応を起こし酸化され、膜中にカルボニル基や水酸基のような分極性を有する官能基ができ、経時的にこのような官能基が増加してしまう。このような官能基は、水分を吸着したり、また誘電率等の電気特性や他の特性を大きく変化させてしまう。例えば、アモルファスカーボン膜は、成膜されたままの状態では比誘電率ｋ＝２．８程度であるのに対し、４００℃程度のアニールを行った直後はｋ＝２．６〜２．７と一旦特性が向上するが、大気中に１００時間程度以上放置することにより、ｋ値が３を超え、リーク特性も低下してしまう。また、このように大気中に長時間放置することにより、屈折率の増加も見られる。

このような電気特性等の経時変化を防止するため、ステップ３の加熱をともなった処理の直後に本発明の後処理であるシリル化処理を行う（ステップ４、図２（ｄ））。シリル化処理は、アモルファスカーボン膜１０３の表面に形成されたカルボニル基や水酸基等の分極性を有する官能基とシリル化剤とを反応させてケイ素を含む基に置換する処理であり、これによりアモルファスカーボン膜の表面が保護され、経時的に水酸基等の官能基が増加して特性が変化してしまうことが防止される。このようなシリル化処理の直後は、誘電率ｋの値は多少上昇するが、その後大気中に放置してもその値はほとんど変化しない。屈折率についてもシリル化処理後は大気中に放置してもその値はほとんど変化しない。ここで「加熱をともなった処理の直後」とは、加熱をともなった処理の後、特性の劣化がほとんど生じない期間の後であればよい。

シリル化剤としては、シリル化反応を起こす物質であれば特に制限なく使用可能であるが、分子内にシラザン結合（Ｓｉ−Ｎ結合）を有する化合物群の中で比較的小さな分子構造を持つものが好ましい。具体的には、例えば、
ＨＭＤＳ（Hexamethyldisilan）、
ＤＭＳＤＭＡ（Dimethylsilyldimethylamine）、
ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、
ＴＭＤＳ（1,1,3,3-Tetramethyldisilazane）、
ＴＭＳＰｙｒｏｌｅ（1-Trimethylsilylpyrole）、
ＢＳＴＦＡ（N,O-Bis(trimethylsilyl)trifluoroacetamide）、
ＢＤＭＡＤＭＳ（Bis(dimethylamino)dimethylsilane）
等を用いることが可能である。これらの化学構造を以下に示す。

シリル化反応は、シリル化剤としてＤＭＳＤＭＡを用いた場合を例にとると、下記化２式で示され、膜中のＯＨ基がＯ−Ｓｉの形に置き換わる。

シリル化処理は、上記シリル化剤をアモルファスカーボン膜に接触させることにより行うことができ、典型的には後述するように上記シリル化剤の蒸気をアモルファスカーボン膜の表面に接触させることが挙げられる。シリル化剤をアモルファスカーボン膜に塗布することにより行ってもよい。

このようにしてシリル化処理を行うことにより、半導体基板を大気中に放置してもアモルファスカーボン膜の特性劣化を防止することができるが、シリル化処理をした状態のままでは、次工程であるキャップ膜やメタル膜等の成膜を行うことができないので、次の膜の成膜に先立ってアモルファスカーボン膜の表面のシリル化剤を加熱除去する（ステップ５、図２（ｅ））。このシリル化剤の加熱除去は１３３Ｐａ（１Ｔｏｒｒ）以下の減圧雰囲気下で行われ、この際の温度は２００℃程度で十分である。このシリル化剤の加熱除去により、誘電率等の電気特性はステップ３の加熱をともなう処理後の特性に戻る。

このステップ５のシリル化剤を加熱除去工程の後、アモルファスカーボン膜の上に、キャップ膜やハードマスクとして機能するＳｉＯ_２、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯや、メタル膜としてのＣｕ、Ｔｉ、Ｔａ、Ｗ等の所定の膜１０４の形成を行う（ステップ６、図２（ｆ））。この場合に、上記シリル化処理による保護効果によりアモルファスカーボン膜の特性は低下していないので、その後の一連の処理により、良好な特性を有するデバイスを製造することが可能となる。

次に、以上の工程を含む半導体装置の製造方法の一例について説明する。例えば、デュアルダマシン法を用いて銅の埋め込みを行う場合には、上記図２（ｅ）の状態からホールおよびトレンチのエッチングおよびＣｕ膜の埋め込み等を行って、図３の構造の半導体装置を得ることができる。すなわち、上記図２（ｅ）のシリル化剤加熱除去を行った後、膜１０４としてハードマスクを形成して図２（ｆ）の状態とし、そこからＬｏｗ−ｋ膜１０２にホール１０５、アモルファスカーボン膜１０３にトレンチ１０６をエッチング形成し、その後、バリア膜１０７およびＣｕ膜１０８を成膜する。

次に、上記図１に示すような一連の工程を実施するための処理装置群について説明する。図４は、上記一連の工程を実施するための処理装置群を示すブロック図である。この処理装置群は、半導体ウエハに形成された所定の膜、例えばＳｉＣＯ系の低誘電率膜（Ｌｏｗ−ｋ膜）の上にアモルファスカーボン膜を成膜するアモルファスカーボン成膜装置２０１と、アモルファスカーボン膜を成膜した半導体ウエハに対しアニール処理等の熱処理を行う熱処理装置２０２と、熱処理後の半導体ウエハにおけるアモルファスカーボン膜にシリル化処理を施すシリル化処理装置２０３と、シリル化処理の際にアモルファスカーボン膜の表面に形成したシリル化剤を除去するシリル化剤除去装置２０４と、シリル化剤を除去した後のアモルファスカーボン膜の上に所定の膜を形成する成膜装置２０５とを有している。なお、各装置間でウエハＷを搬送する際には、図示しない搬送装置が用いられる。オペレータにより搬送してもよい。

これら各装置は、マイクロプロセッサ（コンピュータ）を備えたプロセスコントローラ２１１により一括して制御される構成となっている。プロセスコントローラ２１１には、工程管理者が各装置を管理するためにコマンドの入力操作等を行うキーボードや、各装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース２１２と、各処理装置で実行される各種処理をプロセスコントローラ２１１の制御にて実現するための制御プログラムや処理条件データ等が記録されたレシピが格納された記憶部２１３とが接続されている。

そして、必要に応じて、ユーザーインターフェース２１２からの指示等を受けて、任意のレシピを記憶部２１３から呼び出してプロセスコントローラ２１１に実行させることで、プロセスコントローラ２１１の制御下で、処理装置群において所望の一連の処理が行われる。また、前記レシピは、例えば、ＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、不揮発性メモリなどの読み出し可能な記憶媒体に格納された状態のものであってもよく、さらに、各装置間、あるいは外部の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。

次に、アモルファスカーボン膜の後処理であるシリル化処理を実施するシリル化処理装置２０３について説明する。図５はシリル化処理装置の概略構成を示す断面図である。シリル化処理装置２０３は、ウエハＷを収容するチャンバ１を備えており、チャンバ１は、固定された下部容器１ａと、下部容器１ａを覆う蓋体１ｂから構成され、蓋体１ｂは図示しない昇降装置により昇降自在である。下部容器１ａにはホットプレート２が設けられており、ホットプレート２の周囲から上記いずれかのシリル化剤の蒸気がチャンバ１内に供給されるようになっている。シリル化剤は気化器３によって気化されて蒸気状になり、Ｎ_２ガスにキャリアされてチャンバ１に供給される。

ホットプレート２内には、ヒータ２ａが埋設されており、このヒータ２ａによって、例えば、室温〜２００℃の範囲で温度調節が可能であり、その表面には半導体ウエハＷを支持するピン４が設けられている。半導体ウエハＷをホットプレート２に直接載置しないことで、ウエハＷの裏面の汚染が防止される。下部容器１ａの外周部上面には第１シールリング５が設けられており、蓋体１ｂの外周部下面には、蓋体１ｂを下部容器１ａに押し付けた際に第１シールリング５と接触する第２シールリング６が設けられている。これら第１および第２シールリング５，６のペアーは内側と外側に２組設けられており、これらの間の空間は減圧可能となっていて、この空間を減圧することにより、チャンバ１の気密性が確保される。蓋体１ｂの略中心部には、チャンバ１に供給されたシリル化剤と窒素ガスを排気するための排気口７が設けられており、この排気口７は圧力調整装置８を介して、真空ポンプ９に接続されている。

このように構成されるシリル化処理装置２０３においては、蓋体１ｂを上昇した状態でチャンバ１内に半導体ウエハＷを搬入してホットプレート２のピン４上に載置する。次いで、蓋体１ｂを下降させてチャンバ１内を密閉空間とし、さらにチャンバ１内を減圧して気密性を高め、この状態で、ホットプレート２を室温〜２００℃の所定の温度に制御するとともに、気化器３の温度を室温〜５０℃とし、シリル化剤を例えば０．１〜１．０ｇ／ｍｉｎ、Ｎ_２ガス（パージガス）を例えば１〜１０Ｌ／ｍｉｎの流量で供給するとともに、処理圧力を６６６〜９６０００Ｐａ（５〜７２０Ｔｏｒｒ）としてシリル化処理を１分程度行う。これにより、シリル化剤の蒸気が半導体ウエハＷに形成されたアモルファスカーボン膜上に供給され、その表面でシリル化反応を生じて保護膜が形成される。

次に、本発明の効果を確認するための実験結果について説明する。
ここでは、上述した炭化水素ガスを用いたＣＶＤにより成膜したアモルファスカーボン膜に対し、種々の処理を施した後の電気特性（比誘電率、１ＭＶ印加時のリーク電流）を測定した。なお、これら特性は３回測定した平均値で示す。

まず、Ｎｏ．１のサンプルとして成膜直後のアモルファスカーボン膜の比誘電率およびリーク電流は、それぞれ２．８４および１．５２×１０^−８Ａ／ｃｍ^２であった。次に、Ｎｏ．２のサンプルとして成膜後１００時間大気中に放置した後に比誘電率およびリーク電流を測定したところ、それぞれ２．８７および１．１７×１０^−８Ａ／ｃｍ^２であり、ほとんど変化が見られなかった。また、Ｎｏ．３のサンプルとして成膜後４００℃で３０分のアニール処理（Ａｒガス雰囲気中）を施した直後に比誘電率およびリーク電流を測定したところ、それぞれ２．６１および１．３９×１０^−９Ａ／ｃｍ^２であり、これら特性の向上が見られた。

Ｎｏ．４のサンプルとして、このようにしてアニール処理を施した後、大気中で１００時間経過後に比誘電率およびリーク電流を測定したところ、それぞれ３．０５および８．５６×１０^−９Ａ／ｃｍ^２であり、アニール処理後に大気中に放置することにより電気特性が劣化することが確認された。放置時間を２００時間に延長したＮｏ．５のサンプルについて比誘電率およびリーク電流を測定した結果、それぞれ３．３３および３．７６×１０^−８Ａ／ｃｍ^２となり、放置時間を５００時間に延長したＮｏ．６のサンプルではそれぞれ５．７３および８．６９×１０^−６Ａ／ｃｍ^２となって、アニール処理後経過時間が長くなるほどこれら特性の劣化が激しくなることが確認された。

次に、Ｎｏ．７のサンプルとしてアニール処理後に大気中で１００時間経過後に２００℃でベーク処理を実施した後に電気特性を特性した結果、比誘電率が３．１２でリーク電流が２．６６×１０^−９Ａ／ｃｍ^２となり、ベーク処理を行わないＮｏ．４に比べてリーク電流は若干改善されたものの比誘電率は回復せず、不十分であることが確認された。また、Ｎｏ．８のサンプルとして、アニール処理をＡｒガスに１０％のＨ_２ガスを加えた雰囲気中、４００℃で３０分行った後、大気中で２００時間放置し、電気特性を測定した結果、比誘電率が３．２９でリーク電流が８．４４×１０^−９Ａ／ｃｍ^２となり、同条件でＨ_２ガスを加えないＮｏ．５よりも多少良好にはなったものの不十分であった。

これに対して、Ｎｏ．９のサンプルとして、アモルファスカーボン成膜後にＮｏ．８と同様の、１０％のＨ_２ガスを加えた雰囲気中、４００℃で３０分のアニール処理を行った後、図４のシリル化処理装置にてシリル化剤としてＨＭＤＳを用いて室温で５分のシリル化処理を行い、大気中で２００時間放置し、電気特性を測定した結果、比誘電率が２．８７でリーク電流が４．５２×１０^−９Ａ／ｃｍ^２となり、Ｎｏ．８のサンプルと比べて電気特性が良好であることが確認された。すなわち、アニール後、アモルファスカーボン膜にシリル化処理を施すことにより大気中に放置後も電気特性がほとんど劣化しないことが確認された。また、Ｎｏ．１０のサンプルとして、Ｎｏ．９のシリル化処理後に、再度１０％のＨ_２ガスを加えた雰囲気中、４００℃で３０分のアニール処理を行い、その後大気中に２００時間放置した結果、比誘電率が２．７３でリーク電流が４．７５×１０^−９Ａ／ｃｍ^２となり、再度のアニールによっても電気特性は向上しないことが確認された。さらに、Ｎｏ．１１のサンプルとして、アモルファスカーボン膜を成膜後にＮｏ．９と同じ条件でシリル化処理を行い、その後１０％のＨ_２ガスを加えた雰囲気中、４００℃で３０分のアニール処理を行って、大気中で２００時間放置した結果、比誘電率が３．４５でリーク電流が３．６４×１０^−８Ａ／ｃｍ^２となり、シリル化処理を行わないＮｏ．８と比較して電気特性が改善されておらず、アニール処理の前にシリル化処理を施しても効果が得られないことが確認された。

以上より、アモルファスカーボン膜を成膜後に４００℃程度でアニール処理を行った後、シリル化処理を行うことにより、その後大気中に長時間放置しても電気特性の劣化がほとんど生じないことが確認された。なお、上記実験はシリル化処理を室温で行ったが、温度を１００〜２００℃程度に高めることにより、より効果が大きくなることが予想される。

なお、本発明は上記実施形態に限定されることなく、種々の変形が可能である。例えば、上記実施形態では、アモルファスカーボンの酸化を防止する処理としてシリル化処理を例示したが、アモルファスカーボンの酸化を防止することができる処理であれば特に限定されない。また、上記実施形態では、アモルファスカーボン膜を層間絶縁膜として適用した例について示したが、反射防止膜等の他の用途にも適用することが可能である。すなわち反射防止膜は屈折率が特定の値になることが重要であるが、加熱をともなう処理の後、大気中に放置することにより屈折率が経時的に増加する傾向にあるため、本発明の後処理によりこのような屈折率の経時変化を防止することにより、反射防止膜として安定した特性を得ることができる。

また、上記実施形態では、アモルファスカーボン膜にアニール等の加熱処理をともなう処理を施した後に大気中に放置する場合について想定したが、大気中に限らず、ある程度酸素および水素を含む雰囲気に放置する場合について効果を得ることができる。

さらに、上記実施形態では、被処理基板として半導体ウエハを例示したが、これに限らず、液晶表示装置（ＬＣＤ）に代表されるフラットパネルディスプレイ（ＦＰＤ）用のガラス基板等、他の基板にも適用可能である。

本発明は、アモルファスカーボン膜の誘電率が低い特性を利用する用途に好適である。

本発明のアモルファスカーボン膜の後処理方法を含む一連の手順を示すフローチャート。本発明のアモルファスカーボン膜の後処理方法を含む一連の手順を示す工程断面図。本発明の半導体装置の製造方法で得られる構造例を示す断面図。本発明の半導体装置の製造方法を実施する処理装置群を説明するブロック図。図４の処理装置群の中のシリル化処理装置の概略構成を示す断面図。

符号の説明

１；チャンバ
２；ホットプレート
２ａ；ヒータ
３；気化器
７；排気口
１０１；シリコン基板
１０２；Ｌｏｗ−ｋ膜
１０３；アモルファスカーボン膜
１０４；膜
１０５；ホール
１０６；トレンチ
１０７；バリア膜
１０８；Ｃｕ膜
２０１；アモルファスカーボン成膜装置
２０２；熱処理装置
２０３；シリル化処理装置
２０４；シリル化剤除去装置
２０５；成膜装置
２１１；プロセスコントローラ
２１２；ユーザーインターフェース
２１３；記憶部
Ｗ；半導体ウエハ

Claims

基板上に成膜され、加熱をともなう処理が施されたアモルファスカーボン膜の後処理方法であって、
加熱をともなう処理の直後で、その上に所定の膜を成膜する前の、前記アモルファスカーボン膜の上面が露出した状態のときに、前記アモルファスカーボン膜の酸化を防止する処理として、シリル化剤の蒸気を前記アモルファスカーボン膜の表面に接触させるシリル化処理を、室温〜２００℃の温度で行うことを特徴とするアモルファスカーボン膜の後処理方法。
前記シリル化剤は、
ＨＭＤＳ（Hexamethyldisilan）、
ＤＭＳＤＭＡ（Dimethylsilyldimethylamine）、
ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、
ＴＭＤＳ（1,1,3,3-Tetramethyldisilazane）、
ＴＭＳＰｙｒｏｌｅ（1-Trimethylsilylpyrole）、
ＢＳＴＦＡ（N,O-Bis(trimethylsilyl)trifluoroacetamide）、
ＢＤＭＡＤＭＳ（Bis(dimethylamino)dimethylsilane）
からなる群から選択された１種または２種以上であることを特徴とする請求項１に記載のアモルファスカーボン膜の後処理方法。
前記加熱をともなう処理は、アニール処理であることを特徴とする請求項１または請求項２に記載のアモルファスカーボン膜の後処理方法。
前記加熱をともなう処理は、３５０〜４００℃で行われることを特徴とする請求項１から請求項３のいずれか１項に記載のアモルファスカーボン膜の後処理方法。
前記加熱をともなう処理は、非酸化性の雰囲気での加熱処理であることを特徴とする請求項１から請求項４のいずれか１項に記載のアモルファスカーボン膜の後処理方法。
基板上に層間絶縁膜となるアモルファスカーボン膜を形成する工程と、
前記アモルファスカーボン膜に加熱をともなう処理を施す工程と、
前記アモルファスカーボン膜の上に所定の膜を成膜する工程と、
前記加熱をともなう処理の直後で、前記所定の膜を成膜する前の、前記アモルファスカーボン膜の上面が露出した状態のときに、前記アモルファスカーボン膜の酸化を防止する処理として、シリル化剤の蒸気を前記アモルファスカーボン膜の表面に接触させるシリル化処理を、室温〜２００℃の温度で行う工程と、
前記シリル化処理後、前記所定の膜を成膜する前に、前記シリル化処理を施したアモルファスカーボン膜を加熱して前記シリル化剤を除去する工程と
を含むことを特徴とする半導体装置の製造方法。
前記シリル化剤は、
ＨＭＤＳ（Hexamethyldisilan）、
ＤＭＳＤＭＡ（Dimethylsilyldimethylamine）、
ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、
ＴＭＤＳ（1,1,3,3-Tetramethyldisilazane）、
ＴＭＳＰｙｒｏｌｅ（1-Trimethylsilylpyrole）、
ＢＳＴＦＡ（N,O-Bis(trimethylsilyl)trifluoroacetamide）、
ＢＤＭＡＤＭＳ（Bis(dimethylamino)dimethylsilane）
からなる群から選択された１種または２種以上であることを特徴とする請求項６に記載の半導体装置の製造方法。
前記加熱をともなう処理は、アニール処理であることを特徴とする請求項６または請求項７に記載の半導体装置の製造方法。
前記加熱をともなう処理は、３５０〜４００℃で行われることを特徴とする請求項６から請求項８のいずれか１項に記載の半導体装置の製造方法。
前記加熱をともなう処理は、非酸化性の雰囲気での加熱処理であることを特徴とする請求項６から請求項９のいずれか１項に記載の半導体装置の製造方法。
コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取可能な記憶媒体であって、
前記制御プログラムは、実行時に、請求項１から請求項５のいずれかの方法が行われるようにコンピュータに処理装置を制御させることを特徴とするコンピュータ読取可能な記憶媒体。
コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取可能な記憶媒体であって、
前記制御プログラムは、実行時に、請求項６から請求項１０のいずれかの半導体装置の製造方法が行われるようにコンピュータに一連の処理装置を制御させることを特徴とするコンピュータ読取可能な記憶媒体。