JP5342811B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5342811B2
JP5342811B2 JP2008150894A JP2008150894A JP5342811B2 JP 5342811 B2 JP5342811 B2 JP 5342811B2 JP 2008150894 A JP2008150894 A JP 2008150894A JP 2008150894 A JP2008150894 A JP 2008150894A JP 5342811 B2 JP5342811 B2 JP 5342811B2
Authority
JP
Japan
Prior art keywords
interlayer insulating
film
wiring
insulating film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008150894A
Other languages
English (en)
Other versions
JP2009295935A (ja
JP2009295935A5 (ja
Inventor
麗紅 陳
純 田村
慈 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008150894A priority Critical patent/JP5342811B2/ja
Priority to US12/479,137 priority patent/US8026150B2/en
Priority to TW098119041A priority patent/TWI475641B/zh
Priority to KR1020090051147A priority patent/KR101143727B1/ko
Priority to CN2009101454890A priority patent/CN101604658B/zh
Publication of JP2009295935A publication Critical patent/JP2009295935A/ja
Publication of JP2009295935A5 publication Critical patent/JP2009295935A5/ja
Application granted granted Critical
Publication of JP5342811B2 publication Critical patent/JP5342811B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/23—Cleaning during device manufacture during, before or after processing of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/27—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は、半導体装置の製造方法に係わり、特に、比誘電率が約１の層間絶縁膜を有した半導体装置の製造方法に関する。
半導体装置の高集積化を図るため、パターンの微細化が進められている。しかし、パターンの微細化が進むと配線間のピッチが狭まることになる。配線間のピッチが狭まると、配線間の容量Ｃが増大して信号遅延が顕著になる。信号遅延τは、下記（１）式で表される。
τ ＝ Ｒ × Ｃ …（１）
（１）式において、τは信号遅延、Ｒは配線の抵抗、Ｃは配線間の容量である。
（１）式からも分かるように、信号遅延τを小さくするには、配線間の容量Ｃを如何に小さくするか、が重要となる。
配線間のピッチを広げずに、配線間の容量Ｃを小さくするには、配線間にある層間絶縁膜の比誘電率を小さくすることが良い。層間絶縁膜の代表的な例はＳｉＯ２である。ＳｉＯ２の比誘電率は約４である。そこで、層間絶縁膜に比誘電率が４未満の絶縁膜、いわゆる低誘電率膜（本明細書では以下Ｌｏｗ−ｋ膜と呼ぶ）を用いることが一つの解である。
さらに、もう一つの解は、真空の比誘電率は１であることから、配線間から層間絶縁膜を取り除き、配線間をエアギャップにすることである（例えば、特許文献１、２）。
配線間をエアギャップとすることで、配線間にある絶縁層の比誘電率は、限りなく１に近づく。
特開２０００−２０８６２２号公報 特開２００７−７４００４号公報
しかしながら、配線間をエアギャップとし、比誘電率が約１の層間絶縁層を有した半導体装置とすると、配線間に層間絶縁膜のような固形物が無くなってしまうため、配線形状を如何にして制御するかが課題となる。
また、エアギャップ形成後には配線が剥き出しになるため、剥き出しになった配線の酸化等、配線の変質を如何にして抑制するかが課題となる。
この発明は、比誘電率が約１の層間絶縁膜を備える半導体装置において、配線を良好な形状で形成すること、及びエアギャップ形成後においても配線の変質を抑制することの少なくともいずれか一方を実現できる半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、この発明の第１の態様に係る半導体装置の製造方法は、基板上に、層間絶縁膜を形成する工程と、前記層間絶縁膜に、配線が埋め込まれる溝及び／又は孔を形成する工程と、前記溝及び／又は孔が形成された層間絶縁膜を、疎水改質処理する工程と、前記疎水改質処理された前記層間絶縁膜の前記溝及び／又は孔に、配線を埋め込む工程と、前記配線が埋め込まれた前記層間絶縁膜に、エアギャップを形成する工程と、前記エアギャップが形成された前記層間絶縁膜、及び前記配線を、疎水改質処理する工程とを具備する。
この発明の第２の態様に係る半導体装置の製造方法は、基板上に、配線が埋め込まれた層間絶縁膜を形成する工程と、前記配線が埋め込まれた前記層間絶縁膜に、エアギャップを形成する工程と、前記エアギャップが形成された前記層間絶縁膜、及び前記配線を、疎水改質処理する工程と、を具備する。
この発明の第３の態様に係る半導体装置の製造方法は、基板上に、層間絶縁膜を形成する工程と、前記層間絶縁膜上に、犠牲膜を形成する工程と、前記犠牲膜に、配線が埋め込まれる溝及び／又は孔を形成する工程と、前記溝及び／又は孔が形成された犠牲膜を、疎水改質処理する工程と、前記犠牲膜の前記溝及び／又は孔に、配線を埋め込む工程と、前記犠牲膜を前記層間絶縁膜上から取り除く工程と、を具備し、前記犠牲膜が、除去可能な膜と、流体通過可能な膜とを含む多層膜であり、前記犠牲膜を前記層間絶縁膜上から取り除く工程が、前記除去可能な膜を、前記流体通過可能な膜を介して取り除く工程である。
この発明の第４の態様に係る半導体装置の製造方法は、層間絶縁膜上に、配線が埋め込まれた犠牲膜を形成する工程と、前記犠牲膜を前記層間絶縁膜上から取り除く工程と、前記犠牲膜が除去された前記層間絶縁膜及び前記配線を、疎水改質処理する工程と、を具備する。
この発明の第５の態様に係る半導体装置の製造方法は、半導体基板上に第１の層間絶縁膜を含む膜層を形成する工程と、前記膜層をエッチングして前記膜層に溝及び／又は孔を形成し、前記膜層をエッチングして露出された前記膜層の表面に第１のダメージ層が形成される工程と、前記第１のダメージ層が回復されるように前記第１のダメージ層を疎水改質処理する工程と、前記第１のダメージ層が回復された前記溝及び／又は孔に配線を埋め込む工程と、前記配線をマスクとして用いて前記膜層をエッチングし、前記配線間にエアギャップを形成し、前記エアギャップを形成して露出された前記膜層及び前記配線の表面に第２のダメージ層が形成される工程と、前記第２のダメージ層が回復されるように前記第２のダメージ層を疎水改質処理する工程と、前記配線間に形成された前記エアギャップを埋め込まずに、前記配線上に第２の層間絶縁膜を形成する工程とを具備する。
以下、この発明の一実施形態を、図面を参照して説明する。参照する図面全てにわたり、同一の部分については同一の参照符号を付す。
この発明の実施形態に係る半導体装置の製造方法は、比誘電率が約１の層間絶縁層を有した半導体装置、即ちエアギャップを有した半導体装置の製造方法である。この製造方法は基本的に、配線間を絶縁する層間絶縁膜を、エアギャップを形成するために配線間から取り除く前に、上記層間絶縁膜を、疎水改質処理する工程、及び配線間を絶縁する層間絶縁膜を、エアギャップを形成するために配線間から取り除いた後、この配線を、疎水改質処理する工程の少なくともいずれか一方を具備する。
層間絶縁膜を、エアギャップを形成するために配線間から取り除く前に、上記層間絶縁膜を疎水改質処理することで、配線を良好な形状で形成できる。例えば、層間絶縁膜に、配線を埋め込むための溝及び／又は孔を形成した後に、層間絶縁膜を、疎水改質処理する。これにより、溝及び／又は孔を形成した際に層間絶縁膜に形成されたダメージ層が回復し、溝及び／又は孔の形状が壊れにくいものとなり、良好な形状を維持できる。良好な形状を維持した溝及び／又は孔に配線を埋め込めば、埋め込まれた配線の形状は良好なものとなる。よって、層間絶縁膜を取り除き、エアギャップが形成された後においても、配線は、良好な形状となる。
なお、疎水改質処理の一例は、ダメージ層が末端基としてヒドロキシ基（以下ＯＨ基）を含むものであった場合には、このダメージ層のＯＨ基を、末端がメチル基（ＣＨ３基＝Ｍｅ基、以下Ｍｅ基）になるよう置換する処理である。末端基がＭｅ基である層間絶縁膜は疎水性となる。このような置換処理の一例は、疎水改質処理剤として、例えば、トリメチルシリルジメチルアミン（ＴＭＳＤＭＡ）を含む雰囲気下で、溝が形成された層間絶縁膜を処理することである。これにより、層間絶縁膜に形成されたダメージ層が回復し、溝の形状が壊れにくくなる。
さらに、層間絶縁膜が、ＳｉＯ２よりも被誘電率が小さい、例えば、比誘電率が４未満のＬｏｗ−ｋ膜であった場合には、ＯＨ基を含むダメージ層が形成されることによって上昇した比誘電率も、上記疎水改質処理、即ちＯＨ基を、末端がＭｅ基になるように置換されることで比誘電率が下降する、という利点も併せて得ることができる（誘電率の回復）。
さらに、Ｌｏｗ−ｋ膜がポアを有した多孔質Ｌｏｗ−ｋ膜であった場合には、上記疎水改質処理することで、配線又はバリアメタルを構成する金属の多孔質Ｌｏｗ−ｋ膜への滲みこみも抑制される、という利点も併せて得ることができる（ポアシーリング）。滲みこみ抑制のための方法としては、従前は新しい膜を形成してポアをシールすることであった。しかし、上記疎水改質処理をすることで、新しい膜を形成することなく、滲みこみを抑制することができる。滲みこみが抑制されることからも、配線は、良好な形状となる。
疎水改質処理の具体的な条件の一例は、層間絶縁膜を膜厚１５０ｎｍのＬｏｗ−ｋ材料とし、疎水改質処理剤として、ＴＭＳＤＭＡを用いた場合には、
処理温度（基板温度）を２５０℃
処理圧力（チャンバ内圧力）を、０．６７Ｐａ（５ｍＴ）
処理時間を１ｍｉｎ
とする。
また、疎水改質処理剤としては、上記ＴＭＳＤＭＡの他、ＴＭＳＤＭＡのように分子内にシラザン結合（Ｓｉ−Ｎ）を有する化合物であれば用いることができる。このようなシラザン結合を分子内に有する化合物の例としては、
ＴＭＤＳ（1,1,3,3-Tetramethyldisilazane）
ＨＭＤＳ（Hexamethyldisilazane）
ＤＭＳＤＭＡ（Dimethylsilyldimethylamine）
ＴＭＭＡＳ（Trimethylmethylaminosilane）
ＴＭＩＣＳ（Trimethyl(isocyanato)silane）
ＴＭＳＡ（Trimethylsilylacetylene）
ＴＭＳＣ（Trimethylsilylcyanide）
ＴＭＳＰｙｒｏｌｅ（1-Trimethylsilylpyrole）
ＢＳＴＦＡ（N,O-Bis(trimethylsilyl)trifluoroacetamide）
ＢＤＭＡＤＭＳ（Bis(dimethylamino)dimethylsilane）等
を挙げることができる。
また、層間絶縁膜を、エアギャップを形成するために配線間から取り除いた後、この配線を、疎水改質処理することで、エアギャップ形成後においても配線の変質を抑制できる。例えば、剥き出しの配線を、上記疎水改質すると、還元効果が得られる。即ち、剥き出しの配線の表面に形成された変質層、例えば、酸化層が還元される。
また、エアギャップの底部に層間絶縁膜を残しておいた場合には、この層間絶縁膜が疎水改質処理されるので、エアギャップ内への酸化剤、例えば、水分の飛散も抑制することができる。これらのことから、エアギャップ形成後においても配線の変質を抑制することができる。
なお、層間絶縁膜を配線間から取り除いた後に、配線を疎水改質処理する処理条件の具体的な一例は、配線バリアメタルを膜厚５ｎｍのタンタル（Ｔａ）材料とし、疎水改質処理剤として、ＴＭＳＤＭＡを用いた場合には、
処理温度（基板温度）を２５０℃
処理圧力（チャンバ内圧力）を０．６７Ｐａ（５ｍＴ）
処理時間を１ｍｉｎ
とする。
また、疎水改質処理剤としては、ＴＭＳＤＭＡの他、上述したようなシラザン結合を有する化合物を用いることができる。
このように、この発明の実施形態に係る半導体装置の製造方法によれば、層間絶縁膜を、配線間から取り除く前に、上記層間絶縁膜を、疎水改質処理するので、比誘電率が約１の層間絶縁層を有した半導体装置において、配線を良好な形状で形成できる。
また、配線間を絶縁する層間絶縁膜を前記配線間から取り除いた後、前記配線を、疎水改質処理するので、比誘電率が約１の層間絶縁層を有した半導体装置において、エアギャップ形成後においても配線の変質を抑制できる。
以下、より具体的な実施形態を、第１例、第２例、…の順で説明する。
配線間にエアギャップを形成する手法としては、大きく二つの手法がある。一つは層間絶縁膜を配線をマスクに用いてエッチバックする手法（エッチバック法）であり、もう一つは犠牲膜間に配線を形成し、配線形成後に犠牲膜を除去する手法（犠牲膜法）である。
まず、エッチバック法を用いてエアギャップを形成する具体例を説明する。
（第１例）
図１Ａ乃至図１Ｇ、及び図２Ａ乃至図２Ｃは、この発明の実施形態の第１例に係る半導体装置の製造方法を示す断面図である。
まず、図１Ａに示すように、基板１上に、層間絶縁膜２を形成する。本明細書において、基板１とは、半導体基板（半導体ウエハ）、及び半導体基板上に形成された層間絶縁膜、反射防止膜、配線等の下地膜の双方を包含するものと定義する。即ち、基板１とは、半導体基板、又は下地膜を含む下地構造体である。
次に、図１Ｂに示すように、層間絶縁膜２上に、配線が埋め込まれる溝及び／又は孔を形成するためのマスクとなるフォトレジストパターン３を形成する。
次に、図１Ｃに示すように、フォトレジストパターン３をマスクに用いて、層間絶縁膜２をエッチングし、層間絶縁膜２に配線が埋め込まれる溝及び／又は孔４を形成する。
次に、図１Ｄに示すように、フォトレジストパターン３をアッシングし、除去する。層間絶縁膜２の露出面には、図１Ｃに示したエッチングと、フォトレジストパターン３のアッシングとによってダメージ層５が形成される。
次に、図１Ｅに示すように、溝及び／又は孔４が形成された層間絶縁膜２を、疎水改質処理する。これにより、層間絶縁膜２に形成されていたダメージ層５が回復される。
次に、図１Ｆに示すように、疎水改質処理された層間絶縁膜２の溝及び／又は孔４に、配線６を埋め込む。配線６の埋め込みには、例えば、周知のダマシン法を用いれば良い。
次に、図１Ｇに示すように、配線６が埋め込まれた層間絶縁膜２を、本例では配線６をマスクに用いてエッチングし、層間絶縁膜２にエアギャップ７を形成する。エアギャップ７を形成した際、図２Ａに示すように、配線６の露出面には、変質層、例えば、酸化層８が形成される。さらに、本例では、エアギャップ７の底部に層間絶縁膜２が残されている。層間絶縁膜２のうち、エアギャップ７の底部から露出する露出面には、新たなダメージ層９が形成される。
次に、図２Ｂに示すように、エアギャップ７が形成された層間絶縁膜２、及び配線６を、疎水改質処理する。これにより、層間絶縁膜２に形成されていたダメージ層９が回復される。さらに、配線６に形成されていた変質層、本例では酸化層８が還元され、除去される。
次に、図２Ｃに示すように、配線６、及びエアギャップ７の上に、層間絶縁膜１０を形成する。層間絶縁膜１０は、エアギャップ７が埋め込まれないように、段差被覆性が悪くなる条件で形成される。
図３Ａ及び図３Ｂ、図４Ａ及び図４Ｂは、第１例に係る製造方法から得られる利点を示す断面図である。
上記第１例に係る製造方法によれば、図１Ｅに示したように、層間絶縁膜２に溝及び／又は孔４を形成した後、層間絶縁膜２を疎水改質処理する。このため、配線６の形状は、図３Ａに示すように、疎水改質処理をしない場合（図３Ｂ）に比較して、良好なものとなる。これは、上述したように、層間絶縁膜２に形成されたダメージ層５が回復されるためである。配線６の形状を、良好に出来る結果、例えば、配線６の形状が、ランダムにいびつになる場合（図３Ｂ）に比較して、配線６の抵抗値のばらつきを軽減できる。このため、例えば、回路特性のばらつきが少ない高品質の半導体集積回路装置を、歩留り良く形成することができる、という利点を得ることができる。
さらに、上記第１例に係る製造方法によれば、図２Ｂに示したように、層間絶縁膜２にエアギャップ７を形成した後、配線６及び層間絶縁膜２を、疎水改質処理する。このため、配線６は、図４Ａに示すように、疎水改質処理をしない場合（図４Ｂ）に比較して、その表面に変質層が無い、例えば、酸化層８が無い状態にできる。このため、例えば、配線６に変質層、例えば、酸化層８が有る場合に比較して、配線６の抵抗値の上昇を低く抑えることができる。これもまた、例えば、回路特性のばらつきが少ない高品質の半導体集積回路装置を、歩留り良く形成することができる、という利点に寄与する。
また、エアギャップ７の底部に層間絶縁膜２が残されている場合には、層間絶縁膜２は、図４Ａに示すように、疎水改質処理をしない場合（図４Ｂ）に比較して、その表面にダメージ層９が無い、例えば、ＯＨ基を含んだダメージ層９が無い状態にできる。層間絶縁膜２にダメージ層９が無い結果、エアギャップ７形成後に、このエアギャップ７内に、配線６を変質させる物質、例えば、水分が飛散することを抑制できる。このため、エアギャップ７の形成後に配線６が変質する、例えば、エアギャップ７に露呈される表面に、時間の経過とともに酸化層８が形成されていくことを抑制できる。これは、例えば、経時劣化を起こし難く、長い期間に及んで安定して動作する半導体集積回路装置が得られる、という利点をもたらす。
（第２例）
図５は、この発明の実施形態の第２例に係る半導体装置の製造方法に従って形成された半導体装置を示す断面図である。
第１例に係る製造方法は、エアギャップ７を、配線６間から全て除去する状態で形成した。しかし、エアギャップ７は、図５に示すように、配線６の側壁に層間絶縁膜２を残した状態で形成することも可能である。この場合、半導体集積回路装置の全体で、配線６の側壁に層間絶縁膜２を残しても良いし、半導体集積回路装置の全体で、配線６の側壁に層間絶縁膜２を残した部分と、配線６間から層間絶縁膜２を全て除去した部分とが混在していても良い。
図６Ａ乃至図６Ｅは、この発明の実施形態の第２例に係る半導体装置の製造方法を示す断面図である。
まず、図６Ａに示すように、基板１上に、配線６が埋め込まれた層間絶縁膜２を形成する。このような層間絶縁膜２は、図１Ａ乃至図１Ｆを参照して説明した製造方法に従って形成されても良いし、周知の製造方法に従って形成されても良い。
次に、図６Ｂに示すように、層間絶縁膜２上に、エアギャップを形成するためのマスクとなるフォトレジストパターン１１を形成する。
次に、図６Ｃに示すように、フォトレジストパターン１１をマスクに用いて、層間絶縁膜２をエッチングし、層間絶縁膜２にエアギャップ７を形成する。
次に、図６Ｄに示すように、フォトレジストパターン１１をアッシングし、除去する。層間絶縁膜２の露出面には、図６Ｃに示したエッチングと、フォトレジストパターン１１のアッシングとによってダメージ層９が形成される。さらに、配線６の露出面には、フォトレジストパターン１１のアッシングによって変質層、例えば、酸化層８が形成される。
次に、図６Ｅに示すように、エアギャップ７が形成された層間絶縁膜２、及び配線６を、疎水改質処理する。これにより、層間絶縁膜２に形成されていたダメージ層９が回復される。さらに、配線６に形成されていた変質層、本例では酸化層８が還元され、除去される。
次に、図５に示すように、配線６、及びエアギャップ７の上に、層間絶縁膜１０を形成する。層間絶縁膜１０は、エアギャップ７が埋め込まれないように、段差被覆性が悪くなる条件で形成される。
図７Ａ及び図７Ｂは、第２例に係る製造方法から得られる利点を示す断面図である。
上記第２例に係る製造方法によれば、上述した第１例に係る製造方法と同様な利点を得ることができる。
さらに、上記第２例に係る製造方法によれば、エアギャップ７を、配線６の側壁に層間絶縁膜２を残した状態で形成するので、図７Ａに示すように、例えば、配線６間の間隔ｐが広い場合に、エアギャップ７の幅ｗを間隔ｐよりも狭く形成することができる。エアギャップ７の幅ｗを間隔ｐよりも狭く形成できれば、エアギャップ７の幅ｗが間隔ｐと同じに形成されてしまう場合（図７Ｂ）に比較して、エアギャップ７の周囲の機械的強度を高めることができる。機械的強度が高まる結果、製造途中においても、完成後においても壊れ難い半導体集積回路装置を提供できる、という利点を得ることができる。
また、第２例に係る製造方法の場合、配線６間に層間絶縁膜２が残るため、層間絶縁膜２には比誘電率が小さいＬｏｗ−ｋ膜を用いることが好ましい。
（第３例）
図８は、この発明の実施形態の第３例に係る半導体装置の製造方法に従って形成された半導体装置を示す断面図である。
配線６の側壁に層間絶縁膜２を残す半導体装置は、配線６間の間隔ｐが広い場合に限って適用されるものではない。
例えば、図８に示すように、配線６の上層配線１２が接触される部分にも適用することができる。
図９Ａ及び図９Ｂは、第３例に係る製造方法から得られる利点を示す断面図である。
図９Ａに示すように、配線６の上層配線１２が接触される部分の側壁に、層間絶縁膜２を残す。このようにすると、例えば、上層配線１２の形成位置がずれた場合（ミスアライメント）においても、上層配線１２を配線６に接触させることができる。
対して、図９Ｂに示すように、配線６の上層配線１２が接触される部分にもエアギャップ７を形成した場合、ミスアライメントが発生すると、エアギャップ７の底部がさらに掘れてしまったり、上層配線１２を構成する導電体を介して配線６どうしが短絡してしまったり、といった不具合を生ずる。
このような不具合は、配線６の上層配線１２が接触される部分の側壁に、層間絶縁膜２を残すことで解消することができる。
第３例に係る製造方法に従って形成された半導体装置は、配線６の側壁に、層間絶縁膜２を残す部分と、配線６間から層間絶縁膜２を取り除いてしまう部分とが混在することが考えられる。このような半導体装置の製造方法の一例を以下説明する。
図１０Ａ乃至図１０Ｃ、及び図１１Ａ乃至図１１Ｃは、この発明の実施形態の第３例に係る半導体装置の製造方法を示す断面図である。
まず、図１０Ａに示すように、基板１上に、配線６が埋め込まれた層間絶縁膜２を形成する。このような層間絶縁膜２は、図１Ａ乃至図１Ｆを参照して説明した製造方法に従って形成されても良いし、周知の製造方法に従って形成されても良い。
次に、図１０Ｂに示すように、層間絶縁膜２上に、エアギャップを形成するためのマスクとなるフォトレジストパターン１１を形成する。
次に、図１０Ｃに示すように、フォトレジストパターン１１をマスクに用いて、層間絶縁膜２をエッチングし、層間絶縁膜２にエアギャップ７を形成する。
次に、図１１Ａに示すように、フォトレジストパターン１１をアッシングし、除去する。層間絶縁膜２の露出面には、図１０Ｃに示したエッチングと、フォトレジストパターン１１のアッシングとによってダメージ層９が形成される。さらに、配線６の露出面にも、図１０Ｃに示したエッチングと、フォトレジストパターン１１のアッシングとによって変質層、例えば、酸化層８が形成される。
次に、図１１Ｂに示すように、エアギャップ７が形成された層間絶縁膜２、及び配線６を、疎水改質処理する。これにより、層間絶縁膜２に形成されていたダメージ層９が回復される。さらに、配線６に形成されていた変質層、本例では酸化層８が還元され、除去される。
次に、図１１Ｃに示すように、配線６、及びエアギャップ７の上に、層間絶縁膜１０を形成する。層間絶縁膜１０は、エアギャップ７が埋め込まれないように、段差被覆性が悪くなる条件で形成される。
次に、図８に示すように、層間絶縁膜１０に、上層配線１２を形成する。層間絶縁膜１０への上層配線１２の形成は、例えば、図１Ａ乃至図１Ｆを参照して説明した製造方法に従って形成されても良いし、周知の製造方法に従って形成されても良い。
このような製造方法により、配線６の側壁に、層間絶縁膜２を残す部分と、配線６間から層間絶縁膜２を取り除いてしまう部分とが混在した半導体装置が形成される。
上記第３例に係る製造方法によれば、上述した第１例に係る製造方法と同様な利点を得ることができる。
さらに、上記第３例に係る製造方法によれば、上述したように、配線６の側壁に、層間絶縁膜２を残す部分を形成する。このため、層間絶縁膜２を残した部分においては、たとえ、上層配線のミスアライメントが発生した場合でも、エアギャップ７への異常なエッチングの発生や、配線６どうしの短絡等の発生を抑制できる。よって、半導体装置を、歩留り良く製造できる、という利点を得ることができる。
（第４例）
次に、犠牲膜法を用いてエアギャップを形成する具体例を説明する。
図１２Ａ乃至図１２Ｄ、及び図１３Ａ乃至図１３Ｄは、この発明の実施形態の第４例に係る半導体装置の製造方法を示す断面図である。
まず、図１２Ａに示すように、基板１上に、層間絶縁膜２を形成する。次いで、層間絶縁膜２上に、犠牲膜１３を形成する。犠牲膜１３は、層間絶縁膜２、及び後に形成される配線６に対してエッチング選択比をとれる材料で構成される。即ち、犠牲膜１３の材料は、層間絶縁膜２、及び配線６はエッチングされ難く、犠牲膜１３はエッチングされ易い状態を得ることが可能な材料から選ばれる。
具体的な例は、層間絶縁膜２をＳｉＯＣ系Ｌｏｗ−ｋ材料とし、配線６をＴａをバリアメタルに用いた銅（Ｃｕ）とした場合には、犠牲膜１３としてはＳｉＯ２を選ぶことができる。
次に、図１２Ｂに示すように、犠牲膜１３上に、配線６を埋め込むための溝及び又は孔を形成するためのフォトレジストパターン、又はハードマスクパターン１４を形成する。本例では、ハードマスクパターン１４とする。
次に、図１２Ｃに示すように、ハードマスクパターン１４をマスクに用いて、犠牲膜１３をエッチングし、犠牲膜１３に配線６が埋め込まれる溝及び／又は孔１５を形成する。
次に、図１２Ｄに示すように、ハードマスクパターン１４を除去する。
次に、図１３Ａに示すように、犠牲膜１３に形成された溝及び／又は孔１５に、配線６を埋め込む。配線６の埋め込みには、例えば、周知のダマシン法を用いれば良い。
次に、図１３Ｂに示すように、配線６をマスクに用いて、犠牲膜１３を除去し、配線６間にエアギャップ７を形成する。この際、配線６の露出面には変質層、例えば、酸化層８が形成される。また、層間絶縁膜２の露出面にはダメージ層９が形成される。
次に、図１３Ｃに示すように、配線６、及びエアギャップ７の底部に露出した層間絶縁膜２を、疎水改質処理する。これにより、これにより、層間絶縁膜２に形成されていたダメージ層９が回復される。さらに、配線６に形成されていた変質層、本例では酸化層８が還元され、除去される。
次に、図１３Ｄに示すように、配線６、及びエアギャップ７の上に、層間絶縁膜１０を形成する。層間絶縁膜１０は、エアギャップ７が埋め込まれないように、段差被覆性が悪くなる条件で形成される。
このような製造方法を用いることにより、エアギャップ７を、層間絶縁膜２のエッチバックではなく、犠牲膜１３を除去することによって形成することができる。
上記第４例に係る製造方法においても、上述した第１例に係る製造方法と同様な利点を得ることができる。
（第５例）
第４例に係る製造方法においては、犠牲膜１３を単層構造としたが、犠牲膜１３は多層構造とすることもできる。犠牲膜１３を多層構造とした一例を、第５例として以下説明する。
図１４Ａ乃至図１４Ｄ、及び図１５Ａ乃至図１５Ｄは、この発明の実施形態の第５例に係る半導体装置の製造方法を示す断面図である。
まず、図１４Ａに示すように、基板１上に、層間絶縁膜２を形成する。次いで、層間絶縁膜２上に、多層犠牲膜１６を形成する。多層犠牲膜１６は、本例では、除去可能な膜１６ａと、流体通過可能な膜１６ｂとを含む二層膜である。除去可能な膜１６ａは、層間絶縁膜２、後に形成される配線６、さらに、流体通過可能な膜１６ｂに対してエッチング選択比をとれる材料で構成される。即ち、除去可能な膜１６ａの材料は、層間絶縁膜２、配線６、及び流体通過可能な膜１６ｂはエッチングされ難く、除去可能な膜１６ａはエッチングされ易い状態を得ることが可能な材料から選ばれる。
具体的な例は、層間絶縁膜２をＳｉＯＣ系Ｌｏｗ−ｋ材料とし、配線６をＴａをバリアメタルに用いた銅（Ｃｕ）とした場合には、除去可能な膜１６ａとしてはＳｉＯ２を選ぶことができる。
流体通過可能な膜１６ｂは、除去可能な膜１６ａの上に形成される。流体通過可能な膜１６ｂは、例えば、下層の除去可能な膜１６ａに対してエッチングガス、あるいはエッチング液を通過させることを可能とする膜である。
さらに、流体通過可能な膜１６ｂは、エッチングガス、あるいはエッチング液に曝されて昇華、あるいは溶融した、除去可能な膜を通過させることを可能とする膜である。
さらに、流体通過可能な膜１６ｂは、疎水改質処理の際、疎水改質処理剤を通過させることを可能とする膜である。
このような流体通過可能な膜の例としては、熱分解性ポリマーを挙げることができる。熱分解性ポリマーは、熱が加えられることにより、例えば、ポーラスな状態となり、流体の通過を可能とする。熱分解性ポリマーの具体例は、ポリスチレンである。
次に、図１４Ｂに示すように、図１２Ｂを参照して説明した製法と同様な製法により、流体通過可能な膜１６ｂ上に、ハードマスクパターン１４を形成する。
次に、図１４Ｃに示すように、図１２Ｂを参照して説明した製法と同様な製法により、ハードマスクパターン１４をマスクに用いて、多層犠牲膜１６をエッチングし、多層犠牲膜１６に配線６が埋め込まれる溝及び／又は孔１５を形成する。
次に、図１４Ｄに示すように、ハードマスクパターン１４を除去する。
次に、図１５Ａに示すように、図１３Ａを参照して説明した製法と同様な製法により、溝及び／又は孔１５に、配線６を埋め込む。
次に、図１５Ｂに示すように、配線６をマスクに用いて、除去可能な膜１６ａを、流体通過可能な膜１６ｂを介して除去し、配線６間、かつ、流体通過可能な膜１６ｂの下に、エアギャップ７を形成する。
次に、図１５Ｃに示すように、配線６、及びエアギャップ７の底部に露出した層間絶縁膜２を、流体通過可能な膜１６ｂを介して疎水改質処理する。これにより、これにより、層間絶縁膜２に形成されていたダメージ層９が回復される。さらに、配線６に形成されていた変質層、本例では酸化層８が還元され、除去される。
次に、図１５Ｄに示すように、配線６、及び流体通過可能な膜１６ｂの上に、層間絶縁膜１０を形成する。本例では、配線６間に流体通過可能な膜１６ｂがある。このため、層間絶縁膜１０の成膜条件は、上述してきた例のように、段差被覆性が悪くなる条件で形成される必要はない。
このような製造方法を用いることでも、エアギャップ７を、層間絶縁膜２のエッチバックではなく、犠牲膜１３を除去することによって形成することができる。
上記第５例に係る製造方法においても、上述した第１例に係る製造方法と同様な利点を得ることができる。
（第６例）
次に、実施形態に係る製造方法を、配線に銅又は銅含有導電体を用いた半導体装置の例に適用した具体例を説明する。なお、本例では、上述した第３例に従って説明するが、第３例以外の例にも適用できることはもちろんである。
図１６Ａ乃至図１６Ｄ、図１７Ａ乃至図１７Ｃ、及び図１８Ａ乃至図１８Ｂは、この発明の実施形態の第６例に係る半導体装置の製造方法を示す断面図である。
まず、図１６Ａに示すように、基板１上に、銅又は銅含有導電体を用いた配線（以下銅配線と呼ぶ）６ａが埋め込まれた層間絶縁膜２を形成する。銅配線６ａの側面、及び底部には、銅の層間絶縁膜２への拡散を抑制するバリアメタル１７が形成され、銅配線６ａの上面には、同じく銅の拡散を抑制するキャップメタル１８が形成される。バリアメタル１７の一例はＴａであり、キャップメタル１８の一例はコバルト−タングステン−リン（ＣｏＷＰ）である。このような銅配線６ａが形成された層間絶縁膜２は、図１Ａ乃至図１Ｆを参照して説明した製造方法に従って形成されても良いし、周知の製造方法に従って形成されても良い。次いで、層間絶縁膜２、及びキャップメタル１８上にシリコンカーバイド（以下ＳｉＣ）膜１９を形成する。
次に、図１６Ｂに示すように、層間絶縁膜２上、本例では層間絶縁膜２上に形成されたＳｉＣ膜１９上に、エアギャップを形成するためのマスクとなるフォトレジストパターン１１を形成する。
次に、図１６Ｃに示すように、フォトレジストパターン１１をマスクに用いて、ＳｉＣ膜１９、及び層間絶縁膜２をエッチングし、層間絶縁膜２にエアギャップ７を形成する。
次に、図１６Ｄに示すように、フォトレジストパターン１１をアッシングし、除去する。層間絶縁膜２の露出面には、図１６Ｃに示したエッチングと、フォトレジストパターン１１のアッシングとによってダメージ層９が形成される。さらに、銅配線６ａ、バリアメタル１７、及びキャップメタル１８にも、図１６Ｃに示したエッチングと、フォトレジストパターン１１のアッシングとによって変質層、例えば、酸化層８が形成される。
次に、図１７Ａに示すように、エアギャップ７が形成された層間絶縁膜２、及び銅配線６ａを、疎水改質処理する。これにより、層間絶縁膜２に形成されていたダメージ層９が回復される。さらに、銅配線６ａや、バリアメタル１７、及びキャップメタル１８に形成されていた変質層、本例では酸化層８が還元され、除去される。
次に、図１７Ｂに示すように、銅配線６ａ、及びエアギャップ７の上に、層間絶縁膜１０を形成する。層間絶縁膜１０は、エアギャップ７が埋め込まれないように、段差被覆性が悪くなる条件で形成される。
次に、図１７Ｃに示すように、層間絶縁膜１０に、上層配線を埋め込むための溝及び／又は孔２０を形成する。溝及び／又は孔２０の形成は、例えば、図１Ｂ乃至図１Ｃを参照して説明した製造方法に従って形成されれば良い。層間絶縁膜１０の露出面には、層間絶縁膜１０のエッチングと、溝及び／又は孔２０の形成に使用されたフォトレジストパターン（図示せず）のアッシングとによってダメージ層２１が形成される。
また、溝及び／又は孔２０の底に露呈した銅配線６ａ、本例では、キャップメタル１８、及び銅配線６ａにも、上記エッチング、及びアッシングによって変質層、例えば、酸化層２２が形成される。
次に、図１８Ａに示すように、溝及び／又は孔２０が形成された層間絶縁膜１０を、疎水改質処理する。これにより、層間絶縁膜１０に形成されていたダメージ層２１が回復される。さらに、銅配線６ａやキャップメタル１８に形成されていた、例えば、酸化層２２は還元され、除去される。
次に、図１８Ｂに示すように、層間絶縁膜１０上にバリアメタル２３を形成し、バリアメタル２３上に、銅又は銅を含む導電体を形成し、この銅又は銅を含む導電体を、例えば、機械的化学研磨する。これにより、銅又は銅を含む導電体が、溝及び又は孔２０に埋め込まれる。これにより、上層銅配線１２ａが形成される。
このように、実施形態に係る製造方法は、銅又は銅を含む導電体を配線とした半導体装置の製造にも適用することができる。
上記第６例に係る製造方法によっても、上述した第１例に係る製造方法と同様な利点を得ることができる。
（第７例）
次に、実施形態に係る製造方法を実施できる半導体製造装置の例を説明する。
図１９は、この発明の実施形態に係る半導体装置の製造方法に用いられる半導体装置製造システムの概略構成を示す説明図である。
図１９に示すように、この半導体装置製造システムは、ＳＯＤ（Spin On Dielectric）装置１０１と、レジスト塗布・現像装置１０２と、露光装置１０３と、スパッタ装置１０６と、電解メッキ装置１０７と、研磨装置としてのＣＭＰ装置１０９とを有し、さらに、ドライエッチング、ドライアッシング、および回復処理を行うエッチング・アッシング・回復処理装置１０８と、洗浄処理装置１０４を有する処理部１００と、メイン制御部１１０とを備えている。
処理部１００の各装置は、ＣＰＵを備えたプロセスコントローラ１１１に接続されて制御される構成となっている。プロセスコントローラ１１１には、工程管理者が処理部１００の各装置を管理するためにコマンドの入力操作等を行うキーボードや、処理部１００の各装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース１１２と、処理部１００で実行される各種処理をプロセスコントローラ１１１の制御にて実現するための制御プログラムや処理条件データ等が記録されたレシピが格納された記憶部１１３とが接続されている。
そして、必要に応じて、ユーザーインターフェース１１２からの指示等を受けて、任意のレシピを記憶部１１３から呼び出してプロセスコントローラ１１１に実行させることで、プロセスコントローラ１１１の制御下で、処理部１００において所望の各種処理が行われる。また、前記レシピは、例えば、ＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、不揮発性メモリなどの読み出し可能な記憶媒体に格納された状態のものであってもよく、さらに、処理部１００の各装置間、あるいは外部の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。前記レシピには、処理部１００に、上述した実施形態に係る製造方法を実行させるプログラムが格納される。
なお、メイン制御部１１０により全ての制御を行ってもよいが、メイン制御部１１０は全体的な制御のみを行って、各装置毎、または所定の装置群毎に下位の制御部を設けて制御を行うようにしてもよい。
洗浄処理装置１０４は、洗浄処理ユニットと加熱機構および搬送系からなるものであり、半導体基板（以下ウエハ）Ｗに対して洗浄処理を行うものである。
エッチング・アッシング・回復処理装置１０８は、以下に説明するように、層間絶縁膜（Ｌｏｗ−ｋ膜）に所定のパターンの溝又は孔４や２０を形成するためのドライエッチング、フォトレジストパターン３や１１を除去するためのドライアッシング、および層間絶縁膜２や１０のダメージを回復させる回復処理を行うものであり、これらを真空中におけるドライプロセスにより連続的に行うものである。
図２０は、図１９に示す半導体装置製造システムに用いられるエッチング・アッシング・回復処理装置の概略構造を示す平面図である。
図２０に示すように、エッチング・アッシング・回復処理装置１０８は、ドライエッチング（プラズマエッチング）を行うためのエッチングユニット１５１，１５２と、ドライアッシング（プラズマアッシング）を行うためのアッシングユニット１５３と、回復処理（疎水改質処理）を行うシリル化処理ユニット１５４を備えており、これらの各ユニット１５１〜１５４は六角形をなすウエハ搬送室１５５の４つの辺にそれぞれ対応して設けられている。また、ウエハ搬送室１５５の他の２つの辺にはそれぞれロードロック室１５６、１５７が設けられている。これらロードロック室１５６、１５７のウエハ搬送室１５５と反対側にはウエハ搬入出室１５８が設けられており、ウエハ搬入出室１５８のロードロック室１５６、１５７と反対側にはウエハＷを収容可能な３つのキャリアＣを取り付けるポート１５９、１６０、１６１が設けられている。
エッチングユニット１５１，１５２、アッシングユニット１５３およびシリル化処理ユニット１５４およびロードロック室１５６，１５７は、同図に示すように、ウエハ搬送室１５５の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧを開放することによりウエハ搬送室１５５と連通され、対応するゲートバルブＧを閉じることによりウエハ搬送室１５５から遮断される。また、ロードロック室１５６，１５７のウエハ搬入出室１５８に接続される部分にもゲートバルブＧが設けられており、ロードロック室１５６，１５７は、対応するゲートバルブＧを開放することによりウエハ搬入出室１５８に連通され、対応するゲートバルブＧを閉じることによりウエハ搬入出室１５８から遮断される。
ウエハ搬送室１５５内には、エッチングユニット１５１，１５２、アッシングユニット１５３、シリル化処理ユニット１５４、ロードロック室１５６，１５７に対して、ウエハＷの搬入出を行うウエハ搬送装置１６２が設けられている。このウエハ搬送装置１６２は、ウエハ搬送室１５５の略中央に配設されており、回転および伸縮可能な回転・伸縮部１６３の先端にウエハＷを保持する２つのブレード１６４ａ，１６４ｂを有しており、これら２つのブレード１６４ａ，１６４ｂは互いに反対方向を向くように回転・伸縮部１６３に取り付けられている。なお、このウエハ搬送室１５５内は所定の真空度に保持されるようになっている。
ウエハ搬入出室１５８の天井部には図示しないＨＥＰＡフィルタが設けられており、このＨＥＰＡフィルタを通過した清浄な空気がウエハ搬入出室１５８内にダウンフロー状態で供給され、大気圧の清浄空気雰囲気でウエハＷの搬入出が行われるようになっている。ウエハ搬入出室１５８のキャリアＣ取り付け用の３つのポート１５９，１６０、１６１にはそれぞれ図示しないシャッタが設けられており、これらポート１５９，１６０，１６１にウエハＷを収容した、または空のキャリアＣが直接取り付けられ、取り付けられた際にシャッタが外れて外気の侵入を防止しつつウエハ搬入出室１５８と連通するようになっている。また、ウエハ搬入出室１５８の側面にはアライメントチャンバ１６５が設けられており、そこでウエハＷのアライメントが行われる。
ウエハ搬入出室１５８内には、キャリアＣに対するウエハＷの搬入出およびロードロック室１５６，１５７に対するウエハＷの搬入出を行うウエハ搬送装置１６６が設けられている。このウエハ搬送装置１６６は、多関節アーム構造を有しており、キャリアＣの配列方向に沿ってレール１６８上を走行可能となっており、その先端のハンド１６７上にウエハＷを載せてその搬送を行う。ウエハ搬送装置１６２，１６６の動作等、システム全体の制御は制御部１６９によって行われる。
次に、各ユニットについて説明する。
まず、アッシングユニット１５３について説明する。なお、エッチングユニット１５１，１５２は、処理ガスが異なるだけで概略構造がアッシングユニットと同様であるため、説明を省略する。
図２１は、エッチング・アッシング・回復処理装置に搭載されたアッシングユニットを示す概略断面図である。
図２１に示すように、アッシングユニット１５３は、プラズマアッシングを行うものであり、略円筒状に形成された処理チャンバ２１１を具備し、その底部には、絶縁板２１３を介して、サセプタ支持台２１４が配置され、その上に、サセプタ２１５が配置されている。サセプタ２１５は下部電極を兼ねたものであり、その上面に静電チャック２２０を介してウエハＷが載置されるようになっている。符号２１６はハイパスフィルタ（ＨＰＦ）である。
サセプタ支持台２１４の内部には温度調節媒体が循環する温度調節媒体室２１７が設けられ、これによりサセプタ２１５が所望の温度に調整される。温度調節媒体室２１７には導入管２１８および排出管２１９が接続されている。
静電チャック２２０は絶縁材２２１の間に電極２２２が配置された構造となっており、電極２２２に直流電源２２３から直流電圧が印加されることによって、ウエハＷが静電チャック２２０上に静電吸着される。ウエハＷの裏面にはガス通路２２４を介してＨｅガスからなる伝熱ガスが供給され、その伝熱ガスを介してウエハＷが所定温度に温度調節される。サセプタ２１５の上端周縁部には、静電チャック２２０上に載置されたウエハＷの周囲を囲むように、環状のフォーカスリング２２５が配置されている。
サセプタ２１５の上方には、サセプタ２１５と対向して、絶縁材２３２を介してプラズマ処理チャンバ２１１の内部に支持された状態で上部電極２３１が設けられている。上部電極２３１は、多数の吐出口２３３を有する電極板２３４と、この電極板２３４を支持する電極支持体２３５とから構成されており、シャワー状をなしている。
電極支持体２３５の中央には、ガス導入口２３６が設けられ、そこにガス供給管２３７が接続されている。ガス供給管２３７は、バルブ２３８およびマスフローコントローラ２３９を介して、アッシングのための処理ガスを供給する処理ガス供給源２４０に接続されている。処理ガス供給源２４０からは、アッシングガスとして、例えば、Ｏ２ガス、ＮＨ３ガス、ＣＯ２ガス等が処理チャンバ２１１内に供給される。
処理チャンバ２１１の底部には、排気管２４１が接続され、この排気管２４１には排気装置２４５が接続されている。排気装置２４５はターボ分子ポンプ等の真空ポンプを備えており、処理チャンバ２１１内を所定の減圧雰囲気に設定可能となっている。処理チャンバ２１１の側壁部分には、ゲートバルブ２４２が設けられている。
上部電極２３１には、第１の整合器２５１を介してプラズマ生成用の高周波電力を供給する第１の高周波電源２５０が接続されている。また、上部電極２３１にはローパスフィルタ（ＬＰＦ）２５２が接続されている。下部電極としてのサセプタ２１５には、第２の整合器２６１を介してプラズマ中のイオンを引き込んでアッシングを進行させるための第２の高周波電源２６０が接続されている。
このように構成されるアッシングユニット１５３では、処理ガス供給源２４０から所定のアッシングガスがチャンバ２１１内に導入され、第１の高周波電源２５０からの高周波電力によりプラズマ化され、このプラズマにより、ウエハＷのレジスト膜等を灰化して除去する。
次に、シリル化処理ユニット１５４について説明する。シリル化処理ユニット１５４は、上述の実施形態に係る製造方法で説明した疎水改質処理を実施するユニットである。
図２２は、エッチング・アッシング・回復処理装置に搭載されたシリル化処理ユニットを示す概略断面図である。
図２２に示すように、シリル化処理ユニット１５４は、ウエハＷを収容するチャンバ３０１を備えており、チャンバ３０１の下部にはウエハ載置台３０２が設けられている。ウエハ載置台３０２には、ヒータ３０３が埋設されており、その上に載置されたウエハＷを所望の温度に加熱可能となっている。ウエハ載置台３０２には、ウエハリフトピン３０４が突没可能に設けられており、ウエハＷの搬入出の際等にウエハＷをウエハ載置台３０２から上方へ離隔した所定位置に位置させることが可能となっている。
チャンバ３０１内には、ウエハＷを含む狭い処理空間Ｓを区画するように内部容器３０５が設けられており、この処理空間Ｓにシリル化剤（疎水改質処理ガス）が供給されるようになっている。この内部容器３０５の中央には鉛直に延びるガス導入路３０６が形成されている。
このガス導入路３０６の上部にはガス供給配管３０７が接続されており、このガス供給配管３０７には、ＴＭＳＤＭＡ（N-Trimethylsilyldimethylamine）等のシリル化剤を供給するシリル化剤供給源３０８から延びる配管３０９と、ＡｒやＮ２ガス等からなるキャリアガスを供給するキャリアガス供給源３１０から延びる配管３１１が接続されている。配管３０９には、シリル化剤供給源３０８側から順に、シリル化剤を気化させる気化器３１２、マスフローコントローラ３１３および開閉バルブ３１４が設けられている。一方、配管３１１にはマスフローコントローラ３１５および開閉バルブ３１６がキャリアガス供給源３１０側から順に設けられている。そして、気化器３１２により気化されたシリル化剤がキャリアガスにキャリアされてガス供給配管３０７およびガス導入路３０６を通って、内部容器３０５に囲繞された処理空間Ｓ内に導入される。処理の際にはヒータ３０３により、ウエハＷが所定温度に加熱される。この場合に、ウエハ温度は、例えば室温〜３００℃まで制御可能となっている。
チャンバ３０１外の大気雰囲気からチャンバ３０１内の内部容器３０５内に延びるように大気導入配管３１７が設けられている。この大気導入配管３１７にはバルブ３１８が設けられており、バルブ３１８を開くことにより大気がチャンバ３０１内の内部容器３０５に囲繞された処理空間Ｓに導入されるようになっている。これにより、ウエハＷに所定の水分が供給される。
チャンバ３０１の側壁には、ゲートバルブ３１９が設けられており、このゲートバルブ３１９を開にすることによりウエハＷの搬入出がなされる。チャンバ３０１の底部の周縁部には、排気管３２０が設けられており、図示しない真空ポンプにより排気管３２０を介してチャンバ３０１内を排気して、例えば１０Ｔｏｒｒ（２６６Ｐａ）以下に制御することが可能となっている。排気管３２０には、コールドトラップ３２１が設けられている。また、ウエハ載置台３０２の上部のチャンバ壁との間の部分にはバッフルプレート３２２が設けられている。
また、エッチング・アッシング・回復処理装置１０８は、エッチング、アッシング、回復処理を連続して真空雰囲気内で行うことから、そのままではウエハＷの存在空間には水分がほとんど存在しないため、シリル化処理ユニット１５４において上述のシリル化反応が生じ難く、十分な回復効果を得難くなるおそれがある。
そこで、制御部１６９により、シリル化剤の導入に先立って、大気導入配管３１７のバルブ３１８を開にして大気を導入してウエハＷに水分を吸着させ、その後、ヒータ３０３によりウエハ載置台３０２上のウエハＷを加熱して水分調整を行ってからシリル化剤を導入するように制御するようにしても良い。この際の加熱温度は５０〜２００℃が好適である。また、シリル化反応を促進する観点から、シリル化剤を導入開始後にもウエハＷを加熱するように制御してもよい。
また、アッシングユニット１５３として図２１に示した装置は、エッチング処理、アッシング処理、回復処理のうちいずれか２つ、またはこれら全部を行う装置として機能させることも可能である。すなわち、処理ガス供給源２４０としてエッチング処理用のガスおよびアッシング処理用のガスを供給可能なものを用いれば、最初にエッチング処理用のガスによりエッチングを行い、次いでアッシング処理用のガスに切り替えてアッシング処理を行うようにすることができる。また、処理ガス供給源２４０としてエッチング処理用のガス、アッシング処理用のガス、およびシリル化剤を供給可能なものを用いれば、最初にエッチング処理用のガスによりエッチングを行い、次いでアッシング処理用のガスに切り替えてアッシング処理を行い、さらにシリル化剤に切り替えてシリル化処理を行うようにすることができる。ただし、シリル化処理を行う場合には、ウエハＷに対して水分を供給する手段を設ける必要がある。
また、上記エッチング・アッシング・回復処理装置１０８において、シリル化処理に先立って、シリル化処理ユニット１５４に大気を導入するようにしたが、他のユニット、例えばウエハ搬送室１５５に大気を導入してウエハに水分を供給するようにしてもよい。さらに、水分を供給する手段として、大気以外のもの、例えば精製した水蒸気を供給するように構成してもよい。
このような半導体製造システムを用いることで、この発明の実施形態に係る製造方法を実施することができる。
以上、この発明をいくつかの実施形態に従って説明したが、この発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲で種々変形することが可能である。
例えば、疎水改質処理としてシリル化処理について示したが、他の疎水改質ガスによる疎水改質処理であってもよい。
また、層間絶縁膜としては、特にＬｏｗ−ｋ膜が好適である。Ｌｏｗ−ｋ膜としては、ＳＯＤ装置で形成されるポーラスＭＳＱ（Porous methyl-hydrogen-SilsesQuioxane）や、ＣＶＤで形成される無機絶縁膜の１つであるＳｉＯＣ系膜等を適用可能である。もちろん、Ｌｏｗ−ｋ膜は、これらに限定されるものではない。
この発明の実施形態の第１例に係る半導体装置の製造方法を示す断面図 この発明の実施形態の第１例に係る半導体装置の製造方法を示す断面図 第１例に係る製造方法から得られる利点を示す断面図 第１例に係る製造方法から得られる利点を示す断面図 この発明の実施形態の第２例に係る半導体装置の製造方法に従って形成された半導体装置を示す断面図 この発明の実施形態の第２例に係る半導体装置の製造方法を示す断面図 第２例に係る製造方法から得られる利点を示す断面図 この発明の実施形態の第３例に係る半導体装置の製造方法に従って形成された半導体装置を示す断面図 第３例に係る製造方法から得られる利点を示す断面図 この発明の実施形態の第３例に係る半導体装置の製造方法を示す断面図 この発明の実施形態の第３例に係る半導体装置の製造方法を示す断面図 この発明の実施形態の第４例に係る半導体装置の製造方法を示す断面図 この発明の実施形態の第４例に係る半導体装置の製造方法を示す断面図 この発明の実施形態の第５例に係る半導体装置の製造方法を示す断面図 この発明の実施形態の第５例に係る半導体装置の製造方法を示す断面図 この発明の実施形態の第６例に係る半導体装置の製造方法を示す断面図 この発明の実施形態の第６例に係る半導体装置の製造方法を示す断面図 この発明の実施形態の第６例に係る半導体装置の製造方法を示す断面図 この発明の実施形態に係る半導体装置の製造方法に用いられる半導体装置製造システムの概略構成を示す説明図 図１９に示す半導体装置製造システムに用いられるエッチング・アッシング・回復処理装置の概略構造を示す平面図 エッチング・アッシング・回復処理装置に搭載されたアッシングユニットを示す概略断面図 エッチング・アッシング・回復処理装置に搭載されたシリル化処理ユニットを示す概略断面図
符号の説明
１…基板、２…層間絶縁膜、３…フォトレジストパターン、４…溝及び／又は孔、５…ダメージ層、６…配線、７…エアギャップ、８…酸化層、９…ダメージ層、１０…層間絶縁膜、１１…フォトレジストパターン、１２…上層配線、１３…犠牲膜、１４…ハードマスクパターン、１５…溝及び／又は孔、１６…多層犠牲膜、１６ａ…除去可能な膜、１６ｂ…流体通過可能な膜。

Claims (14)

  1. 基板上に、層間絶縁膜を形成する工程と、
    前記層間絶縁膜に、配線が埋め込まれる溝及び／又は孔を形成する工程と、
    前記溝及び／又は孔が形成された層間絶縁膜を、疎水改質処理する工程と、
    前記疎水改質処理された前記層間絶縁膜の前記溝及び／又は孔に、配線を埋め込む工程と、
    前記配線が埋め込まれた前記層間絶縁膜に、エアギャップを形成する工程と、
    前記エアギャップが形成された前記層間絶縁膜、及び前記配線を、疎水改質処理する工程と
    を具備することを特徴とする半導体装置の製造方法。
  2. 基板上に、配線が埋め込まれた層間絶縁膜を形成する工程と、
    前記配線が埋め込まれた前記層間絶縁膜に、エアギャップを形成する工程と、
    前記エアギャップが形成された前記層間絶縁膜、及び前記配線を、疎水改質処理する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  3. 前記エアギャップは、全部の前記配線の側壁に前記層間絶縁膜を残した状態で形成されることを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
  4. 前記エアギャップは、一部の前記配線の側壁に前記層間絶縁膜を残した状態で形成されることを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
  5. 前記側壁に前記層間絶縁膜が残された前記配線に、別の配線が上層から接触されることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 基板上に、層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に、犠牲膜を形成する工程と、
    前記犠牲膜に、配線が埋め込まれる溝及び／又は孔を形成する工程と、
    前記溝及び／又は孔が形成された犠牲膜を、疎水改質処理する工程と、
    前記犠牲膜の前記溝及び／又は孔に、配線を埋め込む工程と、
    前記犠牲膜を前記層間絶縁膜上から取り除く工程と、
    を具備し、
    前記犠牲膜が、除去可能な膜と、流体通過可能な膜とを含む多層膜であり、
    前記犠牲膜を前記層間絶縁膜上から取り除く工程が、前記除去可能な膜を、前記流体通過可能な膜を介して取り除く工程であることを特徴とする半導体装置の製造方法。
  7. 前記犠牲膜が取り除かれた前記層間絶縁膜及び前記配線を、疎水改質処理する工程を、さらに具備することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 層間絶縁膜上に、配線が埋め込まれた犠牲膜を形成する工程と、
    前記犠牲膜を前記層間絶縁膜上から取り除く工程と、
    前記犠牲膜が除去された前記層間絶縁膜及び前記配線を、疎水改質処理する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  9. 前記犠牲膜が、除去可能な膜と、流体通過可能な膜とを含む多層膜であり、
    前記犠牲膜を前記層間絶縁膜上から取り除く工程が、前記除去可能な膜を、前記流体通過可能な膜を介して取り除く工程であることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記犠牲膜が除去された前記層間絶縁膜及び前記配線を、疎水改質処理する工程が、前記流体通過可能な膜を介して前記犠牲膜が除去された前記層間絶縁膜及び前記配線を、疎水改質処理する工程であることを特徴とする請求項７又は請求項９に記載の半導体装置の製造方法。
  11. 前記層間絶縁膜は、Ｌｏｗ−ｋ膜であることを特徴とする請求項１から請求項１０のいずれか一項に記載の半導体装置の製造方法。
  12. 前記層間絶縁膜に対する前記疎水改質処理が、末端がメチル基になるように置換する処理であることを特徴とする請求項１から請求項１１のいずれか一項に記載の半導体装置の製造方法。
  13. 前記疎水改質処理が、トリメチルシリルジメチルアミン（ＴＭＳＤＭＡ）を含む雰囲気下で行われることを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 半導体基板上に第１の層間絶縁膜を含む膜層を形成する工程と、
    前記膜層をエッチングして前記膜層に溝及び／又は孔を形成し、前記膜層をエッチングして露出された前記膜層の表面に第１のダメージ層が形成される工程と、
    前記第１のダメージ層が回復されるように前記第１のダメージ層を疎水改質処理する工程と、
    前記第１のダメージ層が回復された前記溝及び／又は孔に配線を埋め込む工程と、
    前記配線をマスクとして用いて前記膜層をエッチングし、前記配線間にエアギャップを形成し、前記エアギャップを形成して露出された前記膜層及び前記配線の表面に第２のダメージ層が形成される工程と、
    前記第２のダメージ層が回復されるように前記第２のダメージ層を疎水改質処理する工程と、
    前記配線間に形成された前記エアギャップを埋め込まずに、前記配線上に第２の層間絶縁膜を形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
JP2008150894A 2008-06-09 2008-06-09 半導体装置の製造方法 Active JP5342811B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008150894A JP5342811B2 (ja) 2008-06-09 2008-06-09 半導体装置の製造方法
US12/479,137 US8026150B2 (en) 2008-06-09 2009-06-05 Semiconductor device manufacturing method and storage medium
TW098119041A TWI475641B (zh) 2008-06-09 2009-06-08 Manufacturing method of semiconductor device
KR1020090051147A KR101143727B1 (ko) 2008-06-09 2009-06-09 반도체 장치의 제조 방법 및 기억 매체
CN2009101454890A CN101604658B (zh) 2008-06-09 2009-06-09 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008150894A JP5342811B2 (ja) 2008-06-09 2008-06-09 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2009295935A JP2009295935A (ja) 2009-12-17
JP2009295935A5 JP2009295935A5 (ja) 2011-07-21
JP5342811B2 true JP5342811B2 (ja) 2013-11-13

Family

ID=41400697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008150894A Active JP5342811B2 (ja) 2008-06-09 2008-06-09 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8026150B2 (ja)
JP (1) JP5342811B2 (ja)
KR (1) KR101143727B1 (ja)
CN (1) CN101604658B (ja)
TW (1) TWI475641B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2935043B2 (ja) 1990-01-09 1999-08-16 東レ・デュポン株式会社 被覆弾性糸およびその製造方法
US9543194B2 (en) 2014-12-05 2017-01-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999734B2 (en) * 2009-03-10 2015-04-07 American Air Liquide, Inc. Cyclic amino compounds for low-k silylation
JP2012033880A (ja) * 2010-06-30 2012-02-16 Central Glass Co Ltd 撥水性保護膜形成用薬液
JP2012074608A (ja) * 2010-09-29 2012-04-12 Tokyo Electron Ltd 配線形成方法
JP5941623B2 (ja) * 2011-03-25 2016-06-29 東京エレクトロン株式会社 処理方法および記憶媒体
JP2013026347A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置およびその製造方法
KR101807247B1 (ko) * 2011-09-23 2017-12-11 삼성전자주식회사 3차원 반도체 장치의 제조 방법
JP5925611B2 (ja) * 2012-06-21 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102012012942B4 (de) * 2012-06-29 2015-07-23 Oxea Gmbh Mischungen enthaltend Trimellitsäureester und Triethylenglykol-di-2-ethylhexanoat als Plastifiziermittel, Verwendung der Mischungen zur Herstellung von Polymercompounds und PVC-Werkstoffe enthaltend diese Mischung
CN104952716B (zh) * 2014-03-25 2017-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9991200B2 (en) * 2014-09-25 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Air gap structure and method
JP6318188B2 (ja) 2016-03-30 2018-04-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6754257B2 (ja) * 2016-09-26 2020-09-09 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
TWI700750B (zh) * 2017-01-24 2020-08-01 美商應用材料股份有限公司 用於介電薄膜的選擇性沉積之方法及設備
JP6792788B2 (ja) * 2017-03-30 2020-12-02 東京エレクトロン株式会社 半導体装置の製造方法
JP6877290B2 (ja) * 2017-08-03 2021-05-26 東京エレクトロン株式会社 被処理体を処理する方法
WO2020077112A1 (en) 2018-10-10 2020-04-16 Tokyo Electron Limited Method for filling recessed features in semiconductor devices with a low-resistivity metal
JP7045974B2 (ja) * 2018-11-14 2022-04-01 東京エレクトロン株式会社 デバイスの製造方法
JP2022065303A (ja) 2020-10-15 2022-04-27 東京エレクトロン株式会社 基板処理方法および基板処理装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208622A (ja) 1999-01-12 2000-07-28 Tokyo Electron Ltd 半導体装置及びその製造方法
KR100307490B1 (ko) * 1999-08-31 2001-11-01 한신혁 반도체 장치의 기생 용량 감소 방법
JP4644924B2 (ja) * 2000-10-12 2011-03-09 ソニー株式会社 半導体装置およびその製造方法
US6555467B2 (en) 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
JP4293752B2 (ja) * 2002-02-28 2009-07-08 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
EP1398831A3 (en) 2002-09-13 2008-02-20 Shipley Co. L.L.C. Air gaps formation
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
JP4052950B2 (ja) * 2003-01-17 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP5057647B2 (ja) * 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
KR100870806B1 (ko) 2004-07-02 2008-11-27 도쿄엘렉트론가부시키가이샤 반도체 디바이스의 제조 방법
JP2006156486A (ja) * 2004-11-25 2006-06-15 Tokyo Electron Ltd 基板処理方法および半導体装置の製造方法
JP4987254B2 (ja) * 2005-06-22 2012-07-25 株式会社東芝 半導体装置の製造方法
US7482281B2 (en) * 2005-09-29 2009-01-27 Tokyo Electron Limited Substrate processing method
JP5247999B2 (ja) * 2005-09-29 2013-07-24 東京エレクトロン株式会社 基板処理方法およびコンピュータ読取可能な記憶媒体
US7605073B2 (en) 2006-05-19 2009-10-20 Intel Corporation Sealants for metal interconnect protection in microelectronic devices having air gap interconnect structures
JP5119618B2 (ja) * 2006-07-20 2013-01-16 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体
JP5100057B2 (ja) * 2006-08-18 2012-12-19 東京エレクトロン株式会社 半導体装置の製造方法
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2935043B2 (ja) 1990-01-09 1999-08-16 東レ・デュポン株式会社 被覆弾性糸およびその製造方法
US9543194B2 (en) 2014-12-05 2017-01-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20090127838A (ko) 2009-12-14
CN101604658A (zh) 2009-12-16
TW201017819A (en) 2010-05-01
CN101604658B (zh) 2011-11-02
TWI475641B (zh) 2015-03-01
US20090305480A1 (en) 2009-12-10
JP2009295935A (ja) 2009-12-17
KR101143727B1 (ko) 2012-05-09
US8026150B2 (en) 2011-09-27

Similar Documents

Publication Publication Date Title
JP5342811B2 (ja) 半導体装置の製造方法
JP5019741B2 (ja) 半導体装置の製造方法および基板処理システム
KR100904105B1 (ko) 반도체 장치의 제조 방법
JP5057647B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
US8383519B2 (en) Etching method and recording medium
US8187981B2 (en) Substrate processing method, substrate processing system, and computer-readable storage medium
JP5497278B2 (ja) 銅の異方性ドライエッチング方法および装置
JP5154140B2 (ja) 半導体装置およびその製造方法
JP5452894B2 (ja) 基板処理方法、基板処理装置および記憶媒体
JP2009170788A (ja) アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
JP4800235B2 (ja) 処理方法
TWI317160B (ja)
US8870164B2 (en) Substrate processing method and storage medium
JP5247999B2 (ja) 基板処理方法およびコンピュータ読取可能な記憶媒体
JP2007324293A (ja) 脱水方法および脱水装置、ならびに基板処理方法および基板処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130812

R150 Certificate of patent or registration of utility model

Ref document number: 5342811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250