JP7045974B2 - デバイスの製造方法 - Google Patents

デバイスの製造方法 Download PDF

Info

Publication number
JP7045974B2
JP7045974B2 JP2018214071A JP2018214071A JP7045974B2 JP 7045974 B2 JP7045974 B2 JP 7045974B2 JP 2018214071 A JP2018214071 A JP 2018214071A JP 2018214071 A JP2018214071 A JP 2018214071A JP 7045974 B2 JP7045974 B2 JP 7045974B2
Authority
JP
Japan
Prior art keywords
recess
sacrificial material
processed
temperature
temporary sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018214071A
Other languages
English (en)
Other versions
JP2020080397A (ja
Inventor
善佶 李
達也 山口
渚 佐藤
秀二 野沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018214071A priority Critical patent/JP7045974B2/ja
Priority to KR1020190140198A priority patent/KR102524883B1/ko
Priority to US16/679,865 priority patent/US11069536B2/en
Priority to CN201911113621.XA priority patent/CN111192823A/zh
Publication of JP2020080397A publication Critical patent/JP2020080397A/ja
Application granted granted Critical
Publication of JP7045974B2 publication Critical patent/JP7045974B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Description

本開示の種々の側面および実施形態は、デバイスの製造方法に関する。
センサやパワーマネージメント機能を有するアナログ半導体集積回路装置では、複雑なアナログ信号や様々な入力電圧の処理に対応するため、閾電圧が異なる複数のトランジスタが設けられる場合がある。例えばゲート電極層の厚さを制御することにより、トランジスタの閾電圧を制御することができる。
例えば、基板上に閾値が異なる複数のトランジスタを作成する場合、基板上の全てのトランジスタにゲート電極膜が積層される（積層工程）。そして、一部のトランジスタがマスク材で保護され、マスク材で保護されていないトランジスタのゲート電極膜がエッチング等により除去される（除去工程）。そして、マスク材が除去されて、再び積層工程において、基板上の全てのトランジスタにゲート電極膜が積層される。積層工程と除去工程とが繰り返されることにより、厚さの異なるゲート電極膜が積層されたトランジスタが作成される。
特開２００７－３６０１８号公報
本開示は、凹部を有する被処理体の処理において、凹部を保護することができると共に、凹部内の残渣を低減することができるデバイスの製造方法を提供する。
本開示の一側面は、デバイスの製造方法であって、準備工程と、埋込工程と、積層工程と、第１の除去工程と、処理工程と、第２の除去工程とを含む。準備工程では、凹部を有する被処理体が準備される。埋込工程では、凹部内に熱分解可能な有機材料からなる犠牲材料が埋め込まれる。積層工程では、凹部内に埋め込まれた犠牲材料上に仮封止膜が積層される。第１の除去工程では、被処理体が第１の温度でアニールされることにより犠牲材料が熱分解され、仮封止膜を介して凹部内の犠牲材料が除去される。処理工程では、凹部が仮封止膜で覆われた状態で、凹部以外の被処理体の部分に対して所定の処理が施される。第２の除去工程では、仮封止膜が除去される。
本開示の種々の側面および実施形態によれば、凹部を有する被処理体の処理において、凹部を保護することができると共に、凹部内の残渣を低減することができる。
図１は、本開示の一実施形態におけるデバイスの製造方法の一例を示すフローチャートである。 図２は、デバイスの製造に用いられる被処理体の一例を示す断面図である。 図３は、埋込装置の一例を示す概略断面図である。 図４は、それぞれの凹部に犠牲材料が埋め込まれた後の被処理体の一例を示す断面図である。 図５Ａは、アニール装置の一例を示す概略断面図である。 図５Ｂは、アッシング装置の一例を示す概略断面図である。 図６は、犠牲材料の一部が除去された後の被処理体の一例を示す断面図である。 図７は、仮封止膜が積層された後の被処理体の一例を示す断面図である。 図８は、犠牲材料が除去された後の被処理体の一例を示す断面図である。 図９は、マスク材およびＰＲが積層された後の被処理体の一例を示す断面図である。 図１０は、マスク材および仮封止膜がエッチングされた後の被処理体の一例を示す断面図である。 図１１は、第１の凹部のゲート電極膜が除去された後の被処理体の一例を示す断面図である。 図１２は、第２の凹部上のＰＲ、マスク材、および仮封止膜が除去された後の被処理体の一例を示す断面図である。 図１３は、マスク材およびＰＲが積層された後の比較例における被処理体の一例を示す断面図である。 図１４は、マスク材および仮封止膜がエッチングされた後の比較例における被処理体の一例を示す断面図である。
以下に、開示されるデバイスの製造方法の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により、開示されるデバイスの製造方法が限定されるものではない。
ところで、トランジスタ等の基板上の構造物に凹部が存在する場合、マスク材が凹部内に入り込む。マスク材は、ドライエッチング等で除去されるが、凹部が深かったり、凹部のアスペクト比が高い場合には、イオンやラジカル等のエッチャントが凹部の底にまで到達しにくい。そのため、マスク材を凹部内から十分に除去することが難しく、凹部の底にマスク材の残渣が発生する場合がある。凹部にマスク材の残渣が発生した場合、残渣によりゲート電極膜のエッチングが妨げられ、それぞれのトランジスタのゲート電極膜を設計通りの厚さに制御することが難しい。
異なる厚さのゲート電極膜を有するデバイスに限らず、凹部を有するデバイスにおいて、特定の領域をマスク材により保護して、他の領域に所定の処理を行うデバイスにおいても、マスク材を十分に除去することが難しい場合がある。所定の処理としては、例えば、成膜、エッチング、プラズマ照射による改質、イオン注入、不純物のドーピング等が考えられる。
そこで、本開示は、凹部を有する被処理体の処理において、凹部を保護することができると共に、凹部内に発生する残渣を低減することができるデバイスの製造技術を提供する。
［デバイスの製造方法］
図１は、本開示の一実施形態におけるデバイスの製造方法の一例を示すフローチャートである。図１に示されるフローチャートでは、デバイスに含まれる、閾電圧が異なる複数のトランジスタを作成する方法が例示されている。
まず、例えば図２に示されるような被処理体Ｗが準備される（Ｓ１０）。ステップＳ１０は、準備工程の一例である。図２は、デバイスの製造に用いられる被処理体Ｗの一例を示す断面図である。被処理体Ｗは、例えば図２に示されるように、シリコン基板１００上にシリコン酸化膜１０５を囲むように複数のシリコン窒化膜１０６が積層されている。シリコン基板１００には、ソース領域１０１、ドレイン領域１０２、およびチャネル領域１０３が形成されている。隣接するシリコン窒化膜１０６の間には、第１の凹部１０－１および第２の凹部１０－２が形成されている。以下では、第１の凹部１０－１および第２の凹部１０－２のそれぞれ区別せずに総称する場合に凹部１０と記載する。
それぞれの凹部１０の側壁には、ＳｉＯＣＮ等で構成されるスペーサ膜１０７、シリコン窒化膜１０８、およびＨｆＯ２等で構成される高誘電率膜１０９が、凹部１０の内側に向かってこの順で積層されている。そして、被処理体Ｗの全体にＴｉＮ等で構成されるゲート電極膜１１０が積層されている。
次に、例えば図３に示される埋込装置４を用いて、それぞれの凹部１０に、熱分解可能な有機材料からなる犠牲材料が埋め込まれる（Ｓ１１）。ステップＳ１１は、埋込工程の一例である。図３は、埋込装置４の一例を示す概略断面図である。本実施形態において、埋込装置４は、例えばＣＶＤ（Chemical Vapor Deposition）装置である。
埋込装置４は、容器４０と、排気装置４１とを有する。排気装置４１は、容器４０内のガスを排気する。容器４０内は、排気装置４１によって所定の真空雰囲気にされる。
容器４０には、原料モノマーの一例であるイソシアネートを液体で収容する原料供給源４２ａが、供給管４３ａを介して接続されている。また、容器４０には、原料モノマーの一例であるアミンを液体で収容する原料供給源４２ｂが、供給管４３ｂを介して接続されている。イソシアネートおよびアミンは、有機材料からなり、熱分解可能な犠牲材料を生成するための複数種類のモノマーの一例である。
原料供給源４２ａから供給されたイソシアネートの液体は、供給管４３ａに介在する気化器４４ａにより気化される。そして、イソシアネートの蒸気が、供給管４３ａを介して、ガス吐出部であるシャワーヘッド４５に導入される。また、原料供給源４２ｂから供給されたアミンの液体は、供給管４３ｂに介在する気化器４４ｂにより気化される。そして、アミンの蒸気が、シャワーヘッド４５に導入される。
シャワーヘッド４５は、例えば容器４０の上部に設けられ、下面に多数の吐出口が形成されている。シャワーヘッド４５は、供給管４３ａを介して導入されたイソシアネートの蒸気と、供給管４３ｂを介して導入されたアミンの蒸気とを、別々の吐出口から容器４０内にシャワー状に吐出する。
容器４０内には、図示しない温度調節機構を有する載置台４６が設けられている。載置台４６には被処理体Ｗが載置される。載置台４６内の温度調節機構は、被処理体Ｗの温度が所定温度となるように被処理体Ｗの温度を制御する。載置台４６内の温度調節機構は、被処理体Ｗの温度が原料供給源４２ａおよび原料供給源４２ｂからそれぞれ供給された原料モノマーの蒸着重合に適した温度となるように、被処理体Ｗの温度を制御する。蒸着重合に適した温度は、原料モノマーの種類に応じて定めされる。本実施形態において、載置台４６は、被処理体Ｗの温度を、例えば４０℃～１５０℃となるように制御する。一例として、載置台４６は、被処理体Ｗの温度が例えば８０℃となるように制御される。
このような埋込装置４を用いて、被処理体Ｗの表面において２種類の原料モノマーの蒸着重合反応を起こすことにより、例えば図４に示されるように、被処理体Ｗのそれぞれの凹部１０に重合体の犠牲材料１１１を埋め込むことができる。図４は、それぞれの凹部１０に犠牲材料１１１が埋め込まれた後の被処理体Ｗの一例を示す断面図である。本実施形態において、犠牲材料１１１は、例えば尿素結合を有する重合体である。２種類の原料モノマーが、例えばイソシアネートおよびアミンである場合、犠牲材料１１１は、例えばポリ尿素である。
次に、それぞれの凹部１０に犠牲材料１１１が埋め込まれた被処理体Ｗが、例えば図５Ａに示されるアニール装置５内に搬入され、アニールされる（Ｓ１２）。図５Ａは、アニール装置５の一例を示す概略断面図である。アニール装置５は、容器５１と、排気管５２とを有する。容器５１内には、供給管５３を介して不活性ガスが供給される。本実施形態において、不活性ガスは、例えば窒素（Ｎ2）ガスである。容器５１内のガスは、排気管５２から排気される。本実施形態において、容器５１内は常圧雰囲気であるが、他の形態として、容器５１内は真空雰囲気であってもよい。
容器５１内には、被処理体Ｗが載置される載置台５４が設けられている。被処理体Ｗが載置される載置台５４の面と対向する位置には、ランプハウス５５が設けられている。ランプハウス５５内には、赤外線ランプ５６が配置されている。
載置台５４上に被処理体Ｗが載置された状態で、容器５１内に不活性ガスが供給される。そして、赤外線ランプ５６を点灯させることにより、被処理体Ｗが加熱される。被処理体Ｗの凹部１０に埋め込まれた犠牲材料１１１が、解重合反応を起こす温度になると、犠牲材料１１１が２種類の原料モノマーに解重合する。本実施形態において、犠牲材料１１１はポリ尿素であるため、被処理体Ｗが２５０℃以上に加熱されることにより、犠牲材料１１１が原料モノマーであるイソシアネートとアミンとに解重合する。解重合は、温度が高いほど早く進行する。
ステップＳ１２では、アニール装置５によって被処理体Ｗの温度が所定温度となるように加熱される。所定温度は、例えば２５０℃以上３００℃以下の範囲内の温度である。本実施形態において、被処理体Ｗは、例えば２６０℃となるように加熱される。ステップＳ１２において設定される所定温度は、第２の温度の一例である。ステップＳ１２による加熱は、例えば数十分間行われる。これにより、それぞれの凹部１０から犠牲材料１１１の一部が除去される。
なお、ステップＳ１２における処理は、例えば図５Ｂに示されるようなアッシング装置６によるアッシングによって実現されてもよい。図５Ｂは、アッシング装置６の一例を示す概略断面図である。アッシング装置６は、容器６１と、排気管６２とを有する。容器６１内には、供給管６３を介してＡｒガスまたは酸素（Ｏ2）ガスが供給される。容器６１内のガスは、排気管６２から排気される。本実施形態において、容器６１内は常圧雰囲気であるが、他の形態として、容器６１内は真空雰囲気であってもよい。
容器６１内には、下部電極６４が設けられており、下部電極６４には、被処理体Ｗが載置される。被処理体Ｗが載置される下部電極６４の面と対向する位置には、ハウジング６５が設けられている。ハウジング６５内には、上部電極６６が配置されている。上部電極６６には、高周波電源６７が接続されている。
下部電極６４上に被処理体Ｗが載置された後に、容器６１内にＡｒガスが供給される。そして、高周波電源６７から上部電極６６に所定周波数の高周波電力が印加されることにより、容器６１内にＡｒガスのプラズマが励起される。Ａｒガスのプラズマが励起した後に、容器６１内にＯ2ガスがさらに供給されることにより、被処理体Ｗの凹部１０に埋め込まれた犠牲材料１１１がアッシング（炭化）され、それぞれの凹部１０から犠牲材料１１１の一部が除去される。
ステップＳ１２における処理が行われることにより、被処理体Ｗは、例えば図６のようになる。図６は、犠牲材料１１１の一部が除去された後の被処理体Ｗの一例を示す断面図である。例えば図６に示されるように、犠牲材料１１１の上部が解重合により除去されることにより、凹部１０以外の部分の犠牲材料１１１が除去される。なお、凹部１０以外の部分に積層されている犠牲材料１１１が残っていると、後述するアニールにより犠牲材料１１１が除去された場合に、ゲート電極膜１１０の上面に隙間が生じ、そこからエッチング溶液が侵入してしまう場合がある。そのため、ゲート電極膜１１０の上面の犠牲材料１１１がなくなるまでアニールすることが好ましい。ゲート電極膜１１０の上面の犠牲材料１１１がなくなるまで十分にアニールされると、凹部１０内の犠牲材料１１１の厚さは、例えば図６に示されるように、凹部１０の深さよりも若干小さくなることがある。
また、犠牲材料１１１がポリ尿素である場合、２５０℃以上３００℃以下の範囲内の温度では、３００℃以上に加熱された場合に比べて、解重合の進行が遅い。これにより、加熱時間を調整することにより、凹部１０内に犠牲材料１１１を残しつつ、凹部１０以外の部分の犠牲材料１１１を除去することができる。
次に、犠牲材料１１１の一部が除去された被処理体Ｗが、図示しない成膜装置内に搬入され、例えば図７に示されるように、被処理体Ｗ上に仮封止膜１１２が積層される（Ｓ１３）。ステップＳ１３は、積層工程の一例である。図７は、仮封止膜１１２が積層された後の被処理体Ｗの一例を示す断面図である。仮封止膜１１２は、例えばＡＬＤ（Atomic Layer Deposition）により被処理体Ｗ上に積層される。本実施形態において、仮封止膜１１２は、ＳｉＯ２で構成された低温酸化膜（ＬＴＯ：Low Temperature Oxide）であり、高温で形成される熱酸化膜に比べて疎な膜である。仮封止膜１１２は、例えば３ｎｍ～５ｎｍの厚さで積層される。本実施形態において、仮封止膜１１２の厚さは、例えば３ｎｍである。
次に、仮封止膜１１２が積層された被処理体Ｗが、再び図５に例示されたアニール装置５内に搬入され、アニールされる（Ｓ１４）。ステップＳ１４では、アニール装置５によって被処理体Ｗの温度が所定温度となるように加熱される。所定温度は、例えば３００℃以上の範囲内の温度である。本実施形態において、被処理体Ｗは、例えば４００℃となるように加熱される。ステップＳ１４において設定される所定温度は、第１の温度の一例である。ステップＳ１４による加熱は、例えば数分間行われる。これにより、それぞれの凹部１０内に埋め込まれた全ての犠牲材料１１１が解重合する。解重合は、熱分解の一例である。
そして、解重合によって発生したイソシアネートおよびアミンが、疎な膜である仮封止膜１１２を通過することにより、仮封止膜１１２の下の凹部１０から脱離する。これにより、仮封止膜１１２の下の凹部１０から犠牲材料１１１が除去され、例えば図８に示されるように、仮封止膜１１２の下の凹部１０に空隙１１１ａが形成される。図８は、犠牲材料１１１が除去された後の被処理体Ｗの一例を示す断面図である。ステップＳ１４は、第１の除去工程の一例である。
次に、犠牲材料１１１が除去された被処理体Ｗが、図示しない成膜装置内に搬入され、被処理体Ｗ上に、ＢＡＲＣ（Bottom Anti－Reflective Coating）等のマスク材１１３が積層される（Ｓ１５）。マスク材１１３は、スピンコート等により被処理体Ｗに形成される。
次に、マスク材１１３上にＰＲ（PhotoResist）１１４が積層され、例えば図９に示されるように、ＰＲ１１４が所定のパターンにパターニングされる（Ｓ１６）。図９は、マスク材１１３およびＰＲ１１４が積層された後の被処理体Ｗの一例を示す断面図である。
次に、ＰＲ１１４がパターニングされた被処理体Ｗが、図示しないドライエッチング装置内に搬入され、ＰＲ１１４をマスクとして、マスク材１１３および仮封止膜１１２がドライエッチングにより除去される（Ｓ１７）。これにより、被処理体Ｗの断面は、例えば図１０のようになる。図１０は、マスク材１１３および仮封止膜１１２がエッチングされた後の被処理体Ｗの一例を示す断面図である。
次に、マスク材１１３がパターニングされた被処理体Ｗが、図示しない処理装置内に搬入され、マスク材１１３で覆われていない被処理体Ｗの部分に所定の処理が施される（Ｓ１８）。ステップＳ１８は、処理工程の一例である。本実施形態において、所定の処理とは、ウエットエッチングにより、マスク材１１３および仮封止膜１１２で覆われていない被処理体Ｗの部分のゲート電極膜１１０をエッチングする処理である。これにより、被処理体Ｗの断面は、例えば図１１のようになる。図１１は、第１の凹部１０－１のゲート電極膜１１０が除去された後の被処理体Ｗの一例を示す断面図である。なお、他の形態として、所定の処理は、マスク材１１３で覆われていない被処理体Ｗの部分に対する、成膜、プラズマ照射による改質、イオン注入、不純物のドーピング等の処理であってもよい。
次に、所定の処理が施された被処理体Ｗが、図示しないアッシング装置内に搬入され、ＰＲ１１４、マスク材１１３、および仮封止膜１１２がアッシングにより除去される（Ｓ１９）。ステップＳ１９は、第２の除去工程の一例である。これにより、被処理体Ｗの断面は、例えば図１２のようになる。図１２は、第２の凹部１０－２上のＰＲ１１４、マスク材１１３、および仮封止膜１１２が除去された後の被処理体Ｗの一例を示す断面図である。そして、図１に例示されたデバイスの製造方法が終了する。
ＰＲ１１４のパターニングを変更しながら、図１に例示されたデバイスの製造方法を繰り返すことにより、シリコン基板１００上に、ゲート電極膜１１０の厚さが異なる複数のトランジスタを作成することができる。
ここで、犠牲材料１１１に代えて、それぞれの凹部１０にマスク材１１３が充填されることにより、それぞれの凹部１０を保護することも考えられる。この場合、それぞれの凹部１０にマスク材１１３が充填され、マスク材１１３の上にＰＲ１１４が積層され、ＰＲ１１４が所定のパターンにパターニングされる。これにより、被処理体Ｗ’の断面は、例えば図１３のようになる。図１３は、マスク材１１３およびＰＲ１１４が積層された後の比較例における被処理体Ｗ’の一例を示す断面図である。
そして、ＰＲ１１４をマスクとして、マスク材１１３および仮封止膜１１２がエッチングにより除去される。しかし、第１の凹部１０－１が深かったり、第１の凹部１０－１のアスペクト比が高い場合には、イオンやラジカル等のエッチャントが第１の凹部１０－１の底にまで到達しにくい。そのため、例えば図１４に示されるように、第１の凹部１０－１内にマスク材１１３の残渣１１５が発生する場合がある。図１４は、マスク材１１３および仮封止膜１１２がエッチングされた後の比較例における被処理体Ｗの一例を示す断面図である。
凹部１０内に残渣１１５が発生すると、マスク材１１３をマスクとしてウエットエッチングにより凹部１０内のゲート電極膜１１０を除去する際に、残渣１１５によって凹部１０内のゲート電極膜１１０のエッチングが妨げられる場合がある。そのため、凹部１０内のゲート電極膜１１０を十分に除去することが難しい場合がある。これにより、シリコン基板１００上に、設計値通りの厚さのゲート電極膜１１０を有するトランジスタを作成することが困難となる。
これに対し、本実施形態におけるデバイスの製造方法では、それぞれの凹部１０に熱分解可能な有機材料からなる犠牲材料１１１が充填され、凹部１０内の犠牲材料１１１が仮封止膜１１２で覆われた後に被処理体Ｗが加熱される。これにより、凹部１０内の犠牲材料１１１が分解され、疎な膜である仮封止膜１１２を通過して凹部１０から離脱し、それぞれの凹部１０内に空隙１１１ａが形成される。そして、凹部１０の開口部付近の仮封止膜１１２がエッチング等により除去される。これにより、凹部１０を所定の処理から保護するための材料が凹部１０内に残渣が発生してしまうことを防止することができる。
以上、一実施形態におけるデバイスの製造方法について説明した。本実施形態におけるデバイスの製造方法は、準備工程と、埋込工程と、積層工程と、第１の除去工程と、処理工程と、第２の除去工程とを含む。準備工程では、凹部１０を有する被処理体Ｗが準備される。埋込工程では、凹部１０内に熱分解可能な有機材料からなる犠牲材料１１１が埋め込まれる。積層工程では、凹部１０内に埋め込まれた犠牲材料１１１上に仮封止膜１１２が積層される。第１の除去工程では、被処理体Ｗが第１の温度でアニールされることにより犠牲材料１１１が熱分解され、仮封止膜１１２を介して凹部１０内の犠牲材料１１１が除去される。処理工程では、凹部１０が仮封止膜１１２で覆われた状態で、凹部１０以外の被処理体Ｗの部分に対して所定の処理が施される。第２の除去工程では、仮封止膜１１２が除去される。これにより、凹部１０を有する被処理体Ｗの処理において、凹部１０を保護することができると共に、凹部１０内の残渣を低減することができる。
また、上記した実施形態の埋込工程では、被処理体Ｗの上面に犠牲材料１１１が積層されることにより、凹部１０内に犠牲材料１１１が埋め込まれた後に、被処理体Ｗが第１の温度よりも低い第２の温度でアニールされることにより、凹部１０を除く被処理体Ｗの上面の犠牲材料１１１が熱分解により除去される。これにより、アニールにより犠牲材料１１１が除去された場合に、被処理体Ｗの上面に隙間が生じ、そこからエッチング溶液が侵入してしまうことを防止することができる。
また、上記した実施形態において、第１の温度は、３００℃以上の温度であり、第２の温度は、２５０℃以上３００℃未満の範囲内の温度である。被処理体Ｗが３００℃以上で加熱されることにより、凹部１０内の犠牲材料１１１を十分に解重合させることができ、仮封止膜１１２を介して犠牲材料１１１を凹部１０内から離脱させることができる。また、被処理体Ｗが２５０℃以上３００℃未満の範囲内の温度で加熱されることにより、加熱時間を調整することで、凹部１０内に犠牲材料１１１を残しつつ、凹部１０以外の部分の犠牲材料１１１を除去することができる。
また、上記した実施形態において、犠牲材料１１１は、複数種類のモノマーの重合により生成された尿素結合を有する重合体である。これにより、犠牲材料１１１を容易に生成することができると共に、加熱することで犠牲材料１１１を容易に除去することができる。
［その他］
なお、本願に開示された技術は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
例えば、上記した実施形態では、犠牲材料１１１としてポリ尿素が用いられたが、熱分解可能な有機材料であれば、他の有機材料が用いられてもよい。熱分解可能な有機材料としては、ポリ尿素以外に、ポリウレタン、アクリル樹脂、ポリオレフィン、ポリカーボネート、ポリアミド、フェノール樹脂、または熱気化可能な低分子材料等が考えられる。また、熱分解可能な有機材料は、塗布によって被処理体Ｗのそれぞれの凹部１０内に埋め込まれてもよい。
また、上記した実施形態では、一例として異なる閾電圧を有する複数のトランジスタを有するデバイスの製造方法が説明されたが、開示の技術はこれに限られない。例えば、複数の凹部１０を有し、一方の凹部１０を保護して他方の凹部１０に所定の処理を施し、他方の凹部１０を保護して一方の凹部１０に別な処理を施す工程を含むデバイスの製造方法であれば、開示の技術を適用することができる。
また、上記した実施形態では、平面状のシリコン基板１００に複数のトランジスタが形成されるデバイスを例に説明したが、開示の技術はこれに限られない。例えば、Ｆｉｎ－ＦＥＴ（Field Effect Transistor）等の３次元構造のデバイスの製造においても、開示の技術を適用することができる。
なお、今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は多様な形態で具現され得る。また、上記の実施形態は、添付の特許請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
Ｗ 被処理体
１０ 凹部
１０－１ 第１の凹部
１０－２ 第２の凹部
１００ シリコン基板
１０１ ソース領域
１０２ ドレイン領域
１０３ チャネル領域
１０５ シリコン酸化膜
１０６ シリコン窒化膜
１０７ スペーサ膜
１０８ シリコン窒化膜
１０９ 高誘電率膜
１１０ ゲート電極膜
１１１ 犠牲材料
１１１ａ 空隙
１１２ 仮封止膜
１１３ マスク材
１１４ ＰＲ
１１５ 残渣
４ 埋込装置
５ アニール装置
６ アッシング装置

Claims (5)

  1. 凹部を有する被処理体を準備する準備工程と、
    前記凹部内に熱分解可能な有機材料からなる犠牲材料を埋め込む埋込工程と、
    前記凹部内に埋め込まれた前記犠牲材料上に仮封止膜を積層する積層工程と、
    前記被処理体を第１の温度でアニールすることにより前記犠牲材料を熱分解させ、前記仮封止膜を介して前記凹部内の前記犠牲材料を除去する第１の除去工程と、
    前記凹部が前記仮封止膜で覆われた状態で、前記凹部以外の前記被処理体の部分に対して所定の処理を施す処理工程と、
    前記仮封止膜を除去する第２の除去工程と
    を含むデバイスの製造方法。
  2. 前記埋込工程では、
    前記被処理体の上面に前記犠牲材料が積層されることにより、前記凹部内に前記犠牲材料が埋め込まれた後に、前記被処理体が前記第１の温度よりも低い第２の温度でアニールされることにより、前記凹部を除く前記被処理体の上面の前記犠牲材料が熱分解により除去される請求項１に記載のデバイスの製造方法。
  3. 前記第１の温度は、３００℃以上の温度であり、
    前記第２の温度は、２５０℃以上３００℃未満の範囲内の温度である請求項２に記載のデバイスの製造方法。
  4. 前記埋込工程では、
    前記被処理体の上面に前記犠牲材料が積層されることにより、前記凹部内に前記犠牲材料が埋め込まれた後に、前記被処理体が酸素プラズマに晒されることにより、前記凹部を除く前記被処理体の上面の前記犠牲材料がアッシングにより除去される請求項１に記載のデバイスの製造方法。
  5. 前記犠牲材料は、複数種類のモノマーの重合により生成された尿素結合を有する重合体である請求項１から４のいずれか一項に記載のデバイスの製造方法。
JP2018214071A 2018-11-14 2018-11-14 デバイスの製造方法 Active JP7045974B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018214071A JP7045974B2 (ja) 2018-11-14 2018-11-14 デバイスの製造方法
KR1020190140198A KR102524883B1 (ko) 2018-11-14 2019-11-05 디바이스의 제조 방법
US16/679,865 US11069536B2 (en) 2018-11-14 2019-11-11 Device manufacturing method
CN201911113621.XA CN111192823A (zh) 2018-11-14 2019-11-14 器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018214071A JP7045974B2 (ja) 2018-11-14 2018-11-14 デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2020080397A JP2020080397A (ja) 2020-05-28
JP7045974B2 true JP7045974B2 (ja) 2022-04-01

Family

ID=70549958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018214071A Active JP7045974B2 (ja) 2018-11-14 2018-11-14 デバイスの製造方法

Country Status (4)

Country Link
US (1) US11069536B2 (ja)
JP (1) JP7045974B2 (ja)
KR (1) KR102524883B1 (ja)
CN (1) CN111192823A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7065741B2 (ja) * 2018-09-25 2022-05-12 東京エレクトロン株式会社 半導体装置の製造方法
JP7466406B2 (ja) 2020-08-20 2024-04-12 東京エレクトロン株式会社 半導体装置の製造方法および成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223703A (ja) 1999-01-29 2000-08-11 Toshiba Corp 半導体装置及びその製造方法
US20120289046A1 (en) 2011-05-13 2012-11-15 Eun-Jung Ko Method for fabricating semiconductor device
JP2018170473A (ja) 2017-03-30 2018-11-01 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU736875B2 (en) * 1997-01-21 2001-08-02 Georgia Tech Research Corporation Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections
JP4160167B2 (ja) * 1997-06-30 2008-10-01 株式会社東芝 半導体装置の製造方法
US6833320B2 (en) * 2002-11-04 2004-12-21 Intel Corporation Removing sacrificial material by thermal decomposition
KR100745986B1 (ko) * 2004-12-08 2007-08-06 삼성전자주식회사 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법
JP2007036018A (ja) 2005-07-28 2007-02-08 Toshiba Corp 半導体装置の製造方法
WO2007054867A2 (en) * 2005-11-08 2007-05-18 Nxp B.V. Producing a covered through substrate via using a temporary cap layer
KR20080060570A (ko) * 2006-12-27 2008-07-02 주식회사 하이닉스반도체 반도체 소자의 콘택 홀 형성방법
JP5342811B2 (ja) * 2008-06-09 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法
KR101585215B1 (ko) * 2009-09-14 2016-01-22 삼성전자주식회사 사이즈가 구별되는 2종의 콘택 홀을 1회 포토 공정으로 형성하는 반도체 소자의 제조방법
JP2012074608A (ja) * 2010-09-29 2012-04-12 Tokyo Electron Ltd 配線形成方法
US8518829B2 (en) * 2011-04-22 2013-08-27 International Business Machines Corporation Self-sealed fluidic channels for nanopore array
CN103515211A (zh) * 2012-06-20 2014-01-15 中芯国际集成电路制造(上海)有限公司 具有空气间隙的半导体器件的制造方法
US9177874B2 (en) * 2013-08-28 2015-11-03 Globalfoundries Inc. Method of forming a semiconductor device employing an optical planarization layer
KR20150037168A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 수직 채널 트랜지스터를 갖는 반도체 소자 및 그의 제조방법
US20190206718A1 (en) * 2018-01-02 2019-07-04 Globalfoundries Inc. Back-end-of-line structures with air gaps

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223703A (ja) 1999-01-29 2000-08-11 Toshiba Corp 半導体装置及びその製造方法
US20120289046A1 (en) 2011-05-13 2012-11-15 Eun-Jung Ko Method for fabricating semiconductor device
JP2018170473A (ja) 2017-03-30 2018-11-01 東京エレクトロン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US11069536B2 (en) 2021-07-20
KR102524883B1 (ko) 2023-04-25
CN111192823A (zh) 2020-05-22
JP2020080397A (ja) 2020-05-28
US20200152478A1 (en) 2020-05-14
KR20200056304A (ko) 2020-05-22

Similar Documents

Publication Publication Date Title
KR102403102B1 (ko) 반도체 처리 장치
JP7326275B2 (ja) エッチング選択性の高いアモルファスカーボン膜
TWI654683B (zh) 蝕刻雙鑲嵌結構中的介電阻隔層之方法
US9543163B2 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
TWI414040B (zh) 氮化硼與硼－氮化物衍生材料的沉積方法
JP2006303063A (ja) 半導体装置の製造方法
KR102589210B1 (ko) 박막의 응력을 완화시키기 위한 인-시튜 고전력 주입
US6900002B1 (en) Antireflective bi-layer hardmask including a densified amorphous carbon layer
KR20140069027A (ko) 이중 패터닝 식각 프로세스
US20150079799A1 (en) Method for stabilizing an interface post etch to minimize queue time issues before next processing step
TW200428658A (en) Method for fabricating a gate structure of a field effect transistor
JP7045974B2 (ja) デバイスの製造方法
TW201300567A (zh) 藉由紫外線輔助之光化學沉積而介電回復電漿損壞之低介電常數薄膜
TW202025233A (zh) 針對芯部移除製程使用熱分解材料縮減開槽的方法
KR101226274B1 (ko) 카본 하드마스크층 형성방법 및 이를 이용한 반도체소자의 패턴 형성방법
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
KR102476308B1 (ko) 공극들을 형성하기 위한 시스템들 및 방법들
CN111357081A (zh) 用于选择性去除多晶硅的干洗装置和方法
TW202013508A (zh) 利用熱分解材料使低介電常數材料圖案化的方法
US20130341768A1 (en) Self repairing process for porous dielectric materials
KR20070042887A (ko) 피쳐 제한부들을 형성하는 방법
KR102596702B1 (ko) 반도체 메모리의 제조 방법
JP7065741B2 (ja) 半導体装置の製造方法
US11276604B1 (en) Radical-activated etching of metal oxides
TWI798215B (zh) 選擇性側壁間隔物

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220322

R150 Certificate of patent or registration of utility model

Ref document number: 7045974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150