JP4293752B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4293752B2 JP4293752B2 JP2002054304A JP2002054304A JP4293752B2 JP 4293752 B2 JP4293752 B2 JP 4293752B2 JP 2002054304 A JP2002054304 A JP 2002054304A JP 2002054304 A JP2002054304 A JP 2002054304A JP 4293752 B2 JP4293752 B2 JP 4293752B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- insulating film
- film
- organic insulating
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 238000005530 etching Methods 0.000 claims description 102
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 76
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 76
- 239000000463 material Substances 0.000 claims description 69
- 239000007789 gas Substances 0.000 claims description 40
- 238000001020 plasma etching Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 24
- 239000001257 hydrogen Substances 0.000 claims description 20
- 229910052739 hydrogen Inorganic materials 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 13
- 229920000642 polymer Polymers 0.000 claims description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 8
- 229910021529 ammonia Inorganic materials 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- 239000004215 Carbon black (E152) Substances 0.000 claims description 6
- 229930195733 hydrocarbon Natural products 0.000 claims description 6
- ATVJXMYDOSMEPO-UHFFFAOYSA-N 3-prop-2-enoxyprop-1-ene Chemical compound C=CCOCC=C ATVJXMYDOSMEPO-UHFFFAOYSA-N 0.000 claims description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 3
- 125000001183 hydrocarbyl group Chemical group 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 127
- 229910052814 silicon oxide Inorganic materials 0.000 description 127
- 239000010949 copper Substances 0.000 description 99
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 83
- 229910052802 copper Inorganic materials 0.000 description 83
- 238000000034 method Methods 0.000 description 68
- 229920002120 photoresistant polymer Polymers 0.000 description 34
- 238000010586 diagram Methods 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 19
- 239000001301 oxygen Substances 0.000 description 19
- 229910052760 oxygen Inorganic materials 0.000 description 19
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 15
- 230000009977 dual effect Effects 0.000 description 15
- 238000007796 conventional method Methods 0.000 description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 229910052731 fluorine Inorganic materials 0.000 description 6
- 239000011737 fluorine Substances 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 150000002430 hydrocarbons Chemical class 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000009412 basement excavation Methods 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に、デュアルダマシン法により多層配線構造の配線層及びヴィアを形成する工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化に伴って配線の幅が狭くなり、しかも配線同士の間隔が狭くなってきている。このため、配線抵抗が増加するとともに配線による寄生容量が増加し、これが信号速度を遅延させることになり、スケーリング則に沿った半導体装置の高速化を妨げることになる。
【０００３】
このような状況から、配線間の寄生容量と配線抵抗を減少させるために、多層配線の形成方法と絶縁材料および金属配線材料の見直しが必要となっている。配線容量を小さくするには誘電率の小さい絶縁材料が有効であり、また、金属配線の材料の選択についても、配線抵抗を小さくするために、アルミニウム（Ａｌ）から抵抗率の低い銅（Ｃｕ）へと移行している。
【０００４】
銅膜の加工は、従来のドライエッチングを適用することが困難であることからダマシン法が用いられる。ダマシン法を大別するとシングルダマシン法とデュアルダマシン法がある。シングルダマシン法は、下側配線と上側配線の間を結ぶプラグ（ヴィア（ｖｉａ））の形成と配線の形成とを別々の工程とする方法であり、デュアルダマシン法は、配線とプラグを同時に形成する方法である。
【０００５】
半導体装置の配線層は微細化にともなって多層化が進んでおり、例えば、デザインルール０．１８μｍ世代の半導体装置では配線数が６層におよぶ。この場合、シングルダマシン法では、例えば、類似した工程を１２回（配線形成６回とプラグ形成６回）繰り返して形成されるのに対して、デュアルダマシン法では、類似した工程を６回繰り返すだけで済む。
【０００６】
デュアルダマシン法がシングルダマシン法の半分の工程数で済むのは、上述したように配線とプラグを同時に形成できるためである。従って、生産コストを抑え、生産効率を高めるためには、デュアルダマシン法が有利である。更に、デュアルダマシン法は、下層の配線とこれに接続されるプラグとのコンタクト抵抗が低いために、それらの接触不良を回避することが容易であり、配線の信頼性がより高まる。
【０００７】
図２０〜図２４は、従来のデュアルダマシン法による半導体装置の製造方法を示す図である。先ず、図２０（Ａ）〜（Ｃ）に基づいて、下側配線層の上に複数の絶縁膜および金属膜等を形成する。なお、下側配線層については、以下のような手続きで作成する。
【０００８】
先ず、シリコン基板２１の上にシリコン酸化膜（ＳｉＯ2膜）２２、有機絶縁膜２３およびシリコン酸化膜２４を形成する。ここで、シリコン酸化膜２２とシリコン酸化膜２４はプラズマＣＶＤ法により、それぞれ、２００ｎｍの厚さと１００ｎｍの厚さに形成されている。
【０００９】
また、有機絶縁膜２３は、例えば、低誘電率絶縁材料であるアライドシグナル社製の商品名ＦＬＡＲＥ２．０をスピンコートにより４００ｎｍの厚さに形成したものである。商品名ＦＬＡＲＥ２．０は芳香族系のポリマーであり、その誘電率は２．８であってシリコン酸化膜の誘電率４．１よりも低く、しかも耐熱性は４００℃以上である。ここでは、有機絶縁膜２３としてＦＬＡＲＥ２．０を用いたが、ダウケミカル社製の炭化水素系ポリマーである商品名ＳｉＬＫなどを用いることも可能である。また、有機絶縁膜２３としてその他の炭化水素含有樹脂、フッ素含有樹脂、シリコンオキシカーバイトなどを用いてもよい。
【００１０】
このようにして形成された有機絶縁膜２３とシリコン酸化膜２４に対して、第１の配線層を形成するために、先ず、シリコン酸化膜２４に感光性ポリマーであるフォトレジスト膜を塗布し、露光および現像プロセスにより配線パターン用の窓を形成する。そして、この窓を通じてシリコン酸化膜２４にプラズマエッチング法等によるエッチングにより配線パターン形状の開口を作成する。次に、有機絶縁膜２３のうちシリコン酸化膜２４の配線用開口から露出している部分をプラズマエッチング法により除去して配線パターン形状の開口を形成する。なお、有機絶縁膜２３のエッチングは、Ｏ2ガスとＡｒガスを導入した雰囲気において行なわれる。この場合のエッチャントは酸素であるために、有機絶縁膜２３とフォトレジスト膜はシリコン酸化膜２２，２４に対して選択的にエッチングされ、シリコン酸化膜２４はエッチングされない。しかし、フォトレジスト膜は酸素によってエッチングされるので、有機絶縁膜２３のエッチングに並行してフォトレジスト膜を除去することができる。
【００１１】
以上のようなパターニング処理によって形成されたシリコン酸化膜２４の開口と有機絶縁膜２３の開口とによって第１の配線層の配線溝が構成される。有機絶縁膜２３の開口とその上のシリコン酸化膜２４の開口は上下に重なっているので、これらは第１の配線層の配線溝となる。
【００１２】
次に、以上のようにして形成された配線溝の内面とシリコン酸化膜２４の上面に、高融点金属としてＴｉＮ又はＴａＮよりなるバリアメタル膜２５をスパッタリングにより５０ｎｍの厚さで成膜し、続いて、バリアメタル膜２５上に銅（Ｃｕ）膜２６を同様にスパッタリングにより８００ｎｍの厚さで成膜する。
【００１３】
その銅膜２６の上面には凹凸が生じるので、これを平坦化するために、０．１Ｔｏｒｒ圧力の水素ガス雰囲気で、４００℃、５分間の条件でアニール処理を行う。このアニール処理後には、配線溝内には銅膜２６が完全に埋め込まれた状態となる。
【００１４】
続いて、化学機械的研磨法（ＣＭＰ法）を用いて銅膜２６を研磨し、配線溝内のみに銅膜２６を残し、これを第１の配線層とする。
以上の処理により、図２０（Ａ）に示す構造を得る。
【００１５】
次に、図２０（Ｂ）に示すように、銅膜２６およびシリコン酸化膜２４の上に以下に述べるような複数の絶縁膜、金属膜などを形成する。即ち、銅膜２６とシリコン酸化膜２４の上に、膜厚５０ｎｍの窒化シリコン膜３０、膜厚６００ｎｍのシリコン酸化膜３１をそれぞれプラズマＣＶＤ法により形成する。また、シリコン酸化膜３１の上に有機絶縁膜３２をスピンコートにより４００ｎｍの厚さに形成する。この場合、有機絶縁膜３２として、有機絶縁膜２３に用いられる上記した材料のいずれかを選択する。
【００１６】
続いて、有機絶縁膜３２上にプラズマＣＶＤ法によりシリコン酸化膜３３を１００ｎｍの厚さに形成する。更に、シリコン酸化膜３３の上に膜厚１００ｎｍの窒化シリコン膜３４をプラズマＣＶＤ法により形成する。
【００１７】
以上のような膜の形成を終えた後に、図２０（Ｃ）に示すように、窒化シリコン膜３４の上にフォトレジスト３５を塗布し、これを露光し、現像して窓を形成する。そして、フォトレジスト３５をマスクとして用いるフォトリソグラフィー法により窒化シリコン膜３４に第２の配線層に相当する形状を有する配線用開口３４ａを形成する（図２１（Ｄ）参照）。
【００１８】
次に、図２１（Ｄ）に示すように、フォトレジスト３５を酸素プラズマによってアッシングし、これを除去する。次に、図２１（Ｅ）に示すように、窒化シリコン膜３４の上とその開口３４ａの中にフォトレジスト膜３６を塗布し、これを露光、現像することにより、配線用開口３４ａの中にあって第１の配線層の一部に対向する窓をフォトレジスト膜３６に形成する。その窓はコンタクトヴィアに相当する形状を有している。そして、図２１（Ｆ）に示すように、フォトレジスト膜３６の窓を通してシリコン酸化膜３３をエッチングし、これによりコンタクトヴィアに相当する形状の開口３３ａを形成する。
【００１９】
そのエッチングを終えた状態で、図２２（Ｇ）に示すように、酸素とアルゴンを用いた異方性のプラズマエッチングによって、開口３３ａを通して有機絶縁膜３２をエッチングしてそこに開口３２ａを形成する。このエッチングの際にはフォトレジスト膜３６が並行してエッチングされ、除去される。従って、フォトレジスト膜３６を独立して除去する工程は不要になり、しかも、有機絶縁膜３２が不必要にエッチングされることはない。
【００２０】
次に、図２２（Ｈ）に示すように、窒化シリコン膜３４をマスクに使用して、フッ素系ガスを使用するプラズマエッチングにより開口３４ａを通してシリコン酸化膜３３を配線形状にエッチングして開口３３ｂを形成する。このエッチングの最中には有機絶縁膜３２はマスクとして使用され、有機絶縁膜３２の開口３２ａを通してその下のシリコン酸化膜３１もエッチングされ、これによりシリコン酸化膜３１には開口３１ａが同時に形成される。
【００２１】
続いて、窒化シリコン膜３４の開口３４ａを通して有機絶縁膜３２を酸素プラズマによってエッチングすると、有機絶縁膜３２は配線形状にパターニングされてそこには図２２（Ｉ）に示す配線用開口３２ｂが形成される。この有機絶縁膜３２の配線用開口３２ｂはシリコン酸化膜３３の配線用開口３３ｂとともに第２の配線層の配線溝として使用される。
【００２２】
次に、図２３（Ｊ）に示すように、シリコン酸化膜３１をマスクに使用し、Ｃ4Ｆ8ガスとＯ2ガスを用いるプラズマエッチングにより、開口３１ａの下の窒化シリコン膜３０をエッチングすることによりそこに開口３０ａを形成する。窒化シリコン膜３０の開口３０ａとシリコン酸化膜３１の開口３１ａは、コンタクトヴィアホールとして使用され、その下には第１の配線層の配線の一部が露出することになる。
【００２３】
次に、図２３（Ｋ）に示すように、以上のようにして形成された凹部の内壁面に、スパッタリングによりＴｉＮ又はＴａＮよりなるバリアメタル膜３７を５０ｎｍの厚さに形成する。続いて、図２３（Ｌ）に示すように、スパッタリングにより銅膜３８の下半分を１００ｎｍの厚さに成膜した後、その上に電解メッキ法により銅膜３８の上半分を１５００ｎｍの厚さで成膜する。そして、銅膜３８を４００℃で３０分間、水素雰囲気でアニール処理を行う。なお、アニール処理は、銅膜３８内で粒子を成長させて配線の信頼性を高めるために行なわれる。
【００２４】
次に、図２４（Ｍ）に示すように、ＣＭＰ法により、銅膜３８を研磨し、これにより、銅膜３８を第２の配線層の配線溝とコンタクトヴィアホール内にのみ残す。そして、第２の配線溝内の銅膜（銅膜３８の上半分）を配線として用い、また、コンタクトヴィアホール内に残った銅膜（銅膜３８の下半分）をプラグとして使用する。
【００２５】
【発明が解決しようとする課題】
ところで、図２３（Ｊ）に示す工程において、シリコン酸化膜３１をマスクに使用し、Ｃ4Ｆ8ガスとＯ2ガスを用いるプラズマエッチングにより、開口３１ａの下の窒化シリコン膜３０をエッチングする際に、シリコン酸化膜３１も浸食を受け、図２３（Ｊ）に示すような掘られ４０が形成されてしまう。また、有機絶縁膜３２も同様に浸食されてしまい、ボーイング４１が形成されてしまうという問題点があった。
【００２６】
図２５は、ボーイング４１が発生した断面の拡大図である。この図に示すように、ボーイング４１が発生すると、図２３（Ｋ）に示すスパッタリングによりＴｉＮ又はＴａＮよりなるバリアメタル膜３７を形成する際に、陰となる部分にバリアメタル膜３７が十分に形成されず、不連続成長点４２が形成されてしまう。その結果、銅膜３８から銅が拡散してしまい、品質が低下するという問題点があった。
【００２７】
また、掘られ４０およびボーイング４１が発生すると、通常よりも配線の断面積が増加してしまうため、配線間の容量が増大し、動作速度が低下してしまうという問題点もあった。
【００２８】
更に、Ｃ4Ｆ8ガスとＯ2ガスを用いるプラズマエッチングを行う際には、ＣＦX系デポ物が発生して銅膜２６に付着するとともに、銅膜２６自体も酸化されてＣｕ酸化物を生じてしまうため、歩留まりの低下を招来するという問題点もあった。
【００２９】
本発明は、以上のような点に鑑みてなされたものであり、デュアルダマシン法による半導体装置の製造方法において、掘られ４０およびボーイングの発生を防止し、半導体装置の歩留まりを向上させることを目的とする。
【００３０】
【課題を解決するための手段】
本発明では上記課題を解決するために、半導体基板（シリコン基板２１）上に、キャップ膜（窒化シリコン膜３０）、第１の絶縁膜（シリコン酸化膜３１）、有機絶縁膜３２、第２の絶縁膜（シリコン酸化膜３３）、マスク材（窒化シリコン膜３４）を順に形成する工程（図２０（Ｂ））と、次いで、前記マスク材（窒化シリコン膜３４）を部分的にエッチングして配線パターン形状をもつ第１の開口３４ａを形成する工程（図２１（Ｄ））と、次いで、前記第２の絶縁膜（シリコン酸化膜３３）のうち前記第１の開口３４ａの一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口３３ａを形成する工程（図２１（Ｆ））と、次いで、前記第２の絶縁膜（シリコン酸化膜３３）の前記第２の開口３３ａを通して前記有機絶縁膜３２をエッチングして前記ヴィアパターン形状をもつ第３の開口３２ａを前記有機絶縁膜３２に形成する工程（図２２（Ｇ））と、次いで、前記マスク材（窒化シリコン膜３４）の前記第１の開口３４ａを通して前記第２の絶縁膜（シリコン酸化膜３３）をエッチングすることにより、前記配線パターン形状を有する第４の開口３３ｂを前記第２の絶縁膜（シリコン酸化膜３３）に形成すると同時に、前記有機絶縁膜３２の前記第３の開口３２ａを通して前記第１の絶縁膜（シリコン酸化膜３１）をエッチングすることにより前記ヴィアパターン形状を持つ第５の開口３１ａを前記第１の絶縁膜（シリコン酸化膜３１）に形成する工程（図２２（Ｈ））と、次いで、前記第１の絶縁膜（シリコン酸化膜３１）の前記第５の開口３１ａを通して前記キャップ膜（窒化シリコン膜３０）をエッチングして前記ヴィアパターン形状をもつ第６の開口３０ａを前記キャップ膜（窒化シリコン膜３０）に形成して、該第６の開口３０ａと前記第５の開口３１ａとを有するヴィアホールを形成すると同時に、前記マスク材（窒化シリコン膜３４）を除去する工程（図３（Ｂ））と、次いで、前記第２の絶縁膜（シリコン酸化膜３３）の前記第４の開口３３ａを通して前記有機絶縁膜３２をエッチングして前記配線パターン形状をもつ第７の開口３２ｂを前記有機絶縁膜３２に形成し、該第７の開口３２ｂと前記第４の開口３３ｂとを有する配線溝を形成する工程（図３（Ｃ））と、次いで、前記ヴィアホールと前記配線溝に導電体（銅膜３８）を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程（図４（Ｅ））と、を有することを特徴とする半導体装置の製造方法が提供される。
【００３１】
ここで、最初の工程（図２０（Ｂ））では、半導体基板（シリコン基板２１）上に、キャップ膜（窒化シリコン膜３０）（第１の絶縁膜や有機絶縁膜へのＣｕ（銅）の拡散を防止する役割を果たす膜）、第１の絶縁膜（シリコン酸化膜３１）、有機絶縁膜３２、第２の絶縁膜（シリコン酸化膜３３）、マスク材（窒化シリコン膜３４）が順に形成される。次の工程（図２１（Ｄ））では、マスク材（窒化シリコン膜３４）を部分的にエッチングして配線パターン形状をもつ第１の開口３４ａが形成される。次の工程（図２１（Ｆ））では、第２の絶縁膜（シリコン酸化膜３３）のうち第１の開口３４ａの一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口３３ａが形成される。次の工程（図２２（Ｇ））では、第２の絶縁膜（シリコン酸化膜３３）の第２の開口３３ａを通して有機絶縁膜３２をエッチングしてヴィアパターン形状をもつ第３の開口３２ａが有機絶縁膜３２に形成される。次の工程（図２２（Ｈ））では、マスク材（窒化シリコン膜３４）の第１の開口３４ａを通して第２の絶縁膜（シリコン酸化膜３３）をエッチングすることにより、配線パターン形状を有する第４の開口３３ｂが第２の絶縁膜（シリコン酸化膜３３）に形成されると同時に、有機絶縁膜３２の第３の開口３２ａを通して第１の絶縁膜（シリコン酸化膜３１）をエッチングすることによりヴィアパターン形状を持つ第５の開口３１ａが第１の絶縁膜（シリコン酸化膜３１）に形成される。次の工程（図３（Ｂ））では、第１の絶縁膜（シリコン酸化膜３１）の第５の開口３１ａを通してキャップ膜（窒化シリコン膜３０）をエッチングしてヴィアパターン形状をもつ第６の開口３０ａがキャップ膜（窒化シリコン膜３０）に形成され、該第６の開口３０ａと第５の開口３１ａとを有するヴィアホールが形成されると同時に、マスク材（窒化シリコン膜３４）が除去される。次の工程（図３（Ｃ））では、第２の絶縁膜（シリコン酸化膜３３）の第４の開口３３ａを通して有機絶縁膜３２をエッチングして配線パターン形状をもつ第７の開口３２ｂが有機絶縁膜３２に形成され、該第７の開口３２ｂと第４の開口３３ｂとを有する配線溝が形成される。最後の工程（図４（Ｅ））では、ヴィアホールと配線溝に導電体（銅膜３８）を埋め込むことにより、ヴィアホール内にヴィアが形成されるとともに配線溝内に配線が形成される。
【００３２】
また、本発明では上記課題を解決するために、半導体基板（シリコン基板２１）上に、キャップ膜（窒化シリコン膜３０）、有機絶縁膜６０、絶縁膜（シリコン酸化膜６１）、マスク材６２を順に形成する工程（図９（Ａ））と、次いで、前記マスク材６２を部分的にエッチングして配線パターン形状をもつ第１の開口６２ａを形成する工程（図９（Ｂ））と、次いで、前記絶縁膜（シリコン酸化膜６１）のうち前記第１の開口６２ａの一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口６１ａを形成する工程（図９（Ｃ））と、次いで、前記絶縁膜（シリコン酸化膜６１）の前記第２の開口６１ａを通して前記有機絶縁膜６０をエッチングして前記ヴィアパターン形状をもつ第３の開口６０ａを前記有機絶縁膜６０に形成する工程（図１０（Ｄ））と、次いで、前記マスク材６２の前記第１の開口６２ａを通して前記絶縁膜（シリコン酸化膜６１）をエッチングすることにより、前記配線パターン形状を有する第４の開口６１ｂを前記絶縁膜（シリコン酸化膜６１）に形成する工程（図１０（Ｅ））と、次いで、前記有機絶縁膜６０の前記第３の開口６０ａを通して前記キャップ膜（窒化シリコン膜３０）をエッチングすることにより、前記ヴィアパターン形状を有する第５の開口３０ａを前記キャップ膜（窒化シリコン膜３０）に形成し、該第５の開口３０ａと前記第３の開口６０ａとを有するヴィアホールを形成すると同時に、前記マスク材６２を除去する工程（図１０（Ｆ））と、次いで、前記絶縁膜（シリコン酸化膜６１）の前記第４の開口６１ｂを通して前記有機絶縁膜６０をエッチングすることにより、前記配線パターン形状を有する第６の開口６０ｂを前記有機絶縁膜６０に形成し、該第６の開口６０ｂと前記第４の開口６１ｂとを有する配線溝を形成する工程（図１１（Ｇ））と、次いで、前記ヴィアホールと前記配線溝に導電体（銅膜６５）を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程（図１１（Ｉ））と、を有することを特徴とする半導体装置の製造方法が提供される。
【００３３】
ここで、最初の工程（図９（Ａ））では、半導体基板（シリコン基板２１）上に、キャップ膜（窒化シリコン膜３０）、有機絶縁膜６０、絶縁膜（シリコン酸化膜６１）、マスク材６２が順に形成される。次の工程（図９（Ｂ））では、マスク材６２を部分的にエッチングして配線パターン形状をもつ第１の開口６２ａが形成される。次の工程（図９（Ｃ））では、絶縁膜（シリコン酸化膜６１）のうち第１の開口６２ａの一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口６１ａが形成される。次の工程（図１０（Ｄ））では、絶縁膜（シリコン酸化膜６１）の第２の開口６１ａを通して有機絶縁膜６０をエッチングしてヴィアパターン形状をもつ第３の開口６０ａが有機絶縁膜６０に形成される。次の工程（図１０（Ｅ））では、マスク材６２の第１の開口６２ａを通して絶縁膜（シリコン酸化膜６１）をエッチングすることにより、配線パターン形状を有する第４の開口６１ｂが絶縁膜（シリコン酸化膜６１）に形成される。次の工程（図１０（Ｆ））では、有機絶縁膜６０の第３の開口６０ａを通してキャップ膜（窒化シリコン膜３０）をエッチングすることにより、ヴィアパターン形状を有する第５の開口３０ａがキャップ膜（窒化シリコン膜３０）に形成され、該第５の開口３０ａと第３の開口６０ａとを有するヴィアホールが形成されると同時に、マスク材６２が除去される。次の工程（図１１（Ｇ））では、絶縁膜（シリコン酸化膜６１）の第４の開口６１ｂを通して有機絶縁膜６０をエッチングすることにより、配線パターン形状を有する第６の開口６０ｂが有機絶縁膜６０に形成され、該第６の開口６０ｂと第４の開口６１ｂとを有する配線溝が形成される。次の工程（図１１（Ｉ））では、ヴィアホールと配線溝に導電体（銅膜６５）を埋め込むことにより、ヴィアホール内にヴィアが形成されるとともに配線溝内に配線が形成される。
【００３４】
更に、本発明では上記課題を解決するために、半導体基板（シリコン基板２１）上に、キャップ膜（窒化シリコン膜３０）、第１の有機絶縁膜８０、第１の絶縁膜（シリコン酸化膜８１）、第２の有機絶縁膜８２、第２の絶縁膜（シリコン酸化膜８３）、マスク材８４を順に形成する工程（図１３（Ｂ））と、次いで、前記マスク材８４を部分的にエッチングして配線パターン形状をもつ第１の開口８４ａを形成する工程（図１４（Ｄ））と、次いで、前記第２の絶縁膜（シリコン酸化膜８３）のうち前記第１の開口８４ａの一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口８３ａを形成する工程（図１４（Ｆ））と、次いで、前記第２の絶縁膜（シリコン酸化膜８３）の前記第２の開口８３ａを通して前記第２の有機絶縁膜８２をエッチングして前記ヴィアパターン形状をもつ第３の開口８２ａを前記第２の有機絶縁膜８２に形成する工程（図１５（Ｇ））と、次いで、前記第２の有機絶縁膜８２の前記第３の開口８２ａを通して前記第１の絶縁膜（シリコン酸化膜８１）をエッチングして前記ヴィアパターン形状をもつ第４の開口８１ａを前記第１の絶縁膜（シリコン酸化膜８１）に形成する工程（図１５（Ｈ））と、次いで、前記第１の絶縁膜（シリコン酸化膜８１）の前記第４の開口８１ａを通して前記第１の有機絶縁膜８０をエッチングして前記ヴィアパターン形状をもつ第５の開口８０ａを前記第１の有機絶縁膜８０に形成する工程（図１５（Ｉ））と、次いで、前記マスク材８４の前記第１の開口８４ａを通して前記第２の絶縁膜（シリコン酸化膜８３）をエッチングして前記配線パターン形状をもつ第６の開口８３ｂを前記第２の絶縁膜（シリコン酸化膜８３）に形成する工程（図１６（Ｊ））と、次いで、前記第１の有機絶縁膜８０の前記第５の開口８０ａを通して前記キャップ膜（窒化シリコン膜３０）をエッチングして前記ヴィアパターン形状をもつ第７の開口３０ａを前記キャップ膜（窒化シリコン膜３０）に形成し、該第７の開口３０ａと前記第４の開口８１ａおよび前記第５の開口８０ａとを有するヴィアホールを形成すると同時に、前記マスク材８４を除去する工程（図１６（Ｋ））と、次いで、前記第２の絶縁膜（シリコン酸化膜８３）の前記第６の開口８３ｂを通して前記第２の有機絶縁膜８２をエッチングして前記配線パターン形状をもつ第８の開口８２ｂを前記第２の有機絶縁膜８２に形成し、該第８の開口８２ｂと前記第６の開口８３ｂとを有する配線溝を形成する工程（図１６（Ｌ））と、次いで、前記ヴィアホールと前記配線溝に導電体（銅膜８８）を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程（図１７（Ｎ））と、を有することを特徴とする半導体装置の製造方法が提供される。
【００３５】
ここで、最初の工程（図１３（Ｂ））では、半導体基板（シリコン基板２１）上に、キャップ膜（窒化シリコン膜３０）、第１の有機絶縁膜８０、第１の絶縁膜（シリコン酸化膜８１）、第２の有機絶縁膜８２、第２の絶縁膜（シリコン酸化膜８３）、マスク材８４が順に形成される。次の工程（図１４（Ｄ））では、マスク材８４を部分的にエッチングして配線パターン形状をもつ第１の開口８４ａが形成される。次の工程（図１４（Ｆ））では、第２の絶縁膜（シリコン酸化膜８３）のうち第１の開口８４ａの一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口８３ａが形成される。次の工程（図１５（Ｇ））では、第２の絶縁膜（シリコン酸化膜８３）の第２の開口８３ａを通して第２の有機絶縁膜８２をエッチングしてヴィアパターン形状をもつ第３の開口８２ａが第２の有機絶縁膜８２に形成される。次の工程（図１５（Ｈ））では、第２の有機絶縁膜８２の第３の開口８２ａを通して第１の絶縁膜（シリコン酸化膜８１）をエッチングしてヴィアパターン形状をもつ第４の開口８１ａが第１の絶縁膜（シリコン酸化膜８１）に形成される。次の工程（図１５（Ｉ））では、第１の絶縁膜（シリコン酸化膜８１）の第４の開口８１ａを通して第１の有機絶縁膜８０をエッチングしてヴィアパターン形状をもつ第５の開口８０ａが第１の有機絶縁膜８０に形成される。次の工程（図１６（Ｊ））では、マスク材８４の第１の開口８４ａを通して第２の絶縁膜（シリコン酸化膜８３）をエッチングして配線パターン形状をもつ第６の開口８３ｂが第２の絶縁膜（シリコン酸化膜８３）に形成される。次の工程（図１６（Ｋ））では、第１の有機絶縁膜８０の第５の開口８０ａを通してキャップ膜（窒化シリコン膜３０）をエッチングしてヴィアパターン形状をもつ第７の開口３０ａがキャップ膜（窒化シリコン膜３０）に形成され、該第７の開口３０ａと第４の開口８１ａおよび第５の開口８０ａとを有するヴィアホールが形成されると同時に、マスク材８４が除去される。次の工程（図１６（Ｌ））では、第２の絶縁膜（シリコン酸化膜８３）の第６の開口８３ｂを通して第２の有機絶縁膜８２をエッチングして配線パターン形状をもつ第８の開口８２ｂが第２の有機絶縁膜８２に形成され、該第８の開口８２ｂと第６の開口８３ｂとを有する配線溝が形成される。最後の工程（図１７（Ｎ））では、ヴィアホールと配線溝に導電体（銅膜８８）が埋め込まれることにより、ヴィアホール内にヴィアが形成されるとともに配線溝内に配線が形成される。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１および図２は、本発明の原理を説明するための図である。先ず、図１を参照して、従来の半導体装置の製造方法について簡単に説明した後、図２を参照して本発明の原理について説明する。
【００３７】
従来の半導体装置の製造方法では、図１（Ａ）に示すように、シリコン酸化膜３１，３３をエッチングした後、図１（Ｂ）に示すように有機絶縁膜３２をエッチングし、最後に、図１（Ｃ）に示すように窒化シリコン膜３０，３４をエッチングしていた。従って、図１（Ｃ）に示す最後の工程において、掘られ４０およびボーイング４１が発生するとともに、ＣＦXデポ物４４が堆積し、銅膜２６にＣｕ酸化物４３が生成されていた。
【００３８】
そこで、本発明では、図１に示す（Ｂ）と（Ｃ）の工程を入れ替え、先ず、図２（Ｂ）に示すように窒化シリコンエッチングの工程を実施する。このとき、シリコン酸化膜３１は、有機絶縁膜３２によってマスクされるので、掘られ４０が発生することが防止される。
【００３９】
また、有機絶縁膜３２は、酸素または水素によるプラズマエッチングが可能であることから、これらのガスを用いるとシリコン酸化膜３１に対して高選択比を確保できるので、掘られが発生することを防止できる。
【００４０】
更に、図２（Ｂ）の工程では、従来の場合と同様に、ＣＦXデポ物４４が堆積し、銅膜２６にＣｕ酸化物４３が生成されることになるが、図２（Ｃ）の工程において、酸素または水素によるプラズマエッチングを行えば、ＣＦXデポ物４４を揮発性のガスに転換することによりこれを除去することができる。また、水素ガスを用いたエッチングによれば、Ｃｕ酸化物４３を銅に還元することができる。
【００４１】
その結果、配線容量が増大することを防止するとともに、歩留まりを向上させることが可能になる。
次に、図３および図４を参照して、本発明の第１の実施の形態について説明する。なお、図２２（Ｇ）までの工程は、従来の場合と同様であるのでその説明は省略する。
【００４２】
有機絶縁膜３２のエッチングが終了すると、図３（Ａ）に示すように、窒化シリコン膜３４をマスクに使用して、フッ素系ガスを使用するプラズマエッチングにより開口３４ａを通してシリコン酸化膜３３を配線形状にエッチングして開口３３ｂを形成する。このエッチングの最中には有機絶縁膜３２はマスクとして使用され、有機絶縁膜３２の開口３２ａを通してその下のシリコン酸化膜３１もエッチングされ、これによりシリコン酸化膜３１には開口３１ａが同時に形成される。
【００４３】
次に、図３（Ｂ）に示すように、シリコン酸化膜３１をマスクに使用し、Ｃ4Ｆ8ガスとＯ2ガスを用いるプラズマエッチングにより、開口３１ａの下の窒化シリコン膜３０をエッチングすることにより、そこに開口３０ａを形成する。窒化シリコン膜３０の開口３０ａとシリコン酸化膜３１の開口３１ａは、コンタクトヴィアホールとして使用され、その下には第１の配線層の配線の一部が露出することになる。
【００４４】
このとき、シリコン酸化膜３１は、有機絶縁膜３２によって保護されているので、掘られが生じることが防止される。
続いて、シリコン酸化膜３３の開口３３ａを通して有機絶縁膜３２を水素または酸素プラズマによってエッチングすると、有機絶縁膜３２は配線形状にパターニングされてそこには図３（Ｃ）に示す配線用開口３２ｂが形成される。この有機絶縁膜３２の配線用開口３２ｂはシリコン酸化膜３３の配線用開口３３ｂとともに第２の配線層の配線溝として使用される。
【００４５】
なお、水素または酸素によるプラズマエッチングでは、シリコン酸化膜３１に対して高選択比が得られるので、掘られが生じることを防止できる。また、図３（Ｂ）に示す工程で、ＣＦXデポ物が堆積し、また、銅膜２６にＣｕ酸化物が生成されることになるが、図３（Ｃ）の工程において、水素または酸素によるプラズマエッチングを行えば、ＣＦXデポ物を揮発性のガスに転換することによりこれを除去することができる。また、水素ガスを用いたエッチングによれば、Ｃｕ酸化物を銅に還元することができる。
【００４６】
次に、図４（Ｄ）に示すように、以上の工程によって形成された凹部の内壁面に、スパッタリングによりＴｉＮ又はＴａＮよりなるバリアメタル膜３７を５０ｎｍの厚さに形成する。
【００４７】
続いて、図４（Ｅ）に示すように、スパッタリングにより銅膜３８の下半分を１００ｎｍの厚さに成膜した後、その上に電解メッキ法により銅膜３８の上半分を１５００ｎｍの厚さで成膜する。そして、銅膜３８を４００℃で３０分間、水素雰囲気でアニール処理を行う。なお、アニール処理は、銅膜３８内で粒子を成長させて配線の信頼性を高めるために行なわれる。
【００４８】
次に、図４（Ｆ）に示すように、ＣＭＰ法により、銅膜３８を研磨し、これにより、銅膜３８を第２の配線層の配線溝とコンタクトヴィアホール内にのみ残す。そして、第２の配線溝内の銅膜（銅膜３８の上半分）を配線として用い、また、コンタクトヴィアホール内に残った銅膜（銅膜３８の下半分）をプラグとして使用する。
【００４９】
以上に説明した本発明の第１の実施の形態によれば、従来の方法に比較して、堀られおよびボーイングの発生を抑制することが可能になるので、配線間の容量が増大することを防止できる。
【００５０】
また、ＣＦXデポ物を除去するとともに、Ｃｕ酸化物を銅に還元することができるので、歩留まりを向上させることが可能になる。
更に、バリアメタルの不連続成長点の形成を阻止できるので、銅が拡散されて配線が短絡することを防止することが可能になる。
【００５１】
図５は、従来法と、本発明によって形成される堀られおよびボーイングの量を比較した図である。なお、掘られ量と、ボーイング量は、図６に示すように定義される。即ち、掘られ量は、シリコン酸化膜３１の上面からの距離であり、また、ボーイング量は、シリコン酸化膜３３の内壁面からボーイングの最深部までの距離である。
【００５２】
また、図５において、「周辺」とはウエハーの周辺部を示す。また、「中心」とはウエハーの中心を示す。
図５から分かるように、従来の方法に比較すると、本発明では、掘られおよびボーイングの双方を減少させることができる。一例として、「Ｃｅｎｔｅｒ」付近では、従来法では、掘られが約３６ｎｍ、ボーイングが約１２．５ｎｍ発生していたが、本発明では、掘られが約２２．５ｎｍ、ボーイングが約３ｎｍ程度に減少していることが分かる。
【００５３】
更に、従来の方法では、図２５に示すようにバリアメタル３７に不連続成長点４２が形成され、これが原因で銅膜３８が拡散されて配線が短絡する場合があったが、本発明では、不連続成長点４２の原因となるボーイングの発生を抑制することができるので、このような原因により配線が短絡することを防止できる。
【００５４】
なお、本発明者の実験によると、図７に示すように、ボーイング量が１０ｎｍ以上になると、不連続成長点が形成される確率が高まることが明らかになった。従って、ボーイング量が１０ｎｍ以下となるように、各種パラメータ等を設定することが望ましいと考えられる。
【００５５】
そこで、図８に示すように、シリコン酸化膜３３の内壁面の幅をＷ１とし、ボーイングが発生した有機絶縁膜３２の最深部の幅をＷ２とした場合に、Ｗ１とＷ２の間に、（Ｗ２−Ｗ１）／２≦１０ｎｍの関係が成立するように、エッチング時間等の各種パラメータを設定することにより、不連続成長点の形成を防止することが可能になる。
【００５６】
次に、図９〜図１２を参照して、本発明の第２の実施の形態による半導体装置の製造方法について説明する。
図９（Ａ）に示すように、本発明の第２の実施の形態では、シリコン基板２１、シリコン酸化膜２２、有機絶縁膜２３、シリコン酸化膜２４、バリアメタル膜２５、銅膜２６および窒化シリコン膜３０については、第１の実施の形態の場合と同様であり、前述した工程によって形成される。
【００５７】
次に、第２の実施の形態では、窒化シリコン膜３０の上に有機絶縁膜６０をスピンコートにより１０００ｎｍの厚さに形成する。この場合、有機絶縁膜３２として、例えば、前述したＳｉＬＫを用いる。
【００５８】
続いて、有機絶縁膜６０上にプラズマＣＶＤ法によりシリコン酸化膜６１を１００ｎｍの厚さに形成する。更に、シリコン酸化膜６１の上に膜厚１００ｎｍの窒化シリコン膜６２をプラズマＣＶＤ法により形成した後、図２０（Ｃ）と同様の工程により、窒化シリコン膜６２に第２の配線層に相当する形状を有する配線用開口６２ａを形成する。
【００５９】
次に、図９（Ｂ）に示すように、窒化シリコン膜６２の上とその開口６２ａの中にフォトレジスト膜６３を塗布し、これを露光、現像することにより、配線用開口６２ａの中にあって第１の配線層の一部に対向する窓をフォトレジスト膜６３に形成する。その窓はコンタクトヴィアに相当する形状を有している。そして、図９（Ｃ）に示すように、フォトレジスト膜６３の窓を通してシリコン酸化膜６１をエッチングし、これによりコンタクトヴィアに相当する形状の開口６１ａを形成する。
【００６０】
そのエッチングを終えた状態で、図１０（Ｄ）に示すように、酸素とアルゴンを用いた異方性のプラズマエッチングによって、開口６１ａを通して有機絶縁膜６０をエッチングしてそこに開口６０ａを形成する。このエッチングの際にはフォトレジスト膜６３が並行してエッチングされ、除去される。したがって、フォトレジスト膜６３を独立して除去する工程は不要になり、しかも、有機絶縁膜６０が不必要にエッチングされることはない。なお、酸素とアルゴンの代わりに、水素（Ｈ2）ガスまたはアンモニア（ＮＨ3）ガスを用いてエッチングすることも可能である。
【００６１】
次に、図１０（Ｅ）に示すように、窒化シリコン膜６２をマスクに使用して、フッ素系ガスを使用するプラズマエッチングにより開口６２ａを通してシリコン酸化膜６１を配線形状にエッチングして開口６１ｂを形成する。
【００６２】
次に、図１０（Ｆ）に示すように、有機絶縁膜６０をマスクに使用し、Ｃ4Ｆ8ガスとＯ2ガスを用いるプラズマエッチングにより、開口６０ａの下の窒化シリコン膜３０をエッチングすることによりそこに開口３０ａを形成する。窒化シリコン膜３０の開口３０ａと有機絶縁膜６０の開口６０ａは、コンタクトヴィアホールとして使用され、その下には第１の配線層の配線の一部が露出することになる。また、このとき、窒化シリコン膜６２も並行して除去されることになる。
【００６３】
続いて、シリコン酸化膜６１の開口６１ｂを通して有機絶縁膜６０を水素または酸素プラズマによって一定時間エッチングすると、有機絶縁膜６０は配線形状にパターニングされてそこには図１１（Ｇ）に示す配線用開口６０ｂが形成される。この有機絶縁膜６０の配線用開口６０ｂはシリコン酸化膜６１の配線用開口６１ｂとともに第２の配線層の配線溝として使用される。
【００６４】
なお、本発明の第２の実施の形態では、窒化シリコン膜３０，６２に対するエッチングを行った後に、有機絶縁膜６０に対するエッチングを行うようにしたので、掘られが生じることを防止でき、また、ＳｉＬＫのボーイングも小さくすることができる。また、図１０（Ｆ）に示す工程で、ＣＦXデポ物が堆積し、また、銅膜２６にＣｕ酸化物が生成されることになるが、図１１（Ｇ）の工程において、酸素または水素によるプラズマエッチングを行えば、ＣＦXデポ物を揮発性のガスに転換することによりこれを除去することができる。また、水素ガスを用いたエッチングによれば、Ｃｕ酸化物を銅に還元することができる。
【００６５】
次に、図１１（Ｈ）に示すように、以上のようにして形成された凹部の内壁面に、スパッタリングによりＴｉＮ又はＴａＮよりなるバリアメタル膜６４を５０ｎｍの厚さに形成する。続いて、図１１（Ｉ）に示すように、スパッタリングにより銅膜６５の下半分を１００ｎｍの厚さに成膜した後、その上に電解メッキ法により銅膜６５の上半分を１５００ｎｍの厚さで成膜する。そして、銅膜６５を４００℃で３０分間、水素雰囲気でアニール処理を行う。なお、アニール処理は、前述したように、銅膜６５内で粒子を成長させて配線の信頼性を高めるために行なわれる。
【００６６】
次に、図１２（Ｊ）に示すように、ＣＭＰ法により、銅膜６５を研磨し、これにより、銅膜６５を第２の配線層の配線溝とコンタクトヴィアホール内にのみ残す。そして、第２の配線溝内の銅膜（銅膜６５の上半分）を配線として用い、また、コンタクトヴィアホール内に残った銅膜（銅膜６５の下半分）をプラグとして使用する。
【００６７】
このように、シリコン酸化膜３１および有機絶縁膜３２を有機絶縁膜６０に置換した場合であっても、窒化シリコン膜３０，６２をエッチングする工程を、有機絶縁膜６０のエッチングする工程の前に持ってくることにより、掘られおよびボーイングの発生を防止することができる。その結果、これらに起因して配線間の容量が増大することを防止できる。
【００６８】
また、窒化シリコン膜３０，６２のエッチングによって生成されたＣＦXデポ物を除去するとともに、Ｃｕ酸化物を銅に還元することが可能になる。その結果、歩留まりを向上させることが可能になる。
【００６９】
更に、ボーイングの発生を防止することにより、不連続成長点の形成を阻止し、銅膜６５の拡散による配線の短絡を未然に防止できる。
次に、図１３〜図１７を参照して本発明の第３の実施の形態について説明する。
【００７０】
先ず、図１３（Ａ）〜（Ｃ）に示すように、下側配線層の上に複数の絶縁膜および金属膜等を形成する。なお、図１３（Ａ）に示す、下側配線層の形成方法については、従来の場合と同様であるのでその説明は省略する。
【００７１】
次に、図１３（Ｂ）に示すように、銅膜２６およびシリコン酸化膜２４の上に以下に述べるような複数の絶縁膜、金属膜などを形成する。即ち、銅膜２６とシリコン酸化膜２４の上に、膜厚５０ｎｍの窒化シリコン膜３０をプラズマＣＶＤ法により形成する。また、窒化シリコン膜３０の上に有機絶縁膜８０をスピンコートにより４００ｎｍの厚さに形成する。なお、有機絶縁膜８０としては、例えば、ＳｉＬＫやその他の絶縁材料を用いる。
【００７２】
続いて、有機絶縁膜８０上にプラズマＣＶＤ法によりシリコン酸化膜８１を１００ｎｍの厚さに形成する。更に、シリコン酸化膜８１の上に有機絶縁膜８２をスピンコートにより４００ｎｍの厚さに形成する。なお、有機絶縁膜８２としては、有機絶縁膜８０の場合と同様に、ＳｉＬＫやその他の絶縁材料を用いる。
【００７３】
続いて、有機絶縁膜８２上にプラズマＣＶＤ法によりシリコン酸化膜８３を１００ｎｍの厚さに形成する。更に、シリコン酸化膜８３の上に膜厚１００ｎｍの窒化シリコン膜８４をプラズマＣＶＤ法により形成する。
【００７４】
以上のような膜の形成を終えた後に、図１３（Ｃ）に示すように、窒化シリコン膜８４の上にフォトレジスト膜８５を塗布し、これを露光し、現像して窓を形成する。
【００７５】
そして、図１４（Ｄ）に示すように、フォトレジスト８５をマスクとして用いるフォトリソグラフィー法により窒化シリコン膜８４に第２の配線層に相当する形状を有する配線用開口８４ａを形成する。また、フォトレジスト膜８５を酸素プラズマによってアッシングし、これを除去する。
【００７６】
次に、図１４（Ｅ）に示すように、窒化シリコン膜８４の上とその開口８４ａの中にフォトレジスト膜８６を塗布する。なお、その際、フォトレジスト膜８６は、図２１（Ｅ）の場合と比較して、その膜厚が厚くなるように形成する。フォトレジスト膜８６の塗布が完了したら、これを露光、現像することにより、配線用開口８４ａの中にあって第１の配線層の一部に対向する窓をフォトレジスト膜８６に形成する。その窓はコンタクトヴィアに相当する形状を有している。そして、図１４（Ｆ）に示すように、フォトレジスト膜８６の窓を通してシリコン酸化膜８３をエッチングし、これによりコンタクトヴィアに相当する形状の開口８３ａを形成する。
【００７７】
そのエッチングを終えた状態で、図１５（Ｇ）に示すように、酸素とアルゴンを用いた異方性のプラズマエッチングによって、開口８３ａを通して有機絶縁膜８２をエッチングしてそこに開口８２ａを形成する。このエッチングの際にはフォトレジスト膜８６が並行してエッチングされるが、前述のようにこのフォトレジスト膜８６は、図２１（Ｅ）の場合に比較してその膜厚が厚いので、一部分のみが除去される。
【００７８】
次に、図１５（Ｈ）に示すように、残ったフォトレジスト膜８６をマスクに使用して、フッ素系ガスを使用するプラズマエッチングにより開口８２ａを通してシリコン酸化膜８１を配線形状にエッチングして開口８１ａを形成する。
【００７９】
次に、図１５（Ｉ）に示すように、酸素とアルゴンを用いた異方性のプラズマエッチングによって、開口８１ａ，８２ａを通して有機絶縁膜８０をエッチングしてそこに開口８０ａを形成する。このエッチングの際にはフォトレジスト膜８６が並行してエッチングされ、フォトレジスト膜８６が除去される。
【００８０】
続いて、図１６（Ｊ）に示すように、窒化シリコン膜８４の開口８４ａを通してシリコン酸化膜８３をフッ素系ガスを使用するプラズマエッチングによりシリコン酸化膜８３を配線形状にエッチングして開口８３ｂを形成する。
【００８１】
次に、図１６（Ｋ）に示すように、有機絶縁膜８０をマスクに使用し、Ｃ4Ｆ8ガスとＯ2ガスを用いるプラズマエッチングにより、開口８０ａの下の窒化シリコン膜３０をエッチングすることによりそこに開口３０ａを形成する。窒化シリコン膜３０の開口３０ａと有機絶縁膜８０の開口８０ａは、コンタクトヴィアホールとして使用され、その下には第１の配線層の配線の一部が露出することになる。
【００８２】
次に、図１６（Ｌ）に示すように、シリコン酸化膜８３の開口８３ｂを通して有機絶縁膜８２を水素または酸素プラズマによってエッチングすると、有機絶縁膜８２は配線形状にパターニングされてそこには図１６（Ｌ）に示す配線用開口８２ｂが形成される。この有機絶縁膜８２の配線用開口８２ｂはシリコン酸化膜８３の配線用開口８３ｂとともに第２の配線層の配線溝として使用される。
【００８３】
なお、第３の実施の形態では、窒化シリコン膜３０，８４に対するエッチングを行った後に、有機絶縁膜８２に対するエッチングを行うようにしたので、ボーイングが発生することを防止できる。また、有機絶縁膜８２の下に、シリコン酸化膜８１を配置するようにしたので、掘られが発生することを防止できる。更に、また、図１６（Ｋ）に示す工程で、ＣＦXデポ物が堆積し、また、銅膜２６にＣｕ酸化物が生成されることになるが、図１６（Ｌ）の工程において、酸素または水素によるプラズマエッチングを行えば、ＣＦXデポ物を揮発性のガスに転換することによりこれを除去することができる。また、水素ガスを用いたエッチングによれば、Ｃｕ酸化物を銅に還元することができる。
【００８４】
以上のようにして形成された凹部の内壁面に、図１７（Ｍ）に示すように、スパッタリングによりＴｉＮ又はＴａＮよりなるバリアメタル膜８７を５０ｎｍの厚さに形成する。続いて、図１７（Ｎ）に示すように、スパッタリングにより銅膜８８の下半分を１００ｎｍの厚さに成膜した後、その上に電解メッキ法により銅膜８８の上半分を１５００ｎｍの厚さで成膜する。そして、銅膜８８を４００℃で３０分間、水素雰囲気でアニール処理を行う。なお、アニール処理は、前述したように、銅膜８８内で粒子を成長させて配線の信頼性を高めるために行なわれる。
【００８５】
次に、図１７（Ｏ）に示すように、ＣＭＰ法により、銅膜８８を研磨し、これにより、銅膜８８を第２の配線層の配線溝とコンタクトヴィアホール内にのみ残す。そして、第２の配線溝内の銅膜（銅膜８８の上半分）を配線として用い、また、コンタクトヴィアホール内に残った銅膜（銅膜８８の下半分）をプラグとして使用する。
【００８６】
このように、シリコン酸化膜３１および有機絶縁膜３２を、有機絶縁膜８０、シリコン酸化膜８１および有機絶縁膜８２に置換した場合であっても、窒化シリコン膜３０，８４をエッチングする工程を、有機絶縁膜８２のエッチングする工程の前に持ってくることにより、掘られおよびボーイングの発生を防止することができる。また、窒化シリコン膜３０，８４のエッチングによって生成されたＣＦXデポ物を除去するとともに、Ｃｕ酸化物を銅に還元することが可能になる。その結果、ボーイングや掘られによって配線容量が増大することを防止することができるとともに、歩留まりを向上させることが可能になる。
【００８７】
なお、以上に示す第１〜第３の実施の形態では、窒化シリコン（窒化シリコン膜３０，３４，６２，８４）を使用したが、窒化シリコンの代わりに炭化シリコン（ＳｉＣ）を用いることも可能である。
【００８８】
また、第２の実施の形態では、図９（Ａ）に示すように、シリコン酸化膜６１の上に窒化シリコン膜６２を形成するようにしたが、図１８（Ａ）に示すように、窒化シリコン膜６２の上にシリコン酸化膜６１を形成するようにしてもよい。
【００８９】
また、図１８（Ｂ）に示すように、図１８（Ａ）に示す窒化シリコン膜３０，６２の代わりにＳｉＣ膜（炭化窒素膜）９０，９１を使用することも可能である。
【００９０】
図１９は、本発明の第１の実施の形態を用いて形成したデバイスの断面図である。第１の実施の形態では、第１と第２の配線に関してその形成方法を示したが、図１９に示すように、第２の配線層よりも上の層についても、前述の場合と同様の工程を繰り返すことにより、多層構造を有する配線を形成することが可能である。
【００９１】
更に、第２および第３の実施の形態の場合についても、同様に、前述の工程を繰り返すことにより、多層構造を有する配線を形成することが可能である。
（付記１） 半導体基板上に、キャップ膜、第１の絶縁膜、有機絶縁膜、第２の絶縁膜、マスク材を順に形成する工程と、
前記マスク材を部分的にエッチングして配線パターン形状をもつ第１の開口を形成する工程と、
前記第２の絶縁膜のうち前記第１の開口の一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口を形成する工程と、
前記第２の絶縁膜の前記第２の開口を通して前記有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第３の開口を前記有機絶縁膜に形成する工程と、
前記マスク材の前記第１の開口を通して前記第２の絶縁膜をエッチングすることにより、前記配線パターン形状を有する第４の開口を前記第２の絶縁膜に形成すると同時に、前記有機絶縁膜の前記第３の開口を通して前記第１の絶縁膜をエッチングすることにより前記ヴィアパターン形状を持つ第５の開口を前記第１の絶縁膜に形成する工程と、
前記第１の絶縁膜の前記第５の開口を通して前記キャップ膜をエッチングして前記ヴィアパターン形状をもつ第６の開口を前記キャップ膜に形成して、該第６の開口と前記第５の開口をヴィアホールとして適用すると同時に、前記マスク材を除去する工程と、
前記第２の絶縁膜の前記第４の開口を通して前記有機絶縁膜をエッチングして前記配線パターン形状をもつ第７の開口を前記有機絶縁膜に形成し、該第７の開口と前記第４の開口を配線溝として適用する工程と、
前記ヴィアホールと前記配線溝に同時に導電体を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【００９２】
（付記２） 前記第７の開口は、水素（Ｈ2）ガスもしくはアンモニア（ＮＨ3）ガスまたはこれらの混合ガスによるプラズマエッチングによって形成されることを特徴とする付記１記載の半導体装置の製造方法。
【００９３】
（付記３） 前記有機絶縁膜に形成された前記第７の開口の側壁間の最大幅をＷ２とし、前記第２の絶縁膜に形成された前記第４の開口の側壁間の最大幅をＷ１とした場合に、Ｗ１≧Ｗ２の関係が成立することを特徴とする付記１記載の半導体装置の製造方法。
【００９４】
（付記４） 前記Ｗ１と前記Ｗ２との間には、（Ｗ２−Ｗ１）／２≦１０ｎｍの関係が成立することを特徴とする付記３記載の半導体装置の製造方法。
（付記５） 前記マスク材および前記キャップ膜は、窒化シリコンまたは炭化シリコンによって構成されていることを特徴とする付記１記載の半導体装置の製造方法。
【００９５】
（付記６） 前記有機絶縁膜は、炭化水素系ポリマー、アリルエーテル系ポリマー、有機ＳＯＧ、無機ＳＯＧまたはシリコンオキシカーバイト（ＳｉＯＣ）の何れかによって構成されていることを特徴とする付記１記載の半導体装置の製造方法。
【００９６】
（付記７） 半導体基板上に、キャップ膜、有機絶縁膜、絶縁膜、マスク材を順に形成する工程と、
前記マスク材を部分的にエッチングして配線パターン形状をもつ第１の開口を形成する工程と、
前記絶縁膜のうち前記第１の開口の一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口を形成する工程と、
前記絶縁膜の前記第２の開口を通して前記有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第３の開口を前記有機絶縁膜に形成する工程と、
前記マスク材の前記第１の開口を通して前記絶縁膜をエッチングすることにより、前記配線パターン形状を有する第４の開口を前記絶縁膜に形成する工程と、
前記有機絶縁膜の前記第３の開口を通して前記キャップ膜をエッチングすることにより、前記ヴィアパターン形状を有する第５の開口を前記キャップ膜に形成し、該第５の開口と前記第３の開口をヴィアホールとして適用すると同時に、前記マスク材を除去する工程と、
前記絶縁膜の前記第４の開口を通して前記有機絶縁膜をエッチングすることにより、前記配線パターン形状を有する第６の開口を前記有機絶縁膜に形成し、該第６の開口と前記第４の開口を配線溝として適用する工程と、
前記ヴィアホールと前記配線溝に同時に導電体を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【００９７】
（付記８） 前記第６の開口は、水素（Ｈ2）ガスまたはアンモニア（ＮＨ3）ガスによるプラズマエッチングによって形成されることを特徴とする付記７記載の半導体装置の製造方法。
【００９８】
（付記９） 前記有機絶縁膜に形成された前記第６の開口の側壁間の最大幅をＷ２とし、前記絶縁膜に形成された前記第４の開口の側壁間の最大幅をＷ１とした場合に、Ｗ１≧Ｗ２の関係が成立することを特徴とする付記７記載の半導体装置の製造方法。
【００９９】
（付記１０） 前記Ｗ１と前記Ｗ２との間には、（Ｗ２−Ｗ１）／２≦１０ｎｍの関係が成立することを特徴とする付記８記載の半導体装置の製造方法。
（付記１１） 前記マスク材およびキャップ膜は、窒化シリコンまたは炭化シリコンによって構成されていることを特徴とする付記７記載の半導体装置の製造方法。
【０１００】
（付記１２） 前記有機絶縁膜は、炭化水素系ポリマー、アリルエーテル系ポリマー、有機ＳＯＧ、無機ＳＯＧまたはシリコンオキシカーバイト（ＳｉＯＣ）の何れかによって構成されていることを特徴とする付記７記載の半導体装置の製造方法。
【０１０１】
（付記１３） 半導体基板上に、キャップ膜、第１の有機絶縁膜、第１の絶縁膜、第２の有機絶縁膜、第２の絶縁膜、マスク材を順に形成する工程と、
前記マスク材を部分的にエッチングして配線パターン形状をもつ第１の開口を形成する工程と、
前記第２の絶縁膜のうち前記第１の開口の一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口を形成する工程と、
前記第２の絶縁膜の前記第２の開口を通して前記第２の有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第３の開口を前記第２の有機絶縁膜に形成する工程と、
前記第２の有機絶縁膜の前記第３の開口を通して前記第１の絶縁膜をエッチングして前記ヴィアパターン形状をもつ第４の開口を前記第１の絶縁膜に形成する工程と、
前記第１の絶縁膜の前記第４の開口を通して前記第１の有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第５の開口を前記第１の有機絶縁膜に形成する工程と、
前記マスク材の前記第１の開口を通して前記第２の絶縁膜をエッチングして前記配線パターン形状をもつ第６の開口を前記第２の有機絶縁膜に形成する工程と、
前記第１の有機絶縁膜の前記第５の開口を通して前記キャップ膜をエッチングして前記ヴィアパターン形状をもつ第７の開口を前記キャップ膜に形成し、該第７の開口と前記第４の開口および前記第５の開口をヴィアホールとして適用すると同時に、前記マスク材を除去する工程と、
前記第２の絶縁膜の前記第６の開口を通して前記第２の有機絶縁膜をエッチングして前記配線パターン形状をもつ第８の開口を前記第２の有機絶縁膜に形成し、該第８の開口と前記第６の開口を配線溝として適用する工程と、
前記ヴィアホールと前記配線溝に同時に導電体を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【０１０２】
（付記１４） 前記第８の開口は、水素（Ｈ2）ガスまたはアンモニア（ＮＨ3）ガスによるプラズマエッチングによって形成されることを特徴とする付記１３記載の半導体装置の製造方法。
【０１０３】
（付記１５） 前記第２の有機絶縁膜に形成された前記第８の開口の側壁間の最大幅をＷ２とし、前記第２の絶縁膜に形成された前記第６の開口の側壁間の最大幅をＷ１とした場合に、Ｗ１≧Ｗ２の関係が成立することを特徴とする付記１３記載の半導体装置の製造方法。
【０１０４】
（付記１６） 前記Ｗ１と前記Ｗ２との間には、（Ｗ２−Ｗ１）／２≦１０ｎｍの関係が成立することを特徴とする付記１５記載の半導体装置の製造方法。
（付記１７） 前記マスク材およびキャップ膜は、窒化シリコンまたは炭化シリコンによって構成されていることを特徴とする付記１３記載の半導体装置の製造方法。
【０１０５】
（付記１８） 前記第１の有機絶縁膜および前記第２の有機絶縁膜は、炭化水素系ポリマー、アリルエーテル系ポリマー、有機ＳＯＧ、無機ＳＯＧまたはシリコンオキシカーバイト（ＳｉＯＣ）の何れかによって構成されていることを特徴とする付記１３記載の半導体装置の製造方法。
【０１０６】
【発明の効果】
以上説明したように本発明では、半導体基板上に、キャップ膜、第１の絶縁膜、有機絶縁膜、第２の絶縁膜、マスク材を順に形成する工程と、前記マスク材を部分的にエッチングして配線パターン形状をもつ第１の開口を形成する工程と、前記第２の絶縁膜のうち前記第１の開口の一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口を形成する工程と、前記第２の絶縁膜の前記第２の開口を通して前記有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第３の開口を前記有機絶縁膜に形成する工程と、前記マスク材の前記第１の開口を通して前記第２の絶縁膜をエッチングすることにより、前記配線パターン形状を有する第４の開口を前記第２の絶縁膜に形成すると同時に、前記有機絶縁膜の前記第３の開口を通して前記第１の絶縁膜をエッチングすることにより前記ヴィアパターン形状を持つ第５の開口を前記第１の絶縁膜に形成する工程と、前記第１の絶縁膜の前記第５の開口を通して前記キャップ膜をエッチングして前記ヴィアパターン形状をもつ第６の開口を前記キャップ膜に形成して、該第６の開口と前記第５の開口をヴィアホールとして適用すると同時に、前記マスク材を除去する工程と、前記第２の絶縁膜の前記第４の開口を通して前記有機絶縁膜をエッチングして前記配線パターン形状をもつ第７の開口を前記有機絶縁膜に形成し、該第７の開口と前記第４の開口を配線溝として適用する工程と、前記ヴィアホールと前記配線溝に同時に導電体を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程と、を設けるようにしたので、ボーイングおよび堀られが形成されることを防止できる。
【０１０７】
また、以上説明したように本発明では、半導体基板上に、キャップ膜、有機絶縁膜、絶縁膜、マスク材を順に形成する工程と、前記マスク材を部分的にエッチングして配線パターン形状をもつ第１の開口を形成する工程と、前記絶縁膜のうち前記第１の開口の一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口を形成する工程と、前記絶縁膜の前記第２の開口を通して前記有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第３の開口を前記有機絶縁膜に形成する工程と、前記マスク材の前記第１の開口を通して前記絶縁膜をエッチングすることにより、前記配線パターン形状を有する第４の開口を前記絶縁膜に形成する工程と、前記有機絶縁膜の前記第３の開口を通して前記キャップ膜をエッチングすることにより、前記ヴィアパターン形状を有する第５の開口を前記キャップ膜に形成し、該第５の開口と前記第３の開口をヴィアホールとして適用すると同時に、前記マスク材を除去する工程と、前記絶縁膜の前記第４の開口を通して前記有機絶縁膜をエッチングすることにより、前記配線パターン形状を有する第６の開口を前記有機絶縁膜に形成し、該第６の開口と前記第４の開口を配線溝として適用する工程と、前記ヴィアホールと前記配線溝に同時に導電体を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程と、を設けるようにしたので、歩留まりを向上させることが可能になる。
【０１０８】
更に、以上説明したように本発明では、半導体基板上に、キャップ膜、第１の有機絶縁膜、第１の絶縁膜、第２の有機絶縁膜、第２の絶縁膜、マスク材を順に形成する工程と、前記マスク材を部分的にエッチングして配線パターン形状をもつ第１の開口を形成する工程と、前記第２の絶縁膜のうち前記第１の開口の一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口を形成する工程と、前記第２の絶縁膜の前記第２の開口を通して前記第２の有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第３の開口を前記第２の有機絶縁膜に形成する工程と、前記第２の有機絶縁膜の前記第３の開口を通して前記第１の絶縁膜をエッチングして前記ヴィアパターン形状をもつ第４の開口を前記第１の絶縁膜に形成する工程と、前記第１の絶縁膜の前記第４の開口を通して前記第１の有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第５の開口を前記第１の有機絶縁膜に形成する工程と、前記マスク材の前記第１の開口を通して前記第２の絶縁膜をエッチングして前記配線パターン形状をもつ第６の開口を前記第２の絶縁膜に形成する工程と、前記第１の有機絶縁膜の前記第５の開口を通して前記キャップ膜をエッチングして前記ヴィアパターン形状をもつ第７の開口を前記キャップ膜に形成し、該第７の開口と前記第４の開口および前記第５の開口をヴィアホールとして適用すると同時に、前記マスク材を除去する工程と、前記第２の絶縁膜の前記第６の開口を通して前記第２の有機絶縁膜をエッチングして前記配線パターン形状をもつ第８の開口を前記第２の有機絶縁膜に形成し、該第８の開口と前記第６の開口を配線溝として適用する工程と、前記ヴィアホールと前記配線溝に同時に導電体を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程と、を設けるようにしたので、配線容量が増加することを防止するとともに、配線が短絡することを防止できる。
【図面の簡単な説明】
【図１】従来におけるデュアルダマシン法による半導体装置の製造方法の概略を説明する図である。
【図２】本発明による半導体装置の製造方法の概略を説明する図である。
【図３】本発明の第１の実施の形態による半導体装置の製造方法を説明する図である。
【図４】本発明の第１の実施の形態による半導体装置の製造方法を説明する図である。
【図５】従来法と、本発明によって形成される堀られおよびボーイングの量を比較した図である。
【図６】掘られ量と、ボーイング量との定義を示す図である。
【図７】ボーイング量と不連続成長点の形成との関係を示す図である。
【図８】Ｗ１およびＷ２の定義を示す図である。
【図９】本発明の第２の実施の形態による半導体装置の製造方法を説明する図である。
【図１０】本発明の第２の実施の形態による半導体装置の製造方法を説明する図である。
【図１１】本発明の第２の実施の形態による半導体装置の製造方法を説明する図である。
【図１２】本発明の第２の実施の形態による半導体装置の製造方法を説明する図である。
【図１３】本発明の第３の実施の形態による半導体装置の製造方法を説明する図である。
【図１４】本発明の第３の実施の形態による半導体装置の製造方法を説明する図である。
【図１５】本発明の第３の実施の形態による半導体装置の製造方法を説明する図である。
【図１６】本発明の第３の実施の形態による半導体装置の製造方法を説明する図である。
【図１７】第２の実施の形態の変形実施態様を示す図である。
【図１８】第２の実施の形態の他の変形実施態様を示す図である。
【図１９】第１の実施の形態を用いて形成したデバイスの断面を示す図である。
【図２０】従来におけるデュアルダマシン法による半導体装置の製造方法を説明する図である。
【図２１】従来におけるデュアルダマシン法による半導体装置の製造方法を説明する図である。
【図２２】従来におけるデュアルダマシン法による半導体装置の製造方法を説明する図である。
【図２３】従来におけるデュアルダマシン法による半導体装置の製造方法を説明する図である。
【図２４】従来におけるデュアルダマシン法による半導体装置の製造方法を説明する図である。
【図２５】不連続成長点の詳細を説明するための図である。
【符号の説明】
２１ 半導体基板
２２ シリコン酸化膜
２３ 有機絶縁膜
２４ シリコン酸化膜
２５ バリアメタル膜
２６ 銅膜
３０ 窒化シリコン膜
３１ シリコン酸化膜
３２ 有機絶縁膜
３３ シリコン酸化膜
３４ 窒化シリコン膜
３７ バリアメタル膜
３８ 銅膜
４０ 掘られ
４１ ボーイング
４３ 酸化物
４４ ＣＦXデポ物
６０ 有機絶縁膜
６１ 酸化シリコン膜
６２ 窒化シリコン膜
６３ フォトレジスト膜
６４ バリアメタル膜
６５ 銅膜
８０ 有機絶縁膜
８１ 酸化シリコン膜
８２ 有機絶縁膜
８３ 酸化シリコン膜
８４ 窒化シリコン膜
８５ フォトレジスト
８６ フォトレジスト膜
８７ バリアメタル膜
８８ 銅膜
９０ 炭化シリコン膜
９１ 炭化シリコン膜
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に、デュアルダマシン法により多層配線構造の配線層及びヴィアを形成する工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化に伴って配線の幅が狭くなり、しかも配線同士の間隔が狭くなってきている。このため、配線抵抗が増加するとともに配線による寄生容量が増加し、これが信号速度を遅延させることになり、スケーリング則に沿った半導体装置の高速化を妨げることになる。
【０００３】
このような状況から、配線間の寄生容量と配線抵抗を減少させるために、多層配線の形成方法と絶縁材料および金属配線材料の見直しが必要となっている。配線容量を小さくするには誘電率の小さい絶縁材料が有効であり、また、金属配線の材料の選択についても、配線抵抗を小さくするために、アルミニウム（Ａｌ）から抵抗率の低い銅（Ｃｕ）へと移行している。
【０００４】
銅膜の加工は、従来のドライエッチングを適用することが困難であることからダマシン法が用いられる。ダマシン法を大別するとシングルダマシン法とデュアルダマシン法がある。シングルダマシン法は、下側配線と上側配線の間を結ぶプラグ（ヴィア（ｖｉａ））の形成と配線の形成とを別々の工程とする方法であり、デュアルダマシン法は、配線とプラグを同時に形成する方法である。
【０００５】
半導体装置の配線層は微細化にともなって多層化が進んでおり、例えば、デザインルール０．１８μｍ世代の半導体装置では配線数が６層におよぶ。この場合、シングルダマシン法では、例えば、類似した工程を１２回（配線形成６回とプラグ形成６回）繰り返して形成されるのに対して、デュアルダマシン法では、類似した工程を６回繰り返すだけで済む。
【０００６】
デュアルダマシン法がシングルダマシン法の半分の工程数で済むのは、上述したように配線とプラグを同時に形成できるためである。従って、生産コストを抑え、生産効率を高めるためには、デュアルダマシン法が有利である。更に、デュアルダマシン法は、下層の配線とこれに接続されるプラグとのコンタクト抵抗が低いために、それらの接触不良を回避することが容易であり、配線の信頼性がより高まる。
【０００７】
図２０〜図２４は、従来のデュアルダマシン法による半導体装置の製造方法を示す図である。先ず、図２０（Ａ）〜（Ｃ）に基づいて、下側配線層の上に複数の絶縁膜および金属膜等を形成する。なお、下側配線層については、以下のような手続きで作成する。
【０００８】
先ず、シリコン基板２１の上にシリコン酸化膜（ＳｉＯ2膜）２２、有機絶縁膜２３およびシリコン酸化膜２４を形成する。ここで、シリコン酸化膜２２とシリコン酸化膜２４はプラズマＣＶＤ法により、それぞれ、２００ｎｍの厚さと１００ｎｍの厚さに形成されている。
【０００９】
また、有機絶縁膜２３は、例えば、低誘電率絶縁材料であるアライドシグナル社製の商品名ＦＬＡＲＥ２．０をスピンコートにより４００ｎｍの厚さに形成したものである。商品名ＦＬＡＲＥ２．０は芳香族系のポリマーであり、その誘電率は２．８であってシリコン酸化膜の誘電率４．１よりも低く、しかも耐熱性は４００℃以上である。ここでは、有機絶縁膜２３としてＦＬＡＲＥ２．０を用いたが、ダウケミカル社製の炭化水素系ポリマーである商品名ＳｉＬＫなどを用いることも可能である。また、有機絶縁膜２３としてその他の炭化水素含有樹脂、フッ素含有樹脂、シリコンオキシカーバイトなどを用いてもよい。
【００１０】
このようにして形成された有機絶縁膜２３とシリコン酸化膜２４に対して、第１の配線層を形成するために、先ず、シリコン酸化膜２４に感光性ポリマーであるフォトレジスト膜を塗布し、露光および現像プロセスにより配線パターン用の窓を形成する。そして、この窓を通じてシリコン酸化膜２４にプラズマエッチング法等によるエッチングにより配線パターン形状の開口を作成する。次に、有機絶縁膜２３のうちシリコン酸化膜２４の配線用開口から露出している部分をプラズマエッチング法により除去して配線パターン形状の開口を形成する。なお、有機絶縁膜２３のエッチングは、Ｏ2ガスとＡｒガスを導入した雰囲気において行なわれる。この場合のエッチャントは酸素であるために、有機絶縁膜２３とフォトレジスト膜はシリコン酸化膜２２，２４に対して選択的にエッチングされ、シリコン酸化膜２４はエッチングされない。しかし、フォトレジスト膜は酸素によってエッチングされるので、有機絶縁膜２３のエッチングに並行してフォトレジスト膜を除去することができる。
【００１１】
以上のようなパターニング処理によって形成されたシリコン酸化膜２４の開口と有機絶縁膜２３の開口とによって第１の配線層の配線溝が構成される。有機絶縁膜２３の開口とその上のシリコン酸化膜２４の開口は上下に重なっているので、これらは第１の配線層の配線溝となる。
【００１２】
次に、以上のようにして形成された配線溝の内面とシリコン酸化膜２４の上面に、高融点金属としてＴｉＮ又はＴａＮよりなるバリアメタル膜２５をスパッタリングにより５０ｎｍの厚さで成膜し、続いて、バリアメタル膜２５上に銅（Ｃｕ）膜２６を同様にスパッタリングにより８００ｎｍの厚さで成膜する。
【００１３】
その銅膜２６の上面には凹凸が生じるので、これを平坦化するために、０．１Ｔｏｒｒ圧力の水素ガス雰囲気で、４００℃、５分間の条件でアニール処理を行う。このアニール処理後には、配線溝内には銅膜２６が完全に埋め込まれた状態となる。
【００１４】
続いて、化学機械的研磨法（ＣＭＰ法）を用いて銅膜２６を研磨し、配線溝内のみに銅膜２６を残し、これを第１の配線層とする。
以上の処理により、図２０（Ａ）に示す構造を得る。
【００１５】
次に、図２０（Ｂ）に示すように、銅膜２６およびシリコン酸化膜２４の上に以下に述べるような複数の絶縁膜、金属膜などを形成する。即ち、銅膜２６とシリコン酸化膜２４の上に、膜厚５０ｎｍの窒化シリコン膜３０、膜厚６００ｎｍのシリコン酸化膜３１をそれぞれプラズマＣＶＤ法により形成する。また、シリコン酸化膜３１の上に有機絶縁膜３２をスピンコートにより４００ｎｍの厚さに形成する。この場合、有機絶縁膜３２として、有機絶縁膜２３に用いられる上記した材料のいずれかを選択する。
【００１６】
続いて、有機絶縁膜３２上にプラズマＣＶＤ法によりシリコン酸化膜３３を１００ｎｍの厚さに形成する。更に、シリコン酸化膜３３の上に膜厚１００ｎｍの窒化シリコン膜３４をプラズマＣＶＤ法により形成する。
【００１７】
以上のような膜の形成を終えた後に、図２０（Ｃ）に示すように、窒化シリコン膜３４の上にフォトレジスト３５を塗布し、これを露光し、現像して窓を形成する。そして、フォトレジスト３５をマスクとして用いるフォトリソグラフィー法により窒化シリコン膜３４に第２の配線層に相当する形状を有する配線用開口３４ａを形成する（図２１（Ｄ）参照）。
【００１８】
次に、図２１（Ｄ）に示すように、フォトレジスト３５を酸素プラズマによってアッシングし、これを除去する。次に、図２１（Ｅ）に示すように、窒化シリコン膜３４の上とその開口３４ａの中にフォトレジスト膜３６を塗布し、これを露光、現像することにより、配線用開口３４ａの中にあって第１の配線層の一部に対向する窓をフォトレジスト膜３６に形成する。その窓はコンタクトヴィアに相当する形状を有している。そして、図２１（Ｆ）に示すように、フォトレジスト膜３６の窓を通してシリコン酸化膜３３をエッチングし、これによりコンタクトヴィアに相当する形状の開口３３ａを形成する。
【００１９】
そのエッチングを終えた状態で、図２２（Ｇ）に示すように、酸素とアルゴンを用いた異方性のプラズマエッチングによって、開口３３ａを通して有機絶縁膜３２をエッチングしてそこに開口３２ａを形成する。このエッチングの際にはフォトレジスト膜３６が並行してエッチングされ、除去される。従って、フォトレジスト膜３６を独立して除去する工程は不要になり、しかも、有機絶縁膜３２が不必要にエッチングされることはない。
【００２０】
次に、図２２（Ｈ）に示すように、窒化シリコン膜３４をマスクに使用して、フッ素系ガスを使用するプラズマエッチングにより開口３４ａを通してシリコン酸化膜３３を配線形状にエッチングして開口３３ｂを形成する。このエッチングの最中には有機絶縁膜３２はマスクとして使用され、有機絶縁膜３２の開口３２ａを通してその下のシリコン酸化膜３１もエッチングされ、これによりシリコン酸化膜３１には開口３１ａが同時に形成される。
【００２１】
続いて、窒化シリコン膜３４の開口３４ａを通して有機絶縁膜３２を酸素プラズマによってエッチングすると、有機絶縁膜３２は配線形状にパターニングされてそこには図２２（Ｉ）に示す配線用開口３２ｂが形成される。この有機絶縁膜３２の配線用開口３２ｂはシリコン酸化膜３３の配線用開口３３ｂとともに第２の配線層の配線溝として使用される。
【００２２】
次に、図２３（Ｊ）に示すように、シリコン酸化膜３１をマスクに使用し、Ｃ4Ｆ8ガスとＯ2ガスを用いるプラズマエッチングにより、開口３１ａの下の窒化シリコン膜３０をエッチングすることによりそこに開口３０ａを形成する。窒化シリコン膜３０の開口３０ａとシリコン酸化膜３１の開口３１ａは、コンタクトヴィアホールとして使用され、その下には第１の配線層の配線の一部が露出することになる。
【００２３】
次に、図２３（Ｋ）に示すように、以上のようにして形成された凹部の内壁面に、スパッタリングによりＴｉＮ又はＴａＮよりなるバリアメタル膜３７を５０ｎｍの厚さに形成する。続いて、図２３（Ｌ）に示すように、スパッタリングにより銅膜３８の下半分を１００ｎｍの厚さに成膜した後、その上に電解メッキ法により銅膜３８の上半分を１５００ｎｍの厚さで成膜する。そして、銅膜３８を４００℃で３０分間、水素雰囲気でアニール処理を行う。なお、アニール処理は、銅膜３８内で粒子を成長させて配線の信頼性を高めるために行なわれる。
【００２４】
次に、図２４（Ｍ）に示すように、ＣＭＰ法により、銅膜３８を研磨し、これにより、銅膜３８を第２の配線層の配線溝とコンタクトヴィアホール内にのみ残す。そして、第２の配線溝内の銅膜（銅膜３８の上半分）を配線として用い、また、コンタクトヴィアホール内に残った銅膜（銅膜３８の下半分）をプラグとして使用する。
【００２５】
【発明が解決しようとする課題】
ところで、図２３（Ｊ）に示す工程において、シリコン酸化膜３１をマスクに使用し、Ｃ4Ｆ8ガスとＯ2ガスを用いるプラズマエッチングにより、開口３１ａの下の窒化シリコン膜３０をエッチングする際に、シリコン酸化膜３１も浸食を受け、図２３（Ｊ）に示すような掘られ４０が形成されてしまう。また、有機絶縁膜３２も同様に浸食されてしまい、ボーイング４１が形成されてしまうという問題点があった。
【００２６】
図２５は、ボーイング４１が発生した断面の拡大図である。この図に示すように、ボーイング４１が発生すると、図２３（Ｋ）に示すスパッタリングによりＴｉＮ又はＴａＮよりなるバリアメタル膜３７を形成する際に、陰となる部分にバリアメタル膜３７が十分に形成されず、不連続成長点４２が形成されてしまう。その結果、銅膜３８から銅が拡散してしまい、品質が低下するという問題点があった。
【００２７】
また、掘られ４０およびボーイング４１が発生すると、通常よりも配線の断面積が増加してしまうため、配線間の容量が増大し、動作速度が低下してしまうという問題点もあった。
【００２８】
更に、Ｃ4Ｆ8ガスとＯ2ガスを用いるプラズマエッチングを行う際には、ＣＦX系デポ物が発生して銅膜２６に付着するとともに、銅膜２６自体も酸化されてＣｕ酸化物を生じてしまうため、歩留まりの低下を招来するという問題点もあった。
【００２９】
本発明は、以上のような点に鑑みてなされたものであり、デュアルダマシン法による半導体装置の製造方法において、掘られ４０およびボーイングの発生を防止し、半導体装置の歩留まりを向上させることを目的とする。
【００３０】
【課題を解決するための手段】
本発明では上記課題を解決するために、半導体基板（シリコン基板２１）上に、キャップ膜（窒化シリコン膜３０）、第１の絶縁膜（シリコン酸化膜３１）、有機絶縁膜３２、第２の絶縁膜（シリコン酸化膜３３）、マスク材（窒化シリコン膜３４）を順に形成する工程（図２０（Ｂ））と、次いで、前記マスク材（窒化シリコン膜３４）を部分的にエッチングして配線パターン形状をもつ第１の開口３４ａを形成する工程（図２１（Ｄ））と、次いで、前記第２の絶縁膜（シリコン酸化膜３３）のうち前記第１の開口３４ａの一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口３３ａを形成する工程（図２１（Ｆ））と、次いで、前記第２の絶縁膜（シリコン酸化膜３３）の前記第２の開口３３ａを通して前記有機絶縁膜３２をエッチングして前記ヴィアパターン形状をもつ第３の開口３２ａを前記有機絶縁膜３２に形成する工程（図２２（Ｇ））と、次いで、前記マスク材（窒化シリコン膜３４）の前記第１の開口３４ａを通して前記第２の絶縁膜（シリコン酸化膜３３）をエッチングすることにより、前記配線パターン形状を有する第４の開口３３ｂを前記第２の絶縁膜（シリコン酸化膜３３）に形成すると同時に、前記有機絶縁膜３２の前記第３の開口３２ａを通して前記第１の絶縁膜（シリコン酸化膜３１）をエッチングすることにより前記ヴィアパターン形状を持つ第５の開口３１ａを前記第１の絶縁膜（シリコン酸化膜３１）に形成する工程（図２２（Ｈ））と、次いで、前記第１の絶縁膜（シリコン酸化膜３１）の前記第５の開口３１ａを通して前記キャップ膜（窒化シリコン膜３０）をエッチングして前記ヴィアパターン形状をもつ第６の開口３０ａを前記キャップ膜（窒化シリコン膜３０）に形成して、該第６の開口３０ａと前記第５の開口３１ａとを有するヴィアホールを形成すると同時に、前記マスク材（窒化シリコン膜３４）を除去する工程（図３（Ｂ））と、次いで、前記第２の絶縁膜（シリコン酸化膜３３）の前記第４の開口３３ａを通して前記有機絶縁膜３２をエッチングして前記配線パターン形状をもつ第７の開口３２ｂを前記有機絶縁膜３２に形成し、該第７の開口３２ｂと前記第４の開口３３ｂとを有する配線溝を形成する工程（図３（Ｃ））と、次いで、前記ヴィアホールと前記配線溝に導電体（銅膜３８）を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程（図４（Ｅ））と、を有することを特徴とする半導体装置の製造方法が提供される。
【００３１】
ここで、最初の工程（図２０（Ｂ））では、半導体基板（シリコン基板２１）上に、キャップ膜（窒化シリコン膜３０）（第１の絶縁膜や有機絶縁膜へのＣｕ（銅）の拡散を防止する役割を果たす膜）、第１の絶縁膜（シリコン酸化膜３１）、有機絶縁膜３２、第２の絶縁膜（シリコン酸化膜３３）、マスク材（窒化シリコン膜３４）が順に形成される。次の工程（図２１（Ｄ））では、マスク材（窒化シリコン膜３４）を部分的にエッチングして配線パターン形状をもつ第１の開口３４ａが形成される。次の工程（図２１（Ｆ））では、第２の絶縁膜（シリコン酸化膜３３）のうち第１の開口３４ａの一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口３３ａが形成される。次の工程（図２２（Ｇ））では、第２の絶縁膜（シリコン酸化膜３３）の第２の開口３３ａを通して有機絶縁膜３２をエッチングしてヴィアパターン形状をもつ第３の開口３２ａが有機絶縁膜３２に形成される。次の工程（図２２（Ｈ））では、マスク材（窒化シリコン膜３４）の第１の開口３４ａを通して第２の絶縁膜（シリコン酸化膜３３）をエッチングすることにより、配線パターン形状を有する第４の開口３３ｂが第２の絶縁膜（シリコン酸化膜３３）に形成されると同時に、有機絶縁膜３２の第３の開口３２ａを通して第１の絶縁膜（シリコン酸化膜３１）をエッチングすることによりヴィアパターン形状を持つ第５の開口３１ａが第１の絶縁膜（シリコン酸化膜３１）に形成される。次の工程（図３（Ｂ））では、第１の絶縁膜（シリコン酸化膜３１）の第５の開口３１ａを通してキャップ膜（窒化シリコン膜３０）をエッチングしてヴィアパターン形状をもつ第６の開口３０ａがキャップ膜（窒化シリコン膜３０）に形成され、該第６の開口３０ａと第５の開口３１ａとを有するヴィアホールが形成されると同時に、マスク材（窒化シリコン膜３４）が除去される。次の工程（図３（Ｃ））では、第２の絶縁膜（シリコン酸化膜３３）の第４の開口３３ａを通して有機絶縁膜３２をエッチングして配線パターン形状をもつ第７の開口３２ｂが有機絶縁膜３２に形成され、該第７の開口３２ｂと第４の開口３３ｂとを有する配線溝が形成される。最後の工程（図４（Ｅ））では、ヴィアホールと配線溝に導電体（銅膜３８）を埋め込むことにより、ヴィアホール内にヴィアが形成されるとともに配線溝内に配線が形成される。
【００３２】
また、本発明では上記課題を解決するために、半導体基板（シリコン基板２１）上に、キャップ膜（窒化シリコン膜３０）、有機絶縁膜６０、絶縁膜（シリコン酸化膜６１）、マスク材６２を順に形成する工程（図９（Ａ））と、次いで、前記マスク材６２を部分的にエッチングして配線パターン形状をもつ第１の開口６２ａを形成する工程（図９（Ｂ））と、次いで、前記絶縁膜（シリコン酸化膜６１）のうち前記第１の開口６２ａの一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口６１ａを形成する工程（図９（Ｃ））と、次いで、前記絶縁膜（シリコン酸化膜６１）の前記第２の開口６１ａを通して前記有機絶縁膜６０をエッチングして前記ヴィアパターン形状をもつ第３の開口６０ａを前記有機絶縁膜６０に形成する工程（図１０（Ｄ））と、次いで、前記マスク材６２の前記第１の開口６２ａを通して前記絶縁膜（シリコン酸化膜６１）をエッチングすることにより、前記配線パターン形状を有する第４の開口６１ｂを前記絶縁膜（シリコン酸化膜６１）に形成する工程（図１０（Ｅ））と、次いで、前記有機絶縁膜６０の前記第３の開口６０ａを通して前記キャップ膜（窒化シリコン膜３０）をエッチングすることにより、前記ヴィアパターン形状を有する第５の開口３０ａを前記キャップ膜（窒化シリコン膜３０）に形成し、該第５の開口３０ａと前記第３の開口６０ａとを有するヴィアホールを形成すると同時に、前記マスク材６２を除去する工程（図１０（Ｆ））と、次いで、前記絶縁膜（シリコン酸化膜６１）の前記第４の開口６１ｂを通して前記有機絶縁膜６０をエッチングすることにより、前記配線パターン形状を有する第６の開口６０ｂを前記有機絶縁膜６０に形成し、該第６の開口６０ｂと前記第４の開口６１ｂとを有する配線溝を形成する工程（図１１（Ｇ））と、次いで、前記ヴィアホールと前記配線溝に導電体（銅膜６５）を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程（図１１（Ｉ））と、を有することを特徴とする半導体装置の製造方法が提供される。
【００３３】
ここで、最初の工程（図９（Ａ））では、半導体基板（シリコン基板２１）上に、キャップ膜（窒化シリコン膜３０）、有機絶縁膜６０、絶縁膜（シリコン酸化膜６１）、マスク材６２が順に形成される。次の工程（図９（Ｂ））では、マスク材６２を部分的にエッチングして配線パターン形状をもつ第１の開口６２ａが形成される。次の工程（図９（Ｃ））では、絶縁膜（シリコン酸化膜６１）のうち第１の開口６２ａの一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口６１ａが形成される。次の工程（図１０（Ｄ））では、絶縁膜（シリコン酸化膜６１）の第２の開口６１ａを通して有機絶縁膜６０をエッチングしてヴィアパターン形状をもつ第３の開口６０ａが有機絶縁膜６０に形成される。次の工程（図１０（Ｅ））では、マスク材６２の第１の開口６２ａを通して絶縁膜（シリコン酸化膜６１）をエッチングすることにより、配線パターン形状を有する第４の開口６１ｂが絶縁膜（シリコン酸化膜６１）に形成される。次の工程（図１０（Ｆ））では、有機絶縁膜６０の第３の開口６０ａを通してキャップ膜（窒化シリコン膜３０）をエッチングすることにより、ヴィアパターン形状を有する第５の開口３０ａがキャップ膜（窒化シリコン膜３０）に形成され、該第５の開口３０ａと第３の開口６０ａとを有するヴィアホールが形成されると同時に、マスク材６２が除去される。次の工程（図１１（Ｇ））では、絶縁膜（シリコン酸化膜６１）の第４の開口６１ｂを通して有機絶縁膜６０をエッチングすることにより、配線パターン形状を有する第６の開口６０ｂが有機絶縁膜６０に形成され、該第６の開口６０ｂと第４の開口６１ｂとを有する配線溝が形成される。次の工程（図１１（Ｉ））では、ヴィアホールと配線溝に導電体（銅膜６５）を埋め込むことにより、ヴィアホール内にヴィアが形成されるとともに配線溝内に配線が形成される。
【００３４】
更に、本発明では上記課題を解決するために、半導体基板（シリコン基板２１）上に、キャップ膜（窒化シリコン膜３０）、第１の有機絶縁膜８０、第１の絶縁膜（シリコン酸化膜８１）、第２の有機絶縁膜８２、第２の絶縁膜（シリコン酸化膜８３）、マスク材８４を順に形成する工程（図１３（Ｂ））と、次いで、前記マスク材８４を部分的にエッチングして配線パターン形状をもつ第１の開口８４ａを形成する工程（図１４（Ｄ））と、次いで、前記第２の絶縁膜（シリコン酸化膜８３）のうち前記第１の開口８４ａの一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口８３ａを形成する工程（図１４（Ｆ））と、次いで、前記第２の絶縁膜（シリコン酸化膜８３）の前記第２の開口８３ａを通して前記第２の有機絶縁膜８２をエッチングして前記ヴィアパターン形状をもつ第３の開口８２ａを前記第２の有機絶縁膜８２に形成する工程（図１５（Ｇ））と、次いで、前記第２の有機絶縁膜８２の前記第３の開口８２ａを通して前記第１の絶縁膜（シリコン酸化膜８１）をエッチングして前記ヴィアパターン形状をもつ第４の開口８１ａを前記第１の絶縁膜（シリコン酸化膜８１）に形成する工程（図１５（Ｈ））と、次いで、前記第１の絶縁膜（シリコン酸化膜８１）の前記第４の開口８１ａを通して前記第１の有機絶縁膜８０をエッチングして前記ヴィアパターン形状をもつ第５の開口８０ａを前記第１の有機絶縁膜８０に形成する工程（図１５（Ｉ））と、次いで、前記マスク材８４の前記第１の開口８４ａを通して前記第２の絶縁膜（シリコン酸化膜８３）をエッチングして前記配線パターン形状をもつ第６の開口８３ｂを前記第２の絶縁膜（シリコン酸化膜８３）に形成する工程（図１６（Ｊ））と、次いで、前記第１の有機絶縁膜８０の前記第５の開口８０ａを通して前記キャップ膜（窒化シリコン膜３０）をエッチングして前記ヴィアパターン形状をもつ第７の開口３０ａを前記キャップ膜（窒化シリコン膜３０）に形成し、該第７の開口３０ａと前記第４の開口８１ａおよび前記第５の開口８０ａとを有するヴィアホールを形成すると同時に、前記マスク材８４を除去する工程（図１６（Ｋ））と、次いで、前記第２の絶縁膜（シリコン酸化膜８３）の前記第６の開口８３ｂを通して前記第２の有機絶縁膜８２をエッチングして前記配線パターン形状をもつ第８の開口８２ｂを前記第２の有機絶縁膜８２に形成し、該第８の開口８２ｂと前記第６の開口８３ｂとを有する配線溝を形成する工程（図１６（Ｌ））と、次いで、前記ヴィアホールと前記配線溝に導電体（銅膜８８）を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程（図１７（Ｎ））と、を有することを特徴とする半導体装置の製造方法が提供される。
【００３５】
ここで、最初の工程（図１３（Ｂ））では、半導体基板（シリコン基板２１）上に、キャップ膜（窒化シリコン膜３０）、第１の有機絶縁膜８０、第１の絶縁膜（シリコン酸化膜８１）、第２の有機絶縁膜８２、第２の絶縁膜（シリコン酸化膜８３）、マスク材８４が順に形成される。次の工程（図１４（Ｄ））では、マスク材８４を部分的にエッチングして配線パターン形状をもつ第１の開口８４ａが形成される。次の工程（図１４（Ｆ））では、第２の絶縁膜（シリコン酸化膜８３）のうち第１の開口８４ａの一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口８３ａが形成される。次の工程（図１５（Ｇ））では、第２の絶縁膜（シリコン酸化膜８３）の第２の開口８３ａを通して第２の有機絶縁膜８２をエッチングしてヴィアパターン形状をもつ第３の開口８２ａが第２の有機絶縁膜８２に形成される。次の工程（図１５（Ｈ））では、第２の有機絶縁膜８２の第３の開口８２ａを通して第１の絶縁膜（シリコン酸化膜８１）をエッチングしてヴィアパターン形状をもつ第４の開口８１ａが第１の絶縁膜（シリコン酸化膜８１）に形成される。次の工程（図１５（Ｉ））では、第１の絶縁膜（シリコン酸化膜８１）の第４の開口８１ａを通して第１の有機絶縁膜８０をエッチングしてヴィアパターン形状をもつ第５の開口８０ａが第１の有機絶縁膜８０に形成される。次の工程（図１６（Ｊ））では、マスク材８４の第１の開口８４ａを通して第２の絶縁膜（シリコン酸化膜８３）をエッチングして配線パターン形状をもつ第６の開口８３ｂが第２の絶縁膜（シリコン酸化膜８３）に形成される。次の工程（図１６（Ｋ））では、第１の有機絶縁膜８０の第５の開口８０ａを通してキャップ膜（窒化シリコン膜３０）をエッチングしてヴィアパターン形状をもつ第７の開口３０ａがキャップ膜（窒化シリコン膜３０）に形成され、該第７の開口３０ａと第４の開口８１ａおよび第５の開口８０ａとを有するヴィアホールが形成されると同時に、マスク材８４が除去される。次の工程（図１６（Ｌ））では、第２の絶縁膜（シリコン酸化膜８３）の第６の開口８３ｂを通して第２の有機絶縁膜８２をエッチングして配線パターン形状をもつ第８の開口８２ｂが第２の有機絶縁膜８２に形成され、該第８の開口８２ｂと第６の開口８３ｂとを有する配線溝が形成される。最後の工程（図１７（Ｎ））では、ヴィアホールと配線溝に導電体（銅膜８８）が埋め込まれることにより、ヴィアホール内にヴィアが形成されるとともに配線溝内に配線が形成される。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１および図２は、本発明の原理を説明するための図である。先ず、図１を参照して、従来の半導体装置の製造方法について簡単に説明した後、図２を参照して本発明の原理について説明する。
【００３７】
従来の半導体装置の製造方法では、図１（Ａ）に示すように、シリコン酸化膜３１，３３をエッチングした後、図１（Ｂ）に示すように有機絶縁膜３２をエッチングし、最後に、図１（Ｃ）に示すように窒化シリコン膜３０，３４をエッチングしていた。従って、図１（Ｃ）に示す最後の工程において、掘られ４０およびボーイング４１が発生するとともに、ＣＦXデポ物４４が堆積し、銅膜２６にＣｕ酸化物４３が生成されていた。
【００３８】
そこで、本発明では、図１に示す（Ｂ）と（Ｃ）の工程を入れ替え、先ず、図２（Ｂ）に示すように窒化シリコンエッチングの工程を実施する。このとき、シリコン酸化膜３１は、有機絶縁膜３２によってマスクされるので、掘られ４０が発生することが防止される。
【００３９】
また、有機絶縁膜３２は、酸素または水素によるプラズマエッチングが可能であることから、これらのガスを用いるとシリコン酸化膜３１に対して高選択比を確保できるので、掘られが発生することを防止できる。
【００４０】
更に、図２（Ｂ）の工程では、従来の場合と同様に、ＣＦXデポ物４４が堆積し、銅膜２６にＣｕ酸化物４３が生成されることになるが、図２（Ｃ）の工程において、酸素または水素によるプラズマエッチングを行えば、ＣＦXデポ物４４を揮発性のガスに転換することによりこれを除去することができる。また、水素ガスを用いたエッチングによれば、Ｃｕ酸化物４３を銅に還元することができる。
【００４１】
その結果、配線容量が増大することを防止するとともに、歩留まりを向上させることが可能になる。
次に、図３および図４を参照して、本発明の第１の実施の形態について説明する。なお、図２２（Ｇ）までの工程は、従来の場合と同様であるのでその説明は省略する。
【００４２】
有機絶縁膜３２のエッチングが終了すると、図３（Ａ）に示すように、窒化シリコン膜３４をマスクに使用して、フッ素系ガスを使用するプラズマエッチングにより開口３４ａを通してシリコン酸化膜３３を配線形状にエッチングして開口３３ｂを形成する。このエッチングの最中には有機絶縁膜３２はマスクとして使用され、有機絶縁膜３２の開口３２ａを通してその下のシリコン酸化膜３１もエッチングされ、これによりシリコン酸化膜３１には開口３１ａが同時に形成される。
【００４３】
次に、図３（Ｂ）に示すように、シリコン酸化膜３１をマスクに使用し、Ｃ4Ｆ8ガスとＯ2ガスを用いるプラズマエッチングにより、開口３１ａの下の窒化シリコン膜３０をエッチングすることにより、そこに開口３０ａを形成する。窒化シリコン膜３０の開口３０ａとシリコン酸化膜３１の開口３１ａは、コンタクトヴィアホールとして使用され、その下には第１の配線層の配線の一部が露出することになる。
【００４４】
このとき、シリコン酸化膜３１は、有機絶縁膜３２によって保護されているので、掘られが生じることが防止される。
続いて、シリコン酸化膜３３の開口３３ａを通して有機絶縁膜３２を水素または酸素プラズマによってエッチングすると、有機絶縁膜３２は配線形状にパターニングされてそこには図３（Ｃ）に示す配線用開口３２ｂが形成される。この有機絶縁膜３２の配線用開口３２ｂはシリコン酸化膜３３の配線用開口３３ｂとともに第２の配線層の配線溝として使用される。
【００４５】
なお、水素または酸素によるプラズマエッチングでは、シリコン酸化膜３１に対して高選択比が得られるので、掘られが生じることを防止できる。また、図３（Ｂ）に示す工程で、ＣＦXデポ物が堆積し、また、銅膜２６にＣｕ酸化物が生成されることになるが、図３（Ｃ）の工程において、水素または酸素によるプラズマエッチングを行えば、ＣＦXデポ物を揮発性のガスに転換することによりこれを除去することができる。また、水素ガスを用いたエッチングによれば、Ｃｕ酸化物を銅に還元することができる。
【００４６】
次に、図４（Ｄ）に示すように、以上の工程によって形成された凹部の内壁面に、スパッタリングによりＴｉＮ又はＴａＮよりなるバリアメタル膜３７を５０ｎｍの厚さに形成する。
【００４７】
続いて、図４（Ｅ）に示すように、スパッタリングにより銅膜３８の下半分を１００ｎｍの厚さに成膜した後、その上に電解メッキ法により銅膜３８の上半分を１５００ｎｍの厚さで成膜する。そして、銅膜３８を４００℃で３０分間、水素雰囲気でアニール処理を行う。なお、アニール処理は、銅膜３８内で粒子を成長させて配線の信頼性を高めるために行なわれる。
【００４８】
次に、図４（Ｆ）に示すように、ＣＭＰ法により、銅膜３８を研磨し、これにより、銅膜３８を第２の配線層の配線溝とコンタクトヴィアホール内にのみ残す。そして、第２の配線溝内の銅膜（銅膜３８の上半分）を配線として用い、また、コンタクトヴィアホール内に残った銅膜（銅膜３８の下半分）をプラグとして使用する。
【００４９】
以上に説明した本発明の第１の実施の形態によれば、従来の方法に比較して、堀られおよびボーイングの発生を抑制することが可能になるので、配線間の容量が増大することを防止できる。
【００５０】
また、ＣＦXデポ物を除去するとともに、Ｃｕ酸化物を銅に還元することができるので、歩留まりを向上させることが可能になる。
更に、バリアメタルの不連続成長点の形成を阻止できるので、銅が拡散されて配線が短絡することを防止することが可能になる。
【００５１】
図５は、従来法と、本発明によって形成される堀られおよびボーイングの量を比較した図である。なお、掘られ量と、ボーイング量は、図６に示すように定義される。即ち、掘られ量は、シリコン酸化膜３１の上面からの距離であり、また、ボーイング量は、シリコン酸化膜３３の内壁面からボーイングの最深部までの距離である。
【００５２】
また、図５において、「周辺」とはウエハーの周辺部を示す。また、「中心」とはウエハーの中心を示す。
図５から分かるように、従来の方法に比較すると、本発明では、掘られおよびボーイングの双方を減少させることができる。一例として、「Ｃｅｎｔｅｒ」付近では、従来法では、掘られが約３６ｎｍ、ボーイングが約１２．５ｎｍ発生していたが、本発明では、掘られが約２２．５ｎｍ、ボーイングが約３ｎｍ程度に減少していることが分かる。
【００５３】
更に、従来の方法では、図２５に示すようにバリアメタル３７に不連続成長点４２が形成され、これが原因で銅膜３８が拡散されて配線が短絡する場合があったが、本発明では、不連続成長点４２の原因となるボーイングの発生を抑制することができるので、このような原因により配線が短絡することを防止できる。
【００５４】
なお、本発明者の実験によると、図７に示すように、ボーイング量が１０ｎｍ以上になると、不連続成長点が形成される確率が高まることが明らかになった。従って、ボーイング量が１０ｎｍ以下となるように、各種パラメータ等を設定することが望ましいと考えられる。
【００５５】
そこで、図８に示すように、シリコン酸化膜３３の内壁面の幅をＷ１とし、ボーイングが発生した有機絶縁膜３２の最深部の幅をＷ２とした場合に、Ｗ１とＷ２の間に、（Ｗ２−Ｗ１）／２≦１０ｎｍの関係が成立するように、エッチング時間等の各種パラメータを設定することにより、不連続成長点の形成を防止することが可能になる。
【００５６】
次に、図９〜図１２を参照して、本発明の第２の実施の形態による半導体装置の製造方法について説明する。
図９（Ａ）に示すように、本発明の第２の実施の形態では、シリコン基板２１、シリコン酸化膜２２、有機絶縁膜２３、シリコン酸化膜２４、バリアメタル膜２５、銅膜２６および窒化シリコン膜３０については、第１の実施の形態の場合と同様であり、前述した工程によって形成される。
【００５７】
次に、第２の実施の形態では、窒化シリコン膜３０の上に有機絶縁膜６０をスピンコートにより１０００ｎｍの厚さに形成する。この場合、有機絶縁膜３２として、例えば、前述したＳｉＬＫを用いる。
【００５８】
続いて、有機絶縁膜６０上にプラズマＣＶＤ法によりシリコン酸化膜６１を１００ｎｍの厚さに形成する。更に、シリコン酸化膜６１の上に膜厚１００ｎｍの窒化シリコン膜６２をプラズマＣＶＤ法により形成した後、図２０（Ｃ）と同様の工程により、窒化シリコン膜６２に第２の配線層に相当する形状を有する配線用開口６２ａを形成する。
【００５９】
次に、図９（Ｂ）に示すように、窒化シリコン膜６２の上とその開口６２ａの中にフォトレジスト膜６３を塗布し、これを露光、現像することにより、配線用開口６２ａの中にあって第１の配線層の一部に対向する窓をフォトレジスト膜６３に形成する。その窓はコンタクトヴィアに相当する形状を有している。そして、図９（Ｃ）に示すように、フォトレジスト膜６３の窓を通してシリコン酸化膜６１をエッチングし、これによりコンタクトヴィアに相当する形状の開口６１ａを形成する。
【００６０】
そのエッチングを終えた状態で、図１０（Ｄ）に示すように、酸素とアルゴンを用いた異方性のプラズマエッチングによって、開口６１ａを通して有機絶縁膜６０をエッチングしてそこに開口６０ａを形成する。このエッチングの際にはフォトレジスト膜６３が並行してエッチングされ、除去される。したがって、フォトレジスト膜６３を独立して除去する工程は不要になり、しかも、有機絶縁膜６０が不必要にエッチングされることはない。なお、酸素とアルゴンの代わりに、水素（Ｈ2）ガスまたはアンモニア（ＮＨ3）ガスを用いてエッチングすることも可能である。
【００６１】
次に、図１０（Ｅ）に示すように、窒化シリコン膜６２をマスクに使用して、フッ素系ガスを使用するプラズマエッチングにより開口６２ａを通してシリコン酸化膜６１を配線形状にエッチングして開口６１ｂを形成する。
【００６２】
次に、図１０（Ｆ）に示すように、有機絶縁膜６０をマスクに使用し、Ｃ4Ｆ8ガスとＯ2ガスを用いるプラズマエッチングにより、開口６０ａの下の窒化シリコン膜３０をエッチングすることによりそこに開口３０ａを形成する。窒化シリコン膜３０の開口３０ａと有機絶縁膜６０の開口６０ａは、コンタクトヴィアホールとして使用され、その下には第１の配線層の配線の一部が露出することになる。また、このとき、窒化シリコン膜６２も並行して除去されることになる。
【００６３】
続いて、シリコン酸化膜６１の開口６１ｂを通して有機絶縁膜６０を水素または酸素プラズマによって一定時間エッチングすると、有機絶縁膜６０は配線形状にパターニングされてそこには図１１（Ｇ）に示す配線用開口６０ｂが形成される。この有機絶縁膜６０の配線用開口６０ｂはシリコン酸化膜６１の配線用開口６１ｂとともに第２の配線層の配線溝として使用される。
【００６４】
なお、本発明の第２の実施の形態では、窒化シリコン膜３０，６２に対するエッチングを行った後に、有機絶縁膜６０に対するエッチングを行うようにしたので、掘られが生じることを防止でき、また、ＳｉＬＫのボーイングも小さくすることができる。また、図１０（Ｆ）に示す工程で、ＣＦXデポ物が堆積し、また、銅膜２６にＣｕ酸化物が生成されることになるが、図１１（Ｇ）の工程において、酸素または水素によるプラズマエッチングを行えば、ＣＦXデポ物を揮発性のガスに転換することによりこれを除去することができる。また、水素ガスを用いたエッチングによれば、Ｃｕ酸化物を銅に還元することができる。
【００６５】
次に、図１１（Ｈ）に示すように、以上のようにして形成された凹部の内壁面に、スパッタリングによりＴｉＮ又はＴａＮよりなるバリアメタル膜６４を５０ｎｍの厚さに形成する。続いて、図１１（Ｉ）に示すように、スパッタリングにより銅膜６５の下半分を１００ｎｍの厚さに成膜した後、その上に電解メッキ法により銅膜６５の上半分を１５００ｎｍの厚さで成膜する。そして、銅膜６５を４００℃で３０分間、水素雰囲気でアニール処理を行う。なお、アニール処理は、前述したように、銅膜６５内で粒子を成長させて配線の信頼性を高めるために行なわれる。
【００６６】
次に、図１２（Ｊ）に示すように、ＣＭＰ法により、銅膜６５を研磨し、これにより、銅膜６５を第２の配線層の配線溝とコンタクトヴィアホール内にのみ残す。そして、第２の配線溝内の銅膜（銅膜６５の上半分）を配線として用い、また、コンタクトヴィアホール内に残った銅膜（銅膜６５の下半分）をプラグとして使用する。
【００６７】
このように、シリコン酸化膜３１および有機絶縁膜３２を有機絶縁膜６０に置換した場合であっても、窒化シリコン膜３０，６２をエッチングする工程を、有機絶縁膜６０のエッチングする工程の前に持ってくることにより、掘られおよびボーイングの発生を防止することができる。その結果、これらに起因して配線間の容量が増大することを防止できる。
【００６８】
また、窒化シリコン膜３０，６２のエッチングによって生成されたＣＦXデポ物を除去するとともに、Ｃｕ酸化物を銅に還元することが可能になる。その結果、歩留まりを向上させることが可能になる。
【００６９】
更に、ボーイングの発生を防止することにより、不連続成長点の形成を阻止し、銅膜６５の拡散による配線の短絡を未然に防止できる。
次に、図１３〜図１７を参照して本発明の第３の実施の形態について説明する。
【００７０】
先ず、図１３（Ａ）〜（Ｃ）に示すように、下側配線層の上に複数の絶縁膜および金属膜等を形成する。なお、図１３（Ａ）に示す、下側配線層の形成方法については、従来の場合と同様であるのでその説明は省略する。
【００７１】
次に、図１３（Ｂ）に示すように、銅膜２６およびシリコン酸化膜２４の上に以下に述べるような複数の絶縁膜、金属膜などを形成する。即ち、銅膜２６とシリコン酸化膜２４の上に、膜厚５０ｎｍの窒化シリコン膜３０をプラズマＣＶＤ法により形成する。また、窒化シリコン膜３０の上に有機絶縁膜８０をスピンコートにより４００ｎｍの厚さに形成する。なお、有機絶縁膜８０としては、例えば、ＳｉＬＫやその他の絶縁材料を用いる。
【００７２】
続いて、有機絶縁膜８０上にプラズマＣＶＤ法によりシリコン酸化膜８１を１００ｎｍの厚さに形成する。更に、シリコン酸化膜８１の上に有機絶縁膜８２をスピンコートにより４００ｎｍの厚さに形成する。なお、有機絶縁膜８２としては、有機絶縁膜８０の場合と同様に、ＳｉＬＫやその他の絶縁材料を用いる。
【００７３】
続いて、有機絶縁膜８２上にプラズマＣＶＤ法によりシリコン酸化膜８３を１００ｎｍの厚さに形成する。更に、シリコン酸化膜８３の上に膜厚１００ｎｍの窒化シリコン膜８４をプラズマＣＶＤ法により形成する。
【００７４】
以上のような膜の形成を終えた後に、図１３（Ｃ）に示すように、窒化シリコン膜８４の上にフォトレジスト膜８５を塗布し、これを露光し、現像して窓を形成する。
【００７５】
そして、図１４（Ｄ）に示すように、フォトレジスト８５をマスクとして用いるフォトリソグラフィー法により窒化シリコン膜８４に第２の配線層に相当する形状を有する配線用開口８４ａを形成する。また、フォトレジスト膜８５を酸素プラズマによってアッシングし、これを除去する。
【００７６】
次に、図１４（Ｅ）に示すように、窒化シリコン膜８４の上とその開口８４ａの中にフォトレジスト膜８６を塗布する。なお、その際、フォトレジスト膜８６は、図２１（Ｅ）の場合と比較して、その膜厚が厚くなるように形成する。フォトレジスト膜８６の塗布が完了したら、これを露光、現像することにより、配線用開口８４ａの中にあって第１の配線層の一部に対向する窓をフォトレジスト膜８６に形成する。その窓はコンタクトヴィアに相当する形状を有している。そして、図１４（Ｆ）に示すように、フォトレジスト膜８６の窓を通してシリコン酸化膜８３をエッチングし、これによりコンタクトヴィアに相当する形状の開口８３ａを形成する。
【００７７】
そのエッチングを終えた状態で、図１５（Ｇ）に示すように、酸素とアルゴンを用いた異方性のプラズマエッチングによって、開口８３ａを通して有機絶縁膜８２をエッチングしてそこに開口８２ａを形成する。このエッチングの際にはフォトレジスト膜８６が並行してエッチングされるが、前述のようにこのフォトレジスト膜８６は、図２１（Ｅ）の場合に比較してその膜厚が厚いので、一部分のみが除去される。
【００７８】
次に、図１５（Ｈ）に示すように、残ったフォトレジスト膜８６をマスクに使用して、フッ素系ガスを使用するプラズマエッチングにより開口８２ａを通してシリコン酸化膜８１を配線形状にエッチングして開口８１ａを形成する。
【００７９】
次に、図１５（Ｉ）に示すように、酸素とアルゴンを用いた異方性のプラズマエッチングによって、開口８１ａ，８２ａを通して有機絶縁膜８０をエッチングしてそこに開口８０ａを形成する。このエッチングの際にはフォトレジスト膜８６が並行してエッチングされ、フォトレジスト膜８６が除去される。
【００８０】
続いて、図１６（Ｊ）に示すように、窒化シリコン膜８４の開口８４ａを通してシリコン酸化膜８３をフッ素系ガスを使用するプラズマエッチングによりシリコン酸化膜８３を配線形状にエッチングして開口８３ｂを形成する。
【００８１】
次に、図１６（Ｋ）に示すように、有機絶縁膜８０をマスクに使用し、Ｃ4Ｆ8ガスとＯ2ガスを用いるプラズマエッチングにより、開口８０ａの下の窒化シリコン膜３０をエッチングすることによりそこに開口３０ａを形成する。窒化シリコン膜３０の開口３０ａと有機絶縁膜８０の開口８０ａは、コンタクトヴィアホールとして使用され、その下には第１の配線層の配線の一部が露出することになる。
【００８２】
次に、図１６（Ｌ）に示すように、シリコン酸化膜８３の開口８３ｂを通して有機絶縁膜８２を水素または酸素プラズマによってエッチングすると、有機絶縁膜８２は配線形状にパターニングされてそこには図１６（Ｌ）に示す配線用開口８２ｂが形成される。この有機絶縁膜８２の配線用開口８２ｂはシリコン酸化膜８３の配線用開口８３ｂとともに第２の配線層の配線溝として使用される。
【００８３】
なお、第３の実施の形態では、窒化シリコン膜３０，８４に対するエッチングを行った後に、有機絶縁膜８２に対するエッチングを行うようにしたので、ボーイングが発生することを防止できる。また、有機絶縁膜８２の下に、シリコン酸化膜８１を配置するようにしたので、掘られが発生することを防止できる。更に、また、図１６（Ｋ）に示す工程で、ＣＦXデポ物が堆積し、また、銅膜２６にＣｕ酸化物が生成されることになるが、図１６（Ｌ）の工程において、酸素または水素によるプラズマエッチングを行えば、ＣＦXデポ物を揮発性のガスに転換することによりこれを除去することができる。また、水素ガスを用いたエッチングによれば、Ｃｕ酸化物を銅に還元することができる。
【００８４】
以上のようにして形成された凹部の内壁面に、図１７（Ｍ）に示すように、スパッタリングによりＴｉＮ又はＴａＮよりなるバリアメタル膜８７を５０ｎｍの厚さに形成する。続いて、図１７（Ｎ）に示すように、スパッタリングにより銅膜８８の下半分を１００ｎｍの厚さに成膜した後、その上に電解メッキ法により銅膜８８の上半分を１５００ｎｍの厚さで成膜する。そして、銅膜８８を４００℃で３０分間、水素雰囲気でアニール処理を行う。なお、アニール処理は、前述したように、銅膜８８内で粒子を成長させて配線の信頼性を高めるために行なわれる。
【００８５】
次に、図１７（Ｏ）に示すように、ＣＭＰ法により、銅膜８８を研磨し、これにより、銅膜８８を第２の配線層の配線溝とコンタクトヴィアホール内にのみ残す。そして、第２の配線溝内の銅膜（銅膜８８の上半分）を配線として用い、また、コンタクトヴィアホール内に残った銅膜（銅膜８８の下半分）をプラグとして使用する。
【００８６】
このように、シリコン酸化膜３１および有機絶縁膜３２を、有機絶縁膜８０、シリコン酸化膜８１および有機絶縁膜８２に置換した場合であっても、窒化シリコン膜３０，８４をエッチングする工程を、有機絶縁膜８２のエッチングする工程の前に持ってくることにより、掘られおよびボーイングの発生を防止することができる。また、窒化シリコン膜３０，８４のエッチングによって生成されたＣＦXデポ物を除去するとともに、Ｃｕ酸化物を銅に還元することが可能になる。その結果、ボーイングや掘られによって配線容量が増大することを防止することができるとともに、歩留まりを向上させることが可能になる。
【００８７】
なお、以上に示す第１〜第３の実施の形態では、窒化シリコン（窒化シリコン膜３０，３４，６２，８４）を使用したが、窒化シリコンの代わりに炭化シリコン（ＳｉＣ）を用いることも可能である。
【００８８】
また、第２の実施の形態では、図９（Ａ）に示すように、シリコン酸化膜６１の上に窒化シリコン膜６２を形成するようにしたが、図１８（Ａ）に示すように、窒化シリコン膜６２の上にシリコン酸化膜６１を形成するようにしてもよい。
【００８９】
また、図１８（Ｂ）に示すように、図１８（Ａ）に示す窒化シリコン膜３０，６２の代わりにＳｉＣ膜（炭化窒素膜）９０，９１を使用することも可能である。
【００９０】
図１９は、本発明の第１の実施の形態を用いて形成したデバイスの断面図である。第１の実施の形態では、第１と第２の配線に関してその形成方法を示したが、図１９に示すように、第２の配線層よりも上の層についても、前述の場合と同様の工程を繰り返すことにより、多層構造を有する配線を形成することが可能である。
【００９１】
更に、第２および第３の実施の形態の場合についても、同様に、前述の工程を繰り返すことにより、多層構造を有する配線を形成することが可能である。
（付記１） 半導体基板上に、キャップ膜、第１の絶縁膜、有機絶縁膜、第２の絶縁膜、マスク材を順に形成する工程と、
前記マスク材を部分的にエッチングして配線パターン形状をもつ第１の開口を形成する工程と、
前記第２の絶縁膜のうち前記第１の開口の一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口を形成する工程と、
前記第２の絶縁膜の前記第２の開口を通して前記有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第３の開口を前記有機絶縁膜に形成する工程と、
前記マスク材の前記第１の開口を通して前記第２の絶縁膜をエッチングすることにより、前記配線パターン形状を有する第４の開口を前記第２の絶縁膜に形成すると同時に、前記有機絶縁膜の前記第３の開口を通して前記第１の絶縁膜をエッチングすることにより前記ヴィアパターン形状を持つ第５の開口を前記第１の絶縁膜に形成する工程と、
前記第１の絶縁膜の前記第５の開口を通して前記キャップ膜をエッチングして前記ヴィアパターン形状をもつ第６の開口を前記キャップ膜に形成して、該第６の開口と前記第５の開口をヴィアホールとして適用すると同時に、前記マスク材を除去する工程と、
前記第２の絶縁膜の前記第４の開口を通して前記有機絶縁膜をエッチングして前記配線パターン形状をもつ第７の開口を前記有機絶縁膜に形成し、該第７の開口と前記第４の開口を配線溝として適用する工程と、
前記ヴィアホールと前記配線溝に同時に導電体を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【００９２】
（付記２） 前記第７の開口は、水素（Ｈ2）ガスもしくはアンモニア（ＮＨ3）ガスまたはこれらの混合ガスによるプラズマエッチングによって形成されることを特徴とする付記１記載の半導体装置の製造方法。
【００９３】
（付記３） 前記有機絶縁膜に形成された前記第７の開口の側壁間の最大幅をＷ２とし、前記第２の絶縁膜に形成された前記第４の開口の側壁間の最大幅をＷ１とした場合に、Ｗ１≧Ｗ２の関係が成立することを特徴とする付記１記載の半導体装置の製造方法。
【００９４】
（付記４） 前記Ｗ１と前記Ｗ２との間には、（Ｗ２−Ｗ１）／２≦１０ｎｍの関係が成立することを特徴とする付記３記載の半導体装置の製造方法。
（付記５） 前記マスク材および前記キャップ膜は、窒化シリコンまたは炭化シリコンによって構成されていることを特徴とする付記１記載の半導体装置の製造方法。
【００９５】
（付記６） 前記有機絶縁膜は、炭化水素系ポリマー、アリルエーテル系ポリマー、有機ＳＯＧ、無機ＳＯＧまたはシリコンオキシカーバイト（ＳｉＯＣ）の何れかによって構成されていることを特徴とする付記１記載の半導体装置の製造方法。
【００９６】
（付記７） 半導体基板上に、キャップ膜、有機絶縁膜、絶縁膜、マスク材を順に形成する工程と、
前記マスク材を部分的にエッチングして配線パターン形状をもつ第１の開口を形成する工程と、
前記絶縁膜のうち前記第１の開口の一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口を形成する工程と、
前記絶縁膜の前記第２の開口を通して前記有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第３の開口を前記有機絶縁膜に形成する工程と、
前記マスク材の前記第１の開口を通して前記絶縁膜をエッチングすることにより、前記配線パターン形状を有する第４の開口を前記絶縁膜に形成する工程と、
前記有機絶縁膜の前記第３の開口を通して前記キャップ膜をエッチングすることにより、前記ヴィアパターン形状を有する第５の開口を前記キャップ膜に形成し、該第５の開口と前記第３の開口をヴィアホールとして適用すると同時に、前記マスク材を除去する工程と、
前記絶縁膜の前記第４の開口を通して前記有機絶縁膜をエッチングすることにより、前記配線パターン形状を有する第６の開口を前記有機絶縁膜に形成し、該第６の開口と前記第４の開口を配線溝として適用する工程と、
前記ヴィアホールと前記配線溝に同時に導電体を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【００９７】
（付記８） 前記第６の開口は、水素（Ｈ2）ガスまたはアンモニア（ＮＨ3）ガスによるプラズマエッチングによって形成されることを特徴とする付記７記載の半導体装置の製造方法。
【００９８】
（付記９） 前記有機絶縁膜に形成された前記第６の開口の側壁間の最大幅をＷ２とし、前記絶縁膜に形成された前記第４の開口の側壁間の最大幅をＷ１とした場合に、Ｗ１≧Ｗ２の関係が成立することを特徴とする付記７記載の半導体装置の製造方法。
【００９９】
（付記１０） 前記Ｗ１と前記Ｗ２との間には、（Ｗ２−Ｗ１）／２≦１０ｎｍの関係が成立することを特徴とする付記８記載の半導体装置の製造方法。
（付記１１） 前記マスク材およびキャップ膜は、窒化シリコンまたは炭化シリコンによって構成されていることを特徴とする付記７記載の半導体装置の製造方法。
【０１００】
（付記１２） 前記有機絶縁膜は、炭化水素系ポリマー、アリルエーテル系ポリマー、有機ＳＯＧ、無機ＳＯＧまたはシリコンオキシカーバイト（ＳｉＯＣ）の何れかによって構成されていることを特徴とする付記７記載の半導体装置の製造方法。
【０１０１】
（付記１３） 半導体基板上に、キャップ膜、第１の有機絶縁膜、第１の絶縁膜、第２の有機絶縁膜、第２の絶縁膜、マスク材を順に形成する工程と、
前記マスク材を部分的にエッチングして配線パターン形状をもつ第１の開口を形成する工程と、
前記第２の絶縁膜のうち前記第１の開口の一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口を形成する工程と、
前記第２の絶縁膜の前記第２の開口を通して前記第２の有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第３の開口を前記第２の有機絶縁膜に形成する工程と、
前記第２の有機絶縁膜の前記第３の開口を通して前記第１の絶縁膜をエッチングして前記ヴィアパターン形状をもつ第４の開口を前記第１の絶縁膜に形成する工程と、
前記第１の絶縁膜の前記第４の開口を通して前記第１の有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第５の開口を前記第１の有機絶縁膜に形成する工程と、
前記マスク材の前記第１の開口を通して前記第２の絶縁膜をエッチングして前記配線パターン形状をもつ第６の開口を前記第２の有機絶縁膜に形成する工程と、
前記第１の有機絶縁膜の前記第５の開口を通して前記キャップ膜をエッチングして前記ヴィアパターン形状をもつ第７の開口を前記キャップ膜に形成し、該第７の開口と前記第４の開口および前記第５の開口をヴィアホールとして適用すると同時に、前記マスク材を除去する工程と、
前記第２の絶縁膜の前記第６の開口を通して前記第２の有機絶縁膜をエッチングして前記配線パターン形状をもつ第８の開口を前記第２の有機絶縁膜に形成し、該第８の開口と前記第６の開口を配線溝として適用する工程と、
前記ヴィアホールと前記配線溝に同時に導電体を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【０１０２】
（付記１４） 前記第８の開口は、水素（Ｈ2）ガスまたはアンモニア（ＮＨ3）ガスによるプラズマエッチングによって形成されることを特徴とする付記１３記載の半導体装置の製造方法。
【０１０３】
（付記１５） 前記第２の有機絶縁膜に形成された前記第８の開口の側壁間の最大幅をＷ２とし、前記第２の絶縁膜に形成された前記第６の開口の側壁間の最大幅をＷ１とした場合に、Ｗ１≧Ｗ２の関係が成立することを特徴とする付記１３記載の半導体装置の製造方法。
【０１０４】
（付記１６） 前記Ｗ１と前記Ｗ２との間には、（Ｗ２−Ｗ１）／２≦１０ｎｍの関係が成立することを特徴とする付記１５記載の半導体装置の製造方法。
（付記１７） 前記マスク材およびキャップ膜は、窒化シリコンまたは炭化シリコンによって構成されていることを特徴とする付記１３記載の半導体装置の製造方法。
【０１０５】
（付記１８） 前記第１の有機絶縁膜および前記第２の有機絶縁膜は、炭化水素系ポリマー、アリルエーテル系ポリマー、有機ＳＯＧ、無機ＳＯＧまたはシリコンオキシカーバイト（ＳｉＯＣ）の何れかによって構成されていることを特徴とする付記１３記載の半導体装置の製造方法。
【０１０６】
【発明の効果】
以上説明したように本発明では、半導体基板上に、キャップ膜、第１の絶縁膜、有機絶縁膜、第２の絶縁膜、マスク材を順に形成する工程と、前記マスク材を部分的にエッチングして配線パターン形状をもつ第１の開口を形成する工程と、前記第２の絶縁膜のうち前記第１の開口の一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口を形成する工程と、前記第２の絶縁膜の前記第２の開口を通して前記有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第３の開口を前記有機絶縁膜に形成する工程と、前記マスク材の前記第１の開口を通して前記第２の絶縁膜をエッチングすることにより、前記配線パターン形状を有する第４の開口を前記第２の絶縁膜に形成すると同時に、前記有機絶縁膜の前記第３の開口を通して前記第１の絶縁膜をエッチングすることにより前記ヴィアパターン形状を持つ第５の開口を前記第１の絶縁膜に形成する工程と、前記第１の絶縁膜の前記第５の開口を通して前記キャップ膜をエッチングして前記ヴィアパターン形状をもつ第６の開口を前記キャップ膜に形成して、該第６の開口と前記第５の開口をヴィアホールとして適用すると同時に、前記マスク材を除去する工程と、前記第２の絶縁膜の前記第４の開口を通して前記有機絶縁膜をエッチングして前記配線パターン形状をもつ第７の開口を前記有機絶縁膜に形成し、該第７の開口と前記第４の開口を配線溝として適用する工程と、前記ヴィアホールと前記配線溝に同時に導電体を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程と、を設けるようにしたので、ボーイングおよび堀られが形成されることを防止できる。
【０１０７】
また、以上説明したように本発明では、半導体基板上に、キャップ膜、有機絶縁膜、絶縁膜、マスク材を順に形成する工程と、前記マスク材を部分的にエッチングして配線パターン形状をもつ第１の開口を形成する工程と、前記絶縁膜のうち前記第１の開口の一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口を形成する工程と、前記絶縁膜の前記第２の開口を通して前記有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第３の開口を前記有機絶縁膜に形成する工程と、前記マスク材の前記第１の開口を通して前記絶縁膜をエッチングすることにより、前記配線パターン形状を有する第４の開口を前記絶縁膜に形成する工程と、前記有機絶縁膜の前記第３の開口を通して前記キャップ膜をエッチングすることにより、前記ヴィアパターン形状を有する第５の開口を前記キャップ膜に形成し、該第５の開口と前記第３の開口をヴィアホールとして適用すると同時に、前記マスク材を除去する工程と、前記絶縁膜の前記第４の開口を通して前記有機絶縁膜をエッチングすることにより、前記配線パターン形状を有する第６の開口を前記有機絶縁膜に形成し、該第６の開口と前記第４の開口を配線溝として適用する工程と、前記ヴィアホールと前記配線溝に同時に導電体を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程と、を設けるようにしたので、歩留まりを向上させることが可能になる。
【０１０８】
更に、以上説明したように本発明では、半導体基板上に、キャップ膜、第１の有機絶縁膜、第１の絶縁膜、第２の有機絶縁膜、第２の絶縁膜、マスク材を順に形成する工程と、前記マスク材を部分的にエッチングして配線パターン形状をもつ第１の開口を形成する工程と、前記第２の絶縁膜のうち前記第１の開口の一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口を形成する工程と、前記第２の絶縁膜の前記第２の開口を通して前記第２の有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第３の開口を前記第２の有機絶縁膜に形成する工程と、前記第２の有機絶縁膜の前記第３の開口を通して前記第１の絶縁膜をエッチングして前記ヴィアパターン形状をもつ第４の開口を前記第１の絶縁膜に形成する工程と、前記第１の絶縁膜の前記第４の開口を通して前記第１の有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第５の開口を前記第１の有機絶縁膜に形成する工程と、前記マスク材の前記第１の開口を通して前記第２の絶縁膜をエッチングして前記配線パターン形状をもつ第６の開口を前記第２の絶縁膜に形成する工程と、前記第１の有機絶縁膜の前記第５の開口を通して前記キャップ膜をエッチングして前記ヴィアパターン形状をもつ第７の開口を前記キャップ膜に形成し、該第７の開口と前記第４の開口および前記第５の開口をヴィアホールとして適用すると同時に、前記マスク材を除去する工程と、前記第２の絶縁膜の前記第６の開口を通して前記第２の有機絶縁膜をエッチングして前記配線パターン形状をもつ第８の開口を前記第２の有機絶縁膜に形成し、該第８の開口と前記第６の開口を配線溝として適用する工程と、前記ヴィアホールと前記配線溝に同時に導電体を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程と、を設けるようにしたので、配線容量が増加することを防止するとともに、配線が短絡することを防止できる。
【図面の簡単な説明】
【図１】従来におけるデュアルダマシン法による半導体装置の製造方法の概略を説明する図である。
【図２】本発明による半導体装置の製造方法の概略を説明する図である。
【図３】本発明の第１の実施の形態による半導体装置の製造方法を説明する図である。
【図４】本発明の第１の実施の形態による半導体装置の製造方法を説明する図である。
【図５】従来法と、本発明によって形成される堀られおよびボーイングの量を比較した図である。
【図６】掘られ量と、ボーイング量との定義を示す図である。
【図７】ボーイング量と不連続成長点の形成との関係を示す図である。
【図８】Ｗ１およびＷ２の定義を示す図である。
【図９】本発明の第２の実施の形態による半導体装置の製造方法を説明する図である。
【図１０】本発明の第２の実施の形態による半導体装置の製造方法を説明する図である。
【図１１】本発明の第２の実施の形態による半導体装置の製造方法を説明する図である。
【図１２】本発明の第２の実施の形態による半導体装置の製造方法を説明する図である。
【図１３】本発明の第３の実施の形態による半導体装置の製造方法を説明する図である。
【図１４】本発明の第３の実施の形態による半導体装置の製造方法を説明する図である。
【図１５】本発明の第３の実施の形態による半導体装置の製造方法を説明する図である。
【図１６】本発明の第３の実施の形態による半導体装置の製造方法を説明する図である。
【図１７】第２の実施の形態の変形実施態様を示す図である。
【図１８】第２の実施の形態の他の変形実施態様を示す図である。
【図１９】第１の実施の形態を用いて形成したデバイスの断面を示す図である。
【図２０】従来におけるデュアルダマシン法による半導体装置の製造方法を説明する図である。
【図２１】従来におけるデュアルダマシン法による半導体装置の製造方法を説明する図である。
【図２２】従来におけるデュアルダマシン法による半導体装置の製造方法を説明する図である。
【図２３】従来におけるデュアルダマシン法による半導体装置の製造方法を説明する図である。
【図２４】従来におけるデュアルダマシン法による半導体装置の製造方法を説明する図である。
【図２５】不連続成長点の詳細を説明するための図である。
【符号の説明】
２１ 半導体基板
２２ シリコン酸化膜
２３ 有機絶縁膜
２４ シリコン酸化膜
２５ バリアメタル膜
２６ 銅膜
３０ 窒化シリコン膜
３１ シリコン酸化膜
３２ 有機絶縁膜
３３ シリコン酸化膜
３４ 窒化シリコン膜
３７ バリアメタル膜
３８ 銅膜
４０ 掘られ
４１ ボーイング
４３ 酸化物
４４ ＣＦXデポ物
６０ 有機絶縁膜
６１ 酸化シリコン膜
６２ 窒化シリコン膜
６３ フォトレジスト膜
６４ バリアメタル膜
６５ 銅膜
８０ 有機絶縁膜
８１ 酸化シリコン膜
８２ 有機絶縁膜
８３ 酸化シリコン膜
８４ 窒化シリコン膜
８５ フォトレジスト
８６ フォトレジスト膜
８７ バリアメタル膜
８８ 銅膜
９０ 炭化シリコン膜
９１ 炭化シリコン膜
Claims (10)
- 半導体基板上に、キャップ膜、第１の絶縁膜、有機絶縁膜、第２の絶縁膜、マスク材を順に形成する工程と、
次いで、前記マスク材を部分的にエッチングして配線パターン形状をもつ第１の開口を形成する工程と、
次いで、前記第２の絶縁膜のうち前記第１の開口の一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口を形成する工程と、
次いで、前記第２の絶縁膜の前記第２の開口を通して前記有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第３の開口を前記有機絶縁膜に形成する工程と、
次いで、前記マスク材の前記第１の開口を通して前記第２の絶縁膜をエッチングすることにより、前記配線パターン形状を有する第４の開口を前記第２の絶縁膜に形成すると同時に、前記有機絶縁膜の前記第３の開口を通して前記第１の絶縁膜をエッチングすることにより前記ヴィアパターン形状を持つ第５の開口を前記第１の絶縁膜に形成する工程と、
次いで、前記第１の絶縁膜の前記第５の開口を通して前記キャップ膜をエッチングして前記ヴィアパターン形状をもつ第６の開口を前記キャップ膜に形成して、該第６の開口と前記第５の開口とを有するヴィアホールを形成すると同時に、前記マスク材を除去する工程と、
次いで、前記第２の絶縁膜の前記第４の開口を通して前記有機絶縁膜をエッチングして前記配線パターン形状をもつ第７の開口を前記有機絶縁膜に形成し、該第７の開口と前記第４の開口とを有する配線溝を形成する工程と、
次いで、前記ヴィアホールと前記配線溝に導電体を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記第７の開口は、水素（Ｈ2）ガスもしくはアンモニア（ＮＨ3）ガスまたはこれらの混合ガスによるプラズマエッチングによって形成されることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記有機絶縁膜に形成された前記第７の開口の側壁間の最大幅をＷ２とし、前記第２の絶縁膜に形成された前記第４の開口の側壁間の最大幅をＷ１とした場合に、Ｗ１≧Ｗ２の関係が成立することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記Ｗ１と前記Ｗ２との間には、（Ｗ２−Ｗ１）／２≦１０ｎｍの関係が成立することを特徴とする請求項３記載の半導体装置の製造方法。
- 前記マスク材および前記キャップ膜は、窒化シリコンまたは炭化シリコンによって構成されていることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記有機絶縁膜は、炭化水素系ポリマー、アリルエーテル系ポリマー、有機ＳＯＧ、またはシリコンオキシカーバイト（ＳｉＯＣ）の何れかによって構成されていることを特徴とする請求項１記載の半導体装置の製造方法。
- 半導体基板上に、キャップ膜、有機絶縁膜、絶縁膜、マスク材を順に形成する工程と、
次いで、前記マスク材を部分的にエッチングして配線パターン形状をもつ第１の開口を形成する工程と、
次いで、前記絶縁膜のうち前記第１の開口の一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口を形成する工程と、
次いで、前記絶縁膜の前記第２の開口を通して前記有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第３の開口を前記有機絶縁膜に形成する工程と、
次いで、前記マスク材の前記第１の開口を通して前記絶縁膜をエッチングすることにより、前記配線パターン形状を有する第４の開口を前記絶縁膜に形成する工程と、
次いで、前記有機絶縁膜の前記第３の開口を通して前記キャップ膜をエッチングすることにより、前記ヴィアパターン形状を有する第５の開口を前記キャップ膜に形成し、該第５の開口と前記第３の開口とを有するヴィアホールを形成すると同時に、前記マスク材を除去する工程と、
次いで、前記絶縁膜の前記第４の開口を通して前記有機絶縁膜をエッチングすることにより、前記配線パターン形状を有する第６の開口を前記有機絶縁膜に形成し、該第６の開口と前記第４の開口とを有する配線溝を形成する工程と、
次いで、前記ヴィアホールと前記配線溝に導電体を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記第６の開口は、水素（Ｈ2）ガスまたはアンモニア（ＮＨ3）ガスによるプラズマエッチングによって形成されることを特徴とする請求項７記載の半導体装置の製造方法。
- 半導体基板上に、キャップ膜、第１の有機絶縁膜、第１の絶縁膜、第２の有機絶縁膜、第２の絶縁膜、マスク材を順に形成する工程と、
次いで、前記マスク材を部分的にエッチングして配線パターン形状をもつ第１の開口を形成する工程と、
次いで、前記第２の絶縁膜のうち前記第１の開口の一部に重なる部分をエッチングしてヴィアパターン形状をもつ第２の開口を形成する工程と、
次いで、前記第２の絶縁膜の前記第２の開口を通して前記第２の有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第３の開口を前記第２の有機絶縁膜に形成する工程と、
次いで、前記第２の有機絶縁膜の前記第３の開口を通して前記第１の絶縁膜をエッチングして前記ヴィアパターン形状をもつ第４の開口を前記第１の絶縁膜に形成する工程と、
次いで、前記第１の絶縁膜の前記第４の開口を通して前記第１の有機絶縁膜をエッチングして前記ヴィアパターン形状をもつ第５の開口を前記第１の有機絶縁膜に形成する工程と、
次いで、前記マスク材の前記第１の開口を通して前記第２の絶縁膜をエッチングして前記配線パターン形状をもつ第６の開口を前記第２の絶縁膜に形成する工程と、
次いで、前記第１の有機絶縁膜の前記第５の開口を通して前記キャップ膜をエッチングして前記ヴィアパターン形状をもつ第７の開口を前記キャップ膜に形成し、該第７の開口と前記第４の開口および前記第５の開口とを有するヴィアホールを形成すると同時に、前記マスク材を除去する工程と、
次いで、前記第２の絶縁膜の前記第６の開口を通して前記第２の有機絶縁膜をエッチングして前記配線パターン形状をもつ第８の開口を前記第２の有機絶縁膜に形成し、該第８の開口と前記第６の開口とを有する配線溝を形成する工程と、
次いで、前記ヴィアホールと前記配線溝に導電体を埋め込むことにより、前記ヴィアホール内にヴィアを形成するとともに前記配線溝内に配線を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記第８の開口は、水素（Ｈ2）ガスまたはアンモニア（ＮＨ3）ガスによるプラズマエッチングによって形成されることを特徴とする請求項９記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002054304A JP4293752B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置の製造方法 |
| TW092100799A TWI263303B (en) | 2002-02-28 | 2003-01-15 | Manufacturing method of semiconductor device |
| PCT/JP2003/000691 WO2003073498A1 (fr) | 2002-02-28 | 2003-01-24 | Procede de production d'un dispositif semiconducteur |
| CNB038046903A CN100336199C (zh) | 2002-02-28 | 2003-01-24 | 半导体装置的制造方法 |
| AU2003248343A AU2003248343A1 (en) | 2002-02-28 | 2003-01-24 | Process for producing semiconductor device |
| US10/924,847 US7163887B2 (en) | 2002-02-28 | 2004-08-25 | Method for fabricating a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002054304A JP4293752B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258090A JP2003258090A (ja) | 2003-09-12 |
| JP4293752B2 true JP4293752B2 (ja) | 2009-07-08 |
Family
ID=27764392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002054304A Expired - Lifetime JP4293752B2 (ja) | 2002-02-28 | 2002-02-28 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7163887B2 (ja) |
| JP (1) | JP4293752B2 (ja) |
| CN (1) | CN100336199C (ja) |
| AU (1) | AU2003248343A1 (ja) |
| TW (1) | TWI263303B (ja) |
| WO (1) | WO2003073498A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005055305A1 (ja) * | 2003-12-04 | 2007-06-28 | 東京エレクトロン株式会社 | 半導体基板導電層表面の清浄化方法 |
| JP5172069B2 (ja) | 2004-04-27 | 2013-03-27 | 富士通セミコンダクター株式会社 | 半導体装置 |
| RU2257200C1 (ru) * | 2004-05-12 | 2005-07-27 | Кутушов Михаил Владимирович | Лекарственное средство |
| JP2006128543A (ja) * | 2004-11-01 | 2006-05-18 | Nec Electronics Corp | 電子デバイスの製造方法 |
| WO2007078011A1 (ja) * | 2006-01-06 | 2007-07-12 | Nec Corporation | 多層配線の製造方法と多層配線構造 |
| US8278205B2 (en) * | 2008-03-12 | 2012-10-02 | Tokyo Electron Limited | Semiconductor device and method for manufacturing the same |
| JP5342811B2 (ja) * | 2008-06-09 | 2013-11-13 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP2012156356A (ja) * | 2011-01-27 | 2012-08-16 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP6138439B2 (ja) * | 2012-09-05 | 2017-05-31 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9865501B2 (en) | 2013-03-06 | 2018-01-09 | Lam Research Corporation | Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer |
| US9469912B2 (en) | 2014-04-21 | 2016-10-18 | Lam Research Corporation | Pretreatment method for photoresist wafer processing |
| US9472377B2 (en) | 2014-10-17 | 2016-10-18 | Lam Research Corporation | Method and apparatus for characterizing metal oxide reduction |
| US10727122B2 (en) * | 2014-12-08 | 2020-07-28 | International Business Machines Corporation | Self-aligned via interconnect structures |
| TWI552353B (zh) * | 2014-12-15 | 2016-10-01 | 旺宏電子股份有限公司 | 半導體元件及其製造方法 |
| US9449915B2 (en) | 2014-12-24 | 2016-09-20 | Macronix International Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US10443146B2 (en) | 2017-03-30 | 2019-10-15 | Lam Research Corporation | Monitoring surface oxide on seed layers during electroplating |
| CN112447510A (zh) * | 2019-08-30 | 2021-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3150095B2 (ja) * | 1996-12-12 | 2001-03-26 | 日本電気株式会社 | 多層配線構造の製造方法 |
| JPH11186391A (ja) | 1997-12-25 | 1999-07-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3501280B2 (ja) | 1998-08-31 | 2004-03-02 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2000299376A (ja) * | 1999-04-14 | 2000-10-24 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| JP2001156170A (ja) | 1999-11-30 | 2001-06-08 | Sony Corp | 多層配線の製造方法 |
| US6812131B1 (en) * | 2000-04-11 | 2004-11-02 | Honeywell International Inc. | Use of sacrificial inorganic dielectrics for dual damascene processes utilizing organic intermetal dielectrics |
| JP2002026122A (ja) * | 2000-07-04 | 2002-01-25 | Sony Corp | 半導体装置の製造方法 |
| JP2003023072A (ja) * | 2001-07-06 | 2003-01-24 | Hitachi Ltd | 半導体装置の製造方法および半導体装置の製造装置 |
| TW548736B (en) * | 2001-07-12 | 2003-08-21 | Nec Electronics Corp | Semiconductor device fabricating method and treating liquid |
| JP4538995B2 (ja) * | 2001-07-18 | 2010-09-08 | ソニー株式会社 | 半導体装置およびその製造方法 |
| US6620727B2 (en) * | 2001-08-23 | 2003-09-16 | Texas Instruments Incorporated | Aluminum hardmask for dielectric etch |
-
2002
- 2002-02-28 JP JP2002054304A patent/JP4293752B2/ja not_active Expired - Lifetime
-
2003
- 2003-01-15 TW TW092100799A patent/TWI263303B/zh not_active IP Right Cessation
- 2003-01-24 CN CNB038046903A patent/CN100336199C/zh not_active Expired - Fee Related
- 2003-01-24 AU AU2003248343A patent/AU2003248343A1/en not_active Abandoned
- 2003-01-24 WO PCT/JP2003/000691 patent/WO2003073498A1/ja active Application Filing
-
2004
- 2004-08-25 US US10/924,847 patent/US7163887B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003258090A (ja) | 2003-09-12 |
| CN100336199C (zh) | 2007-09-05 |
| AU2003248343A1 (en) | 2003-09-09 |
| TW200303599A (en) | 2003-09-01 |
| US20050020057A1 (en) | 2005-01-27 |
| CN1639859A (zh) | 2005-07-13 |
| TWI263303B (en) | 2006-10-01 |
| WO2003073498A1 (fr) | 2003-09-04 |
| US7163887B2 (en) | 2007-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
| US7176120B2 (en) | Method of manufacturing semiconductor device | |
| JP4293752B2 (ja) | 半導体装置の製造方法 | |
| US6599830B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7534721B2 (en) | Semiconductor device manufacturing device | |
| JP4948715B2 (ja) | 半導体ウエハ装置およびその製造方法 | |
| JP3501280B2 (ja) | 半導体装置の製造方法 | |
| KR20010031049A (ko) | 하이드로겐-실세스퀴옥산（ｈｓｑ）으로 갭이 채워진패터닝된 금속층을 사용한 경계 없는 비아들 | |
| US7217663B2 (en) | Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof | |
| US6774031B2 (en) | Method of forming dual-damascene structure | |
| JP2005203672A (ja) | 半導体装置の製造方法 | |
| JP3279276B2 (ja) | 半導体装置の製造方法 | |
| JP4201421B2 (ja) | 半導体装置の製造方法 | |
| JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
| KR20050114784A (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI819796B (zh) | 半導體結構的形成方法 | |
| JP4797821B2 (ja) | 半導体装置の製造方法 | |
| JP2000323569A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3958071B2 (ja) | 半導体装置製造方法 | |
| KR100571408B1 (ko) | 반도체 소자의 듀얼 다마신 배선 제조 방법 | |
| TW201009928A (en) | Method for fabricating an opening | |
| KR20010066380A (ko) | 다층 배선을 갖는 반도체장치의 제조방법 | |
| JP2006339479A (ja) | 多層配線の製造方法および多層配線 | |
| KR20080084290A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050221 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090407 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |