TWI552353B - 半導體元件及其製造方法 - Google Patents

Description

半導體元件及其製造方法

本發明是有關於一種半導體元件及其製造方法。

為了保護半導體元件不受移動離子(mobile ion)(例如是Fe、Cu、Al、In、Co)的干擾，會在基底上形成氮化矽層或氧化矽層等膜層。然而，這些保護半導體元件的膜層在形成接觸窗等開口時容易受損，並沿著接觸窗開口側壁產生移動離子可以通過的通道，使移動離子擴散至摻雜區域(例如主動區、源極/汲極區等)，進而對半導體元件造成損害。因此，如何降低移動離子對半導體元件可靠度的影響，為目前亟需解決的問題。

本發明提供一種半導體元件及其製造方法，其藉由使接觸窗開口的側壁具有凹凸輪廓來增加移動離子沿著移動的路徑，阻礙移動離子的擴散，而能夠有效地防止移動離子對半導體元件的損害，並進一步提升半導體元件的可靠度。

本發明提供一種半導體元件，包括基底以及介電層。介電層位於基底上，介電層中具有多數個開口，開口的側壁具有凹凸輪廓。

依照本發明一實施例所述，在上述半導體元件中，所述介電層包括多數個第一層以及至少一第二層，所述第二層夾於兩個所述第一層之間，其中所述第一層的材料與所述第二層的材料不同。

依照本發明一實施例所述，在上述半導體元件中，所述介電層包括多數個所述第二層，所述第二層與所述第一層相互交替，其中所述第二層相對於所述第一層凸出，而延伸至所述開口中。

依照本發明一實施例所述，在上述半導體元件中，所述第一層包括氧化物、低介電係數介電材料、旋塗材料(spin on material，SOM)或其組合，所述第二層包括氮化物、碳化物、氮碳化物、氮氧化物或其組合。

本發明還提供一種半導體元件的製造方法，包括：於基底上交替形成多個第一層與至少一第二層。於所述第一層與所述第二層中形成多數個開口。移除開口的側壁上的部分第一層，使開口形成為具有凹凸輪廓的側壁。

依照本發明一實施例所述，在上述半導體元件的製造方法中，於所述第一層與所述第二層中形成所述開口的方法包括電漿蝕刻法，使用的一射頻功率為300瓦~5000瓦，使用的氣體包 括碳數為1~5的全氟烴、碳數為1~2的氟代烴、O₂、Ar、N₂的混合氣體。

依照本發明一實施例所述，在上述半導體元件的製造方法中，移除所述開口的側壁上的部分所述第一層，使所述開口形成為具有凹凸輪廓的側壁的步驟所使用的方法、氣體與形成所述開口的步驟所使用的方法、氣體相同，但降低所述射頻功率，並將O₂的流量增加為1.5倍~3倍。

依照本發明一實施例所述，在上述半導體元件的製造方法中，移除所述開口的側壁上的部分所述第一層的方法包括等向性蝕刻，所述第一層對所述第二層的蝕刻選擇比為1.5：1~100：1。

依照本發明一實施例所述，在上述半導體元件的製造方法中，所述等向性蝕刻包括電漿蝕刻法，所述電漿蝕刻法包括使用遠程電漿，所述遠程電漿使用的氣體包括NF₃/NH₃/H₂或HF/H₂/NH₃氣體。

依照本發明一實施例所述，在上述半導體元件的製造方法中，所述等向性蝕刻包括濕式蝕刻法，所述濕式蝕刻法包括使用稀釋氫氟酸或蝕刻緩衝液。

基於上述，本發明提供的半導體元件及其製造方法，可以形成側壁具有凹凸輪廓的接觸窗開口，增加移動離子沿著移動的路徑，並阻礙移動離子的擴散，從而有效地防止移動離子對半導體元件的損害，進一步提升半導體元件的可靠度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

110‧‧‧基底

112、112a、112b‧‧‧第一層

114、114a、114b‧‧‧第二層

116‧‧‧圖案化罩幕層

118、118a、118b‧‧‧介電層

120、120a、120b‧‧‧開口

122、122a‧‧‧阻障層

123a‧‧‧阻障層的內表面

123b‧‧‧阻障層的外表面

124‧‧‧導體層

124a‧‧‧導體插塞

126‧‧‧連接結構

A‧‧‧內凹部

B‧‧‧凸出部

L‧‧‧長度

圖1A至圖1F為依照本發明的一實施例所繪示的半導體元件之製造方法的剖面示意圖。

圖1A至圖1F為依照本發明的一實施例所繪示的半導體元件之製造方法的剖面示意圖。

請參照圖1A，提供基底110，基底110例如為半導體基底、半導體化合物基底或是絕緣層上有半導體基底(Semiconductor Over Insulator，SOI)。半導體例如是IVA族的原子，例如矽或鍺。半導體化合物例如是IVA族的原子所形成之半導體化合物，例如是碳化矽或是矽化鍺，或是IIIA族原子與VA族原子所形成之半導體化合物，例如是砷化鎵。基底110可以具有摻雜，基底110的摻雜可以是P型或N型。P型的摻雜可以是IIIA族離子，例如是硼離子。N型摻雜可以是VA族離子，例如是砷或是磷。

請繼續參照圖1A，於基底110上形成介電層118。在一實施例中，介電層118包括交替形成的第一層112與第二層114。在一示範實施例中，介電層118包括多數個第一層112以及至少 一第二層114，每一第二層114分別夾於兩個第一層112之間。在本發明另一示範實施例中，介電層118包括多數個第一層112與多數個第二層114。在圖1A中，以三層第一層112以及二層第二層114來表示，但本發明並不限於此。第一層112以及第二層114的材料不同。第一層112的材料包括氧化物、低介電係數介電材料、旋塗材料或其組合，例如是氧化矽、磷矽玻璃(phosphosilicate glass，PSG)、硼磷矽玻璃(borophosphosilicate glass，BPSG)、具有氟摻雜的氧化物(F-doped oxide)、具有碳摻雜的氧化物(C-doped oxide)、具有氫摻雜的氧化物(H-doped oxide)、多孔性氧化物(porous oxide)或其組合。第二層114的材料包括氮化物、碳化物、氮碳化物、氮氧化物或其組合，例如是氮化矽、碳化矽、氮碳化矽、氮氧化矽或其組合。第一層112以及第二層114形成的方法例如是化學氣相沉積法或旋塗法。每一第一層112的厚度例如為10nm~600nm，每一第二層114的厚度例如為5nm~60nm，但不限於此。

請參照圖1A與圖1B，在介電層118上形成圖案化罩幕層116，接著圖案化第一層112與第二層114，以形成具有多數個開口120的介電層118a。開口120可以是單鑲嵌開口或是雙鑲嵌開口。單鑲嵌開口例如是接觸窗開口或介層窗開口。接觸窗開口或介層窗開口是指與基底110的表面大致呈垂直，亦可呈一角度，並無特別限制。在一實施例中，開口120的側壁與基底110的表面呈一角度θ，使開口120的剖面呈倒梯型。角度θ例如是75度~ 90度。雙鑲嵌開口例如是包括溝渠與接觸窗開口、或包括溝渠與介層窗開口。溝渠在接觸窗開口或介層窗開口上方，其延伸方向大致與基底110的表面方向平行；接觸窗開口或介層窗開口是指與基底1100的表面大致呈垂直，亦可呈一角度，並無特別限制。在一實施例中，開口120為雙鑲嵌開口，其接觸窗開口或介層窗開口的側壁可與基底110的表面垂直，亦可呈一角度，並無特別限制。在一實施例中，接觸窗開口或介層窗開口的側壁與基底110的表面呈一角度θ，使開口120的剖面呈倒梯型。角度θ例如是75度~90度。

圖案化第一層112與第二層114的方法包括電漿蝕刻法。電漿蝕刻法使用的射頻功率例如是300瓦~5000瓦，可以使用的氣體例如是C_mF_n、C_xH_yF_z、O₂、Ar、N₂的混合氣體。其中，m為1~5的整數，n為4~8的整數，x為1~2的整數，y為1~4的整數，z為2~3的整數。更具體地說，C_mF_n例如是碳數為1~5的全氟烴、C_xH_yF_z例如是碳數為1~2的氟代烴。碳數為1~5的全氟烴例如是碳數為1~3的全氟烷、碳數為2~4的全氟烯、碳數為3~5的全氟炔或其組合。碳數為1~2的氟代烴例如是碳數為1~2的氟代烷、碳數為2的氟代烯或其組合。

在一實施例中，圖案化第一層112與第二層114的方法包括電漿蝕刻法，且電漿蝕刻法使用的射頻功率例如是300瓦~5000瓦，碳數為1~5的全氟烴的流量例如是15sccm~50sccm、碳數為1~2的氟代烴的流量例如是35sccm~200sccm、O₂的流 量例如是5sccm~50sccm、Ar的流量例如是100sccm~600sccm、N₂的流量例如是30sccm~300sccm。

接著請參照圖1C，選擇合適的蝕刻劑以移除開口120的側壁上的部分第一層112a，換言之，使第一層112a的側壁退後(pull back)，以形成具有開口120a的介電層118b。開口120a的側壁具有凹凸輪廓，例如為階梯狀(ladderlike)。在一實例中，第一層112a對所述第二層114b的蝕刻選擇比為1.5：1~100：1。移除開口120的側壁上的部分第一層112a的步驟與形成開口120的步驟可以以原位(in-situ)的方式進行，但，本發明並不以此為限。在其他的實施例中，也可以採用非原位(ex-situ)的方式進行。

移除開口120的側壁上的部分第一層112a的方法包括等向性蝕刻，所述等向性蝕刻包括電漿蝕刻法或濕式蝕刻法。在本發明的實施例中，使用電漿蝕刻法移除開口120的側壁上的部分第一層112a。移除開口120的側壁上的部分第一層112a所使用的電漿製程，可以與形成開口120所使用的電漿製程的參數、使用的氣體種類或各氣體的流量等相同或相異。移除開口120的側壁上的部分第一層112a所使用的電漿製程可以使用的氣體例如是C_mF_n、C_xH_yF_z、O₂、Ar、N₂的混合氣體。其中，m為1~5的整數，n為4~8的整數，x為1~2的整數，y為1~4的整數，z為2~3的整數。更具體地說，C_mF_n例如是碳數為1~5的全氟烴、C_xH_yF_z例如是碳數為1~2的氟代烴。碳數為1~5的全氟烴例如是碳數為1~3的全氟烷、碳數為2~4的全氟烯、碳數為3~5的全氟炔 或其組合。碳數為1~2的氟代烴例如是碳數為1~2的氟代烷、碳數為2的氟代烯或其組合。

在一實施例中，在進行移除開口120的側壁上的部分第一層112a的步驟時採用電漿蝕刻製程，且使用的氣體與形成開口120步驟時所使用的氣體相同，但增加O₂的流量，(例如增加1.5倍~3倍)，並降低射頻功率(例如是300瓦~1500瓦)。

在本發明的另一實施例中，使用電漿蝕刻法移除開口120的側壁上的部分第一層112a的方法包括使用遠程電漿。所述遠程電漿使用的氣體包括NF₃/NH₃/H₂或HF/H₂/NH₃氣體。各氣體的比例例如為10：20：1，但無特別限制。在本發明的又一實施例中，使用濕式蝕刻法移除開口120的側壁上的部分第一層112a。所述濕式蝕刻法包括使用稀釋氫氟酸或蝕刻緩衝液。

移除開口120的側壁上的部分第一層112a後，第一層112b相對於第二層114b內凹；第二層114b相對於第一層112b凸出，而延伸至開口120b中。因此，第一層112b可稱為內凹部A，而第二層114b為凸出部B。凸出部B凸出內凹部A的長度L例如為1nm~5nm，但不限於此。

請參照圖1D，在基底110上形成阻障層122，以覆蓋介電層118b的表面以及開口120a的側壁。阻障層122的材料包括鉭、鈦、氮化鉭、氮化鈦或其組合，形成方式例如是化學氣相沉積法、濺鍍法或電鍍法。在一實施例中，阻障層122為一共形層，因此開口120b的側壁具有凹凸的輪廓，因此阻障層122也具有凹 凸的輪廓，例如為階梯狀。

接著請參照圖1E與圖1F，在基底110上形成導體層124，並使導體層124填入於開口120b中。導體層124的材料包括金屬(例如是鎢、鋁)或合金(例如是鋁銅合金)，形成方式例如是化學氣相沉積法、濺鍍法或電鍍法。接著移除介電層118b上的部分導體層124以及阻障層122，在開口120b中形成阻障層122a以及導體插塞124a。移除部分導體層124以及阻障層122的方法例如是化學機械研磨法。阻障層122a與導體插塞124a共同做為連接結構126。在一實施例中，阻障層122a具有凹凸的輪廓，因此導體插塞124a也具有凹凸的輪廓，例如為階梯狀。連接結構126可以是單鑲嵌結構或雙鑲嵌結構。單鑲嵌結構例如是接觸窗或介層窗，其具有凹凸的輪廓。雙鑲嵌結構例如是包括導線與接觸窗，其二者均具有凹凸的輪廓。或者雙鑲嵌結構例如是包括導線與介層窗，其二者均具有凹凸的輪廓。導線可以是位元線或是字元線。

請再次參照圖1F，根據本發明一實施例之半導體元件包括基底110、介電層118b以及連接結構126。介電層118b位於基底110上。連接結構126位於介電層118b的開口120b中，其包括阻障層122a以及導體插塞124a。阻障層122a位於介電層118b的開口120b的側壁上，導體插塞124a位於開口120b中，覆蓋阻障層122a。在一實施例中，介電層118b中的開口120b的側壁具有凹凸輪廓，阻障層122a的內表面123a與外表面123b具有凹凸輪廓，且導體插塞124a的側壁也具有凹凸的輪廓。但本發明並不 限於此，在其他的實施例中，也可以只有導體插塞124a的側壁以及與其相鄰的阻障層122a的側壁具有凹凸的輪廓。

綜上所述，本發明實施例形成的連接結構具有凹凸輪廓，因此，可以增加移動離子(例如是Fe、Cu、Al、In、Co)沿著移動的路徑，阻礙移動離子的擴散，從而有效地減少或防止移動離子對半導體元件的損害，進一步提升半導體元件的可靠度。本發明可應用於動態隨機存取記憶體(Dynamic Random Access memory，DRAM)、反及閘快閃記憶體(NAND Flash Memory)、反或閘快閃記憶體(NOR Flash Memory)和微機電系統(Micro Electro Mechanical System，MEMS)等半導體元件的製造。並且，本發明的半導體元件的製造方法容易與現有製程整合，成本低廉。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

110‧‧‧基底

112b‧‧‧第一層

114b‧‧‧第二層

118b‧‧‧介電層

120b‧‧‧開口

122a‧‧‧阻障層

123a‧‧‧阻障層的內表面

123b‧‧‧阻障層的外表面

124a‧‧‧導體插塞

126‧‧‧連接結構

A‧‧‧內凹部

B‧‧‧凸出部

Claims (9)

1. 一種半導體元件，包括：基底；以及介電層，位於所述基底上，所述介電層中具有多數個開口，所述開口的側壁具有凹凸輪廓，其中所述介電層包括多數個第一層以及至少一第二層，且所述第二層夾於兩個所述第一層之間，其中所述第二層相對於與其相鄰且接觸的兩個所述第一層凸出，而延伸至所述開口中。
2. 如申請專利範圍第1項所述的半導體元件，其中所述第一層的材料與所述第二層的材料不同。
3. 如申請專利範圍第2項所述的半導體元件，其中所述第一層包括氧化物、低介電係數介電材料、旋塗材料或其組合，所述第二層包括氮化物、碳化物、氮碳化物、氮氧化物或其組合。
4. 一種半導體元件的製造方法，包括：於基底上交替形成多個第一層與至少一第二層，且所述第二層夾於兩個所述第一層之間；於所述第一層與所述第二層中形成多數個開口；以及移除所述開口的側壁上的部分所述第一層，使所述第二層相對於與其相鄰且接觸的兩個所述第一層凸出，而延伸至所述開口中。
5. 如申請專利範圍第4項所述的半導體元件的製造方法，其中於所述第一層與所述第二層中形成所述開口的方法包括電漿蝕 刻法，使用的一射頻功率為300瓦~5000瓦，使用的氣體包括碳數為1~5的全氟烴、碳數為1~2的氟代烴、O₂、Ar、N₂的混合氣體。
6. 如申請專利範圍第5項所述的半導體元件的製造方法，其中移除所述開口的側壁上的部分所述第一層，使所述開口形成為具有凹凸輪廓的側壁的步驟所使用的方法、氣體與形成所述開口的步驟所使用的方法、氣體相同，但降低所述射頻功率，並將O₂的流量增加為1.5倍~3倍。
7. 如申請專利範圍第4項所述的半導體元件的製造方法，其中移除所述開口的側壁上的部分所述第一層的方法包括等向性蝕刻，所述第一層對所述第二層的蝕刻選擇比為1.5：1~100：1。
8. 如申請專利範圍第7項所述的半導體元件的製造方法，其中所述等向性蝕刻包括電漿蝕刻法，所述電漿蝕刻法包括使用遠程電漿，所述遠程電漿使用的氣體包括NF₃/NH₃/H₂或HF/H₂/NH₃氣體。
9. 如申請專利範圍第7項所述的半導體元件的製造方法，其中，所述等向性蝕刻包括濕式蝕刻法，所述濕式蝕刻法包括使用稀釋氫氟酸或蝕刻緩衝液。