KR20100008556A - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR20100008556A
KR20100008556A KR1020080069102A KR20080069102A KR20100008556A KR 20100008556 A KR20100008556 A KR 20100008556A KR 1020080069102 A KR1020080069102 A KR 1020080069102A KR 20080069102 A KR20080069102 A KR 20080069102A KR 20100008556 A KR20100008556 A KR 20100008556A
Authority
KR
South Korea
Prior art keywords
etching
film
hard mask
semiconductor device
line width
Prior art date
Application number
KR1020080069102A
Other languages
English (en)
Inventor
이상도
양진호
이기준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080069102A priority Critical patent/KR20100008556A/ko
Publication of KR20100008556A publication Critical patent/KR20100008556A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

본 발명은 고종횡비(high aspect ratio)를 갖는 오픈영역을 구비하는 반도체 장치 제조방법에 관한 것으로, 이를 위한 본 발명의 반도체 장치 제조방법은 도전막 상에 식각정지막, 절연막 및 하드마스크패턴을 형성하는 단계; 상기 하드마스크패턴을 식각장벽으로 상기 절연막을 식각하여 상기 도전막 상부의 상기 식각정지막을 노출시키는 오픈영역을 형성하는 단계; 상기 오픈영역의 저면 및 측벽에 보호막을 형성하는 단계; 상기 보호막 및 상기 식각정지막을 선택적으로 식각하여 상기 보호막 및 상기 식각정지막에 상기 도전막의 상부면을 노출시키는 패턴을 형성하는 단계 및 상기 패턴의 선폭을 확장시키는 단계를 포함하고 있으며, 상술한 본 발명에 따르면, 반도체 장치의 오픈영역이 필요로하는 바텀선폭을 확보할 수 있는 효과가 있다.
스토리지노드홀, 콘택홀, 오픈영역, 선폭

Description

반도체 장치 제조방법{METHOD FOR MANUFCTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 고종횡비(high aspect ratio)를 갖는 오픈영역을 구비하는 반도체 장치의 제조방법에 관한 것이다.
반도체 장치에서 스토리지노드홀(storage node hole) 또는 콘택홀(contact hole)과 같은 오픈영역을 형성하기 위해서는 오픈영역이 형성될 절연막 및 하드마스크패턴을 순차적으로 형성한 후, 하드마스크패턴을 식각장벽(etch barrier)으로 절연막을 식각하는 일련의 공정을 실시하게 된다. 오픈영역에는 도전막을 매립시켜 하단에 형성된 도전막과 상단에 형성될 도전막을 전기적으로 연결하는 콘택플러그를 형성하거나, 오픈영역에 도전막, 유전막 및 도전막을 차례로 증착하여 실린더형(cylinder) 또는 콘케이브형(concave) 구조를 갖는 MIM(Metal-Insulator-Metal) 캐패시터를 형성할 수도 있다.
최근에 반도체 장치의 디자인 룰(Desion Rule)이 작아짐에 따라 오픈영역의 선폭(Critical Dimension, CD)은 점점 더 줄어들고, 깊이는 더 깊어지고 있다. 이에 따라, 메탈콘택용 플러그(예컨대, M1C) 또는 캐패시터의 스토리지노드홀과 같이 고종횡비(high aspect ratio)를 갖는 오픈영역을 안정적으로 형성하는 것이 매우 어렵다.
도 1은 종래기술에 따른 반도체 장치의 오픈영역을 도시한 단면도이다.
도 1에 도시된 바와 같이, 소정의 구조물이 구비된 기판(11)상에 식각정지막(12), 절연막(13), 하드마스크패턴(14) 및 오픈영역(15)이 형성되어 있다. 여기서, 도 1의 (A)는 정상적으로 형성된 오픈영역(15)을 도시한 것이다.
하지만, 종래기술은 반도체 장치의 디자인 룰이 작아짐에 따라 오픈영역(15)을 형성하기 위한 하드마스크패턴(14)의 개구부(14A) 선폭도 작아지고 있다. 이로 인하여 도 1의 (B)와 같이, 하드마스크패턴(14)의 개구부(14A)가 오픈(open)되지 않는 낫오픈(not open)이 발생하는 문제점이 있다('X' 영역). 이러한 하드마스크패턴(14)의 낫오픈은 하드마스크패턴(14)을 형성하는 과정에서 발생된 식각부산물이 하드마스크패턴(14)의 개구부(14A) 양측벽에 잔류하면서 발생한다.
또한, 반도체 장치의 디자인 룰이 작아짐에 따라 도 1의 (C)와 같이, 오픈영역(15)의 탑 선폭(top CD, W1)보다 바텀선폭(bottom CD, W2)이 작아지는 문제점이 발생한다(W1 > W2). 구체적으로, 오픈영역(15)을 형성하기 위한 식각공정시 통상적으로 건식식각법(dry etch)을 사용하는데, 건식식각법의 식각특성상 오픈영역(15)의 하부로 식각이 진행될수록 식각효율이 저하되기 때문이다. 참고로, 건식식각법을 사용하여 오픈영역(15)을 형성할 경우, 식각가스 및 식각과정에서 발생된 식각 부산물(etch by product)로 인하여 오픈영역(15) 내부의 압력이 증가하게 되는데, 이로 인하여 오픈영역(15)의 하부로 식각이 진행될수록 식각효율이 저하된다.
또한, 오픈영역(15)을 형성하기 위한 식각공정시 절연막(13)과 식각정지막(12)을 한번에 식각하기 때문에 상술한 오픈영역(15)의 바텀선폭(W2) 감소는 절연막(13)과 서로 다른 식각선택비를 갖는 식각정지막(12)을 식각하는 과정에서 더욱 심화되는 문제점이 있다.
상술한 오픈영역(15)의 바텀선폭(W2) 감소는 반도체 장치의 캐패시터에서 스토리지노드의 리닝(leaning)을 유발하는 문제점 및 기설정된 캐패시터의 정전용량을 감소시키는 치명적인 문제점이 있다. 또한, 반도체 장치의 콘택플러그에서는 콘택플러그 하단에 형성된 도전막과의 콘택면적을 감소시켜 이들 사이의 콘택저항을 증가시키는 문제점이 있다.
또한, 반도체 장치의 디자인 룰이 감소함에 따라 오픈영역(15)의 선폭이 점점 작아지고 깊이는 더욱 깊어짐에 따라 오픈영역(15)을 형성하기 위한 식각마진이 점점 감소하고 있다. 이로 인하여 도 1의 (D)에 나타낸 바와 같이, 오픈영역(15)의 탑선폭(W1)보다 바텀선폭(W2)이 작아지는 문제점이 심화되어 콘택낫오픈(contact not open, Y)이 발생하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 반도체 장치의 디자인 룰이 감소함에 따른 하드마스크패턴 개구부의 낫오픈을 방지할 수 있는 반도체 장치의 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 반도체 장치의 오픈영역에서 필요로하는 바텀선폭을 확보할 수 있는 반도체 장치의 제조방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 반도체 장치의 오픈영역에서 콘택낫오픈이 발생하는 것을 방지할 수 있는 반도체 장치의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 반도체 장치 하드마스크패턴 제조방법은, 하드마스크막을 형성하는 단계; 상기 하드마스크막을 선택적으로 식각하여 하드마스크패턴을 형성하는 제1식각단계 및 상기 하드마스크패턴 표면에 잔존하는 잔류물을 제거하기 위한 제2식각단계를 포함한다. 상기 하드마스크막은 비정질탄소막을 포함할 수 있다.
상기 제1식각 및 상기 제2식각은 건식식각법을 사용하여 실시할 수 있다. 이때, 상기 제1식각은 산소 플라즈마를 사용하여 실시할 수 있고, 상기 제2식각은 산소가스와 아르곤가스가 혼합된 혼합가스의 플라즈마를 사용하여 실시할 수 있다. 상기 제1식각 및 상기 제2식각은 인시튜로 실시할 수 있다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명의 반도체 장치 제조방법은 도전막 상에 식각정지막, 절연막 및 하드마스크패턴을 형성하는 단계; 상기 하드마스크패턴을 식각장벽으로 상기 절연막을 식각하여 상기 도전막 상부의 상기 식각정지막을 노출시키는 오픈영역을 형성하는 단계; 상기 오픈영역의 저면 및 측벽에 보호막을 형성하는 단계; 상기 보호막 및 상기 식각정지막을 선택적으로 식각하여 상기 보호막 및 상기 식각정지막에 상기 도전막의 상부면을 노출시키는 패턴을 형성하는 단계 및 상기 패턴의 선폭을 확장시키는 단계를 포함한다.
상기 패턴의 선폭을 확장시키는 단계는, 등방성 건식식각법을 사용하여 실시할 수 있다. 구체적으로, 상기 패턴의 선폭을 확장시키는 단계는 불화탄소가스 플라즈마를 사용하여 다운 스트림(down stream)방식으로 실시할 수 있다.
또한, 본 발명은 상기 패턴의 선폭을 확장시킨 후, 상기 보호막을 제거하는 단계를 더 포함할 수 있다. 상기 보호막을 제거하는 단계는, 인산(phosphoric acid)용액을 사용하여 실시할 수 있다.
상기 보호막은 상기 식각정지막과 동일 물질로 형성할 수 있으며, 상기 보호막 및 상기 식각정지막은 질화막을 포함할 수 있다.
상기 절연막은 하나의 산화막으로 이루어진 단일막으로 형성하거나, 서로 다른 습식식각속도를 갖는 산화막들이 적층된 적층막으로 형성할 수 있다. 또한, 상기 절연막은 서로 다른 습식식각속도를 갖는 산화막들이 적층된 적층막으로 형성하되, 최상층으로 갈수록 습식식각속도가 느린 산화막으로 형성할 수 있다.
또한, 본 발명은 상기 오픈영역 측벽의 절연막을 추가로 식각하여 상기 오픈 영역의 바텀선폭을 증가시키는 단계를 더 포함할 수 있다. 상기 오픈영역의 바텀선폭을 증가시키는 단계는, 습식식각법을 사용하여 실시할 수 있으며, BOE(Buffered Oxide Echant)용액 또는 불산(HF)용액을 사용하여 실시할 수 있다.
상기 오픈영역은 스토리지노드를 형성하기 위한 스토리지노드콘택홀 또는 콘택플러그를 형성하기 위한 콘택홀을 포함할 수 있다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은 두 번의 플라즈마 식각공정을 통하여 하드마스크패턴을 형성함으로써, 하드마스크패턴 개구부의 낫오픈을 방지할 수 있는 효과가 있다.
또한, 본 발명은 반도체 장치에서 오픈영역이 필요로하는 바텀선폭을 확보할 수 있는 효과가 있다. 이를 통하여 반도체 장치의 캐패시터에서 습식딥아웃 공정시 스토리지노드의 리닝 또는 쓰러짐을 방지할 수 있으며, 캐패시터가 요구하는 정전용량을 확보할 수 있는 효과가 있다. 또한, 반도체 장치의 플러그의 콘택저항을 감소시킬 수 있는 효과가 있다.
또한, 본 발명은 반도체 장치의 오픈영역에서 콘택낫오픈 발생하는 것을 방지할 수 있는 효과가 있다.
결과적으로, 본 발명은 오픈영역을 구비하는 반도체 장치의 전기적 특성 및 제조 수율(yield)을 향상시킬 수 있는 효과가 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술한 본 발명은 고집적도를 갖는 반도체 장치 예컨대, 40nm급 다자인 룰이적용된 반도체 장치에서 캐패시터의 스토리지노드를 위한 스토리지노드홀 또는 콘택플러그를 형성하기 위한 콘택홀과 같은 오픈영역을 안정적으로 형성할 수 있는 반도체 장치의 제조방법을 제공한다.
또한, 후술한 본 발명의 반도체 장치 제조방법은 오픈영역 제조공정에 모두 적용할 수 있으며, 특히 고종횡비를 갖는 오픈영역 제조공정에 적용할 경우 우수한 효과를 얻을 수 있다. 예컨대, 고종횡비를 갖는 오픈영역으로는 스토리지노드(Snorage Node, SN)를 형성하기 위한 스토리지노드홀, 메탈콘택용 플러그를 형성하기 위한 오픈영역(예컨대, M1C) 등이 있다.
이하, 본 발명의 제1실시예를 통하여 본 발명의 기술적 원리를 콘택플러그 제조방법에 적용한 경우를 예시하여 설명한다.
도 2a 내지 도 2f는 본 발명의 제1실시예에 따른 반도체 장치의 제조방법을 도시한 공정단면도이다.
도 2a에 도시된 바와 같이, 도전막(21) 상에 식각정지막(22)을 형성한다. 도전막(21)은 워드라인(word line), 비트라인(bit line), 금속배선(metal line) 또는 랜딩플러그 등을 포함할 수 있다.
식각정지막(22)은 후속 공정간 도전막(21)을 보호하는 역할을 수행하는 것으로 질화막으로 형성할 수 있다. 질화막으로는 실리콘질화막(Si3N4)을 사용할 수 있다.
다음으로, 식각정지막(22) 상에 오픈영역을 제공하기 위한 절연막(25)을 형성한다. 절연막(25)은 산화막으로 형성할 수 있으며, 산화막으로는 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 또는 SOD(Spin On Dielectric) 중 어느 하나 또는 이들이 적층된 적층막을 사용할 수 있다.
절연막(25)은 후속 공정을 통하여 형성될 오픈영역이 필요로 하는 바텀선폭을 용이하게 확보하기 위하여 서로 다른 습식식각속도를 갖는 산화막들이 적층된 적층막으로 형성하는 것이 바람직하다. 더욱 바람직하게 절연막(25)은 서로 다른 습식식각속도를 갖는 산화막들이 적층된 적층막으로 형성하되, 최상층부로 갈수록 습식식각속도가 느린 산화막으로 형성하는 것이 바람직하다.
예를 들어, 절연막(25)은 식각정지막(22) 상의 제1산화막(23)과 제1산화막(23) 상에서 제1산화막(23)보다 습식식각속도가 느린 제2산화막(24)이 적층된 적층막으로 형성할 수 있다. 여기서, 제1산화막(23)은 불순물이 함유된 도프 드(doped) 산화막으로 형성할 수 있다. 이때, 불순물은 인(P) 또는 붕소(B)를 포함할 수 있다. 따라서, 제1산화막(23)은 인(P) 또는 붕소(B)가 함유된 산화막 예컨대, BPSG 또는 PSG를 사용하여 형성할 수 있다. 제2산화막(24)은 불순물이 함유되지 않은 언도프드(undoped) 산화막으로 형성할 수 있다. 따라서, 제2산화막(24)으로는 PETEOS를 사용하여 형성할 수 있다. 참고로, 도프드 산화막이 언도프드 산화막보다 습식식각속도가 더 빠른 것으로 알려져 있다.
다음으로, 절연막(25) 상에 하드마스크막(26)을 형성한다. 하드마스크막(26)은 오픈영역을 형성하기 위한 절연막(25) 식각공정시 식각장벽(etch barrier)으로써 작용하며, 산화막, 질화막, 산화질화막(oxynitride) 및 비정질탄소막(amorphous carbon layer)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다. 여기서, 하드마스크막(26)은 산화막으로 이루어진 절연막(25)과 높은 식각선택비를 갖고, 고집적화된 반도체 장치 예컨대, 40nm급 이하의 디자인 룰이 적용된 반도체 장치에서 패턴을 안정적으로 구현할 수 있는 비정질탄소막으로 형성하는 것이 바람직하다.
다음으로, 하드마스크막(26) 상에 반사방지막(27) 및 포토레지스트패턴(28)을 순차적으로 형성한다. 반사방지막(Bottom Anti Reflective Coating, BARC, 27)은 포토레지스트패턴(28)을 형성하기 위한 노광공정(expose process)에서 노광원의 난반사를 방지하는 역할을 수행한다. 또한, 반사방지막(27)은 하드마스크패턴을 형성하기 위한 식각공정시 식각장벽으로서 역할을 수행한다. 따라서, 반사방지막(27)은 산화질화막 예컨대, 실리콘산화질화막(SiON)으로 형성할 수 있다.
다음으로, 포토레지스트패턴(28)을 식각장벽으로 반사방지막(27)을 식각한다.
도 2b에 도시된 바와 같이, 포토레지스트패턴(28) 및 식각된 반사방지막(27)을 식각장벽으로 하드마스크막(26)을 식각하여 하드마스크패턴(29)을 형성한다. 하드마스크패턴(29)을 형성하기 위한 식각공정은 건식식각법(dry etch)을 사용하여 실시할 수 있으며, 건식식각법으로는 플라즈마 식각법(plasma etch) 또는 반응성이온식각법(Reactive Ion Etch, RIE)을 사용할 수 있다.
여기서, 최근 반도체 장치의 디자인 룰이 감소함에 따라 하드마스크패턴(29)의 개구부(29A) 선폭도 감소하고 있다. 이로 인해 하드마스크패턴(29)의 개구부(29A)가 정상적으로 오픈(open)되지 않는 이른바, 낫오픈(not open)이 발생하는 문제점이 있다. 이는 하드마스크패턴(29)을 형성하는 과정에서 발생된 식각부산물이 하드마스크패턴(29)의 표면 특히, 하드마스크패턴(29)의 양측벽에 잔류하기 때문이다. 따라서, 본 발명은 상술한 문제점을 해결하기 위해 두 번의 플라즈마 식각공정을 통하여 하드마스크패턴(29)을 형성함을 특징으로 한다.
이하, 본 발명의 비정질탄소막을 이용한 하드마스크패턴(29) 형성방법을 구체적으로 설명하면 다음과 같다.
먼저, 반사방지막(27)을 식각장벽으로 하드마스크막(26)을 식각하여 하드마스크패턴(29)을 형성하는 제1식각공정을 실시한다. 이때, 제1식각공정은 산소 플라즈마(O2 plasma)를 사용하여 실시할 수 있다. 산소 플라즈마를 형성하기 위한 산소 가스는 500sccm ~ 1000sccm 범위의 유량으로 챔버에 공급할 수 있다.
산소 플라즈마를 사용하여 하드마스크패턴(29)을 형성하는 과정에서 발생된 식각부산물 예컨대, 폴리머(polymer)가 하드마스크패턴(29) 표면에 재증착(redeposition)된다. 특히, 하드마스크패턴(29)의 양측벽에 재증착된 식각부산물로 인하여 하드마스크패턴(29)의 개구부(29A)가 낫오픈(not open)될 우려가 있다.
따라서, 반사방지막(27)을 식각장벽으로 하드마스크패턴(29) 표면에 재증착된 식각부산물과 같은 잔류물을 제거하기 제2식각공정을 실시한다. 제2식각공정은 산소(O2)가스와 아르곤(Ar)가스가 혼합된 혼합가스(O2/Ar)의 플라즈마를 사용하여 실시할 수 있다. 이때, 산소가스는 100sccm ~ 200sccm 범위의 유량, 아르곤가스는 300sccm ~ 500sccm 범위의 유량으로 챔버에 공급할 수 있다.
상술한 제1식각공정 및 제2식각공정은 동일 챔버에서 인시튜(in-situ)로 진행할 수 있다. 그리고, 상술한 공정과정을 통하여 하드마스크패턴(29) 개구부(29A)의 낫오픈을 방지함과 동시에 반도체 장치의 디자인이 감소함에 따라 미세선폭을 갖는 하드마스크패턴(29)을 안정적으로 형성할 수 있다.
한편, 포토레지스트패턴(28)은 하드마스크패턴(29)을 형성하는 과정에서 모두 소실되어 제거된다.
도 2c에 도시된 바와 같이, 하드마스크패턴(29)을 식각장벽으로 도전막(21) 상부의 식각정지막(22)이 노출될 때까지 절연막(25)을 식각하여 오픈영역(30)을 형성한다. 이하, 오픈영역(30)을 형성하기 위한 절연막(25) 식각공정을 '1차 식각'이 라 약칭한다.
1차 식각공정은 건식식각법을 사용하여 실시할 수 있으며, 건식식각법으로는 플라즈마 식각법 또는 반응성이온식각법을 사용할 수 있다.
1차 식각공정은 불화탄소가스, 산소가스(O2), 아르곤가스(Ar) 및 일산화탄소(CO)가 혼합된 혼합가스를 사용하여 실시할 수 있다. 불화탄소가스로는 CxFy(x,y는 0을 제외한 자연수) 예컨대, CF4, C2F6, C3F8 등을 사용할 수 있다. 따라서, 1차 식각공정은 CF4/O2/Ar/CO 혼합가스를 사용하여 실시할 수 있다.
상술한 1차 식각공정을 통하여 형성된 오픈영역(30)이 이상적이라면 탑선폭(W1)과 바텀선폭(W2)이 동일하여야 한다(W1 = W2). 하지만, 실질적으로는 건식식각의 식각특성으로 인하여 오픈영역(30)의 탑선폭(W1)보다 바텀선폭(W2)이 작아질 수 있다(W1 > W2). 이는, 식각가스 및 절연막(25)을 식각하는 과정에서 발생된 식각부산물로 인하여 오픈영역(30) 내부의 압력이 증가하게 되면서 오픈영역(30)의 하부로 식각이 진행될수록 식각효율이 저하되기 때문이다. 이로 인하여 바텀선폭(W2)이 감소할수록 후속 오픈영역(30)에 매립될 도전막과 이에 접하는 도전막(21) 사이의 접촉면적이 감소하여 이들 사이에 콘택저항이 증가할 우려가 있다. 이를 사이에 콘택저항이 증가한다는 것은 이들 사이에서 신호전달이 지연되는 것을 의미하며, 신호전달이 지연될 경우 반도체 장치의 전기적인 특성이 저하될 수 있다. 또한, 바텀선폭(W2)이 더욱 감소할수록 오픈영역(30)에서 콘택낫오픈이 발생할 우려가 있다.
따라서, 반도체 장치에서 필요로하는 오픈영역(30)의 바텀선폭을 확보하기 위하여 도 2d에 도시된 바와 같이, 오픈영역(30) 측벽의 절연막(25)을 추가로 식각하여 오픈영역(30)의 바텀선폭(W2)을 증가시킨다. 이하, 오픈영역(30)의 바텀선폭(W2)을 증가시키기 위한 식각공정을 '2차 식각' 이라고 약칭한다. 그리고, 2차 식각을 통해 내부가 확장된 오픈영역(30)의 도면부호를 '30A'로 변경하여 표기하고, 오픈영역(30A)의 내부가 확장됨에 따라 확장된 오픈영역(30A)의 바텀선폭(W2)을 'W3'으로 변경하여 표기한다.
또한, 2차 식각공정은 오픈영역(30A)의 내부를 확장시킴과 동시에 오픈영역(30A) 내부에 잔존하는 잔류물을 제거하는 역할을 수행한다.
2차 식각공정은 습식식각법(wet etch)을 사용하여 실시할 수 있으며, BOE(Buffered Oxide Echant) 용액 또는 불산(HF)용액을 사용하여 실시할 수 있다. 이때, 2차 식각시 식각용액의 농도, 식각시간과 같은 공정조건을 조절하여 오픈영역(30A)의 바텀선폭(W3) 및 인접한 오픈영역(30A)간 간격을 조절할 수 있다.
여기서, 2차 식각시 사용된 식각케미컬 즉, BOE용액 또는 불산용액은 산화막 식각용액이기 때문에 질화막으로 이루어진 식각정지막(22)은 식각되지 않고, 산화막으로 이루어진 절연막(25)만 식각된다.
이와 같이, 본 발명은 2차 식각공정을 통하여 제1산화막(23)이 제공하는 오픈영역(30A)의 측벽을 P11에서 P12로 확장시킴으로써, 오픈영역(30A)이 필요로하는 바텀선폭(W3)을 확보할 수 있다.
또한, 2차 식각을 통하여 오픈영역(30A)을 형성하기 위한 식각공정시 식각마진 부족에 따른 콘택낫오픈의 발생을 방지할 수 있다. 구체적으로, 오픈영역(30A)을 형성하기 위한 식각공정 즉, 1차 식각시 식각마진 부족으로 인하여 오픈영역(30A)의 하부에 제1산화막(23)이 잔류하여 콘택낫오픈이 발생하더라도, 2차 식각을 통하여 오픈영역(30A)의 하부에 잔류하는 제1산화막(23)을 제거할 수 있다. 따라서, 2차 식각을 통하여 오픈영역(30A)에 콘택낫오픈이 발생하는 것을 방지할 수 있다.
한편, 2차 식각시 제2산화막(24)이 제공하는 오픈영역(30A)의 측벽이 P21에서 P22로 확장될 수 있으며, 이로 인하여 오픈영역(30A)의 탑선폭(W1)이 증가할 우려가 있다. 오픈영역(30A)의 탑선폭(W1)이 증가할 경우, 인접한 오픈영역(30A)간 간격이 감소하여 오픈영역(30A)을 매립하는 콘택플러그 사이에 쇼트가 발생할 우려가 있다.
하지만, 본 발명의 제2산화막(24)은 제1산화막(23)에 비하여 습식식각속도가 느린 산화막이기 때문에 제1산화막(23)이 제공하는 오픈영역(30A)의 측벽이 P11에서 P12로 확장하여 오픈영역(30A)이 필요로 하는 바텀선폭(W3)을 확보하는 동안 제2산화막(24)이 제공하는 오픈영역(30A)의 측벽은 P21에서 P22로 확장되는 정도가 매우 미미하다. 즉, 제2산화막(24)을 제1산화막(23)에 비하여 습식식각속도가 느린 산화막으로 형성함으로써, 2차 식각시 오픈영역(30A)의 탑선폭(W1)이 증가하는 것을 방 지할 수 있다.
도 2e에 도시된 바와 같이, 반사방지막(27) 및 하드마스크패턴(29)을 제거한 후, 오픈영역(30A)을 포함하는 절연막(25)의 전면에 보호막(31)을 형성한다. 보호막(31)은 후속 공정 즉, 오픈영역(30)으로 인해 노출된 식각정지막(22)을 패터닝하여 도전막(21)의 표면을 노출시키는 과정에서 오픈영역(30A)의 측벽이 손상 및 손실되는 것을 방지하는 역할을 수행한다. 이를 통해, 오픈영역(30A)의 측벽 프로파일 변형 및 인접한 오픈영역(30A) 사이의 간격을 확보할 수 있다. 따라서, 보호막(31)은 식각정지막(22)과 동일한 물질로 형성하는 것이 바람직하다. 즉, 보호막(31)은 질화막으로 형성하는 것이 바람직하며, 질화막으로는 실리콘질화막(Si3N4)을 사용할 수 있다. 보호막(31)은 오픈영역(30A)의 내부공간 및 후속 공정을 고려하여 얇은 두께 예컨대, 50Å ~ 100Å 범위의 두께를 갖도록 형성하는 것이 바람직하다.
다음으로, 오픈영역(30A)의 저면에 형성된 보호막(31) 및 식각정지막(22)을 식각하여 보호막(31) 및 식각정지막(22)에 도전막(21)의 상부면을 노출시키는 패턴(32)을 형성한다. 이하, 패턴(32)을 형성하기 위한 식각공정을 '3차 식각'이라 약칭한다.
3차 식각공정은 전면건식식각공정 예컨대, 에치백(etch back)공정 사용하여 실시할 수 있다. 이때, 오픈영역(30A)의 측벽을 제공하는 절연막(25)이 식각장벽으로 작용한다.
3차 식각공정시 에치백공정의 식각특성으로 인해 패턴(32)의 선폭(W4)은 상술한 2차 식각공정을 형성된 오픈영역(30A) 바텀선폭(W3)보다 작을 수 있다(W4 < W3). 이는 결과적으로 오픈영역(30A)의 바텀선폭(W3)이 패턴(32)의 선폭(W4)으로 감소한 것과 동일하며, 이로 인하여 반도체 장치의 전기적인 특성이 저하될 우려가 있다.
따라서, 오픈영역(30A)이 필요로하는 바텀선폭을 확보하기 위하여 도 2f에 도시된 바와 같이, 패턴(32) 측벽의 보호막(31) 및 식각정지막(22)을 추가적으로 식각하여 패턴(32)의 선폭(W4)을 확장시킨다. 이하, 패턴(32)의 선폭(W4)을 확장시키기 위한 식각공정을 '4차 식각'이라 약칭한다. 그리고, 선폭이 확장된 패턴(32)의 도면부호를 '32A'로 변경하여 표기하고, 확장된 패턴(32)의 선폭(W4)을 'W5'로 변경하여 표기한다.
4차 식각공정을 통하여 확장된 패턴(32A)의 선폭(W5)은 오픈영역(30A)의 바텀선폭(W3)과 동일하거나 더 클 수 있다(W5 ≥ W3).
4차 식각공정은 건식식각법을 사용하여 실시할 수 있으며, 등방성(isotrope) 건식식각법을 사용하여 진행하는 것이 바람직하다. 이는 패턴(32A)의 선폭(W5)을 효과적으로 확장시킴과 동시에 후속 공정간 보호막(31)에 의한 부정적인 영향을 최소화하기 위하여 보호막(31)의 두께를 감소시키기 위함이다. 구체적으로, 4차 식각공정을 통하여 보호막(31)의 두께를 20Å보다 작도록 형성하는 것이 바람직하다.
또한, 4차 식각공정은 절연막(25)의 상부면 및 오픈영역(30A)의 입구가 손상되는 것을 방지하기 위하여 다운 스트립(down stream) 방법을 사용하여 실시하는 것이 바람직하다. 참고로, 다운 스트립 방법은 챔버에 바이어스파워(bias power)를 인가하지 않고, 탑파워(top power)만을 인가하여 식각공정을 진행하는 방법이다.
4차 식각공정은 불화탄소가스 플라즈마를 사용하여 실시할 수 있다. 불화탄소가스로는 CxFy(x,y는 0을 제외한 자연수) 예컨대, CF4, C2F6, C3F8 등을 사용할 수 있다. 예컨대, 4차 식각공정은 CF4 플라즈마를 사용하여 실시할 수 있다.
다음으로, 도면에 도시하지는 않았지만, 패턴(32A)을 포함하는 오픈영역(30A)에 도전막을 매립하여 콘택플러그를 형성한다. 이때, 콘택플러그는 폴리실리콘막, 금속막, 도전성금속질화막, 도전성금속산화막 및 금속실리사이드막으로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 단일막 또는 이들이 적층된 적층막으로 형성할 수 있다. 금속막으로는 알루미늄막(Al), 티타늄막(Ti), 텅스텐막(W) 등을 사용할 수 있다. 도전성금속질화막으로는 티타늄질화막(TiN)을 사용할 수 있고, 도전성금속산화막으로는 이리듐산화막(IrO2)을 사용할 수 있다. 그리고, 금속실리사이드막으로는 티타늄실리사이드막(TiSi), 텅스텐실리사이드막(WSi) 등을 사용할 수 있다.
한편, 보호막(31)이 잔류할 경우, 도전막(21) 또는 콘택플러그(미도시) 사이의 캐패시턴스가 증가하여 RC 지연 시간이 증가할 수도 있다. 따라서, 콘택플러그를 형성하기 이전에 보호막(31)을 제거하는 것이 바람직하다. 보호막(31)은 인산(phosphoric acid)용액을 사용하여 제거할 수 있다.
이와 같이, 본 발명은 두 번의 플라즈마 식각공정을 통하여 하드마스크패 턴(29)을 형성함으로써, 하드마스크패턴(29) 개구부(29A)의 낫오픈을 방지할 수 있으며, 고집적도를 갖는 반도체 장치의 하드마스크패턴(29)을 안정적으로 형성할 수 있다.
또한, 본 발명은 절연막(25)과 식각정지막(22)을 따로 식각함으로써, 반도체 장치에서 필요로하는 오픈영역(30A)의 바텀선폭을 안정적으로 확보할 수 있다.
또한, 본 발명은 2차 식각공정을 통하여 반도체 장치에서 필요로하는 오픈영역(30A)의 바텀선폭(W3)을 확보할 수 있다.
또한, 본 발명은 오픈영역(30A)의 측벽을 제공하는 절연막(25)을 서로 다른 습식식각속도를 갖는 산화막들이 적층된 적층막으로 형성함으로써, 오픈영역(30A)이 필요로하는 바텀선폭(W3)을 보다 용이하게 확보할 수 있다. 더불어서, 기설정된 오픈영역(30A)의 탑선폭(W1)이 증가하는 것을 방지할 수 있다.
또한, 본 발명은 4차 식각공정을 통하여 식각정지막(22)을 식각하는 과정에서 오픈영역(30A)의 바텀선폭(W3)이 감소하는 것을 방지할 수 있다.
또한, 본 발명은 보호막(31)을 형성함으로써, 오픈영역(30A)의 측벽이 손상 및 손실되는 것을 방지할 수 있으며, 이를 통하여 인접한 오픈영역(30A) 사이의 간격을 확보할 수 있다.
정리하면, 본 발명은 고집적도를 갖는 반도체 장치에서 요구하는 오픈영역(30A)을 안정적으로 형성할 수 있으며, 이를 통하여 반도체 장치의 전기적인 특성 및 제조 수율을 향상시킬 수 있다.
이하, 본 발명의 제2실시예에서는 본 발명의 기술적 원리를 반도체 장치의 캐패시터 제조방법에 적용한 경우를 예시하여 설명한다. 설명의 편의를 위하여 본 발명의 제1실시예와 동일한 부분에 대해서는 설명을 생략하였다.
도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 반도체 장치의 제조방법을 도시한 공정단면도이다.
도 3a에 도시된 바와 같이, 스토리지노드콘택플러그(42)를 구비하는 기판(41) 상에 식각정지막(43)을 형성한다. 스토리지노드콘택플러그(42)는 도전막 예컨대, 폴리실리콘막 또는 티타늄질화막으로 형성할 수 있다.
식각정지막(43)은 후속 공정간 식각정지막(43) 하부 기판(41)에 형성된 구조물을 보호하는 역할을 수행하는 것으로 질화막으로 형성할 수 있다. 질화막으로는 실리콘질화막(Si3N4)을 사용할 수 있다.
다음으로, 식각정지막(43) 상에 오픈영역을 제공하기 위한 절연막(48)을 형성한다. 절연막(48)은 산화막으로 형성할 수 있으며, 산화막으로는 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 또는 SOD(Spin On Dielectric) 중 어느 하나 또는 이들이 적층된 적층막을 사용할 수 있다.
절연막(48)은 후속 공정을 통하여 형성될 오픈영역이 필요로 하는 바텀선폭 을 용이하게 확보하기 위하여 서로 다른 습식식각속도를 갖는 산화막들이 적층된 적층막으로 형성하는 것이 바람직하다. 더욱 바람직하게 절연막(48)은 서로 다른 습식식각속도를 갖는 산화막들이 적층된 적층막으로 형성하되, 최상층부로 갈수록 습식식각속도가 느린 산화막으로 형성하는 것이 바람직하다.
예를 들어, 절연막(48)은 식각정지막(43) 상의 제1산화막(44)과 제1산화막(44) 상에서 제1산화막(44)보다 습식식각속도가 느린 제2산화막(45)이 적층된 적층막으로 형성할 수 있다. 여기서, 제1산화막(44)은 불순물이 함유된 도프드(doped) 산화막으로 형성할 수 있다. 이때, 불순물은 인(P) 또는 붕소(B)를 포함할 수 있다. 따라서, 제1산화막(44)은 인(P) 또는 붕소(B)가 함유된 산화막 예컨대, BPSG 또는 PSG를 사용하여 형성할 수 있다. 제2산화막(45)은 불순물이 함유되지 않은 언도프드(undoped) 산화막으로 형성할 수 있다. 따라서, 제2산화막(45)으로는 PETEOS를 사용하여 형성할 수 있다. 참고로, 도프드 산화막이 언도프드 산화막보다 습식식각속도가 더 빠른 것으로 알려져 있다.
또한, 절연막(48)은 제2산화막(45) 상에서 후속 습식딥아웃 공정시 오픈영역 내부에 형성될 스토리지노드의 리닝(leaning) 또는 쓰러짐(collapse)을 방지하기 위한 지지막(46) 및 지지막(46) 상에서 후속 공정간 지지막(46)을 보호하는 제3산화막(47)을 더 포함할 수 있다. 지지막(46)은 식각정지막(43)과 동일한 물질 예컨대, 질화막으로 할 수 있다. 제3산화막(47)은 제2산화막(45)와 동일한 물질 또는 제2산화막(45)보다 습식식각속도가 느린 산화막으로 형성할 수 있다.
다음으로, 절연막(48) 상에 하드마스크패턴(49)을 형성한다. 하드마스크패 턴(49)은 오픈영역을 형성하기 위한 절연막(48) 식각공정시 식각장벽으로 작용하며, 비정질탄소막으로 형성할 수 있다.
하드마스크패턴(49)은 앞서 본 발명의 제1실시예에 따른 반도체 장치의 제조방법과 동일한 방법을 사용하여 형성할 수 있다(도 2b 참조).
다음으로, 하드마스크패턴(49)을 식각장벽으로 스토리지노드콘택플러그(42) 상부의 식각정지막(43)이 노출될 때까지 절연막(48)을 식각하여 오픈영역(50)을 형성한다. 이하, 오픈영역(50)을 형성하기 위한 절연막(48) 식각공정을 '1차 식각'이라 약칭한다.
1차 식각공정은 건식식각법을 사용하여 실시할 수 있으며, 건식식각법으로는 플라즈마 식각법 또는 반응성이온식각법을 사용할 수 있다. 그리고, 1차 식각공정은 절연막(48)이 산화막과 질화막이 적층된 구조를 갖기 때문에 식각공정을 복수회의 진행할 수 있다.
이하, 오픈영역(50)을 형성하기 위한 1차 식각공정을 구체적으로 설명하면 다음과 같다.
먼저, 하드마스크패턴(49)을 식각장벽으로 제3산화막(47) 및 지지막(46)을 불화탄소가스, 산소가스(O2), 아르곤가스(Ar) 및 불화메탄가스가 혼합된 혼합가스의 플라즈마를 사용하여 식각한다. 불화탄소가스로는 CxFy(x,y는 0을 제외한 자연수) 예컨대, CF4, C2F6, C3F8, C4F8 등을 사용할 수 있다. 불화메탄가스로는 CxHyFz(x,y,z은 0을 제외한 자연수) 예컨대, CHF3를 사용할 수 있다. 예를 들어, 제3산화막(47) 및 지지막(46)은 C4F8/O2/Ar/CHF3 혼합가스를 사용하여 실시할 수 있다.
다음으로, 하드마스크패턴(49)을 식각장벽으로 제2산화막(45) 및 제1산화막(44)을 불화탄소가스, 산소가스(O2), 아르곤가스(Ar) 및 일산화탄소(CO)가 혼합된 혼합가스를 사용하여 식각한다. 예를 들어, 제2산화막(45) 및 제1산화막(44)은 CF4/O2/Ar/CO 혼합가스를 사용하여 실시할 수 있다.
상술한 1차 식각공정을 통하여 형성된 오픈영역(50)이 이상적이라면 탑선폭(W1)과 바텀선폭(W2)이 동일하여야 한다(W1 = W2). 하지만, 실질적으로는 건식식각의 식각특성으로 인하여 오픈영역(50)의 탑선폭(W1)보다 바텀선폭(W2)이 작아질 수 있다(W1 > W2). 이는, 식각가스 및 절연막(48)을 식각하는 과정에서 발생된 식각부산물로 인하여 오픈영역(50) 내부의 압력이 증가하게 되면서 오픈영역(50)의 하부로 식각이 진행될수록 식각효율이 저하되기 때문이다. 이로 인하여 바텀선폭(W2)이 감소할수록 후속 오픈영역(50) 내부에 형성될 스토리지노드와 이에 접하는 스토리지노드콘택플러그(42) 사이의 접촉면적이 감소하여 이들 사이에 콘택저항이 증가할 우려가 있다. 또한, 이들 사이의 접촉면적이 감소할 경우, 후속 습식딥아웃 공정시 스토리지노드의 리닝 또는 쓰러짐이 발생할 수 있다. 또한, 오픈영역(50)의 내부면적이 감소함에 따라 캐패시터의 정전용량이 감소하는 문제점이 있다.
따라서, 반도체 장치에서 필요로하는 오픈영역(50)의 바텀선폭을 확보하기 위하여 도 3b에 도시된 바와 같이, 오픈영역(50) 측벽의 절연막(48)을 추가로 식각 하여 오픈영역(50)의 바텀선폭(W2)을 증가시킨다. 이하, 오픈영역(50)의 바텀선폭(W2)을 증가시키기 위한 식각공정을 '2차 식각' 이라고 약칭한다. 그리고, 2차 식각을 통해 내부가 확장된 오픈영역(50)의 도면부호를 '50A'로 변경하여 표기하고, 오픈영역(50A)의 내부가 확장됨에 따라 확장된 오픈영역(50A)의 바텀선폭(W2)을 'W3'으로 변경하여 표기한다.
또한, 2차 식각공정은 오픈영역(50A)의 내부를 확장시킴과 동시에 오픈영역(50A) 내부에 잔존하는 잔류물을 제거하는 역할을 수행한다.
2차 식각공정은 습식식각법(wet etch)을 사용하여 실시할 수 있으며, BOE(Buffered Oxide Echant) 용액 또는 불산(HF)용액을 사용하여 실시할 수 있다. 이때, 2차 식각시 식각용액의 농도, 식각시간과 같은 공정조건을 조절하여 오픈영역(50A)의 바텀선폭(W3) 및 인접한 오픈영역(50A)간 간격을 조절할 수 있다.
여기서, 2차 식각시 사용된 식각케미컬 즉, BOE용액 또는 불산용액은 산화막 식각용액이기 때문에 질화막으로 이루어진 식각정지막(43)은 식각되지 않고, 산화막으로 이루어진 절연막(48)만 식각된다.
이와 같이, 본 발명은 2차 식각공정을 통하여 제1산화막(44)이 제공하는 오픈영역(50A)의 측벽을 P11에서 P12로 확장시킴으로써, 오픈영역(50A)이 필요로하는 바텀선폭(W3)을 확보할 수 있다.
또한, 2차 식각을 통하여 오픈영역(50A)을 형성하기 위한 식각공정시 식각마진 부족에 따른 콘택낫오픈의 발생을 방지할 수 있다. 구체적으로, 오픈영역(50A) 을 형성하기 위한 식각공정 즉, 1차 식각시 식각마진 부족으로 인하여 오픈영역(50A)의 하부에 제1산화막(44)이 잔류하여 콘택낫오픈이 발생하더라도, 2차 식각을 통하여 오픈영역(50A)의 하부에 잔류하는 제1산화막(44)을 제거할 수 있다. 따라서, 2차 식각을 통하여 오픈영역(50A)에 콘택낫오픈이 발생하는 것을 방지할 수 있다.
또한, 2차 식각시 제2산화막(45), 지지막(46) 및 제3산화막(47)이 제공하는 오픈영역(50A)의 측벽이 P21에서 P22로 확장될 수 있으며, 이로 인하여 오픈영역(50A)의 탑선폭(W1)이 증가할 우려가 있다. 오픈영역(50A)의 탑선폭(W1)이 증가할 경우, 인접한 오픈영역(50A)간 간격이 감소하여 오픈영역(50A)을 매립하는 콘택플러그 사이에 쇼트가 발생할 우려가 있다.
하지만, 본 발명의 제3산화막(47)은 제1산화막(44)에 비하여 습식식각속도가 느린 산화막이기 때문에 제1산화막(44)이 제공하는 오픈영역(50A)의 측벽이 P11에서 P12로 확장하여 오픈영역(50A)이 필요로 하는 바텀선폭(W3)을 확보하는 동안 제3산화막(47)이 제공하는 오픈영역(50A)의 측벽은 P21에서 P22로 확장되는 정도가 매우 미미한다. 즉, 제3산화막(47)을 제1산화막(44)에 비하여 습식식각속도가 느린 산화막으로 형성함으로써, 2차 식각시 오픈영역(50A)의 탑선폭(W1)이 증가하는 것을 방지할 수 있다.
또한, 2차 식각공정을 통하여 기설정된 오픈영역(50A)의 내부면적보다 더 큰 내부면적을 갖는 오픈영역(50A)을 형성할 수 있다. 이를 통하여 캐패시터의 정전용 량을 증가시킬 수 있다.
도 3c에 도시된 바와 같이, 하드마스크패턴(49)을 제거한 후, 오픈영역(50A)을 포함하는 절연막(48)의 전면에 보호막(51)을 형성한다. 보호막(51)은 후속 공정간 오픈영역(50A)의 측벽이 손상 및 손실되는 것을 방지하는 역할을 수행한다. 이를 통하여 오픈영역(50A)의 측벽 프로파일 변형 방지 및 인접한 오픈영역(50A) 사이의 간격을 확보할 수 있다. 따라서, 보호막(51)은 식각정지막(43)과 동일한 물질로 형성하는 것이 바람직하다. 즉, 보호막(51)은 질화막으로 형성하는 것이 바람직하며, 질화막으로는 실리콘질화막(Si3N4)을 사용할 수 있다. 보호막(51)은 오픈영역(50A)의 내부공간 및 후속 공정을 고려하여 얇은 두께 예컨대, 50Å ~ 100Å 범위의 두께를 갖도록 형성하는 것이 바람직하다.
다음으로, 오픈영역(50A) 저면에 보호막(51) 및 식각정지막(43)을 식각하여 보호막(51) 및 식각정지막(43)에 도전막(21)의 상부면을 노출시키는 패턴(52)을 형성한다. 이하, 패턴(52)을 형성하기 위한 식각공정을 '3차 식각'이라 약칭한다.
3차 식각공정은 전면건식식각공정 예컨대, 에치백(etch back)공정 사용하여 실시할 수 있다. 이때, 오픈영역(50A)의 측벽을 제공하는 절연막(48)이 식각장벽으로 작용한다.
3차 식각공정시 에치백공정의 식각특성으로 인해 패턴(52)의 선폭(W4)은 상술한 2차 식각공정을 확보한 오픈영역(50A) 바텀선폭(W3)보다 작을 수 있다(W4 < W3). 이는 결과적으로 오픈영역(50A)의 바텀선폭(W3)이 패턴(52)의 선폭(W4)으로 감소한 것과 동일하다. 이로 인하여 반도체 장치의 전기적인 특성이 저하될 우려가 있다.
따라서, 오픈영역(50A)이 필요로하는 바텀선폭을 확보하기 위하여 도 3d에 도시된 바와 같이, 패턴(52) 측벽의 보호막(51) 및 식각정지막(43)을 추가적으로 식각하여 패턴(52)의 선폭(W4)을 확장시킨다. 이하, 패턴(52)의 선폭(W4)을 확장시키기 위한 식각공정을 '4차 식각'이라 약칭한다. 그리고, 선폭이 확장된 패턴(52)의 도면부호를 '52A'로 변경하여 표기하고, 확장된 패턴(52)의 선폭(W4)을 'W5'로 변경하여 표기한다.
4차 식각공정을 통하여 확장된 패턴(52A)의 선폭(W5)는 오픈영역(50A)의 바텀선폭(W3)과 동일하거나 더 클 수 있다(W5 ≥ W3).
4차 식각공정은 건식식각법을 사용하여 실시할 수 있으며, 등방성(isotrope) 건식식각법을 사용하여 진행하는 것이 바람직하다. 이는 패턴(52A)의 선폭(W5)을 확장시킴과 동시에 후속 공정간 보호막(51)에 의한 부정적인 영향을 최소화하기 위하여 보호막(51)의 두께를 감소시키기 위함이다. 이때, 후속 스토리지노드를 형성하기 이전에 보호막(51)을 모두 제거해야 하기 때문에 4차 식각공정을 통하여 보호막(51)의 두께를 20Å보다 작도록 형성하는 것이 바람직하다.
또한, 4차 식각공정은 절연막(48)의 상부면 및 오픈영역(50A)의 입구가 손상되는 것을 방지하기 위하여 다운 스트립(down stream) 방법을 사용하여 실시하는 것이 바람직하다. 참고로, 다운 스트립 방법은 챔버에 바이어스파워(bias power)를 인가하지 않고, 탑파워(top power)만을 인가하여 식각공정을 진행하는 방법이다.
4차 식각공정은 불화탄소가스 플라즈마를 사용하여 실시할 수 있다. 불화탄소가스로는 CxFy(x,y는 0을 제외한 자연수) 예컨대, CF4, C2F6, C3F8 등을 사용할 수 있다. 예컨대, 4차 식각공정은 CF4 플라즈마를 사용하여 실시할 수 있다.
도 3e에 도시된 바와 같이, 보호막(51)을 제거한다. 보호막(51)은 인산(phosphoric acid)용액을 사용하여 제거할 수 있다. 이때, 인산용액의 농도, 식각식간과 같은 공정조건을 조절하여 지지막(46) 및 식각정지막(43)이 과도하게 식각되지 않도록 조절하는 것이 바람직하다.
다음으로, 패턴(52A)을 포함하는 오픈영역(50A) 내부에 스토리지노드(53)를 형성한다. 스토리지노드(53)는 오픈영역(50A)을 도전막으로 완전히 매립하여 기둥형(pillar type)으로 형성하거나, 오픈영역(50A)의 표면을 따라 도전막을 증착하여 실린더형(cylinder type)으로 형성할 수 있다. 본 발명의 제2실시예에서 스토리지노드(53)은 실린더형으로 한다.
스토리지노드(53)는 화학기상증착법(Chemical Vapor Deposition, CVD) 또는 원자층증착법(Atomic Layer Deposition, ALD)을 사용하여 100Å ~ 300Å 범위의 두께를 갖도록 형성할 수 있다.
스토리지노드(53)은 금속물질 예컨대, 티타늄질화막(TiN), 탄탈륨질화막(TaN), 하프늄질화막(HfN), 루테늄(Ru), 루테늄산화막(RuO2), 백금(Pt), 이리듐(Ir) 및 이리듐산화막(IrO2)로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다.
다음으로, 습식딥아웃(wet dip out) 공정을 실시하여 절연막(48)을 제거한다. 이를 통하여 스토리지노드(53)의 내측벽 외측벽을 모두 노출시킬 수 있다. 이때, 습식딥아웃 공정시 식각케미컬로 BOE(Buffered Oxide Echant) 또는 불산(HF)용액을 사용할 수 있다.
여기서, 습식딥아웃 공정시 스토리지노드(53)의 리닝 및 쓰러짐을 방지하기 위하여 절연막(48)에서 지지막(46)을 제외한 제1산화막(43), 제2산화막(44) 및 제3산화막(47)을 먼저 제거한 후, 지지막(46)을 제거하는 것이 바람직하다.
다음으로, 도면에 도시하지는 않았지만, 스토리지노드(49) 전면에 유전막 및 플레이트 전극을 순차적으로 형성하여 반도체 장치의 캐패시터를 완성한다.
이와 같이, 본 발명은 두 번의 플라즈마 식각공정을 통하여 하드마스크패턴(49)을 형성함으로써, 하드마스크패턴(49) 개구부의 낫오픈을 방지할 수 있으며, 고집적도를 갖는 반도체 장치의 하드마스크패턴(49)을 안정적으로 형성할 수 있다.
또한, 본 발명은 절연막(48)과 식각정지막(43)을 따로 식각함으로써, 반도체 장치에서 필요로하는 오픈영역(50A)의 바텀선폭을 안정적으로 확보할 수 있다.
또한, 본 발명은 2차 식각공정을 통하여 반도체 장치에서 필요로하는 오픈영역(50A)의 바텀선폭(W3)을 확보할 수 있다. 또한, 기설정된 오픈영역(50A)의 내부면적보다 더 큰 내부면적을 갖는 오픈영역(50A)을 형성할 수 있으며, 이를 통하여 캐패시터의 정전용량을 증가시킬 수 있다.
또한, 본 발명은 오픈영역(50A)의 측벽을 제공하는 절연막(48)을 서로 다른 습식식각속도를 갖는 산화막들이 적층된 적층막으로 형성함으로써, 오픈영역(50A) 이 필요로하는 바텀선폭(W3)을 보다 용이하게 확보할 수 있다. 더불어서, 기설정된 오픈영역(50A)의 탑선폭(W1)이 증가하는 것을 방지할 수 있다.
또한, 본 발명은 4차 식각공정을 통하여 식각정지막(43)을 식각하는 과정에서 오픈영역(50A)의 바텀선폭(W3)이 감소하는 것을 방지할 수 있다.
또한, 본 발명은 보호막(51)을 형성함으로써, 인접한 오픈영역(50A) 사이의 간격을 확보할 수 있다.
정리하면, 본 발명은 고집적도를 갖는 반도체 장치에서 요구하는 오픈영역(50A)을 안정적으로 형성할 수 있으며, 이를 통하여 반도체 장치의 전기적인 특성 및 제조 수율을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 반도체 장치의 오픈영역을 도시한 단면도.
도 2a 내지 도 2f는 본 발명의 제1실시예에 따른 반도체 장치의 제조방법을 도시한 공정단면도.
도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 반도체 장치의 제조방법을 도시한 공정단면도.
*도면 주요 부분에 대한 부호 설명*
21 : 도전막 22, 43 : 식각정지막
23, 44 : 제1산화막 24, 45 : 제2산화막
25, 48 : 절연막 26 : 하드마스크막
27 : 반사방지막 28 : 포토레지스트패턴
29, 49 : 하드마스크패턴 29A : 하드마스크패턴 개구부
30, 30A, 50, 50A : 오픈영역 31, 51 : 보호막
32, 32A, 52, 52A : 패턴 41 : 기판
42 : 스토리지노드콘택플러그 46 : 지지막
47 : 제3산화막 53 : 스토리지노드

Claims (20)

  1. 하드마스크막을 형성하는 단계;
    상기 하드마스크막을 선택적으로 식각하여 하드마스크패턴을 형성하는 제1식각단계; 및
    상기 하드마스크패턴 표면에 잔존하는 잔류물을 제거하기 위한 제2식각단계
    를 포함하는 반도체 장치의 하드마스크패턴 제조방법.
  2. 제1항에 있어서,
    상기 제1식각 및 상기 제2식각은 건식식각법을 사용하여 실시하는 반도체 장치의 하드마스크패턴 제조방법.
  3. 제1항에 있어서,
    상기 제1식각은 산소 플라즈마를 사용하여 실시하는 반도체 장치의 하드마스크패턴 제조방법.
  4. 제1항에 있어서,
    상기 제2식각은 산소가스와 아르곤가스가 혼합된 혼합가스의 플라즈마를 사용하여 실시하는 반도체 장치의 하드마스크패턴 제조방법.
  5. 제1항에 있어서,
    상기 제1식각 및 상기 제2식각은 인시튜로 실시하는 반도체 장치의 하드마스크패턴 제조방법.
  6. 제1항에 있어서,
    상기 하드마스크막은 비정질탄소막을 포함하는 반도체 장치의 하드마스크패턴 제조방법.
  7. 도전막 상에 식각정지막, 절연막 및 하드마스크패턴을 형성하는 단계;
    상기 하드마스크패턴을 식각장벽으로 상기 절연막을 식각하여 상기 도전막 상부의 상기 식각정지막을 노출시키는 오픈영역을 형성하는 단계;
    상기 오픈영역의 저면 및 측벽에 보호막을 형성하는 단계;
    상기 보호막 및 상기 식각정지막을 선택적으로 식각하여 상기 보호막 및 상기 식각정지막에 상기 도전막의 상부면을 노출시키는 패턴을 형성하는 단계; 및
    상기 패턴의 선폭을 확장시키는 단계
    를 포함하는 반도체 장치 제조방법.
  8. 제7항에 있어서,
    상기 패턴의 선폭을 확장시키는 단계는,
    등방성 건식식각법을 사용하여 실시하는 반도체 장치 제조방법.
  9. 제7항에 있어서,
    상기 패턴의 선폭을 확장시키는 단계는,
    불화탄소가스 플라즈마를 사용하여 실시하는 반도체 장치 제조방법.
  10. 제7항에 있어서,
    상기 패턴의 선폭을 확장시키는 단계는,
    다운 스트림(down stream)방식을 사용하여 실시하는 반도체 장치 제조방법.
  11. 제7항에 있어서,
    상기 패턴의 선폭을 확장시킨 후, 상기 보호막을 제거하는 단계를 더 포함하는 반도체 장치 제조방법.
  12. 제7항에 있어서,
    상기 보호막을 제거하는 단계는,
    인산(phosphoric acid)용액을 사용하여 실시하는 반도체 장치 제조방법.
  13. 제7항에 있어서,
    상기 보호막은 상기 식각정지막과 동일 물질로 형성하는 반도체 장치 제조방법.
  14. 제7항에 있어서,
    상기 보호막 및 상기 식각정지막은 질화막을 포함하는 반도체 장치 제조방법.
  15. 제7항에 있어서,
    상기 절연막은 하나의 산화막으로 이루어진 단일막으로 형성하거나, 서로 다른 습식식각속도를 갖는 산화막들이 적층된 적층막으로 형성하는 반도체 장치 제조방법.
  16. 제7항에 있어서,
    상기 절연막은 서로 다른 습식식각속도를 갖는 산화막들이 적층된 적층막으로 형성하되, 최상층으로 갈수록 습식식각속도가 느린 산화막으로 형성하는 반도체 장치 제조방법.
  17. 제7항에 있어서,
    상기 오픈영역 측벽의 절연막을 추가로 식각하여 상기 오픈영역의 바텀선폭을 증가시키는 단계를 더 포함하는 반도체 장치 제조방법.
  18. 제17항에 있어서,
    상기 오픈영역의 바텀선폭을 증가시키는 단계는,
    습식식각법을 사용하여 실시하는 반도체 장치 제조방법.
  19. 제17항에 있어서,
    상기 오픈영역의 바텀선폭을 증가시키는 단계는,
    BOE(Buffered Oxide Echant)용액 또는 불산(HF)용액을 사용하여 실시하는 반도체 장치 제조방법.
  20. 제7항에 있어서,
    상기 오픈영역은 스토리지노드를 형성하기 위한 스토리지노드콘택홀 또는 콘택플러그를 형성하기 위한 콘택홀을 포함하는 반도체 장치 제조방법.
KR1020080069102A 2008-07-16 2008-07-16 반도체 장치 제조방법 KR20100008556A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080069102A KR20100008556A (ko) 2008-07-16 2008-07-16 반도체 장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080069102A KR20100008556A (ko) 2008-07-16 2008-07-16 반도체 장치 제조방법

Publications (1)

Publication Number Publication Date
KR20100008556A true KR20100008556A (ko) 2010-01-26

Family

ID=41817154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080069102A KR20100008556A (ko) 2008-07-16 2008-07-16 반도체 장치 제조방법

Country Status (1)

Country Link
KR (1) KR20100008556A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140122583A (ko) * 2013-04-10 2014-10-20 삼성전자주식회사 반도체 소자 제조 방법
CN105590859A (zh) * 2014-10-30 2016-05-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR20210086396A (ko) * 2019-12-27 2021-07-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140122583A (ko) * 2013-04-10 2014-10-20 삼성전자주식회사 반도체 소자 제조 방법
CN105590859A (zh) * 2014-10-30 2016-05-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR20210086396A (ko) * 2019-12-27 2021-07-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 방법
US11488859B2 (en) 2019-12-27 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Similar Documents

Publication Publication Date Title
US20060073699A1 (en) Method for fabricating semiconductor device
US20110294276A1 (en) Method of manufacturing semiconductor device
KR100744672B1 (ko) 반도체 소자의 콘택홀 형성 방법
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
US7199051B2 (en) Method for fabricating semiconductor device capable of preventing damages to conductive structure
KR20100008556A (ko) 반도체 장치 제조방법
KR100685677B1 (ko) 반도체 소자 제조 방법
JP2006191053A (ja) 半導体メモリ装置の製造方法
KR20090122559A (ko) 반도체 소자의 제조방법
US6924189B2 (en) Method for manufacturing capacitor bottom electrode of semiconductor device
KR100585001B1 (ko) 캐패시터의 제조 방법
JP2006148052A (ja) 半導体素子の格納電極形成方法
KR20070088243A (ko) 반도체 소자의 캐패시터 제조 방법
KR20060000912A (ko) 반도체 소자 제조 방법
KR100600052B1 (ko) 반도체 소자 제조 방법
KR100643568B1 (ko) 반도체소자의 깊은 콘택홀 형성 방법
KR20110078133A (ko) 반도체 소자의 캐패시터 형성방법
KR101043734B1 (ko) 반도체 소자 제조 방법
KR20050116490A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20060023004A (ko) 반도체소자의 콘택 플러그 형성 방법
KR20100034629A (ko) 캐패시터 제조 방법
KR100780614B1 (ko) 반도체 소자 제조방법
KR100689676B1 (ko) 반도체메모리장치의 제조 방법
KR100670681B1 (ko) 반도체 소자 제조 방법
KR20120052504A (ko) 이중 실린더형 스토리지노드를 구비하는 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination