CN112447510A - 半导体结构的形成方法、晶体管 - Google Patents
半导体结构的形成方法、晶体管 Download PDFInfo
- Publication number
- CN112447510A CN112447510A CN201910816140.9A CN201910816140A CN112447510A CN 112447510 A CN112447510 A CN 112447510A CN 201910816140 A CN201910816140 A CN 201910816140A CN 112447510 A CN112447510 A CN 112447510A
- Authority
- CN
- China
- Prior art keywords
- mask
- material layer
- semiconductor structure
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 136
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 239000000463 material Substances 0.000 claims abstract description 139
- 239000001257 hydrogen Substances 0.000 claims abstract description 116
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 116
- 239000007789 gas Substances 0.000 claims abstract description 109
- 230000008569 process Effects 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 238000005530 etching Methods 0.000 claims abstract description 83
- -1 hydrogen ions Chemical class 0.000 claims abstract description 68
- 238000001179 sorption measurement Methods 0.000 claims abstract description 45
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 29
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 64
- 239000012159 carrier gas Substances 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 4
- 150000002431 hydrogen Chemical class 0.000 claims description 4
- 230000000155 isotopic effect Effects 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 abstract description 71
- 229920000642 polymer Polymers 0.000 abstract description 58
- 229910052731 fluorine Inorganic materials 0.000 abstract description 35
- 239000011737 fluorine Substances 0.000 abstract description 29
- 239000006227 byproduct Substances 0.000 abstract description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 15
- 229910000040 hydrogen fluoride Inorganic materials 0.000 abstract description 15
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract description 13
- 230000015572 biosynthetic process Effects 0.000 abstract description 12
- 229920002313 fluoropolymer Polymers 0.000 description 15
- 239000004811 fluoropolymer Substances 0.000 description 15
- 230000009286 beneficial effect Effects 0.000 description 10
- 230000002349 favourable effect Effects 0.000 description 9
- 229910052799 carbon Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000752 ionisation method Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种半导体结构及其形成方法、晶体管，形成方法包括：提供基底，包括初始衬底、位于初始衬底上的顶掩膜材料层以及位于顶掩膜材料层上的掩膜侧墙；以掩膜侧墙为掩膜刻蚀顶掩膜材料层形成顶掩膜层；采用氢离子对顶掩膜层之间的区域进行第一吸附处理；在第一吸附处理后，以顶掩膜层为掩膜刻蚀初始衬底形成衬底和位于衬底上的目标图形。本发明实施例刻蚀顶掩膜材料层时通常采用碳氟气体和碳氢氟气体中的一种或两种，刻蚀过程中会产生含氟聚合物杂质，采用氢离子对顶掩膜层之间的区域进行第一吸附处理，使得聚合物杂质中的氟离子与氢离子结合形成易挥发的氟化氢等副产物，降低剩余的聚合物杂质对刻蚀工艺的影响，提高目标图形的形成质量。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法、晶体管。
背景技术
随着集成电路的集成度不断提高，集成电路向亚微米、深亚微米方向快速发展，其图案线宽也将越来越细，这对半导体工艺提出了更高的要求。因此，对如何实现细线宽图案进行深入研究以适应半导体工艺的新要求已成为一个刻不容缓的课题。
在采用干法刻蚀工艺进行图形传递的过程中，通常以掩膜层为掩膜对下方的待刻蚀膜层进行刻蚀来达到图形传递的目的，在干法刻蚀的过程中会产生大量的聚合物杂质，产生的聚合物杂质附着在掩膜层的侧壁上，从而掩膜层在刻蚀的过程中不易被刻蚀，进而使得待刻蚀膜层与掩膜层具有较高的刻蚀选择比。
发明内容
本发明实施例解决的问题是提供半导体结构的形成方法、晶体管，提升器件的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括初始衬底、位于所述初始衬底上的顶掩膜材料层以及位于所述顶掩膜材料层上的掩膜侧墙；以所述掩膜侧墙为掩膜刻蚀所述顶掩膜材料层，形成顶掩膜层；形成所述顶掩膜层后，利用等离子体工艺，采用氢离子对所述顶掩膜层之间的区域进行第一吸附处理；在所述第一吸附处理后，以所述顶掩膜层为掩膜刻蚀所述初始衬底，形成衬底和位于所述衬底上的目标图形。
可选的，提供基底的步骤中，所述基底还包括底掩膜材料层，形成在所述初始衬底和顶掩膜材料层之间，所述底掩膜材料层的被刻蚀难度大于所述顶掩膜材料层的被刻蚀难度；所述半导体结构的形成方法包括：进行所述第一吸附处理后，刻蚀所述初始衬底前，以所述掩膜侧墙为掩膜刻蚀所述底掩膜材料层，形成底掩膜层。
可选的，形成所述底掩膜层后，以所述顶掩膜层为掩膜刻蚀所述初始衬底前，所述半导体结构的形成方法包括：利用等离子体工艺，采用氢离子对所述底掩膜层之间的区域进行第二吸附处理。
可选的，所述等离子体工艺的步骤包括：提供含有氢元素的气体；对所述含有氢元素的气体进行电离处理，形成所述氢离子。
可选的，通过源功率对所述含有氢元素的气体进行电离处理。
可选的，对所述含有氢元素的气体进行电离处理的步骤中，所述源功率为100W至800W。
可选的，所述电离处理过程中的工艺压强为10mTorr至100mTorr。
可选的，所述含有氢元素的气体包括：氢气、氢的同位素气体和CH4中的一种或多种。
可选的，利用载气提供所述含有氢元素的气体。
可选的，所述载气包括氧气、氦气、氩气和氮气中的一种或多种。
可选的，所述含有氢元素的气体的摩尔体积与所述载气的摩尔体积的比值为0.01至0.2。
可选的，所述含有氢元素的气体和载气的总气体流量为300sccm至1000sccm。
可选的，形成所述顶掩膜层的步骤包括：采用碳氟气体和碳氢氟气体中的一种或两种，对所述顶掩膜材料层进行干法刻蚀。
可选的，以所述掩膜侧墙为掩膜刻蚀所述顶掩膜材料层的过程中，所述顶掩膜材料层的被刻蚀速率与所述掩膜侧墙的被刻蚀速率的比值大于3。
可选的，所述掩膜侧墙的材料包括光刻胶、无定形碳、二氧化硅、氮化硅、硅和金属氧化物中的一种或多种。
可选的，所述顶掩膜材料层的材料包括氧化硅、氮氧化硅、硅、碳氧化硅、氮化硅和金属氧化物中的一种或多种。
可选的，所述底掩膜材料层的材料包括氧化硅、氮氧化硅、硅、碳氧化硅、氮化硅和金属氧化物中的一种或多种。
可选的，所述目标图形为鳍部。
相应的，本发明实施例还提供一种晶体管，包括采用如上述方法形成的半导体结构。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例的技术方案中，以掩膜侧墙为掩膜刻蚀顶掩膜材料层，形成顶掩膜层，其中，刻蚀顶掩膜材料层时通常采用碳氟气体和碳氢氟气体中的一种或两种，刻蚀过程中会产生大量的含氟聚合物杂质，因此，采用氢离子对顶掩膜层之间的区域进行第一吸附处理，使得所述聚合物杂质中的氟离子与氢离子结合，形成易挥发的氟化氢等副产物，从而降低顶掩膜层之间的所述聚合物杂质的厚度，相应的，以顶掩膜层为掩膜刻蚀所述初始衬底的过程中，剩余的所述聚合物杂质对刻蚀工艺的影响较小，进而提高所述目标图形的形成质量，以提高半导体结构的性能。
附图说明
图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；
图5至图9是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图10是本发明中第一吸附处理和第二吸附处理中含有氧元素的气体与载气的比值与目标图形桥接的数量以及目标图形线宽的折线图。
具体实施方式
目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
图1至图4，是一种半导体结构的形成方法中各步骤对应的结构示意图。
如图1所示，提供基底，所述基底包括稠密区I和稀疏区II，所述基底包括初始衬底1、位于所述初始衬底1上的掩膜材料层2以及位于所述掩膜材料层2上的掩膜侧墙3，位于所述稠密区I上的所述掩膜侧墙3为第一掩膜侧墙31，位于所述稀疏区上II的所述掩膜侧墙3为第二掩膜侧墙32，所述第一掩膜侧墙31之间的间距小于所述第二掩膜侧墙32之间的间距。
需要说明的是，所述掩膜材料层2包括底掩膜材料层21以及位于所述底掩膜材料层21上的顶掩膜材料层22。
如图2所示，以所述掩膜侧墙3为掩膜刻蚀所述顶掩膜材料层22(如图1所示)，形成顶掩膜层42。
如图3所示，形成顶掩膜层42后，以所述顶掩膜层42和剩余的所述掩膜侧墙3为掩膜刻蚀所述底掩膜材料层21(如图1所示)，形成底掩膜层41。
需要说明的是，以所述掩膜侧墙3为掩膜刻蚀所述掩膜材料层2的过程中，所述的顶掩膜材料层22被刻蚀速率远大于所述掩膜侧墙3的被刻蚀速率。
还需要说明的是，所述顶掩膜层42是以掩膜侧墙3为掩膜刻蚀形成的，相应的，稠密区I中顶掩膜层42之间的间距小于稀疏区II中顶掩膜层42之间的间距。
如图4所示，以所述顶掩膜层42和底掩膜层41为掩膜刻蚀所述初始衬底1，形成衬底5以及位于所述衬底5上的目标图形6。
随着半导体结构的尺寸越来越小，相邻目标图形6的间距也越来越小。以所述掩膜侧墙3为掩膜刻蚀所述顶掩膜材料层22的过程中，所述顶掩膜材料层22的被刻蚀速率远大于所述掩膜侧墙3的被刻蚀速率，因此，在刻蚀过程中产生了大量的聚合物杂质(polymer)，因为相邻顶掩膜层42之间的间距较小，所述聚合物杂质不能及时去除，易堆积在所述顶掩膜层42露出的所述底掩膜材料层21上，且因为稠密区I中顶掩膜层42之间的间距小于稀疏区II中顶掩膜层42之间的间距，因此所述稠密区I中形成的聚合物杂质的高度易大于所述稀疏区II中聚合物杂质的高度，从而在以顶掩膜层42和掩膜侧墙3为掩膜刻蚀所述底掩膜材料层21，形成底掩膜层42的过程中，所述稠密区I中易存在未刻穿所述底掩膜材料层21的区域，进而在以所述顶掩膜层42和底掩膜层41为掩膜刻蚀所述初始衬底1的过程中，稠密区I中易存在具有缺陷的目标图形7，会导致半导体结构电学性能不佳。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括初始衬底、位于所述初始衬底上的顶掩膜材料层以及位于所述顶掩膜材料层上的掩膜侧墙；以所述掩膜侧墙为掩膜刻蚀所述顶掩膜材料层，形成顶掩膜层；形成所述顶掩膜层后，利用等离子体工艺，采用氢离子对所述顶掩膜层之间的区域进行第一吸附处理；在所述第一吸附处理后，以所述顶掩膜层为掩膜刻蚀所述初始衬底，形成衬底和位于所述衬底上的目标图形。
本发明实施例的技术方案中，以掩膜侧墙为掩膜刻蚀顶掩膜材料层，形成顶掩膜层，其中，刻蚀顶掩膜材料层时通常采用碳氟气体和碳氢氟气体中的一种或两种，刻蚀过程中会产生大量的含氟聚合物杂质，因此，采用氢离子对顶掩膜层之间的区域进行第一吸附处理，使得所述聚合物杂质中的氟离子与氢离子结合，形成易挥发的氟化氢等副产物，从而降低顶掩膜层之间的所述聚合物杂质的厚度，相应的，以顶掩膜层为掩膜刻蚀所述初始衬底的过程中，剩余的所述聚合物杂质对刻蚀工艺的影响较小，进而提高所述目标图形的形成质量，以提高半导体结构的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图9是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图5，提供基底，所述基底包括初始衬底100、位于所述初始衬底100上的顶掩膜材料层101以及位于所述顶掩膜材料层101上的掩膜侧墙102。
基底为后续形成半导体结构提供工艺基础。
所述初始衬底100用于形成目标图形。本实施例中，以所述基底包括稠密区I和稀疏区II为例，后续在所述稠密区I中形成的目标图形的间距小于在所述稀疏区II中形成的目标图形的间距。
本实施例以形成的半导体结构为鳍式场效应晶体管(FinFET)为例。所述初始衬底100用于形成衬底和鳍部。
本实施例中，初始衬底100的材料为硅。在其他实施例中，初始衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，初始衬底还能够为绝缘体上的硅基底或者绝缘体上的锗基底。
所述掩膜侧墙102在后续过程中作为图形传递的掩膜。
其中，位于所述稠密区I上的所述掩膜侧墙102为第一掩膜侧墙1021，位于所述稀疏区II上的所述掩膜侧墙102为第二掩膜侧墙1022，且所述第一掩膜侧墙1021之间的间距小于所述第二掩膜侧墙之间1022的间距，使得后续在所述稠密区I中的形成的目标图形的间距小于所述稀疏区II中形成的所述目标图形的间距。
本实施例中，所述掩膜侧墙102通过自对准双重图案化(Self Aligned DoublePatterning，SADP)或者自对准多重图案化(self-aligned multiple patterning，SAMP)形成，具体过程在此不再赘述。其他实施例中，所述掩膜侧墙还可以通过光刻工艺形成。
具体的，掩膜侧墙102作为后续刻蚀顶掩膜材料层101，形成顶掩膜层的刻蚀掩膜。
以所述掩膜侧墙102为掩膜刻蚀所述顶掩膜材料层101的过程中，所述顶掩膜材料层101的被刻蚀速率与所述掩膜侧墙102的被刻蚀速率的比值大于3。
具体的，所述掩膜侧墙102的材料包括：光刻胶、无定形碳、二氧化硅、氮化硅、硅和金属氧化物中的一种或多种。本实施例中，所述掩膜侧墙102的材料包括氮化硅。
具体的，所述顶掩膜材料层101的材料包括氧化硅、氮氧化硅、硅、碳氧化硅、氮化硅和金属氧化物中的一种或多种。本实施例中，所述顶掩膜材料层101的材料包括氧化硅。
需要说明的是，所述基底还包括：底掩膜材料层103形成在所述初始衬底100和顶掩膜材料层101之间。
后续以所述掩膜侧墙102为掩膜刻蚀所述底掩膜材料层103，形成底掩膜层。
本实施例中，后续形成底掩膜层的过程中，所述底掩膜材料层103的被刻蚀难度大于所述顶掩膜材料层101的被刻蚀难度。在后续刻蚀顶掩膜材料层101形成顶掩膜层的过程中，所述底掩膜材料层103作为刻蚀停止层，从而易使得底掩膜材料层103上各处的顶掩膜材料层101的被刻蚀速率一致，进而在后续以顶掩膜层和底掩膜层为掩膜刻蚀所述初始衬底100形成目标图形的过程中，有利于保证所述目标图形具有较好的高度均一性。
所述底掩膜材料层103的材料均包括氧化硅、氮氧化硅、硅、碳氧化硅、氮化硅和金属氧化物中的一种或多种。本实施例中，所述底掩膜材料层103的材料为氮化硅。
需要说明的是，所述基底还包括：缓冲材料层104，位于所述底掩膜材料层103与所述初始衬底100之间。
所述底掩膜材料层103与所述初始衬底100之间的热膨胀系数相差较大，若所述底掩膜材料层103直接形成在所述初始衬底100上，所述底掩膜材料层103容易出现裂纹甚至脱落。所述缓冲材料层104，用于减小初始衬底100与所述底掩膜材料层103之间的应力，从而提高所述初始衬底100和底掩膜材料层103的粘附性。
本实施例中，所述缓冲材料层104的材料为氧化硅。
参考图6，以所述掩膜侧墙102为掩膜刻蚀所述顶掩膜材料层101，形成顶掩膜层105。
所述顶掩膜层105为后续形成刻蚀初始衬底100做准备。
本实施例中，采用干法刻蚀工艺刻蚀所述顶掩膜材料层101，形成顶掩膜层105。干法刻蚀工艺为各向异性刻蚀工艺，具有较好的刻蚀剖面控制性，有利于使所述顶掩膜层105的形貌满足工艺需求，且还有利于提高所述顶掩膜材料层101的去除效率。
需要说明的是，所述底掩膜材料层103的被刻蚀难度大于所述顶掩膜材料层101的被刻蚀难度，在以所述掩膜侧墙102为掩膜刻蚀所述顶掩膜材料层101形成顶掩膜层105的过程中，以所述底掩膜材料层103为刻蚀停止层。
本实施例中，采用碳氟气体和碳氢氟气体中的一种或两种，对所述顶掩膜材料层101进行干法刻蚀。
本实施例中，所述掩膜侧墙102的材料为氮化硅，所述顶掩膜材料层101的材料为氧化硅。相应的，所述碳氟气体包括：CF4、C4F6、C4F8和C5F8中的一种或多种；碳氢氟气体包括：CH2F2和CHF3中的一种或两种。
需要说明的是，碳氟气体和碳氢氟气体中含有C元素和F元素，在刻蚀所述顶掩膜材料层101的过程中，碳氟气体和碳氢氟气体将C元素和F元素引入刻蚀腔室，作为大量生成的含碳聚合物杂质和含氟聚合物杂质中C和F的来源。以所述掩膜侧墙102为掩膜刻蚀所述顶掩膜材料层101，形成顶掩膜层的过程中，所述聚合物杂质起到保护掩膜侧墙102的作用，从而使所述顶掩膜材料层101的被刻蚀速率与所述掩膜侧墙102的被刻蚀速率的比值大于3，进而使掩膜侧墙起到刻蚀掩膜的作用。
具体的，所述聚合物杂质堆积在所述顶掩膜层105之间的所述底掩膜材料层103上。
需要说明的是，相邻掩膜侧墙102的间距越小，顶掩膜层105之间的聚合物杂质的厚度则越大。
本实施例中，所述第一掩膜侧墙1021之间的间距小于所述第二掩膜侧墙之间1022的间距，因此以掩膜侧墙102为掩膜刻蚀所述顶掩膜材料层101形成顶掩膜层105后，所述稠密区I中的顶掩膜层105之间的间距小于所述稀疏区II中所述顶掩膜层105之间的间距，相应的，所述稠密区I中所述顶掩膜层105之间的聚合物杂质的厚度大于所述稀疏区II中所述顶掩膜层105之间的聚合物杂质的厚度。
参考图7，形成所述顶掩膜层105后，利用等离子体工艺，采用氢离子对所述顶掩膜层105之间的区域进行第一吸附处理。
本发明实施例的技术方案中，以掩膜侧墙102为掩膜刻蚀顶掩膜材料层101，形成顶掩膜层105，其中，刻蚀顶掩膜材料层101时通常采用碳氟气体和碳氢氟气体中的一种或两种，刻蚀过程中会产生大量的含氟聚合物杂质，因此，采用氢离子对顶掩膜层105之间的区域进行第一吸附处理，使得所述聚合物中的氟离子与氢离子结合，形成易挥发的氟化氢等副产物，从而降低顶掩膜层105之间的所述聚合物杂质的厚度，相应的，后续以顶掩膜层105为掩膜刻蚀所述初始衬底100，形成目标图形的过程中，剩余的所述聚合物杂质对刻蚀工艺的影响较小，进而提高后续所述目标图形的形成质量，以提高使得半导体结构的电学性能。
形成所述氢离子的步骤包括：提供含有氢元素的气体；对所述含有氢元素的气体进行电离处理，形成所述氢离子。
所述含有氢元素的气体为后续形成氢离子提供来源。
具体的，所述含有氢元素的气体包括：氢气、氢的同位素气体和CH4中的一种或多种。本实施例中，所述含有氢元素的气体包括CH4。CH4为半导体工艺中常用的气体，易于获取，有利于降低半导体结构形成的工艺成本，且所述CH4中氢元素的比重较大，在对所述CH4电离后易产生较多的氢离子，有利于提高对氟离子的吸附能力。
本实施例中，通过源功率(Source Power)对所述含有氢元素的气体进行电离处理。
需要说明的是，采用源功率对所述含有氢元素的气体进行电离处理的过程中，功率不宜过大，也不宜过小。若所述电离功率过大，易导致电离过程中，产生氢离子的速率较大，氢离子难以快速均匀分散在腔室中，易导致腔室中不同位置的顶掩膜层105之间的含氟聚合物杂质的去除速率不一致。若所述电离功率过小，易导致对含有氢元素的气体电离产生的氢离子的速率较低，从而导致顶掩膜层105之间的含氟聚合物杂质去除速率较低。本实施例中，对所述含有氢元素的气体进行电离处理的过程中，功率为100W至800W。
需要说明的是，在对所述含有氢元素的气体进行电离处理的过程中，工艺压强不宜过大也不宜过小。若所述腔室压强过小，易导致腔室中气体流量较小，导致第一吸附处理产生的氟化氢等副产物不易即使排出腔室。若所述腔室压强过大，易导致第一吸附处理过程中的工艺均一性较差，导致腔室中不同位置的顶掩膜层105之间的含氟聚合物杂质的去除速率不一致。本实施例中，对所述含有氢元素的气体进行电离处理的过程中工艺压强为10mTorr至100mTorr。
本实施例中，利用载气提供所述含有氢元素的气体。
载气用于携带并输送含有氢元素的气体进入反应腔室中，且通过载气的量还可以控制通入反应腔室中含有氢元素的气体的量。
具体的，所述载气包括氧气、氦气、氩气和氮气中的一种或多种。本实施例中，所述载气包括O2。O2为半导体工艺中常用的，且易于获取的气体。
需要说明的是，提供含有氢元素的气体和载气的过程中，所述含有氢元素的气体的摩尔体积与所述载气的摩尔体积的比值不宜过大也不宜过小。若所述比值过大，易导致工艺的稳定性差；且本实施例中，含有氢元素的气体为CH4因此电离过程中，易沉积聚合物杂质，导致氢离子对含氟聚合物杂质的吸附效果不明显。若所述比值过小，易导致后续电离形成的氢离子的量过少，从而导致与氢离子结合的氟离子过少，进而所述第一吸附处理中所述含氟聚合物杂质不易显著减少，因此，后续继续以所述掩膜侧墙102为掩膜刻蚀所述底掩膜材料层103的过程中，剩余的聚合物杂质的阻挡效果仍旧很明显，不能显著提升后续目标图形的形成质量。本实施例中，所述含有氢元素的气体的摩尔体积与所述载气的摩尔体积的比值为0.01至0.2。
还需要说明的是，所述含有氢元素的气体和载气的总气体流量不宜过大，也不宜过小。若所述流量过大，易导致腔室中各处的顶掩膜层105之间的聚合物杂质的去除量不一致，从而易导致后续形成的目标图形的均一性较差。若所述流量过小，易导致单位时间内进入所述反应腔室中的含氢元素气体的量过少，从而单位时间内电离形成的氢离子的量过少，进而易导致与氢离子反应的氟离子的量过少，导致含氟聚合物杂质去除的效率较低，所述第一吸附处理的效率较低，且所述氢离子与氟离子反应形成氟化氢等副产物，若所述总气体的流量过小，不利于及时将氢离子与氟离子反应形成氟化氢等副产物及时排出。本实施例中，所述含有氢元素的气体和载气的总气体流量为300sccm至1000sccm。
第一吸附处理的过程中，所述氢离子与含氟聚合物杂质中的氟离子结合形成氟化氢等副产物，氟化氢等副产物被载气带走，从而所述顶掩膜层105之间的聚合物杂质的高度厚度降低，尤其是所述稠密区I中所述顶掩膜层105之间的聚合物杂质的厚度降低，有利于后续刻蚀初始衬底100，形成均一性较好的目标图形。
还需要说明的是，本发明实施例中，经过第一吸附处理后，所述掩膜侧墙102以及顶掩膜层105侧壁上的所述含氟聚合物杂质减少，有利于减小含氟聚合物杂质对所述掩膜侧墙102以及顶掩膜层105的腐蚀作用，从而有利于提高后续形成的目标图形的均一性。
参考图8，用氢离子对所述顶掩膜层105之间的区域进行第一吸附处理后，以所述掩膜侧墙102为掩膜刻蚀所述底掩膜材料层103，形成底掩膜层106。
所述底掩膜层106和顶掩膜层105共同作为后续刻蚀所述初始衬底100的刻蚀掩膜。
本实施例中，采用干法刻蚀工艺刻蚀所述底掩膜材料层103，形成底掩膜层106。干法刻蚀工艺为各向异性刻蚀工艺，具有较好的刻蚀剖面控制性，有利于使所述底掩膜层106的形貌满足工艺需求，且还有利于提高所述底掩膜材料层103的去除效率。所述底掩膜材料层103和缓冲材料层104的材料不同，在干法刻蚀工艺的过程中，以所述缓冲材料层104为刻蚀停止层，有利于控制刻蚀停止的位置。
需要说明的是，本实施例中，以所述掩膜侧墙102为掩膜刻蚀所述底掩膜材料层103，形成底掩膜层106的过程中，所述掩膜侧墙102被消耗。其他实施例中，以所述掩膜侧墙为掩膜刻蚀所述底掩膜材料层，形成底掩膜层后，所述掩膜侧墙层还可以被保留。
本实施例中，采用碳氟气体和碳氢氟气体中的一种或两种，对所述底掩膜材料层103进行干法刻蚀。
本实施例中，所述底掩膜材料层103的材料为氮化硅。相应的，具体的，所述碳氟气体包括：C4F6、C4F8和C5F8中的一种或多种。具体的，碳氢氟气体包括：CH2F2和CHF3中的一种或两种。
需要说明的是，碳氟气体和碳氢氟气体中含有C元素和F元素，在刻蚀所述底掩膜材料层103的过程中，碳氟气体和碳氢氟气体将C元素和F元素引入腔室，作为生成的含碳聚合物杂质和含氟聚合物杂质中C和F的来源。具体的，所述聚合物杂质堆积在所述底掩膜层106之间的所述初始衬底100上。
需要说明的是，本实施例中，所述顶掩膜材料层101(如图5所示)的材料为氧化硅，所述底掩膜材料层103的材料为氮化硅，与刻蚀顶掩膜材料层101的过程相比，在刻蚀底掩膜材料层103的过程中，碳氟气体的占比更大，相应的，在以所述掩膜侧墙102为掩膜刻蚀所述底掩膜材料层103的过程中，产生聚合物杂质较少。
本实施例中，所述半导体结构的形成方法还包括：形成所述底掩膜层106后，以所述顶掩膜层105为掩膜刻蚀所述初始衬底100前，所述半导体结构的形成方法包括：采用氢离子对所述底掩膜层106之间的区域进行第二吸附处理。
本发明实施例的技术方案中，以掩膜侧墙102为掩膜刻蚀底掩膜材料层103，形成底掩膜层106，其中，刻蚀底掩膜材料层103时通常采用碳氟气体和碳氢氟气体中的一种或两种，刻蚀过程中会产生含氟聚合物杂质，因此，采用氢离子对底掩膜层106之间的区域进行第二吸附处理，使得所述聚合物杂质中的氟离子与氢离子结合，形成易挥发的氟化氢等副产物，从而降低底掩膜层106之间的所述聚合物杂质的厚度，相应的，后续以底掩膜层106为掩膜刻蚀所述初始衬底100，形成目标图形的过程中，剩余的所述聚合物杂质对刻蚀工艺的影响较小，进而提高后续所述目标图形的形成质量，以提高使得半导体结构的电学性能。
具体的，所述第一掩膜侧墙1021之间的间距小于所述第二掩膜侧墙1022之间的间距，因此以掩膜侧墙102为掩膜刻蚀所述底掩膜材料层103形成底掩膜层106后，所述稠密区I中的底掩膜层106之间的间距小于所述稀疏区II中所述底掩膜层106之间的间距，相应的，所述稠密区I中所述底掩膜层106之间的聚合物杂质的厚度大于所述稀疏区II中所述底掩膜层106之间的聚合物杂质的厚度。
形成所述氢离子的步骤包括：提供含有氢元素的气体；对所述含有氢元素的气体进行电离处理，形成所述氢离子。
所述含有氢元素的气体为后续形成氢离子提供来源。
具体的，所述含有氢元素的气体包括：氢气、氢的同位素气体和CH4中的一种或多种。本实施例中，所述含有氢元素的气体包括CH4。CH4为半导体工艺中常用的气体，易于获取，有利于降低半导体结构形成的工艺成本，且所述CH4中氢元素的比重较大，在对所述CH4电离后易产生较多的氢离子，有利于提高对氟离子的吸附能力。
本实施例中，采用源功率(Source Power)对所述含有氢元素的气体进行电离处理。
需要说明的是，采用源功率对所述含有氢元素的气体进行电离处理的过程中，功率不宜过大，也不宜过小。若所述电离功率过大，易导致电离过程中，产生氢离子的速率较大，氢离子难以快速均匀分散在腔室中，易导致腔室中不同位置的底掩膜层106之间的聚合物杂质的去除速率不一致。若所述电离功率过小，易导致对含有氢元素的气体电离产生的氢离子的速率较低，从而导致底掩膜层106之间的聚合物杂质去除速率较低。本实施例中，对所述含有氢元素的气体进行电离处理的过程中，功率为100W至800W。
需要说明的是，在对所述含有氢元素的气体进行电离处理的过程中，工艺压强不宜过大也不宜过小。若所述腔室压强过小，易导致腔室中气体流量较小，导致第二吸附处理产生的氟化氢等副产物不易即使排出腔室。若所述腔室压强过大，易导致第二吸附处理过程中的工艺均一性较差，导致腔室中不同位置的底掩膜层106之间的含氟聚合物杂质的去除速率不一致。本实施例中，对所述含有氢元素的气体进行电离处理的过程中工艺压强为10mTorr至100mTorr。
本实施例中，利用载气提供所述含有氢元素的气体。
载气用于携带并输送含有氢元素的气体进入反应腔室中，且通过载气的量还可以控制通入反应腔室中含有氢元素的气体的量。
具体的，所述载气包括氧气、氦气、氩气和氮气中的一种或多种。本实施例中，所述载气包括O2。O2为半导体工艺中常用的，且易于获取的气体。
需要说明的是，提供含有氢元素的气体和载气的过程中，所述含有氢元素的气体的摩尔体积与所述载气的摩尔体积的比值不宜过大也不宜过小。若所述比值过大，易导致工艺的稳定性差；且本实施例中，含有氢元素的气体为CH4因此电离过程中，易沉积聚合物杂质，导致氢离子对含氟聚合物杂质的吸附效果不明显。若所述比值过小，易导致后续电离形成的氢离子的量过少，从而导致与氢离子结合的氟离子过少，进而所述第二吸附处理中所述含氟聚合物杂质不易显著减少，因此，后续继续以所述顶掩膜层105和底掩膜层106为掩膜刻蚀所述初始衬底100，形成目标图形的过程中，剩余的聚合物杂质的阻挡效果仍旧很明显，不能显著提升后续目标图形的形成质量。本实施例中，所述含有氢元素的气体的摩尔体积与所述载气的摩尔体积的比值为0.01至0.2。
还需要说明的是，所述含有氢元素的气体和载气的总气体流量不宜过大，也不宜过小。若所述流量过大，易导致腔室中各处的底掩膜层106之间的聚合物杂质的去除量不一致，从而易导致后续形成的目标图形的均一性较差。若所述流量过小，易导致单位时间内进入所述反应腔室中的含氢元素气体的量过少，从而单位时间内电离形成的氢离子的量过少，进而易导致与氢离子反应的氟离子的量过少，导致含氟聚合物杂质去除的效率较低，所述第二吸附处理的效率较低，且所述氢离子与氟离子反应形成氟化氢等副产物，若所述总气体的流量过小，不利于及时将氢离子与氟离子反应形成氟化氢等副产物及时排出。本实施例中，所述含有氢元素的气体和载气的总气体流量为300sccm至1000sccm。
第二吸附处理的过程中，所述氢离子与含氟聚合物杂质中的氟离子结合形成氟化氢等副产物，氟化氢等副产物被载气带走，从而所述底掩膜层106之间的聚合物杂质的高度厚度降低，尤其是所述稠密区I中所述底掩膜层106之间的聚合物杂质的厚度降低，有利于后续刻蚀初始衬底100，形成均一性较好的目标图形。
还需要说明的是，本发明实施例中，经过第二吸附处理后，所述掩膜侧墙102、顶掩膜层105以及底掩膜层106侧壁上的所述含氟聚合物杂质减少，有利于减小含氟聚合物杂质对所述掩膜侧墙102、顶掩膜层105以及底掩膜层106的腐蚀作用，从而有利于提高后续形成的目标图形的均一性。
其他实施例中，以所述掩膜侧墙为掩膜刻蚀所述底掩膜材料层，形成底掩膜层后，也可以不对所述底掩膜层之间的区域进行第二吸附处理。
参考图9和图10，在所述第一吸附处理后，以所述顶掩膜层105为掩膜刻蚀所述初始衬底100，形成衬底108和位于所述衬底108上的目标图形109。
本发明实施例，通过刻蚀所述顶掩膜材料层101后进行的第一吸附处理，以及刻蚀所述底掩膜材料层103后进行的第二吸附处理，使得所述底掩膜层106之间的聚合物杂质的厚度降低，从而在以底掩膜层106和顶掩膜层105为掩膜刻蚀所述初始衬底100，形成衬底108的过程中，聚合物杂质对刻蚀的阻挡能力减弱，使得目标图形109的质量较好，因此，有利于提高晶体管的性能。
本实施例中，以所述顶掩膜层105为掩膜，采用干法刻蚀工艺刻蚀初始衬底100，形成衬底108和位于所述衬底108上的目标图形109。干法刻蚀工艺为各向异性刻蚀工艺，具有较好的刻蚀剖面控制性，有利于使所述目标图形109的形貌满足工艺需求，且还有利于提高所述目标图形109的形成效率。且采用干法刻蚀工艺刻蚀所述初始衬底100形成目标图形109，有利于精确控制所述初始衬底100材料的去除厚度，也就是能精确控制目标图形109的高度。
需要说明的是，所述半导体结构的形成方法用于形成鳍式场效应晶体管(FinFET)，因此，以所述顶掩膜层105为掩膜刻蚀所述初始衬底100的步骤中，衬底108上的所述目标图形109作为鳍部。
还需要说明的是，所述半导体结构的形成方法还包括：在以顶掩膜层105为掩膜刻蚀所述初始衬底100，形成目标图形109之前，还以顶掩膜层105为掩膜刻蚀所述缓冲材料层104，形成缓冲层107。
继续参考图9和图10，图10中表格的横坐标为含氢元素的气体与载气的比值，本实施例中含氢元素的气体为CH4，载气为O2；左纵坐标为目标图形109发生桥接的数量，右纵坐标为目标图形109的线宽。
根据图10可以看出，氢离子对含氟聚合物杂质的吸附处理能显著的降低最终形成的目标图形109之间发生桥接缺陷的数量，且还能有助于减少含氟聚合物杂质对掩膜侧墙102、顶掩膜层105以及底掩膜层106的腐蚀，有助于提高最终形成的目标图形109的线宽。
相应的，继续参考图9，本发明实施例还提供一种晶体管，包括采用前述形成方法所形成的半导体结构。
所述晶体管包括：衬底108；目标图形109，位于所述衬底108上。
本发明实施例，通过刻蚀所述顶掩膜材料层101后进行的第一吸附处理，以及刻蚀所述底掩膜材料层103后进行的第二吸附处理，使得所述底掩膜层106之间的聚合物杂质的厚度降低，从而在以底掩膜层106和顶掩膜层105为掩膜刻蚀所述初始衬底100，形成衬底108的过程中，聚合物杂质的对刻蚀的阻挡能力减弱，使得目标图形的质量较好，因此，有利于提高晶体管的性能。
具体的，所述稠密区I中目标图形109之间的间距小于所述稀疏区II中目标图形109之间的间距。
本实施例中，所述目标图形109作为鳍部。所述鳍部为后续形成半导体结构做准备。
需要说明的是，所述目标图形109上还形成有缓冲层107、位于所述缓冲层107上的底掩膜层106以及位于所述底掩膜层106上的顶掩膜层105。
缓冲层107用于减小目标图形109与所述底掩膜层106之间的应力，从而提高所述目标图形109和底掩膜层106的粘附性。
本实施例中，缓冲层107的材料为氧化硅。
所述底掩膜层106和顶掩膜层105为形成目标图形109的刻蚀掩膜。
本实施例中，所述顶掩膜层105的被刻蚀速率大于所述底掩膜层106的被刻蚀速率。具体的，所述顶掩膜层105的材料为氧化硅，所述底掩膜层106的材料为氮化硅。
本实施例所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括初始衬底、位于所述初始衬底上的顶掩膜材料层以及位于所述顶掩膜材料层上的掩膜侧墙；
以所述掩膜侧墙为掩膜刻蚀所述顶掩膜材料层，形成顶掩膜层；
形成所述顶掩膜层后，利用等离子体工艺，采用氢离子对所述顶掩膜层之间的区域进行第一吸附处理；
在所述第一吸附处理后，以所述顶掩膜层为掩膜刻蚀所述初始衬底，形成衬底和位于所述衬底上的目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述基底还包括底掩膜材料层，形成在所述初始衬底和顶掩膜材料层之间，所述底掩膜材料层的被刻蚀难度大于所述顶掩膜材料层的被刻蚀难度；
所述半导体结构的形成方法包括：进行所述第一吸附处理后，刻蚀所述初始衬底前，以所述掩膜侧墙为掩膜刻蚀所述底掩膜材料层，形成底掩膜层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述底掩膜层后，以所述顶掩膜层为掩膜刻蚀所述初始衬底前，所述半导体结构的形成方法包括：利用等离子体工艺，采用氢离子对所述底掩膜层之间的区域进行第二吸附处理。
4.如权利要求1至3任一项所述的半导体结构的形成方法，其特征在于，所述等离子体工艺的步骤包括：提供含有氢元素的气体；对所述含有氢元素的气体进行电离处理，形成所述氢离子。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，通过源功率对所述含有氢元素的气体进行电离处理。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，对所述含有氢元素的气体进行电离处理的步骤中，所述源功率为100W至800W。
7.如权利要求4所述的半导体结构的形成方法，其特征在于，所述电离处理过程中的工艺压强为10mTorr至100mTorr。
8.如权利要求4所述的半导体结构的形成方法，其特征在于，所述含有氢元素的气体包括：氢气、氢的同位素气体和CH4中的一种或多种。
9.如权利要求4所述的半导体结构的形成方法，其特征在于，利用载气提供所述含有氢元素的气体。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述载气包括氧气、氦气、氩气和氮气中的一种或多种。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述含有氢元素的气体的摩尔体积与所述载气的摩尔体积的比值为0.01至0.2。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，所述含有氢元素的气体和载气的总气体流量为300sccm至1000sccm。
13.如权利要求1至3任一项所述的半导体结构的形成方法，其特征在于，形成所述顶掩膜层的步骤包括：采用碳氟气体和碳氢氟气体中的一种或两种，对所述顶掩膜材料层进行干法刻蚀。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，以所述掩膜侧墙为掩膜刻蚀所述顶掩膜材料层的过程中，所述顶掩膜材料层的被刻蚀速率与所述掩膜侧墙的被刻蚀速率的比值大于3。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述掩膜侧墙的材料包括光刻胶、无定形碳、二氧化硅、氮化硅、硅和金属氧化物中的一种或多种。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，所述顶掩膜材料层的材料包括氧化硅、氮氧化硅、硅、碳氧化硅、氮化硅和金属氧化物中的一种或多种。
17.如权利要求2所述的半导体结构的形成方法，其特征在于，所述底掩膜材料层的材料包括氧化硅、氮氧化硅、硅、碳氧化硅、氮化硅和金属氧化物中的一种或多种。
18.如权利要求1至3任一项所述的半导体结构的形成方法，其特征在于，所述目标图形为鳍部。
19.一种晶体管，其特征在于，包括采用如权利要求1至18任一项所述方法形成的半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910816140.9A CN112447510A (zh) | 2019-08-30 | 2019-08-30 | 半导体结构的形成方法、晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910816140.9A CN112447510A (zh) | 2019-08-30 | 2019-08-30 | 半导体结构的形成方法、晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112447510A true CN112447510A (zh) | 2021-03-05 |
Family
ID=74734851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910816140.9A Pending CN112447510A (zh) | 2019-08-30 | 2019-08-30 | 半导体结构的形成方法、晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112447510A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117364235A (zh) * | 2023-12-07 | 2024-01-09 | 度亘核芯光电技术(苏州)有限公司 | 选区外延生长方法及其中使用的掩膜结构 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872061A (en) * | 1997-10-27 | 1999-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plasma etch method for forming residue free fluorine containing plasma etched layers |
| KR20050000970A (ko) * | 2003-06-25 | 2005-01-06 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US20050020057A1 (en) * | 2002-02-28 | 2005-01-27 | Fujitsu Limited | Method for fabricating a semiconductor device |
| KR20060077656A (ko) * | 2004-12-30 | 2006-07-05 | 동부일렉트로닉스 주식회사 | 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법 |
| CN101303966A (zh) * | 2007-05-10 | 2008-11-12 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀后残留聚合物的去除方法及刻蚀结构的形成方法 |
| CN103946954A (zh) * | 2011-10-26 | 2014-07-23 | 国际商业机器公司 | 采用包含氟代烃的聚合物的高保真构图 |
| CN105448726A (zh) * | 2014-08-28 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN105826245A (zh) * | 2015-01-09 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106206408A (zh) * | 2015-04-29 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
-
2019
- 2019-08-30 CN CN201910816140.9A patent/CN112447510A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872061A (en) * | 1997-10-27 | 1999-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plasma etch method for forming residue free fluorine containing plasma etched layers |
| US20050020057A1 (en) * | 2002-02-28 | 2005-01-27 | Fujitsu Limited | Method for fabricating a semiconductor device |
| CN1639859A (zh) * | 2002-02-28 | 2005-07-13 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
| KR20050000970A (ko) * | 2003-06-25 | 2005-01-06 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR20060077656A (ko) * | 2004-12-30 | 2006-07-05 | 동부일렉트로닉스 주식회사 | 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법 |
| CN101303966A (zh) * | 2007-05-10 | 2008-11-12 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀后残留聚合物的去除方法及刻蚀结构的形成方法 |
| CN103946954A (zh) * | 2011-10-26 | 2014-07-23 | 国际商业机器公司 | 采用包含氟代烃的聚合物的高保真构图 |
| CN105448726A (zh) * | 2014-08-28 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN105826245A (zh) * | 2015-01-09 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106206408A (zh) * | 2015-04-29 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117364235A (zh) * | 2023-12-07 | 2024-01-09 | 度亘核芯光电技术(苏州)有限公司 | 选区外延生长方法及其中使用的掩膜结构 |
| CN117364235B (zh) * | 2023-12-07 | 2024-03-26 | 度亘核芯光电技术(苏州)有限公司 | 选区外延生长方法及其中使用的掩膜结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7429533B2 (en) | Pitch reduction | |
| JP4632371B2 (ja) | 選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法 | |
| CN108321079B (zh) | 半导体结构及其形成方法 | |
| US7273815B2 (en) | Etch features with reduced line edge roughness | |
| US7081407B2 (en) | Method of preventing damage to porous low-k materials during resist stripping | |
| US7977242B2 (en) | Double mask self-aligned double patterning technology (SADPT) process | |
| US20070123053A1 (en) | Self-aligned pitch reduction | |
| US20120052683A1 (en) | Pitch reduction using oxide spacer | |
| US8815745B2 (en) | Reducing damage to low-K materials during photoresist stripping | |
| US7682516B2 (en) | Vertical profile fixing | |
| US7682479B2 (en) | Fin structure formation | |
| KR20080099995A (ko) | 플래시 메모리 소자의 제조 방법 | |
| CN101064244A (zh) | 形成用于高孔径比应用的各向异性特征图形的蚀刻方法 | |
| WO2006020344A1 (en) | Method for stripping photoresist from etched wafer | |
| US8470715B2 (en) | CD bias loading control with ARC layer open | |
| US20070181530A1 (en) | Reducing line edge roughness | |
| TW200933734A (en) | Profile control in dielectric etch | |
| WO2022100070A1 (zh) | 光刻胶的处理方法及自对准双图案化方法 | |
| TW202025290A (zh) | 乾式蝕刻方法 | |
| JP2019204815A (ja) | 基板処理方法及び基板処理装置 | |
| CN112447510A (zh) | 半导体结构的形成方法、晶体管 | |
| CN112992669B (zh) | 半导体结构及其形成方法 | |
| JP7400058B2 (ja) | 半導体装置の製造方法およびエッチング方法 | |
| CN110571150B (zh) | 高深宽比开口的刻蚀方法及半导体器件 | |
| CN110690112B (zh) | 利用反向间距加倍工艺形成表面平坦化结构及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |