JP2006128543A - 電子デバイスの製造方法 - Google Patents

電子デバイスの製造方法 Download PDF

Info

Publication number
JP2006128543A
JP2006128543A JP2004317719A JP2004317719A JP2006128543A JP 2006128543 A JP2006128543 A JP 2006128543A JP 2004317719 A JP2004317719 A JP 2004317719A JP 2004317719 A JP2004317719 A JP 2004317719A JP 2006128543 A JP2006128543 A JP 2006128543A
Authority
JP
Japan
Prior art keywords
film
via hole
resin film
interlayer insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004317719A
Other languages
English (en)
Inventor
Eiichi Soda
栄一 曽田
Sachiko Yabe
幸子 矢部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004317719A priority Critical patent/JP2006128543A/ja
Priority to US11/256,147 priority patent/US7439171B2/en
Publication of JP2006128543A publication Critical patent/JP2006128543A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Abstract

【課題】 ビアファースト方法を用いるデュアルダマシン配線の形成において、レジストポイズニングを抑制しトレンチ開口パターンを高精度に形成する。
【解決手段】 デュアルダマシン配線の形成工程において、層間絶縁膜に形成したビアホール21を充填しキャップ層16表面を被覆して、セルロースを構成材料とした捕獲兼用樹脂膜1を塗布形成する。好ましくは、不活性雰囲気において200℃程度の焼成温度でその一部を炭化させる。そして、水素プラズマあるいは水素ラジカルを含む水素活性種を照射し、キャップ層16表面の不要な捕獲兼用樹脂膜1aをエッチング除去してダミープラグ2を形成する。ここで、上記捕獲兼用樹脂膜1に予め酸性剤を添加しておくと好適である。このダミープラグ2は、アミン等の塩基性物質を捕獲あるいは中和させ上記課題を達成させる。
【選択図】 図2

Description

本発明は、電子デバイスの製造方法に係り、詳しくは、層間絶縁膜に設けた溝に配線材料膜を埋設するデュアルダマシン配線の形成に適用して有効な技術に関する。
近年、半導体デバイスの高速化は著しく、多層配線部における配線抵抗と配線間の寄生容量に起因する信号伝搬速度の低下による伝送遅延が問題となってきている。こうした問題は、半導体デバイスの高集積化に伴う配線幅および配線間隔の微細化につれて配線抵抗が上昇し且つ寄生容量が増大するので、益々顕著となる傾向にある。そこで、配線抵抗および寄生容量の増大に基づく信号遅延を防止するために、従来のアルミニウム配線に代わる銅配線の導入が行われると共に、層間絶縁膜に低誘電率膜(以下、Low−k膜ともいう)を用いることが試みられてきた。ここで、低誘電率膜とは二酸化シリコン(SiO)膜の比誘電率3.9以下の絶縁膜のことである。
上記銅配線の形成方法として(シングル)ダマシン法によるものがある。これは、銅(Cu)がアルミニウム(Al)に比較してエッチングレートの制御が困難であることに鑑み、Cuはエッチングせずに配線を形成する技術、すなわち層間絶縁膜に配線用溝(トレンチ)あるいは接続孔(ビアホール)をドライエッチングにより形成し、このトレンチあるいはビアホールにCuあるいはCu合金を埋め込むダマシン配線(溝配線)技術である。
そして、上記トレンチとビアホールとが互いに連結した溝(デュアルダマシン配線用溝)を上記層間絶縁膜に設けた後、このトレンチおよびビアホールに配線材料膜を一体にして埋め込む、いわゆるデュアルダマシン配線技術は、特に精力的にその実用化に向けた種々の形成方法が行われている。このデュアルダマシン配線の形成方法は、上記デュアルダマシン配線用溝の形成方法の違いにより、ビアファースト方法、トレンチファースト方法、デュアルハードマスク方法に大別される。ここで、ビアファースト方法とトレンチファースト方法は共にレジストマスクを用いた層間絶縁膜のドライエッチングによりデュアルダマシン配線用溝を形成するものである。そして、ビアファースト方法では、初めにビアホールを形成した後でトレンチを形成し、トレンチファースト方法では、その逆でトレンチを形成後にビアホールを形成する。これに対して、上記デュアルハードマスク方法は、ハードマスクを用いた層間絶縁膜のドライエッチングにより一括してデュアルダマシン配線用溝を形成するものである。
上記デュアルダマシン配線技術の中で、上記ビアファースト方法は、他の方法に比べて次のような利点を有する。すなわち、フォトリソグラフィ工程およびドライエッチング工程においてシングルダマシン法との互換性が高く転用し易く、またダマシン配線間のリーク電流の低減が容易になる等である。このために、最近では、後述するように、配線パターンの微細化にとって必須となるレジストポイズニング現象の解決に向けた検討等、上記ビアファースト方法について幅広くその実用化に向けた検討がなされている(例えば、特許文献1参照)。
以下、初めに上記ビアファースト方法について図7乃至9を参照して説明する。ここで、図7〜9は上記方法でデュアルダマシン配線を形成する場合の工程別素子断面図である。
先ず、図7(a)に示すように、銅配線から成る下層配線11の上に、Cu拡散防止膜となる絶縁性バリア層として、例えば膜厚が20nm程度の炭化窒化シリコン(SiCN)膜あるいは炭化シリコン(SiC)膜で成るビアエッチストッパー層12を成膜する。そして、この上に適度な膜厚の第1低誘電率膜13、トレンチエッチストッパー層14、第2低誘電率膜15およびキャップ層16を積層して形成する。ここで、第1低誘電率膜13および第2低誘電率膜15は、好ましくは比誘電率が3以下になるLow−k膜で構成される。Low−k膜は、例えば化学気相成長(CVD;Chemical Vapor Deposition)法により成膜する炭素含有シリコン酸化膜(SiOC膜)、塗布法を用いて形成しその膜組成が例えば[CH3 SiO3/2 ]nとなるメチルシルセスキオキサン(MSQ:Methyl Silsesquioxane)膜等である。あるいは、比誘電率を2.5以下に低減させる場合には、例えば多孔質のMSQ膜(p−MSQ膜)のように多孔質化した絶縁膜が使用される。そして、トレンチエッチストッパー層14は、少なくとも第2低誘電率膜15およびビアエッチストッパー層12とは異種の絶縁膜であって、SiC膜、SiCN膜、SiOC膜あるいは窒化シリコン(SiN)膜等が使用され、キャップ層16にはSiO膜等が用いられるが、このキャップ層16は必須のものではない。このようにして、ビアエッチストッパー層12、第1低誘電率膜13、トレンチエッチストッパー層14、第2低誘電率膜15、キャップ層16から成る多層絶縁膜構造の層間絶縁膜17が形成される。
次に、フォトリソグラフィ技術により、キャップ層16表面に第1反射防止膜18とビア開口19を有する第1レジストマスク20とを形成し、図7(b)に示すように、第1レジストマスク20をドライエッチングのマスクにした反応性イオンエッチング(RIE)により、第1反射防止膜18、キャップ層16、第2低誘電率膜15、トレンチエッチストッパー層14、第1低誘電率膜13を順次にドライエッチングしてこの多層絶縁膜を貫通させ、ビアエッチストッパー層12表面に達するビアホール21を形成する。ここで、ビアエッチストッパー層12はエッチングしない。
次に、図7(c)に示すように、第1レジストマスク20および第1反射防止膜18をアッシング除去し、化学薬液での洗浄処理を施して、層間絶縁膜17のビアエッチストッパー層12表面まで貫通したビアホール21が形成される。
そして、図8(a)に示すように、スピン塗布法によりビアホール21を埋設するように樹脂膜22をキャップ層16上に塗布形成し、100〜225℃の温度で熱処理を施し樹脂膜22をキュアーする。ここで、通常では、樹脂膜22には例えばノボラック型フェノール樹脂等、熱硬化性を有する有機ポリマーが用いられる。
次に、図8(b)に示すように、キャップ層16表面にある樹脂膜22aをエッチバックで除去し、ビアホール21を充填するようにダミープラグ23を形成する。このエッチバックは、酸素(O)ガス、アンモニア(NH)あるいはヒドラジン(N)を含む原料ガス(エッチング用ガス)をプラズマ励起したものをエッチングガスとしたドライエッチングにより行う。ここで、通常では上記エッチング用ガスにはCF、CHF等のフルオロカーボンガスあるいはアルゴン(Ar)ガスが添加され混合される。しかし、上記樹脂膜22が反射防止膜の機能を有する場合には、図8(b)のエッチバック工程は省き、キャップ層16上の樹脂膜22aを残すようにしてもよい。そして、次に述べる第2反射防止膜24の形成を省くようにする。
次に、図8(c)に示すように、フォトリソグラフィ技術により、キャップ層16表面およびダミープラグ23を被覆するように第2反射防止膜24とトレンチ開口25を有する第2レジストマスク26とを形成する。そして、図9(a)に示すように、第2レジストマスク26をドライエッチングのマスクにしたRIEにより、第2反射防止膜24、キャップ層16、第2低誘電率膜15を順次にドライエッチングする。ここで、ダミープラグ23はビアエッチストッパー層12を上記RIEから保護し、トレンチエッチストッパー層14が第1低誘電率膜13を上記RIEから保護する。このようにして、配線パターン状のトレンチ27が形成される。
次に、第2レジストマスク26、第2反射防止膜24およびダミープラグ23をアッシング除去し、キャップ層16およびトレンチエッチストッパー層14をハードマスクにしたドライエッチングにより、露出しているビアエッチストッパー層12をドライエッチングし、下層配線11表面に達するデュアルダマシン配線用溝28を形成する。そして、露出した下層配線11表面を酸化しない化学薬液を用いた洗浄処理を施し残渣物を除去する。
次に、図9(c)に示すように、スパッタ法あるいは原子層気相成長(ALD;Atomic Layer Deposition)法による窒化タンタル(TaN)等のバリアメタルの成膜およびCuシード形成、そしてCuメッキ成膜を行って配線材料膜を形成した後、化学機械研磨(CMP;Chemical Mechanical Polishing)法によりキャップ層16表面の不要部分の配線材料膜を研磨除去する。このようにして、上記デュアルダマシン配線用溝28内に、下層配線11に接続しCu拡散防止膜となる導電性のバリア層29と該バリア層29に包装されたデュアルダマシン配線30を形成する。
特開2004−221439号公報
しかしながら、上記ビアファースト方法を用いたデュアルダマシン配線の形成においては、上記第2レジストマスク26にいわゆるレジストポイズニング現象が生じ易い。このために、図8(c)に示したトレンチ開口25の微細で高精度な形成が困難になるという問題が生じる。これについて図10を参照して以下に説明する。
フォトリソグラフィ工程において化学増幅型ポジレジストを用いて第2レジストマスク26を形成するために、例えばArFエキシマレーザ露光用のフォトレジストに対して光を照射した後に現像を行うと、トレンチ開口25領域のレジストが充分に溶解せず、その結果、図10(a)に示すように、現像不良が生じトレンチ開口25aの底部にレジスト残り(スカム)31が発生する。このために、微細で高精度な配線パターン状のトレンチ開口の形成が難しくなる。
そして、その後、このようなスカム31が生じた第2レジストマスク26をエッチングマスクにして第2反射防止膜24、キャップ層16および第2低誘電率膜15に対してドライエッチングを行うと、図10(b)に示すように、トレンチエッチストッパー層14表面に達しないトレンチ27aが第2低誘電率膜15に形成されてしまう。また、トレンチ27a内においてビアホール外周に沿ったクラウン状のフェンス32が形成され易くなる。これ等のために、微細構造であって高品質のデュアルダマシン配線用溝およびそれに配線材料膜を埋め込んだデュアルダマシン配線の形成が難しくなる。
上記レジストポイズニング現象は、フォトリソグラフィ工程の、化学増幅型ポジ(あるいはネガ)レジストの塗布、プリベーク、露光あるいはポストエクスポージャーベーク(PEB)工程において、アルカリ成分である塩基性物質が化学増幅型レジストの酸発生剤を失活させるために生じるものである。
そして、上記図8(c)に示した配線パターン状になる第2レジストマスク26の形成においては、レジストパターン倒れの問題が生じ易い。これについては図11を参照して説明する。図11では、同様なものには図8(c)と同一符号を付している。
図11は、図8(b)で説明したように、樹脂膜22が反射防止膜の機能を有しており、そのエッチバックをしない場合について示している。図11に示すように、互いに絶縁膜により分離された下層配線11上に層間絶縁膜17を形成し、層間絶縁膜17を下層配線11表面まで貫通するビアホール21を埋め込むように、塗布法等を用いて層間絶縁膜17表面に樹脂膜22を形成する。
ここで、従来の技術においては、上記樹脂膜22は、熱硬化性のある例えばフェノール樹脂のような有機ポリマーで構成される。この場合には、樹脂膜22を熱処理しキュアーした後に、化学増幅型レジストの塗布、プリベーク、露光、ポストエクスポージャーベーク(PEB)、現像等のフォトリソグラフィ工程を通して配線パターン状の第2レジストマスク26を形成すると、図11に示す第2レジストマスク26aのようにレジストパターン倒れがある頻度で生じてくる。
このレジストパターン倒れは配線寸法の微細化と共に更に顕著になってくる。例えば配線のL/S(ライン/スペース)が100nmと微細になり、しかもレジストパターンのアスペクト比が〜3程度に増大すると顕在化する。このレジスト倒れは、上記フォトリソグラフィ工程において樹脂膜22と疎水性を有する第2レジストマスク22との界面に僅かに水分が付着することにより生じる。
本発明は、上述の事情に鑑みてなされたもので、電子デバイスの製造においてビアファースト方法を用いて基板上にデュアルダマシン配線を形成する場合に、配線パターン状のトレンチ開口を有するレジストマスク形成時に生じ易いレジストポイズニング現象を抑制すると共に、レジストマスクのパターン倒れの問題を解消して、微細で高精度なトレンチ開口部が形成できるようにし、高品質で微細構造のデュアルダマシン配線が電子デバイスに形成できるようにすることを目的とする。
本発明者は、ビアファースト方法を用いたデュアルダマシン配線形成のためのダミープラグに用いる樹脂膜について種々の検討を加えてきた。また、上記図7乃至図9で説明したデュアルダマシン配線形成における各工程に対して詳細な検討を加え、上記形成工程において使用するアンモニア(NH)ガスあるいはヒドラジン(N)ガス等が、上記レジストポイズニング現象に大きく関与していることを見出した。そして、特に、図10(a)に示しているような、第1低誘電率膜13、トレンチエッチストッパー層14、第2低誘電率膜15およびキャップ層16から成る層間絶縁膜に設けられたビアホール21に充填したダミープラグ23を通って拡散する塩基性物質が、化学増幅型レジストの酸発生剤を失活させることを見出した。そして、上記樹脂膜の検討から、上記拡散する塩基性物質を捕獲する樹脂膜を用いることがレジストポイズニング現象の抑制に有効に働くこと、更には、セルロースを樹脂膜の基本材料にすると、上記抑制効果が格段に増大すると共に上記レジストパターン倒れが大きく低減することを見出した。本発明は、これ等の新知見に基づいてなされている。
すなわち、上記課題を解決するために、電子デバイスの製造方法にかかる第1の発明は、基板上に形成した層間絶縁膜にビアホールと配線用溝とを一体に設け前記ビアホールおよび配線用溝に導電体膜を埋め込む電子デバイスの製造方法であって、前記層間絶縁膜にビアホールを形成する工程と、前記ビアホールを埋め込み前記層間絶縁膜上に塩基性物質を捕獲する樹脂膜を形成する工程と、前記樹脂膜のドライエッチングにより前記層間絶縁膜上の樹脂膜をエッチング除去し前記ビアホール内に前記樹脂膜から成るダミープラグを形成する工程と、前記ダミープラグの上及び前記層間絶縁膜の上に配線用の開口部を有するレジストマスクを形成する工程と、前記レジストマスクをエッチングマスクとして前記層間絶縁膜に対してドライエッチングを行い、前記ビアホールと接続する前記配線用溝を形成する工程と、を有する構成になっている。
そして、第2の発明は、基板上に形成した層間絶縁膜にビアホールと配線用溝とを一体に設け前記ビアホールおよび配線用溝に導電体膜を埋め込む電子デバイスの製造方法であって、前記層間絶縁膜にビアホールを形成する工程と、前記ビアホールを埋め込み前記層間絶縁膜上にセルロースを含んだ樹脂膜を形成する工程と、前記樹脂膜のドライエッチングにより前記層間絶縁膜上の樹脂膜をエッチング除去し前記ビアホール内に前記樹脂膜から成るダミープラグを形成する工程と、前記ダミープラグの上及び前記層間絶縁膜の上に配線用の開口部を有するレジストマスクを形成する工程と、前記レジストマスクをエッチングマスクとして前記層間絶縁膜に対してドライエッチングを行い、前記ビアホールと接続する前記配線用溝を形成する工程と、を有する構成になっている。
上記第1又は2の発明において、前記樹脂膜のドライエッチングは、水素プラズマあるいは水素ラジカルから成る水素活性種をエッチングガスとして行うことが好適である。
そして、第3の発明は、基板上に形成した層間絶縁膜にビアホールと配線用溝とを一体に設け前記ビアホールおよび配線用溝に導電体膜を埋め込む電子デバイスの製造方法であって、前記層間絶縁膜にビアホールを形成する工程と、前記ビアホールを埋め込み前記層間絶縁膜上に塩基性物質を捕獲する樹脂膜を形成する工程と、前記樹脂膜上に配線用の開口部を有するレジストマスクを形成する工程と、前記レジストマスクをエッチングマスクとして前記層間絶縁膜に対してドライエッチングを行い、前記ビアホールと接続する前記配線用溝を形成する工程と、を有する構成になっている。
そして、第4の発明は、基板上に形成した層間絶縁膜にビアホールと配線用溝とを一体に設け前記ビアホールおよび配線用溝に導電体膜を埋め込む電子デバイスの製造方法であって、前記層間絶縁膜にビアホールを形成する工程と、前記ビアホールを埋め込み前記層間絶縁膜上にセルロースを含んだ樹脂膜を形成する工程と、前記樹脂膜上に配線用の開口部を有するレジストマスクを形成する工程と、前記レジストマスクをエッチングマスクとして前記層間絶縁膜に対してドライエッチングを行い、前記ビアホールと接続する前記配線用溝を形成する工程と、を有する構成になっている。
上記第2又は4の発明において、好ましくは、前記セルロースを構成材料とした樹脂膜を形成した後に、前記樹脂膜を不活性ガスあるいは水素ガス中の熱処理により少なくともその一部を炭化させる。
上記発明において、前記樹脂膜に酸性剤を添加すると好適である。また、前記ダミープラグと前記レジストマスクあるいは前記樹脂膜と前記レジストマスの間に反射防止膜を形成するとよい。
本発明の構成により、配線パターン状のトレンチ開口を有するレジストマスクの形成においてレジストポイズニングが抑制され、上記レジストマスクのパターン倒れもなくなり、微細構造であって高品質のデュアルダマシン配線用溝およびそれに配線材料膜を埋め込んだデュアルダマシン配線が高い制御性の下に形成できるようになる。そして、デュアルダマシン配線を備えた電子デバイスの製造歩留まりが向上する。
以下に、図面を参照して本発明の好適な実施の形態について説明する。この実施の形態におけるデュアルダマシン配線は、基本的には上記図7乃至図9で説明した工程に従って形成される。そこで、以下では上記デュアルダマシン配線の形成において好適となる工程を抜き出し詳細に説明する。
(ダミープラグ用樹脂膜の形成)
ビアファースト手法によるデュアルダマシン配線形成において、図8に示したビアホール21を埋め込むダミープラグ22は、例えばアミン等の塩基性物質を捕獲する機能を有する樹脂膜(以下、捕獲兼用樹脂膜ともいう)により形成される。この捕獲兼用樹脂膜は、図1に示している化学構造のセルロースをその構成材料として含んだ、セルロース系樹脂にすると好適になる。セルロースは、その化学式が(C(OH)で表され鎖状に重合した有機ポリマーである。上記セルロースを含有する捕獲兼用樹脂膜は、上記セルロースがその基本材料になっていてもよいし、例えばフェノール樹脂のような他の熱硬化性を有する有機ポリマーに上記セルロースが一部に混合するように形成されていてもよい。
上記化学式から判るように、セルロースには水酸基(OH基)が多量に存在する。このために、種々のアミン類そして水分は、水素結合を介して吸着され易く、上記樹脂膜から成るダミープラグ22内に捕獲されてしまう。そして、例えば上述したビアエッチストッパー層12から拡散してくるアミン、NH、NH、NH等の塩基性物質はダミープラグ22により捕獲されてしまい、化学増幅型レジストから成る第2レジストマスクの形成においてレジストポイズニング現象は大幅に抑制されるようになる。また、フォトリソグラフィ工程において捕獲兼用樹脂膜の表面にたとえ僅かの水分が付着しても、捕獲兼用樹脂膜がその水分を吸水し疎水性のフォトレジストとの密着性を上げて上記レジスト倒れを防止するようになる。
そして、上述したセルロースを含有する捕獲兼用樹脂膜は、基板上にスピン塗布形成された後の工程において、不活性ガス(窒素ガスあるいは希ガス)の雰囲気中で熱処理するとよい。ここで、処理温度はセルロースの炭化の焼成温度である150〜250℃範囲にすると好適である。このような温度の熱処理により、樹脂膜中のセルロースの一部は炭化物になり、その炭化物が上記アミン類および水分の吸着能力を更に増大させるようになる。また、上記焼成温度であると、上記炭化物は、弱酸性を有するようになり、酸塩基反応により上記吸着した塩基性物質を中和しアミン等の塩基性物質そのものを消失させるようになる。
更に、上記捕獲兼用樹脂膜に酸性剤を添加することにより、上記酸塩基反応を促進させることができる。この場合には、デュアルダマシン配線の形成工程において発生する塩基性物質の量に合わせて上記酸性剤の添加量を調整することで、上述したレジストポイズニング現象の完全な抑制制御が可能になる。上記添加する好適な酸性剤としては、例えば、酢酸、塩酸、硫酸等のブレステッド酸があり、あるいは、酢酸メチル、プロトン、一酸化窒素イオン等のルイス酸がある。
(ダミープラグの形成)
上記捕獲兼用樹脂膜を用いたダミープラグの形成について、図2,3を参照して説明する。以下では、上記捕獲兼用樹脂膜を用いて形成するダミープラグのことを特に捕獲兼用ダミープラグともいう。図2は、上記樹脂膜に対してエッチバックを行い、図8(c)に示すようにビアホール21内にのみダミープラグ23を形成する一態様について示している。また、図3は上記エッチバックを行わないでダミープラグを形成する一態様である。
図2(a)に示すように、図7(c)の工程後においてスピン塗布法によりビアホール21を埋設するように本発明の塩基性物質をトラップする捕獲兼用樹脂膜1をキャップ層16上に塗布形成し、150〜250℃の温度で捕獲兼用樹脂膜1をキュアーおよび炭化焼成する。ここで、捕獲兼用樹脂膜1としては、例えばフェノール系樹脂にセルロースを適度の割合で混合させた混合樹脂を用いると好適である。
次に、図2(b)に示すように、キャップ層16表面にある捕獲兼用樹脂膜1をエッチバックで除去し、ビアホール21内に充填するように捕獲兼用ダミープラグ2を形成する。図2(b)の捕獲兼用樹脂膜1のエッチバック工程においては、水素活性種3を上記捕獲兼用樹脂膜1に照射し、キャップ層16上にある捕獲兼用樹脂膜1aをエッチング除去することで、ビアホール21内に捕獲兼用ダミープラグ2を形成すると好適である。ここで、水素活性種は、水素(H)が励起状態にあるもので水素原子イオン(プロトン)、水素分子イオンあるいは中性の水素ラジカルであり、水素ガスあるいはその希ガス(He、Ar、Ne等)との混合ガスの高周波(RF)によるプラズマ励起、ヘリコン波プラズマ励起、ECR(Electron Cyclotron Resonance)プラズマ励起、μ波プラズマ励起、ICP(Inductively Coupled Plasma)プラズマ励起等の方法、更には光励起の方法により生成できる。そして、水素ラジカルの生成は、いわゆる水素ガスのリモートプラズマ生成装置あるいはμ波ダウンストリーム型のプラズマ装置を用いて行うと好適である。
このようにしてビアホール21内に捕獲兼用ダミープラグ2を形成した後は、図8(c)で説明したように第2反射防止膜24、第2レジストマスク26を形成することになる。上記水素活性種3として水素プラズマを用いる場合には、H(プロトン)が捕獲兼用ダミープラグ2に多量に導入されるようになり、結果として上述した酸添加のダミープラグになり、その塩基性物質の捕獲能力が更に大きくなる。
次に、樹脂膜のエッチバックを行わないでダミープラグ形成する場合には、図3(a)に示すように、スピン塗布法によりビアホール21を埋設するように捕獲兼用樹脂膜1をキャップ層16上に塗布形成し、150〜250℃の温度で捕獲兼用樹脂膜1をキュアーおよび炭化焼成する。この場合には、捕獲兼用樹脂膜1は、上述したセルロースを基本材料として形成された樹脂を用いると好適である。この理由については後で詳述するが、トレンチ(配線用溝)を形成するためのドライエッチングにおいて生じ易いフェンス形成が容易に防止できるようになるからである。
次に、図3(b)に示すように、フォトリソグラフィ技術により、捕獲兼用樹脂膜1上に第2反射防止膜24とトレンチ開口25を有する第2レジストマスク26とを形成する。そして、図9(a)で説明したのと全く同様にして、図3(c)に示すように、第2レジストマスク26をドライエッチングのマスクにしたRIEにより、第2反射防止膜24、キャップ層16、第2低誘電率膜15を順次にドライエッチングする。ここで、捕獲兼用ダミープラグ2はビアエッチストッパー層12を上記RIEから保護し、トレンチエッチストッパー層14が第1低誘電率膜13を上記RIEから保護する。このようにして、配線パターン状のトレンチ27を形成する。
このトレンチ27を形成するためのドライエッチングにおいては、従来の樹脂膜から形成したダミープラグ23を用いると、そのエッチング条件にも依存してくるが、図3(c)に示すトレンチ27内であってビアホール21外周の上部に沿ってクラウン状のフェンスが形成される場合がある。これは、従来のダミープラグに用いる樹脂膜たとえばノボラック型フェノール樹脂は、通常では第2低誘電率膜15よりもエッチング速度が小さく、トレンチ27の形成時において図9(a)には示さなかった柱状のダミープラグが残り、その側壁にエッチングできない低誘電率膜がサイドウォール絶縁膜として形成されてしまうからである。これに対して、上記捕獲兼用樹脂膜1を用いると、上述したようにこのようなフェンス形成は容易に防止できるようになる。それは、セルロース系樹脂が低密度であり、一般にそのエッチング速度が従来の樹脂膜の場合よりも大きくなり、低誘電率膜のエッチング速度と同程度あるいはそれ以上に制御することができるようになるからである。このために、上記トレンチ形成において柱状のダミープラグ残りは無くなり上記フェンス形成は防止される。また後述するが、捕獲兼用樹脂膜1の基本材料であるセルロースは、酸素の成分比が大きいために、トレンチ27形成において他の観点から非常に有効になるフルオロカーボン系のエッチング用ガスに対して効果的に作用する。
また、上記セルロースを基本材料にして形成された捕獲兼用樹脂膜1は、ビアホール21内への埋め込み性が高く、しかも、形成したビアホールの疎密の影響が小さく、処理基板内においてキャップ層16表面に均一に塗布形成できるという特性を有している。このために、樹脂膜のエッチバックを行わないダミープラグ形成が、その後のトレンチ形成において問題を生じさせることは全く無く、高精度にしかも高い制御性の下に容易に行えるようになる。
(層間絶縁膜の形成)
図7乃至図9において説明した低誘電率膜である第1低誘電率膜13および第2低誘電率膜15としては、上述したところのSiOC膜、MSQ膜の他に、シロキサン骨格を有する他の絶縁膜あるいは有機高分子を主骨格とした絶縁膜、あるいはそれらを多孔質化した絶縁膜が、従来の成膜方法により形成して用いることができる。なお、上記シロキサン骨格を有する絶縁膜には、シルセスキオキサン類の絶縁膜であるSi−CH結合、Si−H結合、Si−F結合のうち少なくとも1つの結合を含むシリカ膜があり、有機高分子を主骨格とした絶縁膜には、有機ポリマーで成るSiLK(登録商標)がある。そして、シルセスキオキサン類の絶縁膜としてよく知られた絶縁材料には、ハイドロゲンシルセスキオキサン(HSQ:Hydrogen Silsesquioxane)、メチレーテッドハイドロゲンシルセスキオキサン(MHSQ:Methylated Hydrogen Silsesquioxane)等があり、更にCVD法により成膜するSiOCH膜も同様に使用することができる。
(層間絶縁膜のドライエッチング)
上記ビアホール21およびトレンチ27は、それぞれ低誘電率膜を含む絶縁膜のドライエッチングにより形成される。図7(b)の工程におけるビアホール21を形成するための層間絶縁膜17のRIEでは、エッチング用のガスは、第1反射防止膜18、キャップ層16およびトレンチエッチストッパー層14のドライエッチングでは、例えばCF/Arのフルオロカーボン系ガスを用い、第2低誘電率膜15および第1低誘電率膜13のドレイエッチングでは例えばC/Ar/Nのフルオロカーボン系ガスを用いると好適である。その他に、上記エッチング用ガスとしては、一般式がCxHyFzの化学式(x、y、zは、x≧1、y≧0、z≧1を満たす整数)で表されるフルオロカーボン系ガスからなる群より選択された少なくとも一種の原料ガスを用いることができる。このようなフルオロカーボン系ガスは、図9(a)の工程に相当する図3(c)のトレンチ27を形成する場合にも全く同様に適用できる。
上記フルオロカーボン系ガスは、低誘電率膜が多孔質構造になっている場合に特に好適になる。それは、ビアホールあるいはトレンチの側壁保護が容易にしかも完全に行われ、RIEにおいてエッチング用ガスがプラズマ励起され生成したフッ素ラジカルが上記孔を通して層間絶縁膜に侵入することを防止するからである。このために高品質で低誘電率の層間絶縁膜が形成できるようになる。
そして、上述したようにトレンチ27の形成において、図3で説明した捕獲兼用樹脂膜1の基本材料であるセルロースは、酸素の成分比が大きいために、フルオロカーボン系のエッチング用ガスに対して効果的に作用する。上記フルオロカーボン系ガスは、炭素(C)を多量に含むために、通常の樹脂のエッチング速度を低下させ上述した理由からフェンスを形成し易くする。しかし、本発明の捕獲兼用樹脂膜1はセルロースを基本材料とするために、このようなフルオロカーボン系ガスであってもそのエッチング速度が高くなり、層間絶縁膜のエッチング速度と同等あるいはそれ以上に制御することが可能になる。これは、上記セルロース成分の酸素が、トレンチ27形成のRIEにおいてプラズマ励起したフルオロカーボン系ガスの炭素と結合し揮発性の高い反応生成物COになり、捕獲兼用樹脂膜をエッチング除去し易くするからである。
また、図9(b)の工程でのキャップ層16をハードマスクにしたドライエッチングにおいては、エッチング用ガスとしてCHF3/Ar/N混合ガス、CF4/Ar/N混合ガスなどが好適である。そして、このエッチング用ガスをプラズマ励起してビアエッチストッパー層12をドライエッチングし、下層配線11表面に達するデュアルダマシン配線用溝28を形成する。
次に、本発明の実施例について説明し、本発明から生じる効果について具体的に述べる。図4は、実施例1において試験用に作製したTEG(Test of Experimental Group)の断面図とそのSEM写真であり、捕獲兼用樹脂膜1のエッチバックを行わないでダミープラグ形成した図3(b)の工程後の断面構造を示している。ここで、図3、図7乃至図9で説明したのと同じものは同一符号を付している。また、図6は比較例として示した同様な断面構造である。
図4(a)に示すように、下層配線11表面に、絶縁性バリア層であるSiCN膜から成るビアエッチストッパー層12を形成する。ここで、上記SiCN膜の成膜前処理として、Cuから成る下層配線11表面の防錆剤をアンモニア(NH)ガスをプラズマ励起し、例えばベンゾトリアゾール(BTA)の塗布膜で形成された防錆剤に照射して除去する。
そして、上記SiCN膜の成膜工程では、基板温度は300℃程度にし、例えばヘキサメチルジシラン((CH(Si))、テトラエチルシラン(CSiのような有機シランガスとアンモニアガスを下層配線11表面に照射することで、SiCN膜で成るビアエッチストッパー層12を成膜する。この方法により成膜したSiCN膜の膜厚は10nm以下であっても充分なCu拡散防止機能を有する。上述したように、SiC膜も絶縁性バリア層として機能するが、SiCN膜の方がその機能は高くなり好適である。
次に、低誘電率膜として膜厚が120nmのAuroraULK(商品名)により第1低誘電率膜13を形成し、膜厚が20nmのSiC膜によりトレンチエッチストッパー層14を形成し、更に膜厚が150nmのAuroraULK(商品名)により第2低誘電率膜15を形成し、最後に膜厚が100nmのSiO膜によりキャップ層16を形成して、多層構造になる層間絶縁膜17を形成する。そして、この層間絶縁膜17に対して、ビアエッチストッパー層12表面に達するビアホール21を配列ピッチが280nmになるように形成する。
そして、上述したところのセルロースを基本材料とし、更にその中に酢酸メチルを酸性剤として添加した捕獲兼用樹脂膜1を、層間絶縁膜17表面を被覆しビアホール21を充填するように塗布形成する。ここで、捕獲兼用樹脂膜1の膜厚は150nmである。更に、この捕獲兼用樹脂膜1を塗布形成した後、窒素ガス雰囲気中において200℃の炭化焼成を行う。
次に、捕獲兼用樹脂膜1の表面に膜厚40nmのアクリル系反射防止膜を塗布形成し、第1反射防止膜24を積層させる。そして、化学増幅型ポジレジストの塗布、プリベーク、露光、ポストエクスポージャーベーク(PEB)、現像等のフォトリソグラフィ工程を通して配線パターン状の第2レジストマスク26を形成する。
上記防錆剤を除去する工程あるいはビアエッチストッパー層12の形成工程は、図6の比較例を参照して後述するように多量の塩基性物質が生成される条件になっている。このような条件にも関わらず、セルロースを基本材料とした樹脂膜を捕獲兼用樹脂膜1とし、更にその中に酢酸メチルを酸性剤として添加すると、図4(b)に示すように、第2レジストマスク26に形成したトレンチ開口25にはレジスト残りは全く生じない。これは、本発明の上記捕獲兼用樹脂膜1がアミンのような塩基性物質を捕獲あるいは中和し、レジストポイズニング現象を効果的に抑制していることを示している。
これに対して、全く同様に多量の塩基性物質が生成される条件の下に形成した図6(a)に示す比較例では、第2レジストマスク26のトレンチ開口25aには、レジストポイズニング現象によるレジスト残り(スカム)31が顕著に発生している。ここで、ビアホール21を充填する樹脂膜22は、従来から多用されている反射防止機能をもつフェノール系樹脂で構成されている。そして、それ以外は同一符号で示すように図4に示すものと同じものである。この場合、特に下層配線11表面の防錆剤の除去工程あるいはビアエッチストッパー層12成膜工程において生成されたアミン等の多量の塩基性物質が、樹脂膜22では捕獲しきれずに第2レジストマスク26の形成工程で化学増幅型ポジレジストの酸発生剤を失活させている。図6(b)は、それを説明するためのものであり、シリコン基板33上に上記樹脂膜22を塗布形成し、その上に同じ化学増幅型ポジレジストを塗布形成し、更に同じフォトリソグラフィ工程を経て第2レジストマスク26を形成したところの断面図である。この場合には、レジスト残り(スカム)が生じていない。このように、上記レジストポイズニング現象を引き起こしている塩基性物質は、上述したようにデュアルダマシン配線の形成工程において発生したものである。
以下、図9で説明したように、第2レジストマスク26、第2反射防止膜24およびダミープラグ23をアッシング除去し、キャップ層16およびトレンチエッチストッパー層14をハードマスクにしたドライエッチングにより、露出しているビアエッチストッパー層12をドライエッチングし、下層配線11表面に達するデュアルダマシン配線用溝28を形成する。そして、ALD法によるタンタル(Ta)膜とTaN膜のバリアメタルの成膜およびCuシード形成、そしてCuメッキ成膜を行って導電体膜である配線材料膜を形成した後、CMP法によりキャップ層16表面の不要部分の上記配線材料膜を研磨除去する。このようにしてデュアルダマシン配線30を形成する。
次に、図5を参照して本発明の実施例2について説明する。図5も、図4の場合と同様にして試験用に作製したTEG(Test of Experimental Group)の断面図とそのSEM写真である。この実施例2の場合は、図4に示した場合とは適用した捕獲兼用樹脂膜1が異なる。そして、その主な相違点は捕獲兼用樹脂膜1に酸性剤を添加していないところである。その他の構成は、図5(a)に示すように図4(a)と同一となっている。そこで、以下は実施例1と異なるところを主に述べる。この場合では、膜厚が250nmのセルロースを基本材料とした捕獲兼用樹脂膜1を塗布形成した後、窒素ガス中において210℃の炭化焼成を行っている。
実施例2では、図5(b)に示すように、第2レジストマスク26に形成したトレンチ開口25の底部においてすそ引きが少し生じているが、比較例の図6(a)と比べてその差は歴然としており、この場合もレジストポイズニング抑制の効果は顕著に現われてくる。
また、別の実施検討の中で、本発明の捕獲兼用樹脂膜1に使用するセルロースの水酸基(OH基)をアルキル基(メチル基あるいはエチル基)に置換し、セルロース系樹脂の疎水性を種々に変えて、レジスト倒れの検討を行ったところ、セルロース系樹脂の水酸基をアルキル基に置換しない場合が最もレジスト倒れ耐性が高くなることが明らかとなった。
以上、本発明の実施の形態においては、ビアファースト方法を用いたデュアルダマシン配線の形成工程において、塩基性物質を捕獲する樹脂膜によりビアホール内を充填する。あるいは、セルロースを構成材料として形成した樹脂膜をビアホール内に充填する。このようにすることにより、デュアルダマシン配線形成において発生するアミン等の塩基性物質はこの樹脂膜あるいは樹脂膜から形成されたダミープラグにより捕獲することができ、上述したレジストポイズニング現象を抑制することが可能になる。そして、レジスト残りであるスカムの生じない微細なトレンチ開口25が高い再現性の下に安定的に形成できるようになる。
そして、実施例において具体的に説明したように、上記デュアルダマシン配線の形成工程において、アンモニアガスのプラズマ励起、水素と窒素の混合ガスのプラズマ励起等から、塩基であるNH、NH、NHが多量に生成され、これ等の塩基あるいはこれ等のアルキル基と結合したアミンが塩基性物質として上記配線形成の材料膜中に取り込まれても、これ等の塩基性物質は本発明の樹脂膜あるいはそれにより形成したダミープラグにより容易に捕獲することができるようになる。このために、上記デュアルダマシン配線の形成工程において、水素と窒素の混合ガスのプラズマ励起、アンモニアガス等のガスを使用することが可能になり、形成工程におけるプロセス余裕度を広くすることが可能になる。
また、セルロースを材料としその炭化焼成を行うことにより樹脂膜の吸水性が増大する。このために、配線パターン状に形成する第2レジストマスクとその下地の第2反射防止膜あるいは樹脂膜との密着性が大幅に向上する。そして、レジストパターン倒れ耐性が大幅に向上するようになる。
このようにして、本実施の形態では、レジストポイズニングの問題が解消されてデュアルダマシン配線の寸法の更なる微細化が容易になり、半導体デバイス動作の高速化が促進される。また、レジスト倒れの問題も解消され、配線パターン状の細長いトレンチ25が安定的に形成できるようになり、そのプロセス余裕度が非常に高くなって半導体デバイスの製造歩留まりが向上し、デュアルダマシン配線構造体を有する半導体装置の製造コストが低減するようになる。
以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものでない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。
本発明では、ダミープラグ形成に用いる樹脂膜にセルロース材料を適用することにより、上述したような作用効果が生じる。そこで、上記セルロースを含む樹脂膜には種々の形態のものが可能となり、上記捕獲用樹脂膜としては、上述したようなセルロースを一部に含有し混合した樹脂組成物からセルロースを主体にした樹脂組成物まで幅広く適用できる。
また、ダミープラグ形成に用いる樹脂膜として、上記セルロース系樹脂膜の他にも、塩基性物質を捕獲する材料から構成される樹脂組成物であれば同様に適用することができる。このような樹脂膜の基本材料としては、セルロースと同様に水酸基を有する物質が好適となる。あるいは、例えばベースレジンの中でHを有する双極子が生じ易い材料であれば同様にして適用できる。
そして、本発明は、トレンチ開口を有する上記レジストマスクの形成において化学増幅型ポジレジストの替わりに化学増幅型ネガレジストを使用する場合にも同様に適用できるものである。
また、上記ビアホールあるいはトレンチにCuあるいはCu合金を埋め込む代わりに他の導電体膜を埋め込んだダマシン配線を形成してもよい。ここで、導電体膜としてW膜等の高融点金属膜あるいは金(Au)膜を用いてもよい。
また、上記実施の形態では、配線間の層間絶縁膜としてLow−k膜を用いる場合について主に説明しているが、本発明はこのような絶縁膜に限定されるものではなく、層間絶縁膜がシリコン酸化膜、シリコン窒化膜あるいはシリコン酸窒化膜等の絶縁膜で形成される場合にも全く同様に適用できるものである。
そして、本発明は、シリコン半導体基板、化合物半導体基板等の半導体基板上にデュアルダマシン配線を形成する場合に限定されるものではない。その他に、表示デバイスを形成する液晶表示基板、プラズマディスプレイ基板上にデュアルダマシン配線を形成する場合にも同様に適用できる。
本発明の好適な実施形態のダミープラグ形成に用いられるセルソースの化学構造式である。 本発明の実施の形態にかかるダミープラグの好適な形成工程を示す工程別素子断面図である。 本発明の実施の形態にかかるダミープラグの別の好適な形成工程を示す工程別素子断面図である。 本発明の第1の実施例を説明するための素子断面図である。 本発明の第2の実施例を説明するための素子断面図である。 本発明の比較例を示す素子断面図である デュアルダマシン配線の形成工程を説明するための工程別素子断面図である。 図7の続きの工程別素子断面図である。 図8の続きの工程別素子断面図である。 従来の技術における課題を説明するための素子断面図である。 従来の技術における別の課題を説明するための素子断面図である。
符号の説明
1,1a 捕獲兼用樹脂膜
2 捕獲兼用ダミープラグ
3 水素活性種
11 下層配線
12 ビアエッチストッパー層
13 第1低誘電率膜
14 トレンチエッチストッパー層
15 第2低誘電率膜
16 キャップ層
17 層間絶縁膜
18 第1反射防止膜
19 ビア開口
20 第1レジストマスク
21 ビアホール
22,22a 樹脂膜
23 ダミープラグ
24 第2反射防止膜
25,25a トレンチ開口
26,26a 第2レジストマスク
27,27a トレンチ
28 デュアルダマシン配線用溝
29 バリア層
30 デュアルダマシン配線
31 レジスト残り(スカム)
32 フェンス

Claims (8)

  1. 基板上に形成した層間絶縁膜にビアホールと配線用溝とを一体に設け前記ビアホールおよび配線用溝に導電体膜を埋め込む電子デバイスの製造方法であって、
    前記層間絶縁膜にビアホールを形成する工程と、
    前記ビアホールを埋め込み前記層間絶縁膜上に塩基性物質を捕獲する樹脂膜を形成する工程と、
    前記樹脂膜のドライエッチングにより前記層間絶縁膜上の樹脂膜をエッチング除去し前記ビアホール内に前記樹脂膜から成るダミープラグを形成する工程と、
    前記ダミープラグの上及び前記層間絶縁膜の上に配線用の開口部を有するレジストマスクを形成する工程と、
    前記レジストマスクをエッチングマスクとして前記層間絶縁膜に対してドライエッチングを行い、前記ビアホールと接続する前記配線用溝を形成する工程と、
    を有することを特徴とする電子デバイスの製造方法。
  2. 基板上に形成した層間絶縁膜にビアホールと配線用溝とを一体に設け前記ビアホールおよび配線用溝に導電体膜を埋め込む電子デバイスの製造方法であって、
    前記層間絶縁膜にビアホールを形成する工程と、
    前記ビアホールを埋め込み前記層間絶縁膜上にセルロースを含んだ樹脂膜を形成する工程と、
    前記樹脂膜のドライエッチングにより前記層間絶縁膜上の樹脂膜をエッチング除去し前記ビアホール内に前記樹脂膜から成るダミープラグを形成する工程と、
    前記ダミープラグの上及び前記層間絶縁膜の上に配線用の開口部を有するレジストマスクを形成する工程と、
    前記レジストマスクをエッチングマスクとして前記層間絶縁膜に対してドライエッチングを行い、前記ビアホールと接続する前記配線用溝を形成する工程と、
    を有することを特徴とする電子デバイスの製造方法。
  3. 前記樹脂膜のドライエッチングは、水素プラズマあるいは水素ラジカルから成る水素活性種をエッチングガスとして行うことを特徴とする請求項1又は2に記載の電子デバイスの製造方法。
  4. 基板上に形成した層間絶縁膜にビアホールと配線用溝とを一体に設け前記ビアホールおよび配線用溝に導電体膜を埋め込む電子デバイスの製造方法であって、
    前記層間絶縁膜にビアホールを形成する工程と、
    前記ビアホールを埋め込み前記層間絶縁膜上に塩基性物質を捕獲する樹脂膜を形成する工程と、
    前記樹脂膜上に配線用の開口部を有するレジストマスクを形成する工程と、
    前記レジストマスクをエッチングマスクとして前記層間絶縁膜に対してドライエッチングを行い、前記ビアホールと接続する前記配線用溝を形成する工程と、
    を有することを特徴とする電子デバイスの製造方法。
  5. 基板上に形成した層間絶縁膜にビアホールと配線用溝とを一体に設け前記ビアホールおよび配線用溝に導電体膜を埋め込む電子デバイスの製造方法であって、
    前記層間絶縁膜にビアホールを形成する工程と、
    前記ビアホールを埋め込み前記層間絶縁膜上にセルロースを含んだ樹脂膜を形成する工程と、
    前記樹脂膜上に配線用の開口部を有するレジストマスクを形成する工程と、
    前記レジストマスクをエッチングマスクとして前記層間絶縁膜に対してドライエッチングを行い、前記ビアホールと接続する前記配線用溝を形成する工程と、
    を有することを特徴とする電子デバイスの製造方法。
  6. 前記セルロースを材料とした樹脂膜を形成した後に、前記樹脂膜を不活性ガスあるいは水素ガス中の熱処理により少なくともその一部を炭化させることを特徴とする請求項2又は5に記載の電子デバイスの製造方法。
  7. 前記樹脂膜に酸性剤を添加することを特徴とする請求項1〜6のいずれか一項に記載の電子デバイスの製造方法。
  8. 前記ダミープラグと前記レジストマスクあるいは前記樹脂膜と前記レジストマスの間に反射防止膜を形成することを特徴とする請求項1〜7のいずれか一項に記載の電子デバイスの製造方法。

JP2004317719A 2004-11-01 2004-11-01 電子デバイスの製造方法 Pending JP2006128543A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004317719A JP2006128543A (ja) 2004-11-01 2004-11-01 電子デバイスの製造方法
US11/256,147 US7439171B2 (en) 2004-11-01 2005-10-24 Method for manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004317719A JP2006128543A (ja) 2004-11-01 2004-11-01 電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2006128543A true JP2006128543A (ja) 2006-05-18

Family

ID=36262595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004317719A Pending JP2006128543A (ja) 2004-11-01 2004-11-01 電子デバイスの製造方法

Country Status (2)

Country Link
US (1) US7439171B2 (ja)
JP (1) JP2006128543A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060565A (ja) * 2006-08-21 2008-03-13 Lam Res Corp 三層レジストによる有機層エッチング
JP2016167509A (ja) * 2015-03-09 2016-09-15 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
JP2017174967A (ja) * 2016-03-23 2017-09-28 Jsr株式会社 基板処理方法
JP2018180416A (ja) * 2017-04-19 2018-11-15 キヤノン株式会社 半導体デバイスの製造方法および半導体デバイス

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4202951B2 (ja) * 2004-03-08 2008-12-24 東京エレクトロン株式会社 半導体装置の配線形成方法
JP2006045667A (ja) * 2004-06-28 2006-02-16 Showa Denko Kk アルミニウム製熱交換管およびその製造方法
JP4699172B2 (ja) * 2005-10-25 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
JP4666308B2 (ja) * 2006-02-24 2011-04-06 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100788380B1 (ko) * 2006-09-29 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자 형성 방법
CN101330039B (zh) * 2007-06-18 2010-06-09 中芯国际集成电路制造(上海)有限公司 利用通孔塞消除负载效应的方法
US20090121353A1 (en) * 2007-11-13 2009-05-14 Ramappa Deepak A Dual damascene beol integration without dummy fill structures to reduce parasitic capacitance
US20090258487A1 (en) * 2008-04-14 2009-10-15 Keng-Chu Lin Method for Improving the Reliability of Low-k Dielectric Materials
KR101113768B1 (ko) * 2008-07-17 2012-02-27 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
US7955968B2 (en) * 2009-03-06 2011-06-07 Freescale Semiconductor, Inc. Pseudo hybrid structure for low K interconnect integration
JP5258666B2 (ja) * 2009-04-22 2013-08-07 株式会社半導体エネルギー研究所 発光装置の作製方法および成膜用基板
JP2012054453A (ja) * 2010-09-02 2012-03-15 Elpida Memory Inc 半導体装置の製造方法
JP5708071B2 (ja) * 2011-03-11 2015-04-30 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
GB201105364D0 (en) * 2011-03-30 2011-05-11 Cambridge Display Tech Ltd Surface planarisation
CN102495526B (zh) * 2011-11-16 2014-11-26 中国科学院物理研究所 光学曝光方法及其用于制备硅材料竖直中空结构的方法
US9111939B2 (en) * 2012-07-27 2015-08-18 Intel Corporation Metallization of fluorocarbon-based dielectric for interconnects
US20140273463A1 (en) * 2013-03-15 2014-09-18 GlobalFoundries, Inc. Methods for fabricating integrated circuits that include a sealed sidewall in a porous low-k dielectric layer
US9812380B2 (en) * 2014-05-22 2017-11-07 Microchip Technology Incorporated Bumps bonds formed as metal line interconnects in a semiconductor device
US9659856B2 (en) * 2014-10-24 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Two step metallization formation
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
KR102592854B1 (ko) 2018-04-06 2023-10-20 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335634A (ja) * 1995-06-08 1996-12-17 Toshiba Corp 半導体装置の製造方法
JP2001358218A (ja) * 2000-04-13 2001-12-26 Canon Inc 有機膜のエッチング方法及び素子の製造方法
JP2003258090A (ja) * 2002-02-28 2003-09-12 Fujitsu Ltd 半導体装置の製造方法
JP2004006878A (ja) * 2002-05-31 2004-01-08 Sharp Corp デュアルダマシン半導体デバイス
JP2004031759A (ja) * 2002-06-27 2004-01-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004128292A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp レジスト埋め込み方法および半導体装置の製造方法
WO2004040369A2 (en) * 2002-05-23 2004-05-13 Brewer Science, Inc. Anti-reflective coatings and dual damascene fill compositions comprising styrene-allyl alcohol copolymers
JP2004221439A (ja) * 2003-01-17 2004-08-05 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4050631B2 (ja) * 2003-02-21 2008-02-20 株式会社ルネサステクノロジ 電子デバイスの製造方法
US7241682B2 (en) * 2004-02-27 2007-07-10 Taiwan Seminconductor Manufacturing Co., Ltd. Method of forming a dual damascene structure
US7192863B2 (en) * 2004-07-30 2007-03-20 Texas Instruments Incorporated Method of eliminating etch ridges in a dual damascene process
JP4492949B2 (ja) * 2004-11-01 2010-06-30 ルネサスエレクトロニクス株式会社 電子デバイスの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335634A (ja) * 1995-06-08 1996-12-17 Toshiba Corp 半導体装置の製造方法
JP2001358218A (ja) * 2000-04-13 2001-12-26 Canon Inc 有機膜のエッチング方法及び素子の製造方法
JP2003258090A (ja) * 2002-02-28 2003-09-12 Fujitsu Ltd 半導体装置の製造方法
WO2004040369A2 (en) * 2002-05-23 2004-05-13 Brewer Science, Inc. Anti-reflective coatings and dual damascene fill compositions comprising styrene-allyl alcohol copolymers
JP2006504995A (ja) * 2002-05-23 2006-02-09 ブルーワー サイエンス アイ エヌ シー. スチレン−アリルアルコールコポリマーを含む反射防止コーティングおよびデュアルダマシン充填組成物
JP2004006878A (ja) * 2002-05-31 2004-01-08 Sharp Corp デュアルダマシン半導体デバイス
JP2004031759A (ja) * 2002-06-27 2004-01-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004128292A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp レジスト埋め込み方法および半導体装置の製造方法
JP2004221439A (ja) * 2003-01-17 2004-08-05 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060565A (ja) * 2006-08-21 2008-03-13 Lam Res Corp 三層レジストによる有機層エッチング
JP2016167509A (ja) * 2015-03-09 2016-09-15 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
JP2017174967A (ja) * 2016-03-23 2017-09-28 Jsr株式会社 基板処理方法
JP2018180416A (ja) * 2017-04-19 2018-11-15 キヤノン株式会社 半導体デバイスの製造方法および半導体デバイス

Also Published As

Publication number Publication date
US20060094234A1 (en) 2006-05-04
US7439171B2 (en) 2008-10-21

Similar Documents

Publication Publication Date Title
US7439171B2 (en) Method for manufacturing electronic device
US7217654B2 (en) Semiconductor device and method of manufacturing the same
KR100518700B1 (ko) 전자 디바이스의 제조 방법
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
KR100745986B1 (ko) 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법
US7700479B2 (en) Cleaning processes in the formation of integrated circuit interconnect structures
JP5382990B2 (ja) 相互接続構造体を形成する方法
US20100258941A1 (en) Damascene interconnection structure and dual damascene process thereof
US20060094219A1 (en) Method for manufacturing electronic device
JP2001077196A (ja) 半導体装置の製造方法
JP4256347B2 (ja) 半導体装置の製造方法
JP2004356521A (ja) 半導体装置およびその製造方法
JP4492949B2 (ja) 電子デバイスの製造方法
JP4571880B2 (ja) 半導体装置の製造方法
JP4523351B2 (ja) 半導体装置の製造方法
JP2006216964A (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
US7172965B2 (en) Method for manufacturing semiconductor device
JP2004006708A (ja) 半導体装置の製造方法
KR100391992B1 (ko) 저유전율 층간절연막을 가지는 반도체 장치 형성 방법
JP2005005697A (ja) 半導体装置の製造方法
JP2004363447A (ja) 半導体装置およびその製造方法
US6660645B1 (en) Process for etching an organic dielectric using a silyated photoresist mask
US20070264843A1 (en) Formation and applications of nitrogen-free silicon carbide in semiconductor manufacturing
JP4797821B2 (ja) 半導体装置の製造方法
JP2009194228A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110315