JP2006128543A - 電子デバイスの製造方法 - Google Patents
電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP2006128543A JP2006128543A JP2004317719A JP2004317719A JP2006128543A JP 2006128543 A JP2006128543 A JP 2006128543A JP 2004317719 A JP2004317719 A JP 2004317719A JP 2004317719 A JP2004317719 A JP 2004317719A JP 2006128543 A JP2006128543 A JP 2006128543A
- Authority
- JP
- Japan
- Prior art keywords
- film
- via hole
- resin film
- interlayer insulating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
Abstract
【解決手段】 デュアルダマシン配線の形成工程において、層間絶縁膜に形成したビアホール21を充填しキャップ層16表面を被覆して、セルロースを構成材料とした捕獲兼用樹脂膜1を塗布形成する。好ましくは、不活性雰囲気において200℃程度の焼成温度でその一部を炭化させる。そして、水素プラズマあるいは水素ラジカルを含む水素活性種を照射し、キャップ層16表面の不要な捕獲兼用樹脂膜1aをエッチング除去してダミープラグ2を形成する。ここで、上記捕獲兼用樹脂膜1に予め酸性剤を添加しておくと好適である。このダミープラグ2は、アミン等の塩基性物質を捕獲あるいは中和させ上記課題を達成させる。
【選択図】 図2
Description
そして、図8(a)に示すように、スピン塗布法によりビアホール21を埋設するように樹脂膜22をキャップ層16上に塗布形成し、100〜225℃の温度で熱処理を施し樹脂膜22をキュアーする。ここで、通常では、樹脂膜22には例えばノボラック型フェノール樹脂等、熱硬化性を有する有機ポリマーが用いられる。
そして、その後、このようなスカム31が生じた第2レジストマスク26をエッチングマスクにして第2反射防止膜24、キャップ層16および第2低誘電率膜15に対してドライエッチングを行うと、図10(b)に示すように、トレンチエッチストッパー層14表面に達しないトレンチ27aが第2低誘電率膜15に形成されてしまう。また、トレンチ27a内においてビアホール外周に沿ったクラウン状のフェンス32が形成され易くなる。これ等のために、微細構造であって高品質のデュアルダマシン配線用溝およびそれに配線材料膜を埋め込んだデュアルダマシン配線の形成が難しくなる。
ここで、従来の技術においては、上記樹脂膜22は、熱硬化性のある例えばフェノール樹脂のような有機ポリマーで構成される。この場合には、樹脂膜22を熱処理しキュアーした後に、化学増幅型レジストの塗布、プリベーク、露光、ポストエクスポージャーベーク(PEB)、現像等のフォトリソグラフィ工程を通して配線パターン状の第2レジストマスク26を形成すると、図11に示す第2レジストマスク26aのようにレジストパターン倒れがある頻度で生じてくる。
ビアファースト手法によるデュアルダマシン配線形成において、図8に示したビアホール21を埋め込むダミープラグ22は、例えばアミン等の塩基性物質を捕獲する機能を有する樹脂膜(以下、捕獲兼用樹脂膜ともいう)により形成される。この捕獲兼用樹脂膜は、図1に示している化学構造のセルロースをその構成材料として含んだ、セルロース系樹脂にすると好適になる。セルロースは、その化学式が(C6H7O2(OH)3)nで表され鎖状に重合した有機ポリマーである。上記セルロースを含有する捕獲兼用樹脂膜は、上記セルロースがその基本材料になっていてもよいし、例えばフェノール樹脂のような他の熱硬化性を有する有機ポリマーに上記セルロースが一部に混合するように形成されていてもよい。
上記捕獲兼用樹脂膜を用いたダミープラグの形成について、図2,3を参照して説明する。以下では、上記捕獲兼用樹脂膜を用いて形成するダミープラグのことを特に捕獲兼用ダミープラグともいう。図2は、上記樹脂膜に対してエッチバックを行い、図8(c)に示すようにビアホール21内にのみダミープラグ23を形成する一態様について示している。また、図3は上記エッチバックを行わないでダミープラグを形成する一態様である。
図7乃至図9において説明した低誘電率膜である第1低誘電率膜13および第2低誘電率膜15としては、上述したところのSiOC膜、MSQ膜の他に、シロキサン骨格を有する他の絶縁膜あるいは有機高分子を主骨格とした絶縁膜、あるいはそれらを多孔質化した絶縁膜が、従来の成膜方法により形成して用いることができる。なお、上記シロキサン骨格を有する絶縁膜には、シルセスキオキサン類の絶縁膜であるSi−CH3結合、Si−H結合、Si−F結合のうち少なくとも1つの結合を含むシリカ膜があり、有機高分子を主骨格とした絶縁膜には、有機ポリマーで成るSiLK(登録商標)がある。そして、シルセスキオキサン類の絶縁膜としてよく知られた絶縁材料には、ハイドロゲンシルセスキオキサン(HSQ:Hydrogen Silsesquioxane)、メチレーテッドハイドロゲンシルセスキオキサン(MHSQ:Methylated Hydrogen Silsesquioxane)等があり、更にCVD法により成膜するSiOCH膜も同様に使用することができる。
上記ビアホール21およびトレンチ27は、それぞれ低誘電率膜を含む絶縁膜のドライエッチングにより形成される。図7(b)の工程におけるビアホール21を形成するための層間絶縁膜17のRIEでは、エッチング用のガスは、第1反射防止膜18、キャップ層16およびトレンチエッチストッパー層14のドライエッチングでは、例えばCF4/Arのフルオロカーボン系ガスを用い、第2低誘電率膜15および第1低誘電率膜13のドレイエッチングでは例えばC4F8/Ar/N2のフルオロカーボン系ガスを用いると好適である。その他に、上記エッチング用ガスとしては、一般式がCxHyFzの化学式(x、y、zは、x≧1、y≧0、z≧1を満たす整数)で表されるフルオロカーボン系ガスからなる群より選択された少なくとも一種の原料ガスを用いることができる。このようなフルオロカーボン系ガスは、図9(a)の工程に相当する図3(c)のトレンチ27を形成する場合にも全く同様に適用できる。
そして、上記SiCN膜の成膜工程では、基板温度は300℃程度にし、例えばヘキサメチルジシラン((CH3)6(Si)2)、テトラエチルシラン(C2H5)4Siのような有機シランガスとアンモニアガスを下層配線11表面に照射することで、SiCN膜で成るビアエッチストッパー層12を成膜する。この方法により成膜したSiCN膜の膜厚は10nm以下であっても充分なCu拡散防止機能を有する。上述したように、SiC膜も絶縁性バリア層として機能するが、SiCN膜の方がその機能は高くなり好適である。
次に、捕獲兼用樹脂膜1の表面に膜厚40nmのアクリル系反射防止膜を塗布形成し、第1反射防止膜24を積層させる。そして、化学増幅型ポジレジストの塗布、プリベーク、露光、ポストエクスポージャーベーク(PEB)、現像等のフォトリソグラフィ工程を通して配線パターン状の第2レジストマスク26を形成する。
2 捕獲兼用ダミープラグ
3 水素活性種
11 下層配線
12 ビアエッチストッパー層
13 第1低誘電率膜
14 トレンチエッチストッパー層
15 第2低誘電率膜
16 キャップ層
17 層間絶縁膜
18 第1反射防止膜
19 ビア開口
20 第1レジストマスク
21 ビアホール
22,22a 樹脂膜
23 ダミープラグ
24 第2反射防止膜
25,25a トレンチ開口
26,26a 第2レジストマスク
27,27a トレンチ
28 デュアルダマシン配線用溝
29 バリア層
30 デュアルダマシン配線
31 レジスト残り(スカム)
32 フェンス
Claims (8)
- 基板上に形成した層間絶縁膜にビアホールと配線用溝とを一体に設け前記ビアホールおよび配線用溝に導電体膜を埋め込む電子デバイスの製造方法であって、
前記層間絶縁膜にビアホールを形成する工程と、
前記ビアホールを埋め込み前記層間絶縁膜上に塩基性物質を捕獲する樹脂膜を形成する工程と、
前記樹脂膜のドライエッチングにより前記層間絶縁膜上の樹脂膜をエッチング除去し前記ビアホール内に前記樹脂膜から成るダミープラグを形成する工程と、
前記ダミープラグの上及び前記層間絶縁膜の上に配線用の開口部を有するレジストマスクを形成する工程と、
前記レジストマスクをエッチングマスクとして前記層間絶縁膜に対してドライエッチングを行い、前記ビアホールと接続する前記配線用溝を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。 - 基板上に形成した層間絶縁膜にビアホールと配線用溝とを一体に設け前記ビアホールおよび配線用溝に導電体膜を埋め込む電子デバイスの製造方法であって、
前記層間絶縁膜にビアホールを形成する工程と、
前記ビアホールを埋め込み前記層間絶縁膜上にセルロースを含んだ樹脂膜を形成する工程と、
前記樹脂膜のドライエッチングにより前記層間絶縁膜上の樹脂膜をエッチング除去し前記ビアホール内に前記樹脂膜から成るダミープラグを形成する工程と、
前記ダミープラグの上及び前記層間絶縁膜の上に配線用の開口部を有するレジストマスクを形成する工程と、
前記レジストマスクをエッチングマスクとして前記層間絶縁膜に対してドライエッチングを行い、前記ビアホールと接続する前記配線用溝を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。 - 前記樹脂膜のドライエッチングは、水素プラズマあるいは水素ラジカルから成る水素活性種をエッチングガスとして行うことを特徴とする請求項1又は2に記載の電子デバイスの製造方法。
- 基板上に形成した層間絶縁膜にビアホールと配線用溝とを一体に設け前記ビアホールおよび配線用溝に導電体膜を埋め込む電子デバイスの製造方法であって、
前記層間絶縁膜にビアホールを形成する工程と、
前記ビアホールを埋め込み前記層間絶縁膜上に塩基性物質を捕獲する樹脂膜を形成する工程と、
前記樹脂膜上に配線用の開口部を有するレジストマスクを形成する工程と、
前記レジストマスクをエッチングマスクとして前記層間絶縁膜に対してドライエッチングを行い、前記ビアホールと接続する前記配線用溝を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。 - 基板上に形成した層間絶縁膜にビアホールと配線用溝とを一体に設け前記ビアホールおよび配線用溝に導電体膜を埋め込む電子デバイスの製造方法であって、
前記層間絶縁膜にビアホールを形成する工程と、
前記ビアホールを埋め込み前記層間絶縁膜上にセルロースを含んだ樹脂膜を形成する工程と、
前記樹脂膜上に配線用の開口部を有するレジストマスクを形成する工程と、
前記レジストマスクをエッチングマスクとして前記層間絶縁膜に対してドライエッチングを行い、前記ビアホールと接続する前記配線用溝を形成する工程と、
を有することを特徴とする電子デバイスの製造方法。 - 前記セルロースを材料とした樹脂膜を形成した後に、前記樹脂膜を不活性ガスあるいは水素ガス中の熱処理により少なくともその一部を炭化させることを特徴とする請求項2又は5に記載の電子デバイスの製造方法。
- 前記樹脂膜に酸性剤を添加することを特徴とする請求項1〜6のいずれか一項に記載の電子デバイスの製造方法。
- 前記ダミープラグと前記レジストマスクあるいは前記樹脂膜と前記レジストマスの間に反射防止膜を形成することを特徴とする請求項1〜7のいずれか一項に記載の電子デバイスの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004317719A JP2006128543A (ja) | 2004-11-01 | 2004-11-01 | 電子デバイスの製造方法 |
US11/256,147 US7439171B2 (en) | 2004-11-01 | 2005-10-24 | Method for manufacturing electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004317719A JP2006128543A (ja) | 2004-11-01 | 2004-11-01 | 電子デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006128543A true JP2006128543A (ja) | 2006-05-18 |
Family
ID=36262595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004317719A Pending JP2006128543A (ja) | 2004-11-01 | 2004-11-01 | 電子デバイスの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7439171B2 (ja) |
JP (1) | JP2006128543A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008060565A (ja) * | 2006-08-21 | 2008-03-13 | Lam Res Corp | 三層レジストによる有機層エッチング |
JP2016167509A (ja) * | 2015-03-09 | 2016-09-15 | 東京エレクトロン株式会社 | プラズマエッチング方法およびプラズマエッチング装置 |
JP2017174967A (ja) * | 2016-03-23 | 2017-09-28 | Jsr株式会社 | 基板処理方法 |
JP2018180416A (ja) * | 2017-04-19 | 2018-11-15 | キヤノン株式会社 | 半導体デバイスの製造方法および半導体デバイス |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4202951B2 (ja) * | 2004-03-08 | 2008-12-24 | 東京エレクトロン株式会社 | 半導体装置の配線形成方法 |
JP2006045667A (ja) * | 2004-06-28 | 2006-02-16 | Showa Denko Kk | アルミニウム製熱交換管およびその製造方法 |
JP4699172B2 (ja) * | 2005-10-25 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4666308B2 (ja) * | 2006-02-24 | 2011-04-06 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
KR100788380B1 (ko) * | 2006-09-29 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 반도체 소자 형성 방법 |
CN101330039B (zh) * | 2007-06-18 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 利用通孔塞消除负载效应的方法 |
US20090121353A1 (en) * | 2007-11-13 | 2009-05-14 | Ramappa Deepak A | Dual damascene beol integration without dummy fill structures to reduce parasitic capacitance |
US20090258487A1 (en) * | 2008-04-14 | 2009-10-15 | Keng-Chu Lin | Method for Improving the Reliability of Low-k Dielectric Materials |
KR101113768B1 (ko) * | 2008-07-17 | 2012-02-27 | 주식회사 하이닉스반도체 | 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법 |
US7955968B2 (en) * | 2009-03-06 | 2011-06-07 | Freescale Semiconductor, Inc. | Pseudo hybrid structure for low K interconnect integration |
JP5258666B2 (ja) * | 2009-04-22 | 2013-08-07 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法および成膜用基板 |
JP2012054453A (ja) * | 2010-09-02 | 2012-03-15 | Elpida Memory Inc | 半導体装置の製造方法 |
JP5708071B2 (ja) * | 2011-03-11 | 2015-04-30 | 富士通株式会社 | レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法 |
GB201105364D0 (en) * | 2011-03-30 | 2011-05-11 | Cambridge Display Tech Ltd | Surface planarisation |
CN102495526B (zh) * | 2011-11-16 | 2014-11-26 | 中国科学院物理研究所 | 光学曝光方法及其用于制备硅材料竖直中空结构的方法 |
US9111939B2 (en) * | 2012-07-27 | 2015-08-18 | Intel Corporation | Metallization of fluorocarbon-based dielectric for interconnects |
US20140273463A1 (en) * | 2013-03-15 | 2014-09-18 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits that include a sealed sidewall in a porous low-k dielectric layer |
US9812380B2 (en) * | 2014-05-22 | 2017-11-07 | Microchip Technology Incorporated | Bumps bonds formed as metal line interconnects in a semiconductor device |
US9659856B2 (en) * | 2014-10-24 | 2017-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Two step metallization formation |
US9859156B2 (en) * | 2015-12-30 | 2018-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure with sidewall dielectric protection layer |
KR102592854B1 (ko) | 2018-04-06 | 2023-10-20 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08335634A (ja) * | 1995-06-08 | 1996-12-17 | Toshiba Corp | 半導体装置の製造方法 |
JP2001358218A (ja) * | 2000-04-13 | 2001-12-26 | Canon Inc | 有機膜のエッチング方法及び素子の製造方法 |
JP2003258090A (ja) * | 2002-02-28 | 2003-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2004006878A (ja) * | 2002-05-31 | 2004-01-08 | Sharp Corp | デュアルダマシン半導体デバイス |
JP2004031759A (ja) * | 2002-06-27 | 2004-01-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2004128292A (ja) * | 2002-10-04 | 2004-04-22 | Renesas Technology Corp | レジスト埋め込み方法および半導体装置の製造方法 |
WO2004040369A2 (en) * | 2002-05-23 | 2004-05-13 | Brewer Science, Inc. | Anti-reflective coatings and dual damascene fill compositions comprising styrene-allyl alcohol copolymers |
JP2004221439A (ja) * | 2003-01-17 | 2004-08-05 | Matsushita Electric Ind Co Ltd | 電子デバイスの製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4050631B2 (ja) * | 2003-02-21 | 2008-02-20 | 株式会社ルネサステクノロジ | 電子デバイスの製造方法 |
US7241682B2 (en) * | 2004-02-27 | 2007-07-10 | Taiwan Seminconductor Manufacturing Co., Ltd. | Method of forming a dual damascene structure |
US7192863B2 (en) * | 2004-07-30 | 2007-03-20 | Texas Instruments Incorporated | Method of eliminating etch ridges in a dual damascene process |
JP4492949B2 (ja) * | 2004-11-01 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | 電子デバイスの製造方法 |
-
2004
- 2004-11-01 JP JP2004317719A patent/JP2006128543A/ja active Pending
-
2005
- 2005-10-24 US US11/256,147 patent/US7439171B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08335634A (ja) * | 1995-06-08 | 1996-12-17 | Toshiba Corp | 半導体装置の製造方法 |
JP2001358218A (ja) * | 2000-04-13 | 2001-12-26 | Canon Inc | 有機膜のエッチング方法及び素子の製造方法 |
JP2003258090A (ja) * | 2002-02-28 | 2003-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
WO2004040369A2 (en) * | 2002-05-23 | 2004-05-13 | Brewer Science, Inc. | Anti-reflective coatings and dual damascene fill compositions comprising styrene-allyl alcohol copolymers |
JP2006504995A (ja) * | 2002-05-23 | 2006-02-09 | ブルーワー サイエンス アイ エヌ シー. | スチレン−アリルアルコールコポリマーを含む反射防止コーティングおよびデュアルダマシン充填組成物 |
JP2004006878A (ja) * | 2002-05-31 | 2004-01-08 | Sharp Corp | デュアルダマシン半導体デバイス |
JP2004031759A (ja) * | 2002-06-27 | 2004-01-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2004128292A (ja) * | 2002-10-04 | 2004-04-22 | Renesas Technology Corp | レジスト埋め込み方法および半導体装置の製造方法 |
JP2004221439A (ja) * | 2003-01-17 | 2004-08-05 | Matsushita Electric Ind Co Ltd | 電子デバイスの製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008060565A (ja) * | 2006-08-21 | 2008-03-13 | Lam Res Corp | 三層レジストによる有機層エッチング |
JP2016167509A (ja) * | 2015-03-09 | 2016-09-15 | 東京エレクトロン株式会社 | プラズマエッチング方法およびプラズマエッチング装置 |
JP2017174967A (ja) * | 2016-03-23 | 2017-09-28 | Jsr株式会社 | 基板処理方法 |
JP2018180416A (ja) * | 2017-04-19 | 2018-11-15 | キヤノン株式会社 | 半導体デバイスの製造方法および半導体デバイス |
Also Published As
Publication number | Publication date |
---|---|
US20060094234A1 (en) | 2006-05-04 |
US7439171B2 (en) | 2008-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7439171B2 (en) | Method for manufacturing electronic device | |
US7217654B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100518700B1 (ko) | 전자 디바이스의 제조 방법 | |
US7741224B2 (en) | Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics | |
KR100745986B1 (ko) | 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법 | |
US7700479B2 (en) | Cleaning processes in the formation of integrated circuit interconnect structures | |
JP5382990B2 (ja) | 相互接続構造体を形成する方法 | |
US20100258941A1 (en) | Damascene interconnection structure and dual damascene process thereof | |
US20060094219A1 (en) | Method for manufacturing electronic device | |
JP2001077196A (ja) | 半導体装置の製造方法 | |
JP4256347B2 (ja) | 半導体装置の製造方法 | |
JP2004356521A (ja) | 半導体装置およびその製造方法 | |
JP4492949B2 (ja) | 電子デバイスの製造方法 | |
JP4571880B2 (ja) | 半導体装置の製造方法 | |
JP4523351B2 (ja) | 半導体装置の製造方法 | |
JP2006216964A (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
US7172965B2 (en) | Method for manufacturing semiconductor device | |
JP2004006708A (ja) | 半導体装置の製造方法 | |
KR100391992B1 (ko) | 저유전율 층간절연막을 가지는 반도체 장치 형성 방법 | |
JP2005005697A (ja) | 半導体装置の製造方法 | |
JP2004363447A (ja) | 半導体装置およびその製造方法 | |
US6660645B1 (en) | Process for etching an organic dielectric using a silyated photoresist mask | |
US20070264843A1 (en) | Formation and applications of nitrogen-free silicon carbide in semiconductor manufacturing | |
JP4797821B2 (ja) | 半導体装置の製造方法 | |
JP2009194228A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110315 |