JP2016167509A - プラズマエッチング方法およびプラズマエッチング装置 - Google Patents

プラズマエッチング方法およびプラズマエッチング装置 Download PDF

Info

Publication number
JP2016167509A
JP2016167509A JP2015046136A JP2015046136A JP2016167509A JP 2016167509 A JP2016167509 A JP 2016167509A JP 2015046136 A JP2015046136 A JP 2015046136A JP 2015046136 A JP2015046136 A JP 2015046136A JP 2016167509 A JP2016167509 A JP 2016167509A
Authority
JP
Japan
Prior art keywords
gas
plasma
photoresist
lower layer
layer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015046136A
Other languages
English (en)
Other versions
JP2016167509A5 (ja
JP6411246B2 (ja
Inventor
俊一 味上
Shunichi Mikami
俊一 味上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015046136A priority Critical patent/JP6411246B2/ja
Priority to US15/063,669 priority patent/US10283368B2/en
Priority to KR1020160027505A priority patent/KR102424479B1/ko
Publication of JP2016167509A publication Critical patent/JP2016167509A/ja
Publication of JP2016167509A5 publication Critical patent/JP2016167509A5/ja
Application granted granted Critical
Publication of JP6411246B2 publication Critical patent/JP6411246B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Plasma Technology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】ＣＤローディングを抑制する。【解決手段】プラズマエッチング方法は、１つの実施形態において、フォトレジストをマスクとして、プラズマにより下層膜をエッチングするプラズマエッチング方法であって、第１の工程と、第２の工程とを含む。第１の工程は、露光および現像により所定のパターンに加工されたフォトレジストに残留したスカムを除去する工程を行うことなく、加工後のフォトレジストおよびスカムをマスクとして、下層膜に対するフォトレジストの選択比が第１の選択比となる第１の処理条件で、プラズマにより下層膜をエッチングする工程である。第２の工程は、下層膜のエッチングの途中で、第１の処理条件から、下層膜に対するフォトレジストの選択比が第１の選択比よりも低い第２の選択比となる第２の処理条件に切り換え、フォトレジストをマスクとして、プラズマにより下層膜をさらにエッチングする工程である。【選択図】図１１

Description

本発明は、プラズマエッチング方法およびプラズマエッチング装置に関する。
半導体装置の製造工程では、被処理基板である半導体ウエハ上にフォトレジストが設けられ、フォトレジストが所定パターンのフォトマスクを用いて露光および現像されることにより、フォトマスクのパターンに応じた形状に加工される。そして、加工されたフォトレジストをマスクとして、半導体ウエハがプラズマ等を用いてエッチングされることにより、半導体ウエハ上には、様々な形状の溝や穴が形成される。フォトマスクのパターンによっては、半導体ウエハ上に、溝や穴のパターンの密度が高い領域（以下、高密度領域と呼ぶ）と、溝や穴の密度が低い領域（以下、低密度領域と呼ぶ）とができる場合がある。
半導体ウエハ上に高密度領域と低密度領域とが存在する場合、高密度領域に形成された溝や穴の寸法と、低密度領域に形成された溝や穴の寸法とが異なるＣＤ（Critical Dimension）ローディングが発生する場合がある。例えば、フッ素を含まないハロゲン核種を含むエッチングガスと、フッ素核種と炭素核種を含む添加ガスとを含む処理ガスを用いて生成されたプラズマを用いて被処理膜をエッチングすることにより、ＣＤローディングの発生を抑制する技術が知られている（例えば、下記特許文献１参照。）。
特表２００３−５０６８６６号公報
ところで、半導体ウエハ上に形成されるパターンに高密度領域と低密度領域とが存在する場合、そのようなパターンを半導体ウエハ上に形成するために用いられるフォトレジストにおいても、高密度領域と低密度領域とが存在することになる。フォトレジストでは、低密度領域に形成された溝や穴を規定するマスクの寸法が、低密度領域に形成された溝や穴を規定するマスクの寸法よりも広くなる傾向がある。高密度領域と低密度領域とで、フォトレジストに形成された溝や穴を規定するマスクの寸法が異なると、そのフォトレジストをマスクとしてエッチングされた下層の膜においても、高密度領域と低密度領域とで、形成された溝や穴の寸法が異なることになる。
本発明の一側面に係るプラズマエッチング方法は、フォトレジストをマスクとして、プラズマにより下層膜をエッチングするプラズマエッチング方法であって、露光および現像により所定のパターンに加工された前記フォトレジストに残留したスカムを除去する工程を行うことなく、加工後の前記フォトレジストおよび前記スカムをマスクとして、前記下層膜に対する前記フォトレジストの選択比が第１の選択比となる第１の処理条件で、プラズマにより前記下層膜をエッチングする第１の工程と、前記下層膜のエッチングの途中で、前記第１の処理条件から、前記下層膜に対する前記フォトレジストの選択比が前記第１の選択比よりも低い第２の選択比となる第２の処理条件に切り換え、前記フォトレジストをマスクとして、プラズマにより前記下層膜をさらにエッチングする第２の工程とを含む。
本発明の種々の側面および実施形態によれば、ＣＤローディングを抑制することができるプラズマエッチング方法およびプラズマエッチング装置が実現される。
図１は、プラズマエッチング装置の一例を示す縦断面図である。 図２は、半導体ウエハの一例を示す模式図である。 図３は、現像後における低密度領域のＰＲの一例を示す断面図である。 図４は、現像後における低密度領域のＰＲの一例を示す上面図である。 図５は、現像後における高密度領域のＰＲの一例を示す断面図である。 図６は、現像後における高密度領域のＰＲの一例を示す上面図である。 図７は、実施例と比較例において、プラズマエッチングの概略の一例を説明する図である。 図８は、低密度領域と高密度領域において行われる、実施例におけるプラズマエッチング処理の一例を説明する図である。 図９は、第１の処理ガスを変えた場合のＣＤローディングの測定結果の一例を示す図である。 図１０は、選択比とＣＤローディングの関係の一例を示す図である。 図１１は、プラズマエッチングの処理手順の一例を示すフローチャートである。
開示するプラズマエッチング方法は、１つの実施形態において、フォトレジストをマスクとして、プラズマにより下層膜をエッチングするプラズマエッチング方法であって、第１の工程と、第２の工程とを含む。第１の工程は、露光および現像により所定のパターンに加工されたフォトレジストに残留したスカムを除去する工程を行うことなく、加工後のフォトレジストおよびスカムをマスクとして、下層膜に対するフォトレジストの選択比が第１の選択比となる第１の処理条件で、プラズマにより下層膜をエッチングする工程である。第２の工程は、下層膜のエッチングの途中で、第１の処理条件から、下層膜に対するフォトレジストの選択比が第１の選択比よりも低い第２の選択比となる第２の処理条件に切り換え、フォトレジストをマスクとして、プラズマにより下層膜をさらにエッチングする工程である。
また、開示するプラズマエッチング方法の１つの実施形態において、第１の選択比は、２．５から４の範囲内の値であってもよく、第２の選択比は、０．５から１の範囲内の値であってもよい。
また、開示するプラズマエッチング方法の１つの実施形態において、第１の処理条件では、フルオロカーボンガスとハイドロカーボンガスとの混合ガス、フルオロカーボンガスと水素ガスとの混合ガス、ハイドロフルオロカーボンガスと窒素ガスとの混合ガス、または、ハイドロフルオロカーボンガスと三塩化硼素ガスとの混合ガスのいずれかが用いられてもよい。
また、開示するプラズマエッチング方法の１つの実施形態において、第２の処理条件では、フルオロカーボンガスとハイドロフルオロカーボンガスとの混合ガスが用いられてもよい。
また、開示するプラズマエッチング方法は、１つの実施形態において、第２の工程の後に、下層膜のエッチングの途中で、第２の処理条件から第１の処理条件に切り換え、フォトレジストをマスクとして、プラズマにより下層膜をさらにエッチングする第３の工程を含んでもよい。
また、開示するプラズマエッチング方法の１つの実施形態において、下層膜には、反射防止膜と、有機膜とが含まれていてもよく、第１の工程および第２の工程では、フォトレジストをマスクとして、プラズマにより反射防止膜がエッチングされてもよい。
また、開示するプラズマエッチング方法の１つの実施形態において、第１の工程では、反射防止膜の厚みの２０％から３０％がエッチングされてもよい。
また、開示するプラズマエッチング装置は、１つの実施形態において、フォトレジストをマスクとして、プラズマにより下層膜をエッチングするための処理チャンバと、処理チャンバ内を減圧する減圧部と、処理チャンバ内に処理ガスを供給するガス供給部と、制御部とを備える。制御部は、第１の工程と、第２の工程とを実行する。第１の工程は、露光および現像により所定のパターンに加工されたフォトレジストに残留したスカムを除去する工程を行うことなく、加工後のフォトレジストおよびスカムをマスクとして、下層膜に対するフォトレジストの選択比が第１の選択比となる第１の処理条件で、プラズマにより下層膜をエッチングする工程である。第２の工程は、下層膜のエッチングの途中で、第１の処理条件から、下層膜に対するフォトレジストの選択比が第１の選択比よりも低い第２の選択比となる第２の処理条件に切り換え、フォトレジストをマスクとして、プラズマにより下層膜をさらにエッチングする工程である。
以下に、開示するプラズマエッチング方法およびプラズマエッチング装置の実施形態について、図面に基づいて詳細に説明する。なお、本実施形態により開示される発明が限定されるものではない。また、各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
［プラズマエッチング装置１００の構造］
図１は、実施例に係るプラズマエッチング装置１００の一例を示す縦断面図である。図１に示すプラズマエッチング装置１００は、気密に構成され、電気的に接地電位とされた処理チャンバ１を有している。処理チャンバ１は、アルミニウム等により円筒状に形成され、表面が例えば陽極酸化被膜で覆われている。処理チャンバ１内には、被処理体である半導体ウエハＷを水平に支持する載置台２が設けられている。
載置台２は、例えばアルミニウム等の導電性の金属で形成された基材２ａを有する。基材２ａは、下部電極として機能する。載置台２は、導体の支持台４に支持されている。支持台４と処理チャンバ１との間には、絶縁板３が設けられており、支持台４と処理チャンバ１とは電気的に絶縁されている。また、載置台２の上方の外周には、例えば単結晶シリコン等で形成されたフォーカスリング５が設けられている。また、載置台２および支持台４の周囲には、載置台２および支持台４を囲むように、例えば石英等からなる円筒状の内壁部材３ａが設けられている。
載置台２の上方には、載置台２と平行に対向するように、換言すれば、載置台２に支持された半導体ウエハＷと対向するように、シャワーヘッド１６が設けられている。シャワーヘッド１６は、上部電極として機能する。シャワーヘッド１６と載置台２とは、一対の電極（上部電極と下部電極）として機能する。シャワーヘッド１６には、整合器１１ａを介して高周波電源１０ａが接続されている。また、載置台２の基材２ａには、整合器１１ｂを介して高周波電源１０ｂが接続されている。高周波電源１０ａは、所定周波数（例えば６０ＭＨｚ）の高周波電力を、整合器１１ａを介してシャワーヘッド１６に供給する。高周波電源１０ｂは、高周波電源１０ａによって供給される高周波電力の周波数よりも低い所定周波数（例えば、１３ＭＨｚ）の高周波電力を、整合器１１ｂを介して載置台２の基材２ａに供給する。高周波電源１０ａは、主に、処理チャンバ１内にプラズマを発生させるために用いられ、高周波電源１０ｂは、主に、載置台２上に載置された半導体ウエハＷにイオンを引き込む（バイアス）ために用いられる。
載置台２の上面には、半導体ウエハＷを静電吸着する静電チャック６が設けられている。静電チャック６は、絶縁体６ｂの間に電極６ａを介在させて構成される。電極６ａには直流電源１２が接続されている。直流電源１２から電極６ａに印加された直流電圧によって、電極６ａの表面にクーロン力が発生し、クーロン力によって半導体ウエハＷが電極６ａ上に吸着保持される。
載置台２の内部には、冷媒流路２ｂが形成されており、冷媒流路２ｂには、冷媒入口配管２ｃと、冷媒出口配管２ｄとが接続されている。冷媒流路２ｂの中にガルデンなどの冷媒を循環させることによって、支持台４および載置台２を所定の温度に制御することができる。また、半導体ウエハＷの裏面側にヘリウムガス等の冷熱伝達用ガス（バックサイドガス）を供給するためのバックサイドガス供給配管３０が、載置台２等を貫通するように設けられている。バックサイドガス供給配管３０は、図示しないバックサイドガス供給源に接続されている。これらの構成によって、載置台２の上面に静電チャック６によって吸着保持された半導体ウエハＷを、所定の温度に制御することができる。
上記したシャワーヘッド１６は、処理チャンバ１の天井部分に設けられている。シャワーヘッド１６は、本体部１６ａと電極板として機能する上部天板１６ｂとを備えており、絶縁部材４５を介して処理チャンバ１の上部に支持されている。本体部１６ａは、表面に例えば陽極酸化処理が施されたアルミニウム等の導電性材料により形成される。本体部１６ａの下部には、上部天板１６ｂが着脱可能に取り付けられている。上部天板１６ｂは、例えばシリコン等のシリコン含有物質で形成される。
本体部１６ａの内部には、ガス拡散室が設けられている。ガス拡散室は、中央部に設けられたガス拡散室１６ｃと、ガス拡散室１６ｃを囲むようにガス拡散室１６ｃの周囲に設けられたガス拡散室１６ｄとに２分割されている。ガス拡散室が中央部と周縁部とに分割されていることにより、処理ガスの供給状態を中央部と周縁部とで独立に変更することができる。本体部１６ａの底部には、ガス拡散室１６ｃおよび１６ｄの下部に位置するように、多数のガス通流孔１６ｅが形成されている。
また、上部天板１６ｂには、当該上部天板１６ｂを厚さ方向に貫通するように形成されたガス導入孔１６ｆが、上記したガス通流孔１６ｅと上下方向において重なるように設けられている。このような構成により、ガス拡散室１６ｃおよび１６ｄに供給された処理ガスは、ガス通流孔１６ｅおよびガス導入孔１６ｆを介して処理チャンバ１内にシャワー状に分散されて供給される。なお、本体部１６ａ等には、冷媒を循環させるための図示しない配管が設けられており、プラズマエッチングの処理中にシャワーヘッド１６を所望の温度に制御することができる。
上記した本体部１６ａには、ガス拡散室１６ｃおよび１６ｄへ処理ガスを導入するための２つのガス導入口１６ｇおよび１６ｈが形成されている。ガス導入口１６ｇには、ガス供給配管１５ａの一端が接続されており、ガス導入口１６ｈには、ガス供給配管１５ｂの一端が接続されている。また、ガス供給配管１５ａの他端およびガス供給配管１５ｂの他端には、エッチング用の処理ガスを供給する処理ガス供給源１５が接続されている。処理ガス供給源１５は、ガス供給部の一例である。ガス供給配管１５ａには、マスフローコントローラ（ＭＦＣ）１５ｃおよび開閉弁Ｖ１が設けられている。また、ガス供給配管１５ｂには、マスフローコントローラ（ＭＦＣ）１５ｄおよび開閉弁Ｖ２が設けられている。
プラズマエッチングのための処理ガスは、処理ガス供給源１５からガス供給配管１５ａおよび１５ｂを介してガス拡散室１６ｃおよび１６ｄにそれぞれ供給され、ガス拡散室１６ｃおよび１６ｄから、ガス通流孔１６ｅおよびガス導入孔１６ｆを介して処理チャンバ１内にシャワー状に分散されて供給される。
上記した上部電極としてのシャワーヘッド１６には、ローバスフィルタ（ＬＰＦ）５１を介して可変直流電源５２が電気的に接続されている。可変直流電源５２は、スイッチ５３により給電のオン・オフが制御可能となっている。可変直流電源５２の電流・電圧ならびにスイッチ５３のオン・オフは、後述する制御部６０によって制御される。なお、後述するように、高周波電源１０ａからの高周波がシャワーヘッド１６に印加され、高周波電源１０ｂからの高周波が載置台２に印加されて処理チャンバ１内の処理空間にプラズマが発生する際には、必要に応じて制御部６０によりスイッチ５３がオンとされ、上部電極としてのシャワーヘッド１６に所定の直流電圧が印加される。
処理チャンバ１の側壁からシャワーヘッド１６の高さの位置よりも上方に延びるように円筒状の接地導体１ａが設けられている。接地導体１ａは、処理チャンバ１を介して接地されている。
処理チャンバ１の底部には、排気口７１が形成されており、排気口７１には、排気管７２を介して排気装置７３が接続されている。排気装置７３は、真空ポンプを有しており、この真空ポンプを作動させることにより処理チャンバ１内を所定の真空度まで減圧することができる。排気装置７３は、減圧部の一例である。また、処理チャンバ１の側壁には、半導体ウエハＷを処理チャンバ１内に搬入する、または、半導体ウエハＷを処理チャンバ１内から搬出するための開口７４が設けられており、開口７４には、当該開口７４を開閉するゲートバルブ７５が設けられている。
載置台２の周辺には、デポシールド７６および７７が着脱可能に設けられている。デポシールド７６は、処理チャンバ１の内壁面に沿って設けられ、処理チャンバ１にエッチング副生物（デポ）が付着することを防止する。デポシールド７６において、静電チャック６上に載置される半導体ウエハＷと略同じ高さの位置には、直流的にグランドに接続された導電性部材（ＧＮＤブロック）７９が設けられている。導電性部材７９によって、処理チャンバ１内の異常放電が防止される。
上記のように構成されたプラズマエッチング装置１００は、制御部６０によって、その動作が統括的に制御される。制御部６０には、プラズマエッチング装置１００の各部を制御するプロセスコントローラ６１と、ユーザインターフェイス６２と、記憶部６３とが設けられている。プロセスコントローラ６１は、例えばＣＰＵにより実現される。
ユーザインターフェイス６２は、オペレータがプラズマエッチング装置１００を操作するためにコマンドを入力するためのキーボードや、プラズマエッチング装置１００の稼動状況を可視化して表示するディスプレイ等を有する。
記憶部６３には、プラズマエッチング装置１００で実行される各種処理をプロセスコントローラ６１の制御によって実現するための制御プログラム（ソフトウエア）、処理条件を示すデータを含むレシピ等が記憶されている。プロセスコントローラ６１は、ユーザインターフェイス６２を介したオペレータからの指示等に応じて、任意のレシピを記憶部６３から呼び出して実行することにより、プラズマエッチング装置１００に所望の処理を実行させる。また、制御プログラムや処理条件を示すデータを含むレシピ等は、コンピュータによって読み取り可能な記録媒体（例えば、ハードディスク、ＣＤ、フレキシブルディスク、半導体メモリ等）などに格納された状態のものを利用したり、或いは、他の装置から、例えば通信回線を介して随時伝送させてオンラインで利用したりすることも可能である。
例えば、制御部６０は、後述するプラズマエッチング処理を行うようにプラズマエッチング装置１００の各部を制御する。詳細な一例を挙げると、露光および現像により所定のパターンが形成されたフォトレジストが下層膜上に設けられた半導体ウエハＷが処理チャンバ１内に搬入され、静電チャック６上に載置される。そして、制御部６０は、ＭＦＣ１５ｃ、ＭＦＣ１５ｄ、開閉弁Ｖ１、および開閉弁Ｖ２を制御して、処理ガス供給源１５から供給された第１の処理ガスをシャワーヘッド１６のガス導入孔１６ｆを介して処理チャンバ１内に供給する。第１の処理ガスは、第１の処理条件において用いられる処理ガスである。本実施例において、第１の処理ガスとしては、例えば、フルオロカーボンガスとハイドロカーボンガスとの混合ガス、フルオロカーボンガスと水素ガスとの混合ガス、ハイドロフルオロカーボンガスと窒素ガスとの混合ガス、または、ハイドロフルオロカーボンガスと三塩化硼素ガスとの混合ガスのいずれかが用いられる。
次に、制御部６０は、高周波電源１０ａおよび整合器１１ａを制御してシャワーヘッド１６に所定周波数の高周波電力を印加し、高周波電源１０ｂおよび整合器１１ｂを制御して載置台２の基材２ａに所定周波数の高周波電力を印加する。これにより、シャワーヘッド１６と載置台２との間の処理空間に第１の処理ガスのプラズマが生成される。
そして、制御部６０は、上部電極として機能するシャワーヘッド１６に負の直流電圧を印加しながら、第１の処理ガスのプラズマにより半導体ウエハＷをエッチングする。そして、半導体ウエハＷを所定の深さまでエッチングした後、制御部６０は、排気装置７３を制御して第１の処理ガスを処理チャンバ１内から排気する。そして、制御部６０は、ＭＦＣ１５ｃ、ＭＦＣ１５ｄ、開閉弁Ｖ１、および開閉弁Ｖ２を制御して、処理ガス供給源１５から供給された第２の処理ガスをシャワーヘッド１６のガス導入孔１６ｆを介して処理チャンバ１内に供給する。第２の処理ガスは、第２の処理条件において用いられる処理ガスである。本実施例において、第２の処理ガスとしては、例えば、フルオロカーボンガスとハイドロフルオロカーボンガスとの混合ガスが用いられる。
次に、制御部６０は、高周波電源１０ａおよび整合器１１ａを制御してシャワーヘッド１６に所定周波数の高周波電力を印加し、高周波電源１０ｂおよび整合器１１ｂを制御して載置台２の基材２ａに所定周波数の高周波電力を印加する。これにより、シャワーヘッド１６と載置台２との間の処理空間に第２の処理ガスのプラズマが生成される。そして、制御部６０は、シャワーヘッド１６に負の直流電圧を印加しながら、第２の処理ガスのプラズマにより半導体ウエハＷをエッチングする処理を再開する。そして、半導体ウエハＷを所定の深さまでエッチングした場合、制御部６０は、プラズマエッチング処理を終了する。
［半導体ウエハＷの構造］
図２は、半導体ウエハＷの一例を示す模式図である。図２に示す半導体ウエハＷは、例えば、下地層２０５と、下地層２０５上に積層されたマスク層２００とを有する。下地層２０５は、例えばポリシリコンである。マスク層２００は、下層膜２０２と、下層膜２０２上に積層されたフォトレジスト（ＰＲ）２０１とを有する。ＰＲ２０１は、例えばＡｒＦレジストである。
本実施例におけるＡｒＦレジストは、ＡｒＦエキシマレーザの照射によりＡｒＦレジストの性質が疎水性から親水性に変化する。例えば、半導体ウエハＷ上に残す部分を覆うようにパターンが形成されたフォトマスクを介してＡｒＦエキシマレーザをＡｒＦレジストに照射する露光を行うことにより、レーザ光が照射されたＡｒＦレジストの部分の性質が疎水性から親水性に変化する。そして、露光後の半導体ウエハＷを現像液に浸すことにより現像を行うことにより、親水性に変化したＡｒＦレジストの部分が現像液に溶け出し、フォトマスクに応じたパターンがＡｒＦレジストに形成される。
下層膜２０２は、有機膜２０４と、有機膜２０４上に積層された反射防止膜２０３とを有する。有機膜２０４は、例えばアモルファスカーボン等のカーボン含有有機膜である。反射防止膜２０３は、ＳｉＯＮ等のシリコン含有反射防止膜（ＳｉＡＲＣ）である。マスク層２００は、ＰＲ２０１、反射防止膜２０３、および有機膜２０４により、三層レジストを構成する。
ここで、露光および現像によりフォトマスクに応じた形状に加工されたＰＲ２０１には、溝や穴を規定するパターンの密度が高い高密度領域と、溝や穴を規定するパターンの密度が低い低密度領域とができる場合がある。そして、低密度領域と高密度領域とを有するＰＲ２０１では、同一のＣＤのパターンを形成するように露光および現像がされた場合であっても、低密度領域におけるパターンのＣＤは、高密度領域におけるパターンのＣＤよりも広がる傾向にある。そのため、低密度領域と高密度領域とを有するＰＲ２０１をマスクとして下層膜２０２がプラズマエッチングされた場合、下層膜２０２では、低密度領域における溝や穴のＣＤが、高密度領域における溝や穴のＣＤよりも広がることになる。
また、露光および現像によりフォトマスクに応じた形状に加工されたＰＲ２０１には、レーザ光の照射により親水性に変化した部分の中で、現像液に溶け出さずに残留するスカムが発生する場合がある。低密度領域と高密度領域とを有するＰＲ２０１では、低密度領域に形成されたパターンに残留するスカムの量は、高密度領域に形成されたパターンに残留するスカムの量よりも多い傾向がある。
［低密度領域のＰＲ２０１と高密度領域のＰＲ２０１］
図３は、現像後における低密度領域のＰＲ２０１の一例を示す断面図である。図４は、現像後における低密度領域のＰＲ２０１の一例を示す上面図である。図５は、現像後における高密度領域のＰＲ２０１の一例を示す断面図である。図６は、現像後における高密度領域のＰＲ２０１の一例を示す上面図である。なお、図３から図６では、略同一の幅のパターンのフォトマスクを用いて露光および現像されたＰＲ２０１が例示されている。
現像後のＰＲ２０１では、例えば図３および図５に示すように、低密度領域に形成された開口２１１のＣＤであるＬ１１は、高密度領域に形成された開口２１１のＣＤであるＬ２１よりも広くなる傾向がある。
また、現像後のＰＲ２０１において、ＰＲ２０１に形成された開口２１１のエッヂ付近には、例えば図３および図５に示すようにスカム２１０が残留する。低密度領域の開口２１１には、高密度領域の開口２１１よりも、より多くのスカム２１０が残留する傾向がある。低密度領域では、開口２１１内に残留したスカム２１０によって形成されたパターンのＣＤであるＬ１２は、例えば図３に示すように、ＰＲ２０１の開口２１１で形成されたパターンのＣＤであるＬ１１よりも狭い。
また、高密度領域では、開口２１１内に残留したスカム２１０によって形成されたＣＤであるＬ２２は、例えば図５に示すように、ＰＲ２０１の開口２１１で形成されたＣＤであるＬ２１よりも狭い。しかし、高密度領域の開口２１１に残留したスカム２１０は、低密度領域の開口２１１に残留したスカム２１０よりもずっと少ない。そのため、Ｌ２１とＬ２２とは、ほとんど同じ幅である。
ここで、ＰＲ２０１とスカム２１０とは同じ材料であるため、現像後の半導体ウエハＷを、ＰＲ２０１側から見ると、低密度領域では、例えば図４に示すように、スカム２１０によって形成されたパターンのＣＤであるＬ１２が、あたかもＰＲ２０１に形成されたパターンのＣＤのように見える。そのため、現像後のスカム２１０によって形成されたパターンのＣＤであるＬ１２を初期のＣＤとして、ＰＲ２０１の下層の反射防止膜２０３をエッチングした後に、反射防止膜２０３に形成された溝や穴のＣＤとの差（バイアス値）が評価される。
高密度領域においても同様に、例えば図６に示すように、スカム２１０によって形成されたパターンのＣＤであるＬ２２が、あたかもＰＲ２０１に形成されたパターンのＣＤのように見える。しかし、高密度領域では、開口２１１に残留しているスカム２１０が少ないため、開口２１１で形成されたパターンのＣＤであるＬ２１と、スカム２１０によって形成されたパターンのＣＤであるＬ２２とはほとんど同じ幅である。
現像後のスカム２１０の開口２１１によって形成されたパターンのＣＤは、ＡＤＩ（After Development Inspection）と呼ばれ、ＰＲ２０１をマスクとして、下層の反射防止膜２０３がエッチングされることにより反射防止膜２０３に形成された溝や穴のＣＤは、ＡＥＩ（After Etch Inspection）と呼ばれる。
ここで、ＡＤＩとＡＥＩとの差であるバイアス値は少ない方が好ましい。また、ある程度のバイアス値が存在する場合であっても、同一のＣＤとして設計された溝や穴については、バイアス値が同程度であることが好ましい。特に、低密度領域における溝や穴のＣＤのバイアス値は、高密度領域における溝や穴のＣＤのバイアス値と同程度であることが好ましい。なお、本実施例において、同一のＣＤとして設計された溝について、低密度領域に形成された溝のＣＤと、高密度領域に形成された溝のＣＤとの差分をＣＤローディングと呼ぶ。
［処理概略］
図７は、実施例と比較例において、プラズマエッチングの概略の一例を説明する図である。図７に示す例では、低密度領域におけるプラズマエッチングの処理の概略の一例が示されている。図７の左側には、従来のプラズマエッチングの処理を比較例として示している。
図７に示した比較例の最上段には、ＰＲ２０１の現像が行われた後の半導体ウエハＷが状態Ｓ０として示されている。比較例では、状態Ｓ０の半導体ウエハＷに対して、スカム２１０を除去する工程が実行される。これにより、比較例の半導体ウエハＷが状態Ｓ１に示された状態になる。なお、スカム２１０の除去は、ＰＲ２０１によって形成されるマスクパターンのＬＷＲ（Line Width Roughness）、ＳＷＲ（Space Width Roughness）、ＬＥＲ（Line Edge Roughness）等の改善を目的に行われる。
次に、比較例では、状態Ｓ１に示された半導体ウエハＷがプラズマエッチング装置１００内に搬入され、ＰＲ２０１をマスクとして、処理ガスのプラズマにより、反射防止膜２０３のエッチングが行われる。反射防止膜２０３のエッチング途中の状態が、比較例の状態Ｓ２に示されている。比較例における反射防止膜２０３のエッチングでは、ＰＲ２０１に対する反射防止膜２０３の選択比が０．５〜１となる処理ガスが用いられる。これにより、ＰＲ２０１を残しながら、反射防止膜２０３が所定の深さまでエッチングされる。
その後、所定時間オーバーエッチングが実行され、比較例の半導体ウエハＷが、状態Ｓ３に示した状態となる。比較例に示したプラズマエッチング処理では、スカム２１０が除去された後のＬ１１の幅の開口２１１を有するＰＲ２０１をマスクとして反射防止膜２０３のエッチングが開始される。そのため、反射防止膜２０３に形成された溝の底部のＣＤであるＬ０３は、スカム２１０によって形成されたパターンのＣＤであるＬ１２よりも広くなる。比較例の場合、ＡＤＩがＬ１２であり、ＡＥＩがＬ０３であり、Ｌ１２とＬ０３との差分がバイアス値となる。
一方、図７の右側に示した本実施例におけるプラズマエッチングの処理では、最上段に示した状態Ｓ０の半導体ウエハＷ、即ち、ＰＲ２０１の現像後の半導体ウエハＷに対して、スカム２１０を除去する工程を行うことなく、ＰＲ２０１およびスカム２１０をマスクとして、反射防止膜２０３のプラズマエッチングが行われる。
具体的には、実施例の状態Ｓ０に示された半導体ウエハＷがプラズマエッチング装置１００内に搬入され、プラズマエッチング装置１００により、第１の処理条件において、ＰＲ２０１およびスカム２１０をマスクとして、反射防止膜２０３のプラズマエッチングが行われる。反射防止膜２０３のエッチング途中の状態が、実施例の状態Ｓ２に示されている。
第１の処理条件では、ＰＲ２０１に対する反射防止膜２０３の選択比が２．５〜４の範囲内となる処理ガスが用いられる。これにより、ＰＲ２０１およびスカム２１０を残しながら、反射防止膜２０３が所定の深さまでエッチングされる。所定の深さとは、例えば、反射防止膜２０３の厚みの２０〜３０％である。また、より好ましくは、所定の深さは、例えば、反射防止膜２０３の厚みの２５％であってもよい。
その後、プラズマエッチング装置１００により、第２の処理条件において、ＰＲ２０１をマスクとして、反射防止膜２０３のプラズマエッチングが引き続き行われる。第２の処理条件では、ＰＲ２０１に対する反射防止膜２０３の選択比が０．５〜１の範囲内となる処理ガスが用いられる。これにより、ＰＲ２０１を残しつつ、反射防止膜２０３が下層の有機膜２０４に達するまでエッチングされる。その後、第２の処理条件において所定時間オーバーエッチングが実行され、実施例の半導体ウエハＷが状態Ｓ３に示した状態となる。
実施例として図７に示したプラズマエッチング処理では、ＰＲ２０１およびスカム２１０をマスクとして反射防止膜２０３のエッチングが開始される。そのため、状態Ｓ３に示されているように、反射防止膜２０３に形成された溝の底部のＣＤであるＬ１３は、スカム２１０によって形成されたパターンのＣＤであるＬ１２に近い値となる。本実施例では、ＡＤＩがＬ１２であり、ＡＥＩがＬ１３であり、Ｌ１２とＬ１３との差分がバイアス値となる。
このように、本実施例では、ＰＲ２０１の現像が行われた後の半導体ウエハＷに対して、スカム２１０を除去する工程を行うことなく、ＰＲ２０１およびスカム２１０をマスクとして、第１の処理ガスのプラズマにより、反射防止膜２０３を所定の深さまでエッチングする。その後、反射防止膜２０３のエッチングの途中で、ＰＲ２０１に対する反射防止膜２０３の選択比が第１の処理ガスよりも低い第２の処理ガスに切り換え、第２の処理ガスのプラズマにより反射防止膜２０３のエッチングが再開される。これにより、低密度領域において、ＡＤＩとＡＥＩとの差であるバイアス値を、従来よりも減少させることができる。
なお、本実施例では、スカム２１０を除去する工程を行うことなく、第１の処理ガスのプラズマにより反射防止膜２０３をエッチングする。そのため、スカム２１０によりＰＲ２０１のＬＷＲ等が多少悪化する。しかし、ＰＲ２０１のＬＷＲ等は、第１の処理ガスおよび第２の処理ガスの圧力や、シャワーヘッド１６および載置台２の基材２ａに印加される高周波の電力等を調整することにより、スカム２１０除去とは異なる手法で改善が可能である。そのため、スカム２１０を除去する工程を行わなかったことによるＰＲ２０１のＬＷＲ等の悪化は、他の方法を用いることにより低く抑えることが可能である。
図８は、低密度領域と高密度領域において行われる、実施例におけるプラズマエッチング処理の一例を説明する図である。
まず、ＰＲ２０１の現像が行われた後の状態Ｓ０に示す半導体ウエハＷは、スカム２１０を除去する工程が行われることなく、プラズマエッチング装置１００内に搬入される。状態Ｓ０では、半導体ウエハＷの低密度領域と高密度領域とは、例えば図８の最上段に示す状態である。
そして、プラズマエッチング装置１００により、第１の処理条件において、ＰＲ２０１およびスカム２１０をマスクとして、反射防止膜２０３のプラズマエッチングが行われる。半導体ウエハＷの低密度領域では、例えば図８の左側の状態Ｓ４に示すように、第１の処理条件において、ＰＲ２０１およびスカム２１０をマスクとして、反射防止膜２０３のプラズマエッチングが開始される。
そして、半導体ウエハＷの低密度領域では、反射防止膜２０３において所定の深さ（例えば反射防止膜２０３の厚みの２０〜３０％）までプラズマエッチングが行われた状態Ｓ５において、第１の処理条件から第２の処理条件に切り換えられる。そして、第２の処理条件において、ＰＲ２０１をマスクとして、反射防止膜２０３のプラズマエッチングが引き続き行われる。
なお、半導体ウエハＷの低密度領域において、第１の処理条件では、ＰＲ２０１に対する反射防止膜２０３の選択比が２．５〜４と比較的高い選択比の第１の処理ガスが用いられる。しかし、反射防止膜２０３において所定の深さまでプラズマエッチングが行われる過程でスカム２１０は消失する。そして、第２の処理条件において、反射防止膜２０３のプラズマエッチングが再開される際には、開口２１１内にスカム２１０は存在しない。
そして、半導体ウエハＷの低密度領域において、反射防止膜２０３に形成された溝の底が下層の有機膜２０４に達した後、第２の処理条件において、所定時間オーバーエッチングが実行される。これにより、低密度領域における半導体ウエハＷが、図８の左側の状態Ｓ６に示した状態となる。低密度領域では、ＰＲ２０１およびスカム２１０をマスクとして反射防止膜２０３のエッチングが開始されるため、反射防止膜２０３に形成された溝の底部のＣＤであるＬ１３は、ＰＲ２０１の開口２１１のＣＤであるＬ１１よりも狭く、スカム２１０によって形成されたパターンのＣＤであるＬ１２に近い値となる。図８に例示した低密度領域では、ＡＤＩがＬ１２であり、ＡＥＩがＬ１３であり、Ｌ１２とＬ１３との差分がバイアス値となる。
一方、高密度領域では、ＰＲ２０１の現像が行われた後の状態Ｓ０に示す半導体ウエハＷが、スカム２１０を除去する工程が行われることなく、プラズマエッチング装置１００内に搬入された後、プラズマエッチング装置１００により、第１の処理条件において、ＰＲ２０１およびスカム２１０をマスクとして、反射防止膜２０３のプラズマエッチングが行われる。しかし、高密度領域では、ＰＲ２０１の開口２１１に残っているスカム２１０の量が少ないため、選択比が比較的高い第１の処理ガスを用いる第１の処理条件であったとしても、プラズマエッチングの開始によりスカム２１０が短時間で消失する。そのため、高密度領域では、例えば図８の状態Ｓ４に示すように、ＰＲ２０１の開口２１１により形成されたパターンのＣＤであるＬ２１とほぼ同じ幅を初期のＣＤとして、プラズマエッチングが開始される。
そして、半導体ウエハＷの高密度領域では、反射防止膜２０３において所定の深さ（例えば反射防止膜２０３の厚みの２０〜３０％）までプラズマエッチングが行われた状態Ｓ５において、第１の処理条件から第２の処理条件に切り換えられる。そして、第２の処理条件において、ＰＲ２０１をマスクとして、反射防止膜２０３のプラズマエッチングが引き続き行われる。
そして、半導体ウエハＷの高密度領域において、反射防止膜２０３に形成された溝の底が下層の有機膜２０４に達した後、第２の処理条件において、所定時間オーバーエッチングが実行される。これにより、高密度領域における半導体ウエハＷが、状態Ｓ６に示した状態となる。高密度領域では、ＰＲ２０１の開口２１１により形成されたパターンとほぼ同じパターンをマスクとして反射防止膜２０３のエッチングが開始される。そのため、反射防止膜２０３に形成された溝の底部のＣＤであるＬ２３は、開口２１１により形成されたパターンのＣＤであるＬ２１に近い値となる。高密度領域の場合、ＡＤＩがＬ２１であり、ＡＥＩがＬ２３であり、Ｌ２１とＬ２３との差分がバイアス値となる。
このように、ＰＲ２０１の現像が行われた後にＰＲ２０１に残留しているＰＲ２０１をマスクとして利用し、ＰＲ２０１に対する反射防止膜２０３の選択比が比較的高い第１の処理条件で反射防止膜２０３を所定の深さまでプラズマエッチングする。これにより、スカム２１０が多く残留している低密度領域では、ＡＥＩを従来よりも狭くすることができる。また、スカム２１０の残留量が少ない高密度領域では、ＡＥＩを従来と同程度に保つことができる。これにより、ＡＤＩとＡＥＩとの差であるバイアス値を、低密度領域と高密度領域とで近づけることができる。従って、低密度領域におけるバイアス値と、高密度領域におけるバイアス値との差を小さくすることができ、ＣＤローディングを小さくすることができる。
［実験結果］
次に、第１の処理ガスを変えた場合のＣＤローディングの測定結果について説明する。図９は、第１の処理ガスを変えた場合のＣＤローディングの測定結果の一例を示す図である。
図９に示すように、実験では、６種類の処理ガスのそれぞれについて、圧力、電力、およびガス流量を変え、ＰＲ２０１に対する反射防止膜２０３の選択比、低密度領域におけるＣＤ（図８に示したＬ１３）、高密度領域におけるＣＤ（図８に示したＬ２３）、およびＣＤローディングを測定した。図９では、低密度領域に形成された溝のＣＤの測定値から、高密度領域に形成された溝のＣＤの測定値を引いた値をＣＤローディングとして算出している。
なお、図９の実験１に示した処理ガスおよびレシピは、第２の処理条件に対応する第２の処理ガスおよびレシピと同一である。また、図９の実験１に示した処理ガスおよびレシピは、図７に示した比較例（従来のプラズマエッチング）において、反射防止膜２０３をプラズマエッチングする際に用いられる処理ガスおよびレシピと同一である。
また、図９の実験２〜１４に示した処理ガスおよびレシピは、それぞれ第１の処理条件に対応する第１の処理ガスおよびレシピである。実験２〜１４では、図９の実験２〜１４の欄に示した処理ガスおよびレシピにおいて、反射防止膜２０３を所定の深さ（反射防止膜２０３の２５％）までプラズマエッチングを行った後に、実験１の欄に示した処理ガスおよびレシピにおいて、反射防止膜２０３の残りの厚みについて反射防止膜２０３のプラズマエッチングを行った。なお、実験１では、図９の実験１の欄に示した処理ガスおよびレシピを切り換えることなく、反射防止膜２０３を最後までプラズマエッチングを行った。
例えば図９に例示した実験９では、第１の処理ガスとして、ＣＨＦ３ガスおよびＮ２ガスの混合ガスを用いた。また、実験９では、処理チャンバ１内の圧力を２０ｍＴとし、シャワーヘッド１６に５００Ｗの高周波電力を印加し、載置台２の基材２ａに１００Ｗの高周波電力を印加した。また、実験９では、ＣＨＦ３ガスおよびＮ２ガスの流量を、それぞれ、１００ｓｃｃｍおよび３０ｓｃｃｍに設定した。
また、実験９では、ＰＲ２０１に対する反射防止膜２０３の選択比が２．５１であった。また、実験９では、低密度領域におけるＬ１３の値が３８．８ｎｍであり、高密度領域におけるＬ２３の値が３７．１ｎｍであり、ＣＤローディングは、１．７ｎｍであった。
なお、図９に示した表において、Ｌ１３、Ｌ２３、およびＣＤローディングの実験結果の欄に記載されている「−」は、プラズマエッチングの途中でエッチングがストップし、測定不能であったことを示している。
図９に示した実験結果を基に、選択比とＣＤローディングの関係を図示すると、例えば図１０のようになる。図１０は、選択比とＣＤローディングの関係の一例を示す図である。
図１０を参照すると、選択比の増加に伴って、ＣＤローディングが低下する傾向にあることが分かる。しかし、選択比を増加させ過ぎると、プラズマエッチングの途中でエッチングがストップする。図９に示した実験結果では、選択比が４．９５となった実験１４では、エッチングがストップした。一方、図９に示した実験結果では、選択比が４．１１となった実験６では、エッチングがストップすることがなかった。そのため、エッチングがストップすることなく反射防止膜２０３に溝を形成可能な選択比の上限は、４．１１と４．９５の間の値であると考えられる。
また、図１０を参照すると、選択比が１．６３〜４．１１の範囲内であれば、ＣＤローディングの値が、従来のプラズマエッチングである実験１で測定されたＣＤローディングの値である３．８ｎｍを下回ることが分かる。図９を参照すると、選択比が１．６３〜４．１１の範囲内となる処理条件は、実験２〜４、６、および９〜１２の処理条件である。図９に示した実験２〜４、６、または９〜１２と同様の処理条件においてプラズマエッチングを行うことで、従来よりもＣＤローディングを抑制することができる。
実験２では、処理ガスとして、ＣＦ４ガスおよびＣＨ４ガスの混合ガスが用いられている。また、実験３、４、および６では、処理ガスとして、ＣＦ４ガスおよびＨ２ガスの混合ガスが用いられている。また、実験９〜１１では、処理ガスとして、ＣＨＦ３ガスおよびＮ２ガスの混合ガスが用いられている。また、実験１２では、処理ガスとして、ＣＨＦ３ガスおよびＢＣｌ３ガスの混合ガスが用いられている。
また、図１０を参照すると、選択比が例えば２．５〜４．１１の範囲内であれば、ＣＤローディングの値を２ｎｍ以下に抑えることができることが分かる。図９を参照すると、選択比が２．５〜４の範囲内となる処理条件は、実験６、９〜１１および１２の処理条件である。
なお、図９および図１０から明らかなように、選択比を増加させると、ＣＤローディングが減少し、マイナスになる場合がある。即ち、選択比を増加させると、低密度領域に形成された溝のＣＤ値が、高密度領域に形成された溝のＣＤ値よりも小さくなる場合がある。これは、選択比を増加させたことにより、プラズマ中の炭素ラジカルが増加し、ＰＲ２０１の表面に炭素ラジカルが付着したためと考えられる。低密度領域では、ＰＲ２０１の被覆率が高いため、高密度領域のＰＲ２０１よりも多くの炭素ラジカルがＰＲ２０１に付着する。多くの炭素ラジカルがＰＲ２０１に付着することにより、低密度領域のＰＲ２０１の開口２１１が、高密度領域のＰＲ２０１の開口２１１よりも狭くなったため、低密度領域に形成された溝のＣＤが、高密度領域に形成された溝のＣＤよりも狭くなったと考えられる。
［処理の流れ］
図１１は、プラズマエッチングの処理手順の一例を示すフローチャートである。例えば、ＰＲ２０１の現像が行われた後の半導体ウエハＷがプラズマエッチング装置１００の処理チャンバ１内に搬入され、静電チャック６上に載置されることにより、プラズマエッチング装置１００は、図１１に示す動作を開始する。
まず、制御部６０は、ＭＦＣ１５ｃ、ＭＦＣ１５ｄ、開閉弁Ｖ１、および開閉弁Ｖ２を制御して、処理ガス供給源１５から供給された第１の処理ガスをシャワーヘッド１６のガス導入孔１６ｆを介して処理チャンバ１内に供給する（Ｓ１００）。
次に、制御部６０は、高周波電源１０ａおよび整合器１１ａを制御してシャワーヘッド１６に所定周波数の高周波電力を印加し、高周波電源１０ｂおよび整合器１１ｂを制御して載置台２に所定周波数の高周波電力を印加する。これにより、シャワーヘッド１６と載置台２との間に第１の処理ガスのプラズマが生成される。そして、制御部６０は、スイッチ５３を制御して、上部電極として機能するシャワーヘッド１６に負の直流電圧を印加し、第１の処理ガスのプラズマにより、ＰＲ２０１およびスカム２１０をマスクとしてＰＲ２０１の下層に設けられた反射防止膜２０３をエッチングする。これにより、第１の処理条件において、ＰＲ２０１およびスカム２１０をマスクとして反射防止膜２０３のプラズマエッチングが行われる（Ｓ１０１）。
次に、制御部６０は、反射防止膜２０３の厚みに対して、所定の深さまでエッチングが行われたか否かを判定する（Ｓ１０２）。制御部６０は、例えば、所定の深さまでのエッチングにかかる時間として予め設定された時間が経過したか否かを判定することにより、反射防止膜２０３の厚みに対して、所定の深さまでエッチングが行われたか否かを判定する。所定の深さまでエッチングが行われていない場合（Ｓ１０２：Ｎｏ）、制御部６０は、再びステップＳ１０１に示した処理を実行する。
一方、反射防止膜２０３の厚みに対して所定の深さまでエッチングが行われた場合（Ｓ１０２：Ｙｅｓ）、制御部６０は、排気装置７３を制御して、第１の処理ガスを処理チャンバ１内から排気する（Ｓ１０３）。そして、制御部６０は、ＭＦＣ１５ｃ、ＭＦＣ１５ｄ、開閉弁Ｖ１、および開閉弁Ｖ２を制御して、処理ガス供給源１５から供給された第２の処理ガスをシャワーヘッド１６のガス導入孔１６ｆを介して処理チャンバ１内に供給する（Ｓ１０４）。
次に、制御部６０は、高周波電源１０ａおよび整合器１１ａを制御してシャワーヘッド１６に所定周波数の高周波電力を印加し、高周波電源１０ｂおよび整合器１１ｂを制御して載置台２に所定周波数の高周波電力を印加する。これにより、シャワーヘッド１６と載置台２との間に第２の処理ガスのプラズマが生成される。そして、制御部６０は、スイッチ５３を制御して、シャワーヘッド１６に負の直流電圧を印加し、第２の処理ガスのプラズマにより、フォトレジストをマスクとして半導体ウエハＷ上の下層膜のエッチングを再開する。これにより、第２の処理条件において、ＰＲ２０１をマスクとして反射防止膜２０３のプラズマエッチングが行われる（Ｓ１０５）。
次に、制御部６０は、反射防止膜２０３の厚みに対して所定の深さまでエッチングが行われたか否かを判定する（Ｓ１０６）。所定の深さまでエッチングが行われていない場合（Ｓ１０６：Ｎｏ）、制御部６０は、再びステップＳ１０５に示した処理を実行する。一方、反射防止膜２０３の厚みに対して所定の深さまでエッチングが行われた場合（Ｓ１０６：Ｙｅｓ）、制御部６０は、本フローチャートに示した動作を終了する。
以上、実施例について説明した。上記説明から明らかなように、本実施例のプラズマエッチング装置１００によれば、ＣＤローディングを抑制することができる。
［その他］
なお、上記した実施例では、ＰＲ２０１の現像が行われた後の半導体ウエハＷに対して、スカム２１０を除去する工程を行うことなく、第１の処理条件において、ＰＲ２０１およびスカム２１０をマスクとして、所定の深さまで反射防止膜２０３のプラズマエッチングを行い、その後、第２の処理条件に切り換え、ＰＲ２０１をマスクとして、反射防止膜２０３のプラズマエッチングを引き続き行った。しかし、開示の技術は、これに限られない。
例えば、ＰＲ２０１の現像が行われた後の半導体ウエハＷに対して、スカム２１０を除去する工程を行うことなく、第１の処理条件において、ＰＲ２０１およびスカム２１０をマスクとして、所定の深さまで反射防止膜２０３のプラズマエッチングを行い、その後、第２の処理条件に切り換えて反射防止膜２０３のプラズマエッチングを引き続き行い、さらに、反射防止膜２０３のエッチングの途中から第１の処理条件に切り換え、ＰＲ２０１をマスクとして、反射防止膜２０３のプラズマエッチングを引き続き行うようにしてもよい。
また、ＰＲ２０１の現像が行われた後の半導体ウエハＷに対して、スカム２１０を除去する工程を行うことなく、第１の処理条件において、ＰＲ２０１およびスカム２１０をマスクとして、所定の深さまで反射防止膜２０３のプラズマエッチングを行い、その後、第２の処理条件に切り換えて反射防止膜２０３のプラズマエッチングを行う処理と、第１の処理条件に切り換えて反射防止膜２０３のプラズマエッチングを行う処理とを、交互に複数回繰り返してもよい。
また、上記した実施例では、三層レジストとして構成されたマスク層２００に含まれる反射防止膜２０３をプラズマによりエッチングする工程を例に説明したが、開示の技術はこれに限られない。例えば、ＰＲに形成されたパターンをマスクとして、ＰＲの下層に設けられた膜をプラズマによりエッチングする工程であれば、二層構造のレジストや、四層以上の構造を有するマスク層に対しても、上記した実施例に開示された技術を適用することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に多様な変更または改良を加えることが可能であることが当業者には明らかである。また、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
１００ プラズマエッチング装置
１ 処理チャンバ
２ 載置台
２ａ 基材
６ 静電チャック
６ａ 電極
６ｂ 絶縁体
１０ａ 高周波電源
１０ｂ 高周波電源
１１ａ 整合器
１１ｂ 整合器
１５ 処理ガス供給源
１６ シャワーヘッド
６０ 制御部
７３ 排気装置
７５ ゲートバルブ
７６ デポシールド

Claims (8)

  1. フォトレジストをマスクとして、プラズマにより下層膜をエッチングするプラズマエッチング方法であって、
    露光および現像により所定のパターンに加工された前記フォトレジストに残留したスカムを除去する工程を行うことなく、加工後の前記フォトレジストおよび前記スカムをマスクとして、前記下層膜に対する前記フォトレジストの選択比が第１の選択比となる第１の処理条件で、プラズマにより前記下層膜をエッチングする第１の工程と、
    前記下層膜のエッチングの途中で、前記第１の処理条件から、前記下層膜に対する前記フォトレジストの選択比が前記第１の選択比よりも低い第２の選択比となる第２の処理条件に切り換え、前記フォトレジストをマスクとして、プラズマにより前記下層膜をさらにエッチングする第２の工程と
    を含むことを特徴とするプラズマエッチング方法。
  2. 前記第１の選択比は、２．５から４の範囲内の値であり、
    前記第２の選択比は、０．５から１の範囲内の値であることを特徴とする請求項１に記載のプラズマエッチング方法。
  3. 前記第１の処理条件では、
    フルオロカーボンガスとハイドロカーボンガスとの混合ガス、フルオロカーボンガスと水素ガスとの混合ガス、ハイドロフルオロカーボンガスと窒素ガスとの混合ガス、または、ハイドロフルオロカーボンガスと三塩化硼素ガスとの混合ガスのいずれかが用いられることを特徴とする請求項１または２に記載のプラズマエッチング方法。
  4. 前記第２の処理条件では、
    フルオロカーボンガスとハイドロフルオロカーボンガスとの混合ガスが用いられることを特徴とする請求項１から３のいずれか一項に記載のプラズマエッチング方法。
  5. 前記第２の工程の後に、前記下層膜のエッチングの途中で、前記第２の処理条件から前記第１の処理条件に切り換え、前記フォトレジストをマスクとして、プラズマにより前記下層膜をさらにエッチングする第３の工程
    を含むことを特徴とする請求項１から４のいずれか一項に記載のプラズマエッチング方法。
  6. 前記下層膜には、反射防止膜と、有機膜とが含まれており、
    前記第１の工程および前記第２の工程では、前記フォトレジストをマスクとして、プラズマにより反射防止膜がエッチングされることを特徴とする請求項１から５のいずれか一項に記載のプラズマエッチング方法。
  7. 前記第１の工程では、
    前記反射防止膜の厚みの２０％から３０％がエッチングされることを特徴とする請求項１から６のいずれか一項に記載のプラズマエッチング方法。
  8. フォトレジストをマスクとして、プラズマにより下層膜をエッチングするための処理チャンバと、
    前記処理チャンバ内を減圧する減圧部と、
    前記処理チャンバ内に処理ガスを供給するガス供給部と、
    制御部と
    を備え、
    前記制御部は、
    露光および現像により所定のパターンに加工された前記フォトレジストに残留したスカムを除去する工程を行うことなく、加工後の前記フォトレジストおよび前記スカムをマスクとして、前記下層膜に対する前記フォトレジストの選択比が第１の選択比となる第１の処理条件で、プラズマにより前記下層膜をエッチングする第１の工程と、
    前記下層膜のエッチングの途中で、前記第１の処理条件から、前記下層膜に対する前記フォトレジストの選択比が前記第１の選択比よりも低い第２の選択比となる第２の処理条件に切り換え、前記フォトレジストをマスクとして、プラズマにより前記下層膜をさらにエッチングする第２の工程と
    を実行することを特徴とするプラズマエッチング装置。
JP2015046136A 2015-03-09 2015-03-09 プラズマエッチング方法およびプラズマエッチング装置 Active JP6411246B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015046136A JP6411246B2 (ja) 2015-03-09 2015-03-09 プラズマエッチング方法およびプラズマエッチング装置
US15/063,669 US10283368B2 (en) 2015-03-09 2016-03-08 Plasma etching method and plasma etching apparatus
KR1020160027505A KR102424479B1 (ko) 2015-03-09 2016-03-08 플라즈마 에칭 방법 및 플라즈마 에칭 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015046136A JP6411246B2 (ja) 2015-03-09 2015-03-09 プラズマエッチング方法およびプラズマエッチング装置

Publications (3)

Publication Number Publication Date
JP2016167509A true JP2016167509A (ja) 2016-09-15
JP2016167509A5 JP2016167509A5 (ja) 2018-02-01
JP6411246B2 JP6411246B2 (ja) 2018-10-24

Family

ID=56888075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015046136A Active JP6411246B2 (ja) 2015-03-09 2015-03-09 プラズマエッチング方法およびプラズマエッチング装置

Country Status (3)

Country Link
US (1) US10283368B2 (ja)
JP (1) JP6411246B2 (ja)
KR (1) KR102424479B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11372332B2 (en) * 2018-10-26 2022-06-28 Tokyo Electron Limited Plasma treatment method to improve photo resist roughness and remove photo resist scum
WO2023200027A1 (ko) 2022-04-14 2023-10-19 주식회사 올도완 포토레지스트 파티클 제거방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129597A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd 半導体集積回路装置の製造方法およびドライエッチング装置
JPH1092824A (ja) * 1996-09-19 1998-04-10 Sony Corp 半導体装置の製造方法
JP2000232107A (ja) * 1999-02-12 2000-08-22 Mitsubishi Electric Corp 半導体装置のパターン形成方法
JP2003007690A (ja) * 2001-06-27 2003-01-10 Seiko Epson Corp エッチング方法及び半導体装置の製造方法
JP2003506866A (ja) * 1999-08-03 2003-02-18 アプライド マテリアルズ インコーポレイテッド エッチングプロセス用側壁ポリマー形成ガス添加物
JP2003140352A (ja) * 2001-11-05 2003-05-14 Toshiba Corp 反射防止膜、これを用いたレジストパターン形成方法および半導体装置の製造方法
JP2006128543A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
JP2008016084A (ja) * 2006-07-03 2008-01-24 Toshiba Corp 磁気記録媒体の製造方法
JP2014017316A (ja) * 2012-07-06 2014-01-30 Tokyo Electron Ltd 現像処理装置及び現像処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135410B2 (en) * 2003-09-26 2006-11-14 Lam Research Corporation Etch with ramping
US7192880B2 (en) * 2004-09-28 2007-03-20 Texas Instruments Incorporated Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching
US7759239B1 (en) * 2009-05-05 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing a critical dimension of a semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129597A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd 半導体集積回路装置の製造方法およびドライエッチング装置
JPH1092824A (ja) * 1996-09-19 1998-04-10 Sony Corp 半導体装置の製造方法
JP2000232107A (ja) * 1999-02-12 2000-08-22 Mitsubishi Electric Corp 半導体装置のパターン形成方法
JP2003506866A (ja) * 1999-08-03 2003-02-18 アプライド マテリアルズ インコーポレイテッド エッチングプロセス用側壁ポリマー形成ガス添加物
JP2003007690A (ja) * 2001-06-27 2003-01-10 Seiko Epson Corp エッチング方法及び半導体装置の製造方法
JP2003140352A (ja) * 2001-11-05 2003-05-14 Toshiba Corp 反射防止膜、これを用いたレジストパターン形成方法および半導体装置の製造方法
JP2006128543A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
JP2008016084A (ja) * 2006-07-03 2008-01-24 Toshiba Corp 磁気記録媒体の製造方法
JP2014017316A (ja) * 2012-07-06 2014-01-30 Tokyo Electron Ltd 現像処理装置及び現像処理方法

Also Published As

Publication number Publication date
US20160268140A1 (en) 2016-09-15
JP6411246B2 (ja) 2018-10-24
KR20160110153A (ko) 2016-09-21
KR102424479B1 (ko) 2022-07-22
US10283368B2 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
US9177823B2 (en) Plasma etching method and plasma etching apparatus
JP5102653B2 (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP5642001B2 (ja) プラズマエッチング方法
JP4912907B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US9324569B2 (en) Plasma etching method and plasma etching apparatus
KR102482619B1 (ko) 에칭 방법
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP6817692B2 (ja) プラズマ処理方法
JP2009193988A (ja) プラズマエッチング方法及びコンピュータ記憶媒体
WO2016056399A1 (ja) プラズマ処理方法及びプラズマ処理装置
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JP2009158740A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US20060292876A1 (en) Plasma etching method and apparatus, control program and computer-readable storage medium
JP6411246B2 (ja) プラズマエッチング方法およびプラズマエッチング装置
US10651077B2 (en) Etching method
US7883631B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP6226668B2 (ja) プラズマ処理方法
US20070197040A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
US8975190B2 (en) Plasma processing method
US10811275B2 (en) Plasma etching method and plasma etching apparatus
JP6169521B2 (ja) プラズマエッチング方法
KR20230165819A (ko) 에칭 방법 및 플라즈마 처리 장치
JP2006278517A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180926

R150 Certificate of patent or registration of utility model

Ref document number: 6411246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250