JP5102653B2 - プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 - Google Patents
プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 Download PDFInfo
- Publication number
- JP5102653B2 JP5102653B2 JP2008049500A JP2008049500A JP5102653B2 JP 5102653 B2 JP5102653 B2 JP 5102653B2 JP 2008049500 A JP2008049500 A JP 2008049500A JP 2008049500 A JP2008049500 A JP 2008049500A JP 5102653 B2 JP5102653 B2 JP 5102653B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma etching
- protective film
- etching method
- crystal silicon
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001020 plasma etching Methods 0.000 title claims description 93
- 238000000034 method Methods 0.000 title claims description 72
- 238000003860 storage Methods 0.000 title claims description 12
- 238000012545 processing Methods 0.000 claims description 65
- 238000005530 etching Methods 0.000 claims description 62
- 230000001681 protective effect Effects 0.000 claims description 60
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000008719 thickening Effects 0.000 claims 1
- 239000007789 gas Substances 0.000 description 92
- 239000004065 semiconductor Substances 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 239000003507 refrigerant Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Description
本発明は、単結晶シリコン層を処理ガスのプラズマによりエッチングするプラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体に関する。
従来から、半導体装置の製造工程においては、フォトレジスト等をマスクとして、被処理基板としてのシリコンウエハを構成する単結晶シリコン等を処理ガスのプラズマによりエッチングするプラズマエッチングが行われている。
上記のような単結晶シリコンのプラズマエッチングにおいては、ＳＦ6とＯ2の混合ガスを処理ガスとして使用することが知られている。しかしながら、ＳＦ6とＯ2の混合ガスを処理ガスとして使用した単結晶シリコンのプラズマエッチングでは、等方性エッチングによりアンダーカットが生じやすく、垂直な側壁形状を得ることが難しい。このため、単結晶シリコンの側壁に保護膜を形成する保護膜形成とエッチングとを交互に行う方法が知られている。また、酸化シリコン膜をマスクとして単結晶シリコンをエッチングする際に、上記の処理ガスに、フッ化ケイ素ガスを添加し、単結晶シリコンの側壁に保護膜を形成しながらエッチングを進行させることにより、アンダーカットの発生を抑制する技術が知られている（例えば、特許文献１参照）。
なお、絶縁膜をエッチングしてコンタクトホールを形成するプラズマエッチングでは、より微細化を行うために、絶縁膜の上層に形成されたシリコン窒化膜のエッチング中にシリコン窒化膜の側壁部にポリマーを堆積させて開口寸法を小さくし、これをマスクとして絶縁膜をエッチングすることにより、径の小さなコンタクトホールを形成する技術が知られている（例えば、特許文献２参照）。しかしながら、この技術は酸化膜等の絶縁膜をエッチングする技術であり、単結晶シリコンをエッチングする技術ではない。
特開２００４−８７７３８号公報
特開平１１−３３０２４５号公報
上記のように、単結晶シリコンをプラズマエッチングする場合、従来はプラズマエッチングを行う処理ガスに、フッ化ケイ素ガス等を添加し、側壁保護膜を形成しつつエッチングを進行させることによって、アンダーカットの発生を抑制している。
しかしながら、このような従来技術では、堆積性を発揮するガスを処理ガス中に添加するため、単結晶シリコンのエッチング速度が低下することが避けられないという課題があった。
本発明は、上記従来の事情に対処してなされたもので、アンダーカットの発生を抑制することができるとともに、従来に比べて高速に単結晶シリコンをエッチングすることのできるプラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体を提供することを目的とする。
請求項１のプラズマエッチング方法は、被処理基板の単結晶シリコン層を、当該単結晶シリコン層の上部に形成され所定のパターンにパターニングされた上層を介して処理ガスのプラズマによりエッチングするプラズマエッチング方法であって、前記単結晶シリコン層のエッチングを行うプラズマエッチング工程を開始する前に、カーボンを含んだガスのプラズマを用いて前記上層の側壁部に保護膜を形成する保護膜形成工程を行い、前記保護膜形成工程は、処理チャンバー内に配設された載置台に前記被処理基板を載置し、当該載置台に第１の周波数のプラズマ生成用の第１の高周波電力と、前記第１の周波数より低い第２の周波数のバイアス用の第２の高周波電力とを印加して行い、かつ、前記第２の高周波電力を調整することによって、前記単結晶シリコン層の表面に形成される保護膜をスパッタしつつこれを前記上層の側壁部に付着させることにより、前記上層の側壁部に形成される保護膜の厚さを、前記単結晶シリコン層の表面に形成される保護膜の厚さより厚くすることを特徴とする。
請求項２のプラズマエッチング方法は、請求項１記載のプラズマエッチング方法であって、前記上層の側壁部に形成される保護膜の厚さを０．５μｍ以上とすることを特徴とする。
請求項３のプラズマエッチング方法は、請求項１又は２記載のプラズマエッチング方法であって、前記プラズマエッチング工程の後に、前記上層の側壁部に形成された保護膜を除去するエッチング後保護膜除去工程を行うことを特徴とする。
請求項３のプラズマエッチング方法は、請求項１又は２記載のプラズマエッチング方法であって、前記プラズマエッチング工程の後に、前記上層の側壁部に形成された保護膜を除去するエッチング後保護膜除去工程を行うことを特徴とする。
請求項４のプラズマエッチング方法は、請求項１〜３いずれか１項記載のプラズマエッチング方法であって、前記保護膜形成工程と、前記プラズマエッチング工程との間に、前記上層のパターンの間に露出した前記単結晶シリコン層の表面に形成された前記保護膜の少なくとも一部を除去するエッチング前保護膜除去工程を行うことを特徴とする。
請求項５のプラズマエッチング方法は、請求項４記載のプラズマエッチング方法であって、前記上層のパターンの間に露出した前記単結晶シリコン層の表面に形成された前記保護膜の厚さが０．１μｍ以上となった場合に前記エッチング前保護膜除去工程を行うことを特徴とする。
請求項５のプラズマエッチング方法は、請求項４記載のプラズマエッチング方法であって、前記上層のパターンの間に露出した前記単結晶シリコン層の表面に形成された前記保護膜の厚さが０．１μｍ以上となった場合に前記エッチング前保護膜除去工程を行うことを特徴とする。
請求項６のプラズマエッチング方法は、請求項１〜５いずれか１項記載のプラズマエッチング方法であって、前記単結晶シリコン層のエッチングは、ＳＦ6とＯ2の混合ガスを処理ガスとして使用することを特徴とする。
請求項７のプラズマエッチング方法は、請求項６記載のプラズマエッチング方法であって、前記単結晶シリコン層のエッチングは、前記処理ガスの総流量に対して、Ｏ2の流量が５％以上となる流量比で行うことを特徴とする。
請求項８のプラズマエッチング方法は、請求項６又は７記載のプラズマエッチング方法であって、前記単結晶シリコン層のエッチングは、圧力が１３．３Ｐａ以上となる雰囲気中で行うことを特徴とする。
請求項９のプラズマエッチング装置は、被処理基板を収容する処理チャンバーと、前記処理チャンバー内に処理ガスを供給する処理ガス供給手段と、前記処理ガス供給手段から供給された前記処理ガスをプラズマ化して前記被処理基板を処理するプラズマ生成手段と、前記処理チャンバー内で請求項１から請求項８いずれか１項記載のプラズマエッチング方法が行われるように制御する制御部とを備えたことを特徴とする。
請求項１０のコンピュータ記憶媒体は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、前記制御プログラムは、実行時に請求項１から請求項８いずれか１項記載のプラズマエッチング方法が行われるようにプラズマエッチング装置を制御することを特徴とする。
本発明によれば、アンダーカットの発生を抑制することができるとともに、従来に比べて高速に単結晶シリコンをエッチングすることのできるプラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体を提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。図１は、本実施形態に係るプラズマエッチング方法における被処理基板としての半導体ウエハの断面構成を拡大して示すものである。また、図２は、本実施形態のプラズエッチング装置の構成を示すものである。まず、図２を参照してプラズマエッチング装置の構成について説明する。
プラズマエッチング装置は、気密に構成され、電気的に接地電位とされた処理チャンバー１を有している。この処理チャンバー１は、円筒状とされ、例えばアルミニウム等から構成されている。処理チャンバー１内には、被処理基板である半導体ウエハＷを水平に支持する下部電極としての載置台２が設けられている。載置台２は例えばアルミニウム等で構成されており、絶縁板３を介して導体の支持台４に支持されている。また、載置台２の上方の外周には、フォーカスリング５が設けられている。さらに、載置台２及び支持台４の周囲を囲むように、例えば石英等からなる円筒状の内壁部材３ａが設けられている。
載置台２には、第１の整合器１１ａを介して第１のＲＦ電源１０ａが接続され、また、第２の整合器１１ｂを介して第２のＲＦ電源１０ｂが接続されている。第１のＲＦ電源１０ａは、プラズマ形成用のものであり、この第１のＲＦ電源１０ａからは所定周波数（例えば２７ＭＨｚ以上）の高周波電力が載置台２に供給されるようになっている。また、第２のＲＦ電源１０ｂは、イオン引き込み用のものであり、この第２のＲＦ電源１０ｂからは第１のＲＦ電源１０ａより低い所定周波数（例えば、１３．５６ＭＨｚ以下）の高周波電力が載置台２に供給されるようになっている。一方、載置台２の上方には、載置台２と平行に対向するように、接地電位とされたシャワーヘッド１６が設けられており、これらの載置台２とシャワーヘッド１６は、一対の電極として機能するようになっている。
載置台２の上面には、半導体ウエハＷを静電吸着するための静電チャック６が設けられている。この静電チャック６は絶縁体６ｂの間に電極６ａを介在させて構成されており、電極６ａには直流電源１２が接続されている。そして電極６ａに直流電源１２から直流電圧が印加されることにより、クーロン力によって半導体ウエハＷが吸着されるよう構成されている。
支持台４の内部には、冷媒流路４ａが形成されており、冷媒流路４ａには、冷媒入口配管４ｂ、冷媒出口配管４ｃが接続されている。そして、冷媒流路４ａの中に適宜の冷媒、例えば冷却水等を循環させることによって、支持台４及び載置台２を所定の温度に制御可能となっている。また、載置台２等を貫通するように、半導体ウエハＷの裏面側にヘリウムガス等の冷熱伝達用ガス（バックサイドガス）を供給するためのバックサイドガス供給配管３０が設けられており、このバックサイドガス供給配管３０は、図示しないバックサイドガス供給源に接続されている。これらの構成によって、載置台２の上面に静電チャック６によって吸着保持された半導体ウエハＷを、所定の温度に制御可能となっている。
上記したシャワーヘッド１６は、処理チャンバー１の天壁部分に設けられている。シャワーヘッド１６は、本体部１６ａと電極板をなす上部天板１６ｂとを備えており、支持部材４５を介して処理チャンバー１の上部に支持されている。本体部１６ａは、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなり、その下部に上部天板１６ｂを着脱自在に支持できるように構成されている。
本体部１６ａの内部には、ガス拡散室１６ｃが設けられ、このガス拡散室１６ｃの下部に位置するように、本体部１６ａの底部には、多数のガス通流孔１６ｄが形成されている。また、上部天板１６ｂには、当該上部天板１６ｂを厚さ方向に貫通するようにガス導入孔１６ｅが、上記したガス通流孔１６ｄと重なるように設けられている。このような構成により、ガス拡散室１６ｃに供給された処理ガスは、ガス通流孔１６ｄ及びガス導入孔１６ｅを介して処理チャンバー１内にシャワー状に分散されて供給されるようになっている。なお、本体部１６ａ等には、冷媒を循環させるための図示しない配管が設けられており、プラズマエッチング処理中にシャワーヘッド１６を所望温度に冷却できるようになっている。
上記した本体部１６ａには、ガス拡散室１６ｃへ処理ガスを導入するためのガス導入口１６ｄが形成されている。このガス導入口１６ｄにはガス供給配管１５ａが接続されており、このガス供給配管１５ａの他端には、エッチング用の処理ガス（エッチングガス）を供給する処理ガス供給源１５が接続されている。ガス供給配管１５ａには、上流側から順にマスフローコントローラ（ＭＦＣ）１５ｂ、及び開閉弁Ｖ１が設けられている。そして、処理ガス供給源１５からプラズマエッチングのための処理ガスとして、例えばＳＦ6ガスとＯ2ガスとの混合ガスが、ガス供給配管１５ａを介してガス拡散室１６ｃに供給され、このガス拡散室１６ｃから、ガス通流孔１６ｄ及びガス導入孔１６ｅを介して処理チャンバー１内にシャワー状に分散されて供給される。
処理チャンバー１の側壁からシャワーヘッド１６の高さ位置よりも上方に延びるように円筒状の接地導体１ａが設けられている。この円筒状の接地導体１ａは、その上部に天壁を有している。
処理チャンバー１の底部には、排気口７１が形成されており、この排気口７１には、排気管７２を介して排気装置７３が接続されている。排気装置７３は、真空ポンプを有しており、この真空ポンプを作動させることにより処理チャンバー１内を所定の真空度まで減圧することができるようになっている。一方、処理チャンバー１の側壁には、ウエハＷの搬入・搬出口７４が設けられており、この搬入・搬出口７４には、当該搬入・搬出口７４を開閉するゲートバルブ７５が設けられている。
図中７６，７７は、着脱自在とされたデポシールドである。デポシールド７６は、処理チャンバー１の内壁面に沿って設けられ、処理チャンバー１にエッチング副生物（デポ）が付着することを防止する役割を有し、このデポシールド７６の半導体ウエハＷと略同じ高さ位置には、グランドにＤＣ的に接続された導電性部材（ＧＮＤブロック）７９が設けられており、これにより異常放電が防止される。
上記構成のプラズマエッチング装置は、制御部６０によって、その動作が統括的に制御される。この制御部６０には、ＣＰＵを備えプラズマエッチング装置の各部を制御するプロセスコントローラ６１と、ユーザインターフェース６２と、記憶部６３とが設けられている。
ユーザインターフェース６２は、工程管理者がプラズマエッチング装置を管理するためにコマンドの入力操作を行うキーボードや、プラズマエッチング装置の稼働状況を可視化して表示するディスプレイ等から構成されている。
記憶部６３には、プラズマエッチング装置で実行される各種処理をプロセスコントローラ６１の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース６２からの指示等にて任意のレシピを記憶部６３から呼び出してプロセスコントローラ６１に実行させることで、プロセスコントローラ６１の制御下で、プラズマエッチング装置での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体（例えば、ハードディスク、ＣＤ、フレキシブルディスク、半導体メモリ等）などに格納された状態のものを利用したり、或いは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されたプラズマエッチング装置で、半導体ウエハＷの単結晶シリコン等をプラズマエッチングする手順について説明する。まず、ゲートバルブ７５が開かれ、半導体ウエハＷが図示しない搬送ロボット等により、図示しないロードロック室を介して搬入・搬出口７４から処理チャンバー１内に搬入され、載置台２上に載置される。この後、搬送ロボットを処理チャンバー１外に退避させ、ゲートバルブ７５を閉じる。そして、排気装置７３の真空ポンプにより排気口７１を介して処理チャンバー１内が排気される。
処理チャンバー１内が所定の真空度になった後、処理チャンバー１内には処理ガス供給源１５から所定の処理ガス（エッチングガス）が導入され、処理チャンバー１内が所定の圧力、例えば２６．６Ｐａ（２００ｍTorr）に保持され、この状態で第１のＲＦ電源１０ａから載置台２に、周波数の高い高周波電力が供給される。また、第２のＲＦ電源１０ｂからは、イオン引き込みのため、載置台２に第１のＲＦ電源１０ａより周波数の低い高周波電力が供給される。このとき、直流電源１２から静電チャック６の電極６ａに所定の直流電圧が印加され、半導体ウエハＷはクーロン力により吸着される。
この場合に、上述のようにして下部電極である載置台２に高周波電力が印加されることにより、上部電極であるシャワーヘッド１６と下部電極である載置台２との間には電界が形成される。半導体ウエハＷが存在する処理空間には放電が生じ、それによって形成された処理ガスのプラズマにより、半導体ウエハＷ上に形成されたポリシリコン、アモルファスシリコン等のシリコンがエッチング処理される。
そして、上記したエッチング処理が終了すると、高周波電力の供給及び処理ガスの供給が停止され、上記した手順とは逆の手順で、半導体ウエハＷが処理チャンバー１内から搬出される。
次に、図１を参照して、上記したプラズマエッチング装置を用いた本実施形態に係るプラズマエッチング方法について説明する。図１は、本実施形態における被処理基板としての半導体ウエハＷの要部構成を拡大して示すものである。図１（ａ）に示すように、半導体ウエハＷを構成する単結晶シリコン層１０１の表面には、所定のパターンにパターニングされたフォトレジスト層１０２が形成されている。
本実施形態では、まず、図１（ｂ）に示すように、主としてフォトレジスト層１０２のパターンの側壁部分に、保護膜１０３を形成する保護膜形成工程を行う。この工程では、後述する単結晶シリコン層１０１のプラズマエッチングの際に、エッチングされ難い材料からなる保護膜１０３を形成するためのものであり、カーボンを含んだガス、例えばＣＦ系ガス（例えば、Ｃ4Ｆ8）のプラズマを用いて行いて有機系の膜を形成することにより行う。
Ｃ4Ｆ8ガスを用いた場合、圧力範囲を例えば６．６５〜１３３Ｐａ（５０〜１０００mTorr）程度とすることが好ましく、さらには、１３．３〜５３．２Ｐａ（１００〜４００mTorr）程度とすることが好ましい。また、ガス流量は、５０〜１０００ｓｃｃｍ程度とすることが好ましく、さらには、３００〜６００ｓｃｃｍ程度とすることが好ましい。また、必要に応じて他のガス例えばＣＨ4ガス等を添加してもよい。ＣＨ4ガスを添加すると、カーボンリッチな保護膜１０３を形成することができ、フッ素ラジカルに対して強い保護膜１０３を形成することができる。
また、第１のＲＦ電源１０ａから印加するプラズマ生成用の周波数の高い高周波電力の電圧は、例えば１０００〜３０００Ｖ程度とすることが好ましく、さらには、略２０００Ｖ程度とすることが好ましい。一方、第２のＲＦ電源１０ｂから印加するバイアス用の周波数の低い高周波電力の電圧は、例えば１００〜１０００Ｖ程度とすることが好ましく、さらには、略２００Ｖ程度とすることが好ましい。この保護膜形成工程に要する時間は、５〜１２０秒程度である。
フォトレジスト層１０２のパターンの側壁部分に形成される保護膜１０３は、厚さが０．５μｍ以上となるように形成することが好ましい。この場合、保護膜１０３は、フォトレジスト層１０２の表面及びパターン底部の単結晶シリコン層１０１表面にも形成されるが、このうち、単結晶シリコン層１０１表面に形成される保護膜１０３は、薄い方が好ましく、０．１μｍ未満とすることが好ましい。このように、パターンの側壁部に形成される保護膜１０３を厚くし、底部に形成される保護膜１０３を薄くするには、第２のＲＦ電源１０ｂから印加するバイアス電圧を調整して、底部に形成される保護膜をスパッタしつつこれを側壁に付着させること等によって実現することができる。
なお、単結晶シリコン層１０１表面（パターンの底部）に形成された保護膜１０３の厚さが０．１μｍ以上となった場合は、次の単結晶シリコン層１０１のプラズマエッチング工程を行う前に、この単結晶シリコン層１０１表面に形成された保護膜１０３の少なくとも一部を除去するエッチング前保護膜除去工程を行うことが好ましい。これによって、単結晶シリコン層１０１のプラズマエッチング工程において、単結晶シリコン層１０１のエッチングを迅速に行うことができる。このエッチング前保護膜除去工程は、後述するエッチング後保護膜除去工程と同様なプロセスによって行うことができる。但し、単結晶シリコン層１０１表面（パターンの底部）に形成された保護膜１０３を主として除去するため、第２のＲＦ電源１０ｂから印加するバイアス用の周波数の低い高周波電力の電圧をある程度高くすることが好ましい。
次に、図１（ｃ）に示すように、パターンの側壁部に保護膜１０３が形成されたフォトレジスト層１０２をマスクとして、単結晶シリコン層１０１のプラズマエッチングを行い、フォトレジスト層１０２にマスクの形状に応じた孔又は溝１０４を形成する。この単結晶シリコン層１０１のプラズマエッチング工程では、ＳＦ6とＯ2の混合ガスを処理ガスとして使用する。
図３のグラフは、縦軸をＳｉのエッチングレート及びサイドエッチング値、横軸を圧力として、ＳＦ6とＯ2の混合ガスを処理ガスとして使用したプラズマエッチング工程における圧力とＳｉのエッチングレート及びサイドエッチング値との関係を測定した結果を示すものである。この図３のグラフに示されるように、プラズマエッチング工程における圧力が高い方が、Ｓｉのエッチングレートが高くなるとともに、サイドエッチング量も多くなる。このため、高いエッチングレートで高速にエッチングを行うためには、プラズマエッチング工程における圧力範囲は、例えば１３．３〜１３３Ｐａ（１００〜１０００mTorr）程度とすることが好ましく、さらには、２６．６Ｐａ（２００mTorr）程度とすることが好ましい。この場合、サイドエッチング量も増加するが、本実施形態のように予めレジスト層１０２の側壁部に保護膜１０３を形成することによって、最終的に得られるエッチング形状に与えるサイドエッチングの影響を抑制することができる。
また、ＳＦ6合ガスのガス流量は、１００〜１０００ｓｃｃｍ程度とすることが好ましく、さらには、略４００ｓｃｃｍ程度とすることが好ましい。また、Ｏ2ガスのガス流量は、１０〜５００ｓｃｃｍ程度とすることが好ましく、さらには、略８０ｓｃｃｍ程度とすることが好ましい。また、必要に応じて他のガス、例えばＣＦ4、Ｎ2等を添加してもよい。図４のグラフは、縦軸をＳｉのエッチングレート、横軸をＯ2の流量比（Ｏ2ガス流量／全ガス流量）として、これらの関係を測定した結果を示すものである。この図４のグラフに示すように、Ｏ2の流量比は、ある程度高くした方が、Ｓｉのエッチングレートが高くなり、一定以上Ｏ2の流量比を高くすると逆にＳｉのエッチングレートが低くなる。このため、Ｏ2の流量比（Ｏ2ガス流量／全ガス流量（ＳＦ6ガス流量＋Ｏ2ガス流量））は、５％以上５０％以下の範囲とすることが好ましい。
また、第１のＲＦ電源１０ａから印加するプラズマ生成用の周波数の高い高周波電力の電圧は、例えば５００〜３０００Ｖ程度とすることが好ましく、さらには、略１５００Ｖ程度とすることが好ましい。一方、第２のＲＦ電源１０ｂから印加するバイアス用の周波数の低い高周波電力の電圧は、例えば０〜１０００Ｖ程度とすることが好ましく、さらには、略１００Ｖ程度とすることが好ましい。このプラズマエッチング工程に要する時間は、３０〜１２００秒程度である。
しかる後、図１（ｄ）に示すように、フォトレジスト層１０２及び保護膜１０３を除去するエッチング後保護膜除去工程を行う。この工程は、処理ガスとしてＯ2ガスを使用した酸素プラズマによるアッシング等によって行うことができる。この場合、エッチング後保護膜除去工程における圧力範囲は、例えば１３．３〜１０６Ｐａ（１００〜８００mTorr）程度とすることが好ましく、さらには、略２６．６Ｐａ（２００mTorr）程度とすることが好ましい。また、Ｏ2ガスのガス流量は、２００〜２０００ｓｃｃｍ程度することが好ましく、さらには、略６００ｓｃｃｍ程度とすることが好ましい。また、必要に応じて他のガス、例えばＣＦ4、Ｎ2等を添加してもよい。
また、第１のＲＦ電源１０ａから印加するプラズマ生成用の周波数の高い高周波電力の電圧は、例えば５００〜３０００Ｖ程度とすることが好ましく、さらには略１０００Ｖ程度とすることが好ましい。一方、第２のＲＦ電源１０ｂから印加するバイアス用の周波数の低い高周波電力の電圧は、例えば０〜５００Ｖ程度とすることが好ましく、さらには略１００Ｖ程度とすることが好ましい。このエッチング後保護膜除去工程に要する時間は、０〜３００秒程度である。
以上のように、本実施形態では、保護膜形成工程によってパターンの側壁部に保護膜１０３を形成したフォトレジスト層１０２をマスクとして、単結晶シリコン層１０１のプラズマエッチングを行う。このため、高いエッチングレートで単結晶シリコン層１０１のプラズマエッチングを行うことによって、単結晶シリコン層１０１のフォトレジスト層１０２直下の部分にサイドエッチングが進行しても、予め保護膜１０３によって、パターンの開口部分の寸法（図１（ｂ）に示すｄ２）が小さくなっているので、サイドエッチングされた部分の寸法（図１（ｄ）に示すｄ３）を、目的とした最初のパターンの寸法（図１（ａ）に示すｄ１）に近づけることができる。
すなわち、予めフォトレジスト層１０２の側壁部に保護膜１０３を形成しておくことによって、フォトレジスト層１０２直下の部分に生じるサイドエッチングによるアンダーカットが最終的なエッチング形状に与える影響を、軽減することができる。
実施例として、実際に上記の実施形態の工程によるプラズマエッチングを行ったところ、単結晶シリコン層１０１のプラズマエッチング工程における圧力を２６．６Ｐａ（２００mTorr）、Ｏ2ガスの流量比を２１％とすることにより、３１μｍ／ｍｉｎという高いエッチングレートで、単結晶シリコン層１０１をエッチングすることができた。また、サイドエッチングによるアンダーカット（上記したｄ１に対するｄ３の拡がり）も略０とすることができた。
以上説明したとおり、本実施形態によれば、アンダーカットの発生を抑制することができるとともに、従来に比べて高速に単結晶シリコンをエッチングすることができる。なお、本発明は上記の実施形態及び実施例に限定されるものではなく、各種の変形が可能である。例えば、プラズマエッチング装置は、図２に示した平行平板型の下部２周波印加型に限らず、上下２周波印加型のプラズマエッチング装置や、下部１周波印加型のプラズマエッチング装置等の他、各種のプラズマエッチング装置を使用することができる。
また、上記の実施形態では、単結晶シリコン層１０１の上にフォトレジスト層１０２が形成されている場合について説明したが、図５に示すように、単結晶シリコン層１０１とフォトレジスト層１０２との間に他の材料からなる層、例えば多層膜１０５が介在している場合であってもよい。この場合、多層膜１０５をエッチングした後、フォトレジスト層１０２の側壁部と多層膜１０５の側壁部に保護膜１０３を形成し、この後、単結晶シリコン層１０１のエッチングを行う。また、単結晶シリコン層１０１の上に形成されているパターニングされた層は、フォトレジスト層１０２に限らず、他の材料からなるハードマスク等であってもよい。
１０１……単結晶シリコン層、１０２……フォトレジスト層、１０３……保護膜、１０４……孔又は溝。
Claims (10)
- 被処理基板の単結晶シリコン層を、当該単結晶シリコン層の上部に形成され所定のパターンにパターニングされた上層を介して処理ガスのプラズマによりエッチングするプラズマエッチング方法であって、
前記単結晶シリコン層のエッチングを行うプラズマエッチング工程を開始する前に、カーボンを含んだガスのプラズマを用いて前記上層の側壁部に保護膜を形成する保護膜形成工程を行い、
前記保護膜形成工程は、処理チャンバー内に配設された載置台に前記被処理基板を載置し、当該載置台に第１の周波数のプラズマ生成用の第１の高周波電力と、前記第１の周波数より低い第２の周波数のバイアス用の第２の高周波電力とを印加して行い、かつ、前記第２の高周波電力を調整することによって、前記単結晶シリコン層の表面に形成される保護膜をスパッタしつつこれを前記上層の側壁部に付着させることにより、前記上層の側壁部に形成される保護膜の厚さを、前記単結晶シリコン層の表面に形成される保護膜の厚さより厚くする
ことを特徴とするプラズマエッチング方法。 - 請求項１記載のプラズマエッチング方法であって、
前記上層の側壁部に形成される保護膜の厚さを０．５μｍ以上とすることを特徴とするプラズマエッチング方法。 - 請求項１又は２記載のプラズマエッチング方法であって、
前記プラズマエッチング工程の後に、前記上層の側壁部に形成された保護膜を除去するエッチング後保護膜除去工程を行うことを特徴とするプラズマエッチング方法。 - 請求項１〜３いずれか１項記載のプラズマエッチング方法であって、
前記保護膜形成工程と、前記プラズマエッチング工程との間に、前記上層のパターンの間に露出した前記単結晶シリコン層の表面に形成された前記保護膜の少なくとも一部を除去するエッチング前保護膜除去工程を行うことを特徴とするプラズマエッチング方法。 - 請求項４記載のプラズマエッチング方法であって、
前記上層のパターンの間に露出した前記単結晶シリコン層の表面に形成された前記保護膜の厚さが０．１μｍ以上となった場合に前記エッチング前保護膜除去工程を行うことを特徴とするプラズマエッチング方法。 - 請求項１〜５いずれか１項記載のプラズマエッチング方法であって、
前記単結晶シリコン層のエッチングは、ＳＦ6とＯ2の混合ガスを処理ガスとして使用することを特徴とするプラズマエッチング方法。 - 請求項６記載のプラズマエッチング方法であって、
前記単結晶シリコン層のエッチングは、前記処理ガスの総流量に対して、Ｏ2の流量が５％以上となる流量比で行うことを特徴とするプラズマエッチング方法。 - 請求項６又は７記載のプラズマエッチング方法であって、
前記単結晶シリコン層のエッチングは、圧力が１３．３Ｐａ以上となる雰囲気中で行うことを特徴とするプラズマエッチング方法。 - 被処理基板を収容する処理チャンバーと、
前記処理チャンバー内に処理ガスを供給する処理ガス供給手段と、
前記処理ガス供給手段から供給された前記処理ガスをプラズマ化して前記被処理基板を処理するプラズマ生成手段と、
前記処理チャンバー内で請求項１から請求項８いずれか１項記載のプラズマエッチング方法が行われるように制御する制御部と
を備えたことを特徴とするプラズマエッチング装置。 - コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に請求項１から請求項８いずれか１項記載のプラズマエッチング方法が行われるようにプラズマエッチング装置を制御することを特徴とするコンピュータ記憶媒体。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008049500A JP5102653B2 (ja) | 2008-02-29 | 2008-02-29 | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 |
| US12/393,466 US20090221148A1 (en) | 2008-02-29 | 2009-02-26 | Plasma etching method, plasma etching apparatus and computer-readable storage medium |
| KR1020090016849A KR101088254B1 (ko) | 2008-02-29 | 2009-02-27 | 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체 |
| TW098106472A TWI503881B (zh) | 2008-02-29 | 2009-02-27 | A plasma etch method, a plasma etch apparatus, and a computer memory medium |
| CN2009101183583A CN101521158B (zh) | 2008-02-29 | 2009-02-27 | 等离子体蚀刻方法和等离子体蚀刻装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008049500A JP5102653B2 (ja) | 2008-02-29 | 2008-02-29 | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009206401A JP2009206401A (ja) | 2009-09-10 |
| JP5102653B2 true JP5102653B2 (ja) | 2012-12-19 |
Family
ID=41013515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008049500A Active JP5102653B2 (ja) | 2008-02-29 | 2008-02-29 | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20090221148A1 (ja) |
| JP (1) | JP5102653B2 (ja) |
| KR (1) | KR101088254B1 (ja) |
| CN (1) | CN101521158B (ja) |
| TW (1) | TWI503881B (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8193096B2 (en) | 2004-12-13 | 2012-06-05 | Novellus Systems, Inc. | High dose implantation strip (HDIS) in H2 base chemistry |
| US8129281B1 (en) | 2005-05-12 | 2012-03-06 | Novellus Systems, Inc. | Plasma based photoresist removal system for cleaning post ash residue |
| US7740768B1 (en) | 2006-10-12 | 2010-06-22 | Novellus Systems, Inc. | Simultaneous front side ash and backside clean |
| US8435895B2 (en) | 2007-04-04 | 2013-05-07 | Novellus Systems, Inc. | Methods for stripping photoresist and/or cleaning metal regions |
| JP4551913B2 (ja) * | 2007-06-01 | 2010-09-29 | 株式会社東芝 | 半導体装置の製造方法 |
| US8591661B2 (en) | 2009-12-11 | 2013-11-26 | Novellus Systems, Inc. | Low damage photoresist strip method for low-K dielectrics |
| JP2010272758A (ja) * | 2009-05-22 | 2010-12-02 | Hitachi High-Technologies Corp | 被エッチング材のプラズマエッチング方法 |
| WO2011072061A2 (en) * | 2009-12-11 | 2011-06-16 | Novellus Systems, Inc. | Enhanced passivation process to protect silicon prior to high dose implant strip |
| US20110143548A1 (en) | 2009-12-11 | 2011-06-16 | David Cheung | Ultra low silicon loss high dose implant strip |
| US8476168B2 (en) * | 2011-01-26 | 2013-07-02 | International Business Machines Corporation | Non-conformal hardmask deposition for through silicon etch |
| JP5701654B2 (ja) | 2011-03-23 | 2015-04-15 | 東京エレクトロン株式会社 | 基板処理方法 |
| JP5830275B2 (ja) | 2011-06-15 | 2015-12-09 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| US9613825B2 (en) | 2011-08-26 | 2017-04-04 | Novellus Systems, Inc. | Photoresist strip processes for improved device integrity |
| CN103681281B (zh) * | 2012-09-26 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化膜层的方法 |
| CN104253035A (zh) * | 2013-06-27 | 2014-12-31 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| JP6207947B2 (ja) * | 2013-09-24 | 2017-10-04 | 東京エレクトロン株式会社 | 被処理体をプラズマ処理する方法 |
| US9305822B2 (en) | 2014-01-17 | 2016-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment marks in non-STI isolation formation and methods of forming the same |
| JP6151215B2 (ja) * | 2014-05-15 | 2017-06-21 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| US9514954B2 (en) | 2014-06-10 | 2016-12-06 | Lam Research Corporation | Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films |
| KR102223145B1 (ko) | 2014-07-04 | 2021-03-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 이를 갖는 액정 표시 패널 및 이의 제조방법 |
| CN106298498B (zh) * | 2015-06-11 | 2018-12-25 | 中微半导体设备(上海)有限公司 | 刻蚀形成硅通孔的方法与硅通孔刻蚀装置 |
| JP6859088B2 (ja) * | 2016-12-14 | 2021-04-14 | エイブリック株式会社 | 半導体装置の製造方法 |
| JP6561093B2 (ja) | 2017-07-24 | 2019-08-14 | 東京エレクトロン株式会社 | シリコン酸化膜を除去する方法 |
| JP7229750B2 (ja) * | 2018-12-14 | 2023-02-28 | 東京エレクトロン株式会社 | プラズマ処理方法およびプラズマ処理装置 |
| US20210210355A1 (en) * | 2020-01-08 | 2021-07-08 | Tokyo Electron Limited | Methods of Plasma Processing Using a Pulsed Electron Beam |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677170A (ja) * | 1992-08-26 | 1994-03-18 | Nippon Soken Inc | 高速ドライエッチング方法 |
| DE4241045C1 (de) * | 1992-12-05 | 1994-05-26 | Bosch Gmbh Robert | Verfahren zum anisotropen Ätzen von Silicium |
| KR100256137B1 (ko) * | 1996-03-26 | 2000-05-15 | 아사무라 타카싯 | 반도체장치및그제조방법 |
| US5882535A (en) * | 1997-02-04 | 1999-03-16 | Micron Technology, Inc. | Method for forming a hole in a semiconductor device |
| US5801083A (en) * | 1997-10-20 | 1998-09-01 | Chartered Semiconductor Manufacturing, Ltd. | Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners |
| JP3063710B2 (ja) * | 1997-11-17 | 2000-07-12 | 日本電気株式会社 | 半導体装置の製造方法 |
| FR2834382B1 (fr) * | 2002-01-03 | 2005-03-18 | Cit Alcatel | Procede et dispositif de gravure anisotrope du silicium a haut facteur d'aspect |
| US6979652B2 (en) * | 2002-04-08 | 2005-12-27 | Applied Materials, Inc. | Etching multi-shaped openings in silicon |
| JP2004087738A (ja) * | 2002-08-26 | 2004-03-18 | Tokyo Electron Ltd | Ｓｉエッチング方法 |
| US6911399B2 (en) * | 2003-09-19 | 2005-06-28 | Applied Materials, Inc. | Method of controlling critical dimension microloading of photoresist trimming process by selective sidewall polymer deposition |
| KR100549204B1 (ko) * | 2003-10-14 | 2006-02-02 | 주식회사 리드시스템 | 실리콘 이방성 식각 방법 |
| US7988816B2 (en) * | 2004-06-21 | 2011-08-02 | Tokyo Electron Limited | Plasma processing apparatus and method |
| JP4672318B2 (ja) * | 2004-09-22 | 2011-04-20 | 東京エレクトロン株式会社 | エッチング方法 |
| JP2006222154A (ja) * | 2005-02-08 | 2006-08-24 | Sharp Corp | 半導体装置の製造方法 |
| US7695632B2 (en) * | 2005-05-31 | 2010-04-13 | Lam Research Corporation | Critical dimension reduction and roughness control |
| US7902078B2 (en) * | 2006-02-17 | 2011-03-08 | Tokyo Electron Limited | Processing method and plasma etching method |
| JP4877747B2 (ja) * | 2006-03-23 | 2012-02-15 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| TW200806567A (en) * | 2006-07-26 | 2008-02-01 | Touch Micro System Tech | Method of deep etching |
| US8262920B2 (en) * | 2007-06-18 | 2012-09-11 | Lam Research Corporation | Minimization of mask undercut on deep silicon etch |
-
2008
- 2008-02-29 JP JP2008049500A patent/JP5102653B2/ja active Active
-
2009
- 2009-02-26 US US12/393,466 patent/US20090221148A1/en not_active Abandoned
- 2009-02-27 CN CN2009101183583A patent/CN101521158B/zh not_active Expired - Fee Related
- 2009-02-27 TW TW098106472A patent/TWI503881B/zh active
- 2009-02-27 KR KR1020090016849A patent/KR101088254B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009206401A (ja) | 2009-09-10 |
| TW200947548A (en) | 2009-11-16 |
| KR20090093875A (ko) | 2009-09-02 |
| KR101088254B1 (ko) | 2011-11-30 |
| US20090221148A1 (en) | 2009-09-03 |
| TWI503881B (zh) | 2015-10-11 |
| CN101521158A (zh) | 2009-09-02 |
| CN101521158B (zh) | 2012-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5102653B2 (ja) | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 | |
| JP6035117B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
| JP4912907B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
| JP5608384B2 (ja) | 半導体装置の製造方法及びプラズマエッチング装置 | |
| JP5373669B2 (ja) | 半導体装置の製造方法 | |
| JP5839689B2 (ja) | プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体 | |
| US8609549B2 (en) | Plasma etching method, plasma etching apparatus, and computer-readable storage medium | |
| US20120225502A1 (en) | Plasma etching method and computer-readable storage medium | |
| JP2010205967A (ja) | プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体 | |
| US20090203218A1 (en) | Plasma etching method and computer-readable storage medium | |
| JP4663368B2 (ja) | プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体 | |
| KR101067222B1 (ko) | 플라즈마 에칭 방법, 플라즈마 에칭 장치, 제어 프로그램 및 컴퓨터 기억 매체 | |
| JP6017928B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
| KR101068014B1 (ko) | 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체 | |
| US8298960B2 (en) | Plasma etching method, control program and computer storage medium | |
| JP2019012732A (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
| JP5804978B2 (ja) | プラズマエッチング方法及びコンピュータ記録媒体 | |
| US20070218691A1 (en) | Plasma etching method, plasma etching apparatus and computer-readable storage medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5102653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |