JP4551913B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4551913B2
JP4551913B2 JP2007147108A JP2007147108A JP4551913B2 JP 4551913 B2 JP4551913 B2 JP 4551913B2 JP 2007147108 A JP2007147108 A JP 2007147108A JP 2007147108 A JP2007147108 A JP 2007147108A JP 4551913 B2 JP4551913 B2 JP 4551913B2
Authority
JP
Japan
Prior art keywords
film
pattern
mask
opening
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007147108A
Other languages
English (en)
Other versions
JP2008300740A (ja
Inventor
慎也 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007147108A priority Critical patent/JP4551913B2/ja
Priority to US12/126,098 priority patent/US8343874B2/en
Priority to TW097119724A priority patent/TWI370516B/zh
Priority to CN200810108871XA priority patent/CN101315903B/zh
Priority to KR1020080050971A priority patent/KR100993405B1/ko
Publication of JP2008300740A publication Critical patent/JP2008300740A/ja
Application granted granted Critical
Publication of JP4551913B2 publication Critical patent/JP4551913B2/ja
Priority to US13/593,063 priority patent/US8664120B2/en
Priority to US14/164,878 priority patent/US9142419B2/en
Priority to US14/831,981 priority patent/US9601343B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Description

本発明は、被処理膜にコンタクトホールを形成する工程を有する半導体装置の製造方法に係わり、特に小径のコンタクトホールを形成する工程の改良をはかった半導体装置の製造方法に関する。
近年、ＬＳＩパターンの微細化に伴い、コンタクトホールの径も益々小さくなり、更にコンタクト間のピッチも狭くなっている。このようなパターンを形成するには、極めて高解像度の露光装置を用いる必要があり、これがパターン形成コストの増大を招く要因となっていた。
そこで最近、さほど高解像ではない露光装置を用い、本来の径よりも大きな径のコンタクトパターンを露光し、パターン開口の側壁にパターン肉厚化材料等を形成する方法が提案されている（例えば、特許文献１参照）。
しかし、この方法では、隣接するコンタクトの距離が近くなるため、隣接するコンタクトがショートしてしまう問題がある。一方、ショートを防ぐために、コンタクトを千鳥配置する方法もあるが、この場合は素子面積の増大を招くことになる。
このように従来、微小なコンタクトホールを狭いピッチで周期的に形成しようとすると、極めて高解像度（一般には開口率：ＮＡが高い）の露光装置が必要になり、パターン形成コストが増大する問題があった。また、コンタクトパターンの配置を工夫することにより高解像度の露光装置を必要としない方法では、チップ面積が増大する問題があった。
特開２００６−２７６８６５号公報
本発明は、上記事情を考慮してなされたもので、その目的とするところは、微小なコンタクトホールを狭いピッチで形成することができ、且つ露光装置に対する要求（高ＮＡ）の緩和及びチップ面積の縮小をはかることのできる半導体装置の製造方法を提供することにある。
本発明の一態様に係わる半導体装置の製造方法は、被処理膜上に、複数のコンタクトパターンのパターン開口を有し、且つ隣接するパターン開口を接続する接続開口を有するマスク材料膜を形成する工程と、前記マスク材料膜の各開口の側壁に、前記接続開口の最小幅を２ＳとしてＳ以上の厚さに側壁膜を形成することにより、前記パターン開口の径を小さくすると共に隣接するパターン開口を分離する工程と、前記マスク材料膜及び側壁膜をマスクとして前記被処理膜を選択的にエッチングすることによりコンタクトホールを形成する工程と、を含むことを特徴とする。
また、本発明の別の一態様に係わる半導体装置の製造方法は、被処理膜上にマスク用薄膜を形成し、その上にレジスト膜を形成する工程と、前記レジスト膜に、複数のコンタクトパターンを近接配置した状態で露光することにより、隣接するコンタクトパターンが括れた状態で接続されたレジストパターンを形成する工程と、前記レジスト膜をマスクとして前記マスク用薄膜を選択的にエッチングすることにより、前記マスク用薄膜に前記コンタクトパターンに対応するパターン開口及び隣接するパターン開口を接続する接続開口を形成する工程と、前記マスク用薄膜の各開口の側壁に、前記接続開口の最小幅を２ＳとしてＳ以上の厚さにスペーサ膜を形成することにより、前記パターン開口の径を小さくすると共に隣接するパターン開口を分離する工程と、前記マスク用薄膜及びスペーサ膜をマスクとして前記被処理膜を選択的にエッチングすることによりコンタクトホールを形成する工程と、を含むことを特徴とする。
また、本発明の別の一態様に係わる半導体装置の製造方法は、被処理膜上にマスク用薄膜を形成し、その上にレジスト膜を形成する工程と、前記レジスト膜に複数のコンタクトパターンを近接配置した状態で露光することにより、前記コンタクトパターンのパターン開口を有し、且つ隣接するパターン開口を接続する接続開口を有するレジストパターンを形成する工程と、前記レジストパターンの各開口の側壁に、前記接続開口の最小幅を２ＳとしてＳ以上の厚さに補助レジスト膜を形成することにより、前記コンタクトパターンに対応するパターン開口の径を小さくすると共に隣接するパターン開口を分離する工程と、前記レジスト膜及び補助レジスト膜をマスクとして前記マスク用薄膜を選択的にエッチングする工程と、前記マスク用薄膜をマスクとして前記被処理膜を選択的にエッチングすることによりコンタクトホールを形成する工程と、を含むことを特徴とする。
また、本発明の別の一態様に係わる半導体装置の製造方法は、被処理膜上にマスク用薄膜を形成し、その上にレジスト膜を形成する工程と、前記レジスト膜に複数のコンタクトパターンを近接配置した状態で露光することにより、隣接するコンタクトパターンが括れた状態で接続されたレジストパターンを形成する工程と、前記レジストパターンの開口の側壁に補助レジスト膜を形成することにより、開口の径を小さくする工程と、前記レジスト膜及び補助レジスト膜をマスクとして前記マスク用薄膜を選択的にエッチングすることにより、前記マスク用薄膜に前記コンタクトパターンに対応するパターン開口及び隣接するパターン開口を接続する接続開口を形成する工程と、前記マスク用薄膜の各開口の側壁に、前記接続開口の最小幅を２ＳとしてＳ以上の厚さにスペーサ膜を形成することにより、前記パターン開口の径を小さくすると共に隣接するパターン開口を分離する工程と、前記マスク用薄膜及びスペーサ膜をマスクとして前記被処理膜を選択的にエッチングすることによりコンタクトホールを形成する工程と、を含むことを特徴とする。
本発明によれば、隣接するコンタクトのショートを防止するのではなく、ショートを積極的に利用することによって、微小なコンタクトホールを狭いピッチで形成することができ、且つ露光装置に対する要求（高ＮＡ）の緩和及びチップ面積の縮小をはかることができる。
発明の実施形態を説明する前に、本発明の基本的考え方について説明する。
図１（ａ）に示すように、パターンの最小ピッチをＦ（例えば３２ｎｍ）とし、直径Ｆのコンタクトパターン１１を２Ｆピッチで配置することを考える。このような形状を実現するには、ＮＡの高い高解像度の露光装置が必要となり、パターン形成に要するコストが増大する。
パターン形成コストを低減する方法として、さほど高解像ではない露光装置を用い、図１（ｂ）に示すように、大径の孤立したコンタクトパターン１２の露光を行い、現像されたレジスト又はそのレジストに基づきエッチングされたマスク材の側壁に対して側壁残し技術などを行い、最終的にコンタクト径を小さくする方法がある。しかし、この方法では、大径の露光を行うために、開口と開口との距離Ｌ（Ｌ＜Ｆ）が短くなり、隣り合うコンタクトパターン１２とのショートが懸念される。
ショート対策としては、図１（ｃ）に示すように、コンタクトパターン１２を千鳥配置することによって隣接するコンタクト間のスペースＬを広げる方法がある。さらに、図１（ｄ）に示すように、楕円状のコンタクトパターン１３を用い、長径のデザインを緩和する方法がある。しかし、これらの対策では、チップサイズが大きくなる問題がある。
そこで本実施形態では、隣接するコンタクトのショートを防止するのではなく、ショートを積極的に利用することにより、高性能の露光装置を不要とし、チップサイズの縮小化をはかることにある。露光でのショートを気にする必要が無いため、図１（ｃ）のスペースＬは更に狭くすることができ、図１（ｄ）の長径デザインの緩和も不要となり、チップ面積をもっと小さくすることが可能となる。
以下、本発明の詳細を図示の実施形態によって説明する。
（第１の実施形態）
図２（ａ）〜（ｄ）は、本発明の第１の実施形態に係わる半導体装置の製造工程、特にコンタクトホール形成工程を説明するためのもので、（a1）〜（d1）は平面図、（a2）〜（d2）は（a1）〜（d1）のＸ−Ｘ’断面図である。
まず、図２（ａ）に示すように、素子が形成されたＳｉ等の下地基板２０上に形成された酸化膜等の層間絶縁膜（被処理膜）２１の上に、ＳｉＮ等からなるマスク用薄膜（第１のマスク材料膜）２２及びレジスト膜（第２のマスク材料膜）２３を順に形成する。ここで、層間絶縁膜２１は、酸化膜に限らず、ＴＥＯＳ、ＳｉＮ、ＢＰＳＧ、又はこれらの積層膜等で形成されたものでも良い。マスク用薄膜２２は、ＳｉＮに限らず、ＴＥＯＳ、多結晶Ｓｉ、又はその積層膜等で形成されたものでも良いが、層間絶縁膜２１とは異なる材料（エッチング選択比の大きな材料）にする必要がある。レジスト膜２３は、使用する露光装置の露光光により感光されるものであればよい。
続いて、光露光装置を用い、レジスト膜２３に対して、千鳥配置されたコンタクトパターン２４を露光し、その後に必要な現像処理を施す。露光装置としては各種方式のものを用いることができるが、最終的に形成したいパターンに比して解像度の低いものを用いることも可能である。例えばＫｒＦエキシマレーザ光による露光装置、液浸露光装置等を用いることができる。このとき、隣接するコンタクトの角部がショートするような露光を行い、隣接するコンタクトが括れを持って接続されたレジストパターン２４を形成する。また、隣接するコンタクトの角部をショートさせて露光するには、例えば露光装置の照明条件を調整すればよい。
ここで、コンタクトの露光に用いるマスクは、図３（ａ）に示すように、矩形開口が千鳥配置されたマスクである。なお、図中の３１はマスクの遮光部、３２はマスクの透光部である矩形パターンを示している。このマスクを用いて露光した場合、隣接する開口の最も近い部分は両方の開口により露光されることになり、その結果として図中に破線３３で示すように、隣接する開口が括れた状態で接続されることになる。なお、隣接する開口を確実に接続するためには、図３（ｂ）に示すように、隣接する開口間に解像限界以下の微細補助パターン（ＳＲＡＦ）３４を設けるようにしても良い。
次いで、図２（ｂ）に示すように、レジスト膜２３をマスクに用いてマスク用薄膜２２をＲＩＥ（反応性イオンエッチング）法により選択エッチングする。これにより、マスク用薄膜２２には、コンタクトパターンに相当するパターン開口と共に、隣接するパターン開口を括れた状態で接続する接続開口が形成されることになる。
次いで、図２（ｃ）に示すように、マスク用薄膜２２の開口の側壁に、例えばＴＥＯＳ、ＳｉＮ、ＢＳＧ、多結晶Ｓｉ等をスペーサ膜２５として形成する。具体的には、マスク用薄膜２２上及び開口内にスペーサ膜２５をＣＶＤ法等により成膜した後、マスク用薄膜２２の表面が露出するまでスペーサ膜２５をＲＩＥ法等により全面エッチングする。これにより、マスク用薄膜２２の側壁のみにスペーサ膜２５が残存することになる。即ち、マスク用薄膜２２の側壁にセルフアラインでスペーサ膜２５を形成することができる。そして、スペーサ膜２５の形成により、パターン開口の径は小さくなると共に、接続開口がスペーサ膜２５で埋め込まれて隣接するパターン開口が分離される。
ここで、スペーサ膜２５の形成によって、隣接する開口間の接続部を完全にスペーサ膜２５で埋め込み、隣接する開口部を分離することが必要である。このためには、隣接する開口間の接続部の最小幅を２Ｓとした時、スペーサ膜２５の膜厚をＳ以上とすればよい。
次いで、図２（ｄ）に示すように、マスク用薄膜２２及びスペーサ膜２５をマスクに用い、ＲＩＥ法により層間絶縁膜２１を選択エッチングする。これにより、微細なコンタクトホールを形成することができた。
このように本実施形態によれば、隣接するコンタクトのショートを防止するのではなくショートを積極的に利用することにより、今まで露光時のショート対策として広げていたコンタクト間のスペースを狭めることができるため、チップサイズを小さくすることが可能となる。また、チップサイズを同じとすれば、今までできるだけ小さくしていたコンタクトのデザインを露光時にショートさせるように大きくすることが可能となる。従って、高性能ＮＡの露光装置が必要でなくなるため、製品コストを抑えることができる。
具体的には、前記図１（ｃ）の例と比較すると、次のような効果が得られる。図１（ｃ）の例では、隣接するコンタクトがショートするのを避けるためにコンタクト間に、パターン最小ピッチＦと同じ程度のスペースＬを要していた。これに対し本実施形態では、隣接するコンタクトを積極的にショートさせているため、このスペースＬをＦよりも短くすることができる。従って、隣接するコンタクトを更に近付けることができ、チップ面積の縮小化を図ることができる。
即ち、同じ露光装置を用いたとしても、コンタクト間スペースＬを小さくすることができ、チップ面積の縮小化をはかることができる。また、コンタクト間スペースＬを同じにしたパターン配置でチップ面積を同じとすると、露光装置として更に解像度の低いものを用いることが可能となり、パターン形成コストの低減をはかることができる。
（第２の実施形態）
図４（ａ）〜（ｄ）は、本発明の第２の実施形態に係わる半導体装置の製造工程、特にコンタクトホール形成工程を説明するためのもので、（a1）〜（d1）は平面図、（a2）〜（d2）は（a1）〜（d1）のＸ−Ｘ’断面図である。なお、図２と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第１の実施形態と異なる点は、マスク用薄膜の開口側壁にスペーサ膜を形成する代わりに、レジスト膜の開口側壁に有機系の補助レジスト膜を形成することにある。
まず、図４（ａ）に示すように、先の第１の実施形態と同様に、レジスト膜２３に千鳥配置されたコンタクトパターンを露光する。このとき、隣接するコンタクトの角部がショートするような露光を行い、隣接するコンタクトが括れを持って接続されたレジストパターン２４を形成する。
次いで、図４（ｂ）に示すように、レジスト膜２３の開口側壁に有機系のレジスト補助膜２６をセルフアラインで形成する。このレジスト補助膜２６の形成方法としては、レジスト膜２３の表面に専用の加工補助材料を塗布した後に熱処理を施し、レジスト膜２３内の酸を拡散して加工補助材料と架橋反応を起こすことにより、元のパターンの内側に熱硬化した樹脂層（レジスト補助膜２６）が形成される、いわゆるＲＥＬＡＣＳ法を用いればよい。
このようなレジスト補助膜２６の形成により、パターン開口の径は小さくなると共に、接続開口がレジスト補助膜２６によって埋め込まれるため、隣接するパターン開口が分離されることになる。
次いで、図４（ｃ）に示すように、レジスト膜２３及びレジスト補助膜２６をマスクとして用い、マスク用薄膜２２をＲＩＥ法により選択エッチングする。このとき、マスク用薄膜２２の開口は既に分離された状態で形成される。
次いで、図４（ｄ）に示すように、マスク用薄膜２２をマスクとして用い、層間絶縁膜１１をＲＩＥ法により選択エッチングすることにより、微細なコンタクトホールを形成することができた。
このように本実施形態によれば、レジスト膜２３に隣接するパターンが接続されるようにコンタクトパターンを露光した後、レジスト膜２３の開口側壁に補助レジスト膜２６を形成することにより、微小なコンタクトホールを狭いピッチで形成することができ、第１の実施形態と同様の効果が得られる。また、マスク用薄膜２２の開口側壁にスペーサ膜２５を形成するのではなく、レジスト膜２３の開口側壁に補助レジスト膜２６を形成するため、ＣＶＤ法による堆積膜形成やＲＩＥによる全面エッチングの工程が不要となり、プロセスが簡略化される利点も得る。
（第３の実施形態）
図５（ａ）〜（ｄ）は、本発明の第３の実施形態に係わる半導体装置の製造工程、特にコンタクトホール形成工程を説明するためのもので、（a1）〜（d1）は平面図、（a2）〜（d2）（a1）〜（d1）のＸ−Ｘ’は断面図である。なお、図２と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態は、先に説明した第１の実施形態と第２の実施形態を組み合わせた方法である。即ち、スペーサ膜２５とレジスト補助膜２６の両方を用いる方法である。
まず、第１，第２の実施形態と同様に、レジスト膜２３に千鳥配置されたコンタクトパターンを露光する。このとき、隣接するコンタクトの角部がショートするような露光を行い、隣接するコンタクトが括れを持って接続されたレジストパターン２４を形成する。
次いで、図５（ａ）に示すように、第２の実施形態で説明した方法により、レジスト膜２３の開口側壁に補助レジスト膜２６をセルフアラインで形成する。このとき、隣接する開口の接続部をレジスト補助膜２６で完全に埋め込むのではなく、隣接する開口は幅がより狭くなって接続された状態となる。
次いで、図５（ｂ）に示すように、レジスト膜２３及びレジスト補助膜２６をマスクに用い、マスク用薄膜２２をＲＩＥ法により選択エッチングする。これにより、マスク用薄膜２２には、コンタクトパターンに相当するパターン開口と共に、隣接するパターン開口を括れた状態で接続する接続開口が形成されることになる。
次いで、図５（ｃ）に示すように、第１の実施形態で説明した側壁残しの技術を用いることにより、マスク用薄膜２２の開口側壁にスペーサ膜２５を形成する。これにより、マスク用薄膜２２のパターン開口の径が小さくなると共に、開口の接続部がスペーサ膜２５で埋め込まれるため隣接するパターン開口が分離されることになる。
次いで、マスク用薄膜２２及びスペーサ膜２５をマスクに用い、層間絶縁膜１１をＲＩＥにより選択エッチングする。これにより、微細なコンタクトホールを形成することができた。
このような工程であっても、先の第１及び第２の実施形態と同様に微小なコンタクトホールを狭いピッチで形成することができる。そしてこの場合、パターン開口を接続する接続開口をレジスト補助膜２６及びスペーサ膜２５で埋め込むことになるため、接続開口の幅が比較的大きい場合であってもこれを埋め込んでパターン開口を確実に分離することができる利点がある。
（第４の実施形態）
図６（ａ）〜（ｃ）は、本発明の第４の実施形態に係わる半導体装置の製造工程、特にコンタクトホール形成工程を説明するためのもので、（a1）〜（c1）は平面図、（a2）〜（c2）は（a1）〜（c1）のＸ−Ｘ’断面図である。なお、図４と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第２の実施形態と異なる点は、窒化膜等のマスク用薄膜２２を省いたことにある。
即ち本実施形態では、図６（ａ）に示すように、層間絶縁膜１１上にマスク用薄膜２２を形成することなく、層間絶縁膜１１上にマスク材料膜としてのレジスト膜２３が形成されている。このレジスト膜２３に対し、第１〜第３の実施形態と同様に千鳥配置のコンタクトパターンを露光する。
次いで、図６（ｂ）に示すように、第２の実施形態で説明したＲＥＬＡＣＳ法を用い、レジスト膜２３の開口側壁にレジスト補助膜（側壁膜）２６を形成する。これにより、パターン開口の径を小さくすると共に、接続開口をレジスト補助膜２６によって埋め込むことにより隣接するパターン開口を分離する。
次いで、レジスト膜２３及びレジスト補助膜２６をマスクに用い、層間絶縁膜１１をＲＩＥで選択エッチングすることにより、コンタクトホールを形成する。
このように本実施形態では、レジスト膜２３やレジスト補助膜２６等の有機膜と酸化膜等の層間絶縁膜１１とを十分な選択比でエッチングすることができれば、マスク用薄膜２２を省略することが可能である。従って、第１の実施形態と同様の効果が得られるのは勿論のこと、プロセスの簡略化をはかることができる。
なお、マスク用薄膜２２を省略するという考えは、第２の実施形態だけではなく第３の実施形態に適用することも可能である。即ち、レジスト膜２３の開口側壁に、ＲＥＬＡＣＳ法によるレジスト補助膜２６ではなく、側壁残しの技術によりスペーサ膜２５を形成すればよい。具体的には、レジストパターン２４が形成された基板上に、低温で成膜できる酸化膜や窒化膜等のスペーサ膜（側壁膜）を形成した後、エッチバックによりレジスト膜２３の開口側壁のみにスペーサ膜を残すようにすればよい。
（第５の実施形態）
図７（ａ）〜（ｄ）は、本発明の第５の実施形態に係わる半導体装置の製造工程、特にコンタクトホール形成工程を説明するためのもので、（a1）〜（d1）は平面図、（a2）〜（d2）は（a1）〜（d1）のＸ−Ｘ’断面図である。なお、図２と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第１の実施形態と異なる点は、円形コンタクトを千鳥配置する代わりに、楕円形状のコンタクトを一方向に沿って配置したことにある。
図７（ａ）に示すように、レジスト膜２３に対して、楕円形のコンタクトパターンを一方向に沿って該方向と直交する方向に長軸を揃えて露光する。このとき、隣接するコンタクトの角部がショートするような露光を行い、隣接するコンタクトが括れを持って接続されたレジストパターン４４を形成する。
ここで、コンタクトの露光に用いるマスクは、図３（ｃ）に示すように、長方形の開口３５を一方向に沿って配置したものである。このようなマスクを用いて露光した場合、パターンの角部よりも中央部の方で露光量が大きくなるため、隣接する開口が括れた状態で接続されることになる。なお、隣接する開口を確実に接続するために、隣接する開口間に解像限界以下の微細補助パターン（ＳＲＡＦ）を設けるようにしても良い。
次いで、図７（ｂ）に示すように、レジスト膜２３をマスクに用いてマスク用薄膜２２をＲＩＥ法により選択エッチングする。これにより、マスク用薄膜２２には、コンタクトパターンに相当するパターン開口と共に、隣接するパターン開口を括れた状態で接続する接続開口が形成されることになる。
次いで、図７（ｃ）に示すように、マスク用薄膜２２の開口の側壁に、例えばＴＥＯＳ、ＳｉＮ、ＢＳＧ、多結晶Ｓｉ等をスペーサ膜２５として形成する。具体的には、マスク用薄膜２２上及び開口内にスペーサ膜２５をＣＶＤ法等により成膜した後、マスク用薄膜２２の表面が露出するまでスペーサ膜２５をＲＩＥ法により全面エッチングする。これにより、マスク用薄膜２２の側壁のみにスペーサ膜２５が残存することになる。そして、スペーサ膜２５の形成により、パターン開口の径は小さくなると共に、隣接するパターン開口が分離される。
ここで、スペーサ膜２５の形成によって、隣接する開口間の接続部を完全にスペーサ膜２５で埋め込み、隣接する開口部を分離することが必要である。このためには、隣接する開口間の接続部の最小幅を２Ｓとした時、スペーサ膜２５の膜厚をＳ以上とすればよい。
次いで、図７（ｄ）に示すように、マスク用薄膜２２及びスペーサ膜２５をマスクに用い、ＲＩＥ法により層間絶縁膜２１を選択エッチングする。これにより、微細なコンタクトホールを形成することができた。
このように本実施形態によれば、楕円形状のコンタクトパターンを隣接パターンが接続される状態で露光した後、側壁残しの技術により、接続部の開口を埋め込むと共に、パターン開口を小さくすることにより、第１の実施形態と同様の効果が得られる。
具体的には、前記図１（ｄ）の例と比較すると、次のような効果が得られる。図１（ｄ）の例では、隣接するコンタクトがショートするのを避けるためにコンタクト間に一定以上のスペースを要していた。本実施形態では、隣接するコンタクトを積極的にショートさせているため、このスペースを短くすることができる。従って、隣接するコンタクトを更に近付けることができ、チップ面積の縮小化を図ることができる。即ち、露光装置の解像度を同じとすると、チップ面積の縮小化を図ることができる。また、チップ面積を同じとすると、露光装置として更に解像度の低いものを用いることが可能となり、コストの低減をはかることができる。
なお、この楕円形状のコンタクトを利用する方法は、第１の実施形態のような側壁残しの技術を併用するに限らず、第２〜第４の実施形態に適用することが可能である。即ち、各実施形態において、コンタクトパターンとして千鳥配置の円形パターンの代わりに、直線配置の楕円形パターンを用いるようにしても良い。
（第６の実施形態）
図８（ａ）〜（ｄ）は、本発明の第６の実施形態に係わる半導体装置の製造工程、特にコンタクトホール形成工程を説明するためのもので、（a1）〜（d1）は平面図、（a2）〜（d2）は（a1）〜（d1）のＸ−Ｘ’断面図である。なお、図２と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第１の実施形態と異なる点は、円形コンタクトを千鳥配置する代わりに、円形コンタクトを直線上に配置したことにある。また、第５の実施形態床となる点は、コンタクトの形状を楕円から円形にしたことである。
図８（ａ）に示すように、レジスト膜２３に対して、円形のコンタクトパターンを一方向に沿って隣接配置した状態で露光する。このとき、隣接するコンタクトの角部がショートするような露光を行い、隣接するコンタクトが括れを持って接続されたレジストパターン５４を形成する。
ここで、コンタクトの露光に用いるマスクは、図３（ｄ）に示すように、矩形の開口３２を一方向に沿って配置したものである。このようなマスクを用いて露光した場合、パターンの角部よりも中央部の方で露光量が大きくなるため、隣接する開口が括れた状態で接続されることになる。なお、隣接する開口を確実に接続するために、隣接する開口間に解像限界以下の微細補助パターン（ＳＲＡＦ）を設けるようにしても良い。
次いで、図８（ｂ）に示すように、レジスト膜２３をマスクに用いてマスク用薄膜２２をＲＩＥ法により選択エッチングする。これにより、マスク用薄膜２２には、コンタクトパターンに相当するパターン開口と共に、隣接するパターン開口を括れた状態で接続する接続開口が形成されることになる。
次いで、図８（ｃ）に示すように、マスク用薄膜２２の開口の側壁に、例えばＴＥＯＳ、ＳｉＮ、ＢＳＧ、多結晶Ｓｉ等をスペーサ膜２５として形成する。具体的には、マスク用薄膜２２上及び開口内にスペーサ膜をＣＶＤ法等により成膜した後、マスク用薄膜２２の表面が露出するまでスペーサ膜２５をＲＩＥ法により全面エッチングする。これにより、マスク用薄膜２２の側壁のみにスペーサ膜２５が残存することになる。そして、スペーサ膜２５の形成により、パターン開口の径は小さくなると共に、隣接するパターン開口が分離される。
ここで、スペーサ膜２５の形成によって、隣接する開口間の接続部を完全にスペーサ膜２５で埋め込み、隣接する開口部を分離することが必要である。このためには、隣接する開口間の接続部の最小幅を２Ｓとした時、スペーサ膜２５の膜厚をＳ以上とすればよい。
次いで、図８（ｄ）に示すように、マスク用薄膜２２及びスペーサ膜２５をマスクに用い、ＲＩＥ法により層間絶縁膜２１を選択エッチングする。これにより、微細なコンタクトホールを形成することができた。
このように本実施形態によれば、円形のコンタクトパターンを隣接パターンが接続される状態で露光した後、側壁残しの技術により、接続部の開口を埋め込むと共に、パターン開口を小さくすることにより、第１の実施形態と同様の効果が得られる。
具体的には、前記図１（ｂ）の例と比較すると、次のような効果が得られる。図１（ｂ）の例では、Ｆよりも大きな直径のコンタクトを２Ｆピッチで配置すると、隣接スペースがＦよりも小さくなり、隣接ショートが発生するためにパターン形成できないと云われていた。これに対し本実施形態では、隣接ショートを許容するために、図１（ｂ）に示すような配置でもコンタクトパターンを形成することができる。従って、さほど高解像ではない露光装置を用いながら、高解像の露光装置を用いた場合と同様のコンタクトパターンを形成することができ、パターン形成に要するコストの低減をはかることができる。また、本実施形態の場合、千鳥配置のパターンを用いる例や楕円コンタクトを用いる例に比して、更なるチップ面積の縮小をはかることができる。
なお、この円形コンタクトを利用する方法は、第１の実施形態のような側壁残しの技術を併用するに限らず、第２〜第４の実施形態に適用することが可能である。即ち、各実施形態において、コンタクトパターンとして千鳥配置の円形パターンを用いる代わりに、直線配置の円形パターンを用いるようにしても良い。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、全てのコンタクトを周期配列した例について説明したが、必ずしも全てのコンタクトを周期配列したものではなく、一部のコンタクトが隣接して配置されたものであればよい。
例えば、図９（ａ）に示すように、円形コンタクト６１，６２が隣接配置され、円形コンタクト６３が離れて配置されているようなパターンであっても良い。さらに、図９（ｂ）に示すように、コンタクト６１，６２は隣接配置、コンタクト６３，６４は隣接配置、コンタクト６１，６２とコンタクト６３，６４との間は十分に離れているようなパターンであっても良い。
また、図９（ｃ）に示すように、楕円形コンタクト７１，７２が隣接配置され、楕円形コンタクト７３が離れて配置されているようなパターンであっても良い。さらに、図９（ｂ）に示すように、コンタクト７１，７２は隣接配置、コンタクト７３，７４，７５は隣接配置、コンタクト７１，７２とコンタクト７３，７４，７５との間は十分に離れているようなパターンであっても良い。要は、少なくとも一部にコンタクトが隣接配置されているようなパターンであればよい。
また、マスク用薄膜の材料は窒化膜に限るものではなく、実施形態で説明した各種の材料を用いることができる。さらに、これらの材料に限らず、レジストをマスクに選択エッチングすることができ、且つ被加工膜と十分なエッチング選択比が取れるものであればよい。また、スペーサ膜やレジスト補助膜の材料も、仕様に応じて適宜変更可能である。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
本発明の基本的考え方を説明するための模式図。 第１の実施形態に係わるコンタクトホール形成工程を示す平面図と断面図。 第１〜第６の実施形態に用いたマスクパターンの例を示す平面図。 第２の実施形態に係わるコンタクトホール形成工程を示す平面図と断面図。 第３の実施形態に係わるコンタクトホール形成工程を示す平面図と断面図。 第４の実施形態に係わるコンタクトホール形成工程を示す平面図と断面図。 第５の実施形態に係わるコンタクトホール形成工程を示す平面図と断面図。 第６の実施形態に係わるコンタクトホール形成工程を示す平面図と断面図。 本発明の変形例を説明するための平面図。
符号の説明
１１〜１３…コンタクトパターン
２０…下地基板
２１…層間絶縁膜（被処理膜）
２２…マスク用薄膜
２３…レジスト膜
２４…レジストパターン
２５…スペーサ膜
２６…レジスト補助膜
３１…マスクの遮光部
３２…マスクの透光部（矩形パターン）
３３…露光パターン
３４…微細補助パターン
３５…マスクの透光部（長方形パターン）
４４…レジストパターン
５４…レジストパターン
６１〜６４…円形コンタクト
７１〜７５…楕円コンタクト

Claims (4)

  1. 被処理膜上に、複数のコンタクトパターンのパターン開口を有し、且つ隣接するパターン開口を接続する接続開口を有するマスク材料膜を形成する工程と、
    前記マスク材料膜の各開口の側壁に、前記接続開口の最小幅を２ＳとしてＳ以上の厚さに側壁膜を形成することにより、前記パターン開口の径を小さくすると共に隣接するパターン開口を分離する工程と、
    前記マスク材料膜及び側壁膜をマスクとして前記被処理膜を選択的にエッチングすることによりコンタクトホールを形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 被処理膜上にマスク用薄膜を形成し、その上にレジスト膜を形成する工程と、
    前記レジスト膜に、複数のコンタクトパターンを近接配置した状態で露光することにより、隣接するコンタクトパターンが括れた状態で接続されたレジストパターンを形成する工程と、
    前記レジスト膜をマスクとして前記マスク用薄膜を選択的にエッチングすることにより、前記マスク用薄膜に前記コンタクトパターンに対応するパターン開口及び隣接するパターン開口を接続する接続開口を形成する工程と、
    前記マスク用薄膜の各開口の側壁に、前記接続開口の最小幅を２ＳとしてＳ以上の厚さにスペーサ膜を形成することにより、前記パターン開口の径を小さくすると共に隣接するパターン開口を分離する工程と、
    前記マスク用薄膜及びスペーサ膜をマスクとして前記被処理膜を選択的にエッチングすることによりコンタクトホールを形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  3. 被処理膜上にマスク用薄膜を形成し、その上にレジスト膜を形成する工程と、
    前記レジスト膜に複数のコンタクトパターンを近接配置した状態で露光することにより、前記コンタクトパターンのパターン開口を有し、且つ隣接するパターン開口を接続する接続開口を有するレジストパターンを形成する工程と、
    前記レジストパターンの各開口の側壁に、前記接続開口の最小幅を２ＳとしてＳ以上の厚さに補助レジスト膜を形成することにより、前記コンタクトパターンに対応するパターン開口の径を小さくすると共に隣接するパターン開口を分離する工程と、
    前記レジスト膜及び補助レジスト膜をマスクとして前記マスク用薄膜を選択的にエッチングする工程と、
    前記マスク用薄膜をマスクとして前記被処理膜を選択的にエッチングすることによりコンタクトホールを形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  4. 被処理膜上にマスク用薄膜を形成し、その上にレジスト膜を形成する工程と、
    前記レジスト膜に複数のコンタクトパターンを近接配置した状態で露光することにより、隣接するコンタクトパターンが括れた状態で接続されたレジストパターンを形成する工程と、
    前記レジストパターンの開口の側壁に補助レジスト膜を形成することにより、開口の径を小さくする工程と、
    前記レジスト膜及び補助レジスト膜をマスクとして前記マスク用薄膜を選択的にエッチングすることにより、前記マスク用薄膜に前記コンタクトパターンに対応するパターン開口及び隣接するパターン開口を接続する接続開口を形成する工程と、
    前記マスク用薄膜の各開口の側壁に、前記接続開口の最小幅を２ＳとしてＳ以上の厚さにスペーサ膜を形成することにより、前記パターン開口の径を小さくすると共に隣接するパターン開口を分離する工程と、
    前記マスク用薄膜及びスペーサ膜をマスクとして前記被処理膜を選択的にエッチングすることによりコンタクトホールを形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2007147108A 2007-06-01 2007-06-01 半導体装置の製造方法 Expired - Fee Related JP4551913B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2007147108A JP4551913B2 (ja) 2007-06-01 2007-06-01 半導体装置の製造方法
US12/126,098 US8343874B2 (en) 2007-06-01 2008-05-23 Semiconductor device manufacturing method
TW097119724A TWI370516B (en) 2007-06-01 2008-05-28 Semiconductor device manufacturing method
CN200810108871XA CN101315903B (zh) 2007-06-01 2008-05-29 半导体装置的制造方法
KR1020080050971A KR100993405B1 (ko) 2007-06-01 2008-05-30 반도체장치의 제조방법
US13/593,063 US8664120B2 (en) 2007-06-01 2012-08-23 Semiconductor device manufacturing method
US14/164,878 US9142419B2 (en) 2007-06-01 2014-01-27 Semiconductor device manufacturing method
US14/831,981 US9601343B2 (en) 2007-06-01 2015-08-21 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007147108A JP4551913B2 (ja) 2007-06-01 2007-06-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008300740A JP2008300740A (ja) 2008-12-11
JP4551913B2 true JP4551913B2 (ja) 2010-09-29

Family

ID=40088793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007147108A Expired - Fee Related JP4551913B2 (ja) 2007-06-01 2007-06-01 半導体装置の製造方法

Country Status (5)

Country Link
US (4) US8343874B2 (ja)
JP (1) JP4551913B2 (ja)
KR (1) KR100993405B1 (ja)
CN (1) CN101315903B (ja)
TW (1) TWI370516B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4811520B2 (ja) * 2009-02-20 2011-11-09 住友金属鉱山株式会社 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
KR20120091453A (ko) * 2010-02-19 2012-08-17 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
KR101828492B1 (ko) * 2010-10-13 2018-03-29 삼성전자 주식회사 패턴 형성 방법, 레티클, 및 패턴 형성 프로그램이 기록된 기록 매체
US8895445B2 (en) * 2010-12-13 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming via holes
JP5738786B2 (ja) * 2012-02-22 2015-06-24 株式会社東芝 半導体装置および半導体装置の製造方法
CN103972054B (zh) * 2013-01-24 2017-03-01 华邦电子股份有限公司 图案化工艺
US9184058B2 (en) * 2013-12-23 2015-11-10 Micron Technology, Inc. Methods of forming patterns by using a brush layer and masks
US9425049B2 (en) 2014-01-14 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cut first self-aligned litho-etch patterning
US9368349B2 (en) 2014-01-14 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Cut last self-aligned litho-etch patterning
JP6289996B2 (ja) * 2014-05-14 2018-03-07 東京エレクトロン株式会社 被エッチング層をエッチングする方法
US9406511B2 (en) 2014-07-10 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double patterning
US10175575B2 (en) 2016-06-01 2019-01-08 Jsr Corporation Pattern-forming method and composition
US10274817B2 (en) * 2017-03-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Mask and photolithography system
CN107164726B (zh) * 2017-07-13 2019-07-09 京东方科技集团股份有限公司 一种oled蒸镀用掩膜板及制备方法
CN109390285B (zh) 2017-08-08 2021-02-12 联华电子股份有限公司 接触结构及其制作方法
WO2020177098A1 (zh) * 2019-03-06 2020-09-10 深圳市汇顶科技股份有限公司 半导体结构及其制作方法
JP2021048372A (ja) 2019-09-20 2021-03-25 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US20210265166A1 (en) * 2020-02-20 2021-08-26 International Business Machines Corporation Via-via spacing reduction without additional cut mask
CN115443550A (zh) * 2020-04-23 2022-12-06 Lg伊诺特有限公司 用于oled像素沉积的由金属制成的沉积掩模及制造沉积掩模的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294502A (ja) * 1999-04-09 2000-10-20 Nec Corp 半導体装置とその製造方法およびこれに用いるフォトマスク
JP2002261078A (ja) * 2001-02-27 2002-09-13 Nec Kagoshima Ltd パターン形成方法および液晶表示装置の製造方法
JP2003249437A (ja) * 2002-02-26 2003-09-05 Sony Corp パターン形成方法および半導体装置の製造方法
JP2004191465A (ja) * 2002-12-09 2004-07-08 Fujitsu Ltd レジストパターンの形成方法並びに半導体装置及びその製造方法
JP2005150222A (ja) * 2003-11-12 2005-06-09 Semiconductor Leading Edge Technologies Inc パターン形成方法
JP2005181379A (ja) * 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd パターン形成方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0514850B1 (en) * 1991-05-20 1996-08-21 Matsushita Electronics Corporation Method for producing a MIS type semiconductor device
JP2787646B2 (ja) * 1992-11-27 1998-08-20 三菱電機株式会社 半導体装置の製造方法
JPH0831575B2 (ja) * 1993-02-12 1996-03-27 日本電気株式会社 半導体記憶装置
JPH07245343A (ja) * 1994-03-03 1995-09-19 Toshiba Corp 半導体装置及びその製造方法
JP3859764B2 (ja) * 1995-06-27 2006-12-20 株式会社ルネサステクノロジ 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク
JP4086926B2 (ja) * 1997-01-29 2008-05-14 富士通株式会社 半導体装置及びその製造方法
US6107119A (en) * 1998-07-06 2000-08-22 Micron Technology, Inc. Method for fabricating semiconductor components
JP3819711B2 (ja) * 1998-10-23 2006-09-13 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002151665A (ja) * 2000-11-14 2002-05-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6753954B2 (en) * 2000-12-06 2004-06-22 Asml Masktools B.V. Method and apparatus for detecting aberrations in a projection lens utilized for projection optics
JP2002280463A (ja) * 2001-03-16 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
US6873720B2 (en) * 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
CN1146034C (zh) * 2001-05-14 2004-04-14 世界先进积体电路股份有限公司 下埋式微细金属连线的制造方法
JP2003249572A (ja) * 2001-12-19 2003-09-05 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
DE10230532B4 (de) * 2002-07-05 2007-03-08 Infineon Technologies Ag Verfahren zum Bestimmen des Aufbaus einer Maske zum Mikrostrukturieren von Halbleitersubstraten mittels Fotolithographie
KR100476690B1 (ko) * 2003-01-17 2005-03-18 삼성전자주식회사 반도체 장치 및 그 제조방법
KR100539272B1 (ko) * 2003-02-24 2005-12-27 삼성전자주식회사 반도체 장치 및 그 제조방법
US7056828B2 (en) * 2003-03-31 2006-06-06 Samsung Electronics Co., Ltd Sidewall spacer structure for self-aligned contact and method for forming the same
US20050088895A1 (en) * 2003-07-25 2005-04-28 Infineon Technologies Ag DRAM cell array having vertical memory cells and methods for fabricating a DRAM cell array and a DRAM
US7585731B2 (en) * 2004-02-20 2009-09-08 Renesas Technology Corp. Semiconductor integrated circuit device and its manufacturing method
US7755162B2 (en) * 2004-05-06 2010-07-13 Sidense Corp. Anti-fuse memory cell
US7266800B2 (en) * 2004-06-04 2007-09-04 Invarium, Inc. Method and system for designing manufacturable patterns that account for the pattern- and position-dependent nature of patterning processes
US7309653B2 (en) * 2005-02-24 2007-12-18 International Business Machines Corporation Method of forming damascene filament wires and the structure so formed
JP2006245198A (ja) * 2005-03-02 2006-09-14 Nec Electronics Corp 半導体装置の製造方法
US20060202341A1 (en) * 2005-03-10 2006-09-14 Nec Electronics Corporation Semiconductor device, and method of manufacturing the same
JP2006276655A (ja) 2005-03-30 2006-10-12 Teijin Chem Ltd プラスティックミラー用成形材料
US7575992B2 (en) * 2005-09-14 2009-08-18 Hynix Semiconductor Inc. Method of forming micro patterns in semiconductor devices
JP4409524B2 (ja) 2006-03-28 2010-02-03 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの製造方法、及び半導体装置の製造方法
US7605081B2 (en) * 2006-06-19 2009-10-20 International Business Machines Corporation Sub-lithographic feature patterning using self-aligned self-assembly polymers
US7709367B2 (en) * 2006-06-30 2010-05-04 Hynix Semiconductor Inc. Method for fabricating storage node contact in semiconductor device
US7553760B2 (en) * 2006-10-19 2009-06-30 International Business Machines Corporation Sub-lithographic nano interconnect structures, and method for forming same
GB0620955D0 (en) * 2006-10-20 2006-11-29 Speakman Stuart P Methods and apparatus for the manufacture of microstructures
US7700473B2 (en) * 2007-04-09 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Gated semiconductor device and method of fabricating same
CN102017147B (zh) * 2007-04-18 2014-01-29 因维萨热技术公司 用于光电装置的材料、系统和方法
KR100946022B1 (ko) * 2007-05-07 2010-03-09 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
JP5102653B2 (ja) * 2008-02-29 2012-12-19 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
US8512582B2 (en) * 2008-09-15 2013-08-20 Micron Technology, Inc. Methods of patterning a substrate
KR101095828B1 (ko) * 2009-06-29 2011-12-16 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US8492744B2 (en) * 2009-10-29 2013-07-23 The Board Of Trustees Of The University Of Illinois Semiconducting microcavity and microchannel plasma devices
US20110297912A1 (en) * 2010-06-08 2011-12-08 George Samachisa Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof
US8829589B2 (en) * 2010-09-17 2014-09-09 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294502A (ja) * 1999-04-09 2000-10-20 Nec Corp 半導体装置とその製造方法およびこれに用いるフォトマスク
JP2002261078A (ja) * 2001-02-27 2002-09-13 Nec Kagoshima Ltd パターン形成方法および液晶表示装置の製造方法
JP2003249437A (ja) * 2002-02-26 2003-09-05 Sony Corp パターン形成方法および半導体装置の製造方法
JP2004191465A (ja) * 2002-12-09 2004-07-08 Fujitsu Ltd レジストパターンの形成方法並びに半導体装置及びその製造方法
JP2005150222A (ja) * 2003-11-12 2005-06-09 Semiconductor Leading Edge Technologies Inc パターン形成方法
JP2005181379A (ja) * 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd パターン形成方法

Also Published As

Publication number Publication date
US20150357194A1 (en) 2015-12-10
US8664120B2 (en) 2014-03-04
CN101315903A (zh) 2008-12-03
CN101315903B (zh) 2010-12-08
US20120315766A1 (en) 2012-12-13
US20140141617A1 (en) 2014-05-22
US9142419B2 (en) 2015-09-22
JP2008300740A (ja) 2008-12-11
KR100993405B1 (ko) 2010-11-09
TWI370516B (en) 2012-08-11
US8343874B2 (en) 2013-01-01
KR20080106100A (ko) 2008-12-04
TW200913141A (en) 2009-03-16
US20080299773A1 (en) 2008-12-04
US9601343B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
JP4551913B2 (ja) 半導体装置の製造方法
TWI730081B (zh) 用於後段製程(beol)間隔物為基內連之以光桶來圖案化的削減栓塞與突片
TWI552270B (zh) 半導體裝置及其製造方法
US7767521B2 (en) Cell region layout of semiconductor device and method of forming contact pad using the same
JP2005268748A (ja) 半導体装置及びその製造方法
JP5172069B2 (ja) 半導体装置
JP2009060074A (ja) 半導体素子のコンタクト形成方法
KR20100030125A (ko) 포토키 및 이를 이용한 반도체 소자의 제조방법
JP2008187178A (ja) 半導体素子及びその製造方法
JP2005327898A (ja) 半導体装置及びその製造方法
US20070082472A1 (en) Method of manufacturing contact hole
KR102128769B1 (ko) 반도체 구조물 내의 자기 정렬 콘택 용 비아 및 트렌치의 형성방법
JP2006294942A (ja) 半導体装置およびその製造方法
US8304910B2 (en) Semiconductor device and method of producing the same
JP2008205122A (ja) 半導体装置およびその製造方法
KR100917820B1 (ko) 반도체 소자의 콘택홀 형성 방법
JP2008085238A (ja) 貫通電極付き基板の製造方法、及び貫通電極付き基板
JP2001203159A (ja) 半導体素子のオーバーレイバーニヤ形成方法
JP2006148003A (ja) 半導体装置の製造方法及び半導体装置
JP2008235422A (ja) 半導体装置の製造方法及び半導体装置
US6465139B1 (en) Mask pattern for defining a floating gate region
JP2010251767A (ja) 半導体装置
JP2010283288A (ja) 配線形成方法及び半導体装置
JP2008089817A (ja) フォトマスク及びそれを用いた半導体素子の配線パターン形成方法
JP2007027406A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100712

R151 Written notification of patent or utility model registration

Ref document number: 4551913

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees