KR102128769B1 - 반도체 구조물 내의 자기 정렬 콘택 용 비아 및 트렌치의 형성방법 - Google Patents

반도체 구조물 내의 자기 정렬 콘택 용 비아 및 트렌치의 형성방법 Download PDF

Info

Publication number
KR102128769B1
KR102128769B1 KR1020140002400A KR20140002400A KR102128769B1 KR 102128769 B1 KR102128769 B1 KR 102128769B1 KR 1020140002400 A KR1020140002400 A KR 1020140002400A KR 20140002400 A KR20140002400 A KR 20140002400A KR 102128769 B1 KR102128769 B1 KR 102128769B1
Authority
KR
South Korea
Prior art keywords
trench
film
etch stop
pattern
trench portion
Prior art date
Application number
KR1020140002400A
Other languages
English (en)
Other versions
KR20140090946A (ko
Inventor
키쓰 쿠옥 라오
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20140090946A publication Critical patent/KR20140090946A/ko
Application granted granted Critical
Publication of KR102128769B1 publication Critical patent/KR102128769B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 구조물은 적어도 하나의 금속 라인을 갖는 비도전막, 상기 비도전막 상에 형성된 제 1 유전막, 상기 제 1 유전막 상에 형성된 제 1 정지막, 상기 제 1 정지막 상에 형성된 제 2 유전막, 상기 제 2 유전막 상에 형성된 제 2 정지막, 상기 제 2 정지막 상에 형성된 제 3 정지막, 및 제 4 정지막을 포함하여 형성된다. 제 1 감광막을 상부 정지막 상에 형성하여 적어도 하나의 비아 패턴을 현상한다. 상기 구조물을 식각하여 상기 제 3 정지막 내지 제 4 정지막 내에 비아 패턴을 형성한다. 이후 상기 제 1 감광막을 제거한다. 제 2 감광막을 상기 상부 정지막 상에 형성하여 복수개의 트렌치 패턴들을 현상한다. 상기 각각의 트렌치 패턴들은 트렌치 패턴이 비아 패턴 상에 형성된 비아-트렌치부와 상기 트렌치 패턴의 나머지 부분인 트렌치부를 포함한다.

Description

반도체 구조물 내의 자기 정렬 콘택 용 비아 및 트렌치의 형성방법 {METHOD OF FORMING VIAS AND TRENCHES FOR SELF-ALIGNED CONTACTS IN A SEMICONDUCTOR STRUCTURE}
본 발명은 반도체 구조물 내의 집적회로 배선들 사이의 전기적 접촉을 용이하게 하는 비아 및 트렌치를 형성하기 위한 방법에 관한 것이다.
다층을 갖는 반도체 구조물은 트렌치들 및 상기 트렌치들로부터 연장된 개구부들을 포함한다. 여기서, 유전막을 관통하도록 형성된 개구부들을 일반적으로 '비아들'이라 칭한다. 비아들은 반도체 구조물의 회로 영역에 대응하는 트렌치들과 관련된 최소 선폭(critical dimension)으로 형성된다. 비아들과 트렌치들 사이의 적절한 정렬을 확보하기 위한 최소 선폭은 상기 반도체 구조물의 회로들의 집적도를 한정하고, 결과적으로 특정 반도체 회로나 개별 소자가 차지하는 면적을 결정한다.
따라서, 반도체 구조물들 내에 정렬된 트렌치들과 비아들을 형성함에 있어 향상된 기술이 요구된다.
본 발명의 실시예에 따른 반도체 구조물은 적어도 하나의 금속 라인을 갖는 비도전막, 상기 비도전막 상에 형성된 제 1 유전막, 상기 제 1 유전막 상에 형성된 제 1 정지막, 상기 제 1 정지막 상에 형성된 제 2 유전막, 상기 제 2 유전막 상에 형성된 제 2 정지막, 상기 제 2 정지막 상에 형성된 제 3 정지막, 및 제 4 정지막을 포함하여 형성된다. 제 1 감광막을 상부 정지막 상에 형성하여 적어도 하나의 비아 패턴을 현상한다. 상기 구조물을 식각하여 상기 제 3 정지막 및 제 4 정지막 내에 비아 패턴을 형성한다. 이후 상기 제 1 감광막을 제거한다. 제 2 감광막을 상기 상부 정지막 상에 형성하여 복수개의 트렌치 패턴들을 현상한다. 상기 각각의 트렌치 패턴은 트렌치 패턴이 비아 패턴 상에 형성된 비아-트렌치부(via-trench portion)와 상기 트렌치 패턴의 나머지 부분인 트렌치부(trench portion)를 포함한다. 비아-트렌치부들이 상기 금속 라인에 도달할 때까지 상기 구조물을 식각한다. 상기 비아-트렌치부들과 트렌치부들을 도전 물질로 채운다. 상기 제 2, 제 3 및 제 4 정지막들과 제 2 감광막을 제거한다.
본 발명의 따른 방법은 다음과 같은 효과들을 갖는다. 오정렬에 기인한 웨이퍼 재작업(reworking wafer)을 감소시키거나 제거할 수 있고, 낮은 컨택 저항에 의해 소자 성능을 향상시킬 수 있고, 정렬된 구조물 및 복잡성과 공정들의 단계 감소에 의해 웨이퍼 가장자리에서의 높은 수율을 얻을 수 있고, 더 작은 회로 설계를 가능케 할 수 있다. 또한, 공정집적(정지막을 사이에 두고 다층의 유전막들을 증착), 높은 수율(하나의 웨이퍼 당 더 많은 다이들) 및 더 낮은 비용의 주사기(scanner) 사용으로 비용을 절감할 수 있다.
본 발명 및 그에 따른 효과의 더 완전한 이해를 위하여, 도면부호가 관련된 도면과 함께 다음의 설명에서 주어진다. 유사한 도면부호들은 유사한 부분들을 표현한다.
도 1a는 정렬된 비아들 및 트렌치들을 갖는 반도체 구조물을 보여주는 단면도이다.
도 1b는 오정렬된 비아들 및 트렌치들을 갖는 반도체 구조물을 보여주는 단면도이다.
도 2a 및 도 2b, 도 3a 및 도 3b, 도 4a 및 도 4b, 도 5a 및 도 5b, 도 6a 내지 도 6c, 도 7a 내지 도 7c, 도 8a 내지 도 8c, 도 9a 내지 도 9c, 도 10a 내지 도 10c, 및 도 11a 내지 도 11c는 본 발명의 하나 이상의 실시예들에 따른 반도체 구조물 내에 트렌치들과 비아들을 형성하기 위한 공정들을 설명하기 위한 도면들이다.
도 12는 본 발명의 일 실시예에 따른 반도체 구조물 내에 트렌치들과 비아들을 형성하기 위한 공정을 설명하는 고급 순서도(high-level flowchart)이다.
이후의 본 발명의 상세한 설명에 들어가기에 앞서, 본 특허 명세서 전체에 사용된 단어(word)와 구(phrase)의 정의를 기재하는 것이 유리할 수 있다. "포함한다(comprise/include)"라는 용어와 그것의 파생어들은 한정 없이 포함함을 의미한다. 또한 용어 "또는(or)"은 포괄적이며 "및/또는"을 의미한다. 단어 및 구에 대한 정의는 본 특허 명세서 전반에 걸쳐 제공되며, 대부분은 아니더라도 많은 경우에 있어 이러한 정의는 정의된 단어와 구의 이전뿐만 아니라 향후의 사용에도 적용될 수 있음은 이 분야의 통상적 지식을 가진 자에게 이해될 것이다.
후술할 도 1 내지 도 12, 및 본 발명의 내용의 원리를 설명하기 위해 사용되는 다양한 실시예들은 단지 예시적 것에 불과하며 본 발명의 범위를 한정하는 것으로 해석되어서는 안 될 것이다. 또한 본 발명의 원리는 적절히 배열된 임의의 반도체 소자들 내에서 구현될 수 있음은 당업자가 이해할 것이다.
반도체 구조물의 도전막들은 다양한 방법을 통해 전기적으로 연결될 수 있으며, 그 방법 중 하나가 듀얼 다마신 공정이다. 도 1a는 듀얼 다마신 공정에 의하여 정렬된 비아들과 트렌치들을 갖는 반도체 구조물을 보여주고, 도 1b는 오정렬된 비아들과 트렌치들을 갖는 반도체 구조물을 보여준다. 반도체 구조물(10)은 두 개의 금속 라인들(14)을 갖는 비도전막(11), 비도전막(11) 상에 형성된 제 1 유전막(12), 및 제 1 유전막(12) 상에 형성된 제 2 유전막(13)을 포함한다.
듀얼 다마신 공정은 제 1 유전막(12)을 통해 금속 라인들(14)과 접촉하는 비아들(16)을 형성하고, 이후 제 2 유전막(15)을 통해 트렌치들(15)을 형성한다. 듀얼 다마신 공정에서, 최소 선폭(CD)의 스펙에 따라 금속 라인들과 트렌치들 모두에 비아들을 정렬시키는 것이 요구된다. 그러나, 반도체 구조물 내에 형성된 회로들의 밀도가 증가함에 따라, 오정렬의 경향이 증가하고 있으며 이는 낮은 수율의 원인이 된다.
도 2a 및 도 2b, 도 3a 및 도 3b, 도 4a 및 도 4b, 도 5a 및 도 5b, 도 6a 내지 도 6c, 도 7a 내지 도 7c, 도 8a 내지 도 8c, 도 9a 내지 도 9c, 도 10a 내지 도 10c, 및 도 11a 내지 도 11c는 본 발명의 하나 이상의 실시예들에 따른 반도체 구조물 내에 트렌치들과 비아들을 형성하기 위한 공정들을 설명한다. 각 도면은 평면도(A), 절단선 A-A'에 따라 절취된 단면도(B), 및 적용이 가능한 경우에 절단선 B-B'에 따라 절취된 단면도(C)를 포함한다. 이하 상기 공정들을 일련의 행위(act)나 사건(event)으로서 도시하고 설명할 것이나, 본 발명이 도시된 이러한 행위나 사건들의 순서에 한정되지 않음을 이해할 것이다. 예를 들어, 어떤 행위들은 서로 다른 순서에 따라 발생될 수 있고/있거나 본 발명에 따라 여기에 도시되고/도시되거나 설명된 것들은 제외한 다른 행위나 사건들과 동시에 발생할 수도 있다. 또한 본 발명에 따른 방법을 구현함에 있어 도시된 모든 단계가 요구되는 것은 아닐 수 있다.
도 2a는 본 발명의 일 실시예에 따른 반도체 구조물(20)의 평면도이고, 도 2b는 도 2a의 점선 A-A'에 따라 절취된 부분 단면도이다. 본 실시예에서, 구조물(20)은 3 개의 금속 라인들(21a)을 갖는 비도전막(21), 비도전막(21) 상에 형성된 제 1 층간 유전막(ILD, 22), 제 1 층간 유전막(22) 상에 형성된 제 1 정지막(23), 제 1 정지막(23) 상에 형성된 제 2 층간 유전막(24), 제 2 층간 유전막(24) 상에 형성된 제 2 정지막(25), 제 2 정지막(25)에 상에 형성된 제 3 정지막(26), 및 제 3 정지막(26) 상에 형성된 제 4 정지막(27)을 포함한다. 금속 라인들은 구리나 알루미늄과 같은 임의의 적절한 도전 물질로 형성될 수 있다. 층간 유전막들은 하나 이상의 저유전 절연물질(low-k dielectric material)을 포함할 수 있다. 각 정지막은 하부막이 식각되는 것을 방지하는 식각 정지막으로 기능한다.
이후, 감광막(PR)을 구조물 표면 상에 배치한다. 감광막의 하나 이상의 비아 패턴들을 노출하는 마스크를 사용하여, 감광막을 적절한 파장의 빛에 노광시킨다. 감광막을 현상하여, 감광막에 하나 이상의 비아 패턴들을 형성한다. 몇몇 실시예들에서, 비아 패턴의 크기는 비아 패턴에 의해 제 1 층간 유전막 내에 형성될 비아의 크기보다 5배까지 클 수 있다. 따라서, 아래에 설명하는 바와 같이 비아들이 금속 라인들 및 트렌치들과 오정렬될 가능성이 방지될 수 있다.
도 3a 및 도 3b에 도시된 바와 같이, 제 4 정지막(27) 상에 배치된 감광막(28)을 현상한 후에 선택적으로 식각하여, 하드 마스크들을 남긴다. 하드 마스크들은 이들 사이에 두 개의 비아 패턴들(31a, 31b)을 형성하기 위한 것이다. 제 1 비아 패턴(31a)의 크기는 가로 방향(widthwise)으로 하나의 트렌치가 형성될 수 있을 정도로 충분히 크고, 제 2 비아 패턴(31b)의 크기는 가로 방향으로 두 개의 트렌치 패턴들이 형성될 수 있을 정도로 충분히 크다. 본 발명의 예시적인 실시예에서 비아 패턴은 원형이지만, 본 발명의 범위를 벗어나지 않는 한 다양한 형태(예를 들어, 직사각형 또는 타원)의 비아 패턴들이 구현될 수 있다.
도 4a 및 도 4b에 도시된 바와 같이, 구조물을 식각하여 제 4 정지막(27)을 통해 제 3 정지막(26) 내에 비아 패턴들을 형성한 후, 감광막(28)의 하드 마스크들을 제거하여 비아 패턴들(30a, 30b)을 노출시킨다.
다른 감광막(51)을 도 5a 및 도 5b에 도시된 구조물(50)의 표면 상에 다시 배치한다. 이후, 상술한 바와 같이 감광막(51)을 패터닝하고, 노광하고, 현상하여, 하나 이상의 트렌치 패턴들을 형성한다. 트렌치 패턴들은 트렌치 패턴들 아래의 제 2 층간 유전막 내에 형성될 트렌치들과 실질적으로 동일하다. 따라서, 아주 큰 크기의 비아 패턴의 폭보다는 트렌치 패턴의 폭이 비아-트렌치 및 트렌치의 폭을 결정한다.
도 6a, 도 6b 및 도 6c는 감광막이 식각된 후에 트렌치 패턴들이 형성된 구조물(60)을 보여주는 도면이다. 도 6c는 도 6a의 점선 B-B'에 따라 절취된 단면도이다. 제 4 정지막(27) 상에 배치된 제 2 감광막(51)을 현상한 후에 선택적으로 식각하여 이들 사이에 세 개의 트렌치 패턴들(61, 62, 63)을 형성하기 위한 마스크들을 남긴다.
제 4 정지막(27)을 통해 제 3 정지막(26)에 형성된 비아 패턴들의 위에 트렌치 패턴들을 형성한다. 제 1 트렌치 패턴(61)을 제 1 비아 패턴(30a) 상에 형성하고, 두 개의 트렌치 패턴들(61, 62)을 제 2 비아 패턴(30b) 상에 형성한다.
본 발명에서, 비아 패턴 상에 트렌치 패턴이 형성된 부분을 "비아-트렌치부"라 칭하고, 단지 트렌치 패턴만이 형성된 부분을 "트렌치부"라 칭한다. 트렌치 패턴들(61, 62, 63)은 비아-트렌치부들(61a, 62a, 63a)을 각각 포함한다. 비아-트렌치부(61a)의 일단은 제 1 비아 패턴(30a) 상에 형성되고, 트렌치부들(62a, 63a) 각각의 일단은 제 2 트렌치 패턴들(30b) 상에 형성된다.
비아-트렌치부는 트렌치 리세스뿐만 아니라 비아 홀로서 기능한다. 비아 부(via portion)는 트렌치부보다 더 깊은 막 내에 형성되기 때문에, 비아-트렌치부 역시 트렌치부보다 더 깊은 막 내에 형성된다. 같은 이유로, 구조물을 식각하는 동안, 비아-트렌치부가 트렌치부보다 깊이 식각된다.
도 7a, 7b 및 7c에 도시된 바와 같이, 식각 공정이 지속됨에 따라 비아-트렌치부들(61a, 62a, 63a)이 제 1 정지막(25)을 거쳐 상기 제 2 층간유전막(24)으로 연장되고, 동시에 트렌치부들(61b, 62b, 63b)이 제 4 정지막(27)을 거쳐 상기 제 3 정지막(26)으로 연장된다. 몇몇 실시예들에서, 하나 이상의 서로 다른 식각 공정들 또는 식각 화학 반응들이 사용될 수 있다. 예를 들어, 별도의 이방성 식각 공정을 수행하여 서로 다른 막들마다 트렌치를 형성할 수 있다.
도 8a, 8b 및 8c에 도시된 바와 같이, 식각 공정이 더 지속되어 비아-트렌치부들(61a, 62a, 63a)이 제 2 층간 유전막(24)을 거쳐 제 1 정지막(23)으로 연장되고, 동시에 트렌치부들(61b, 62b, 63b)이 제 3 정지막(26)을 거쳐 제 2 정지막(25)으로 연장된다.
도 9a, 9b, 및 9c에 도시된 바와 같이, 식각 공정의 최종 단계에서 비아-트렌치부들(61a, 62a, 63a)은 제 1 층간 유전막(24)을 통해 금속 라인들(21a)에 도달하고, 트렌치부들(61b, 62b, 63b)은 제 2 층간 유전막(24) 내에 형성되고 제 1 정지막(24)에서 멈춘다.
몇몇 실시예들에서, 도 10a, 10b, 및 10c에 도시된 바와 같이, 남아 있는 감광막(51)을 제거한 후 비아-트렌치부들 및 트렌치부들을 구리나 알루미늄과 같은 도전 물질로 채운다. 비아-트렌치부들(61a, 62a, 63a)을 금속 라인들(21a)과 트렌치부들(61b, 62b, 63b)을 전기적으로 연결하는 도전 물질(71)로 채운다. 도 11a, 11b, 및 11c에 도시된 바와 같이, 비아-트렌치부들과 트렌치부들을 도전 물질로 채운 후, 제 2, 제 3 및 제 4 정지막들(25, 26, 27)과 같은 과도막(excessive layer)들을 예를 들어 화학적-기계적 연마(CMP)로 제거한다.
도 12는 본 발명의 일 실시예에 따른 반도체 구조물 내에 트렌치들과 비아들을 형성하기 위한 공정을 설명하는 고급 순서도(high-level flowchart)이다. 순서도는 일련의 순차적 단계들을 보여주지만, 특별한 언급이 없는 한 동시 내지 중첩된 방식으로 또는 개재된 단계들 또는 중간 단계들의 발생 없이 배타적으로 설명된 단계들의 수행보다는 특정 순서의 수행, 단계들 또는 그것의 부분들의 순차적 수행에 관한 순서로부터 어떠한 추론도 이끌어내어서는 안 된다. 또한, 반도체 소자들을 제조하는 전체 공정이 도시 또는 설명되지 않음을 당업자가 인지할 것이다. 대신에 설명의 간략함과 명확함을 위해 본 발명에만 있는 특이한 제조 공정들 또는 본 발명의 이해를 위해 필요한 제조 공정들만을 도시하고 설명한다.
공정(100)은 적어도 하나의 금속 라인을 갖는 비도전막, 비도전막 상에 형성된 제 1 유전막, 제 1 유전막 상에 형성된 제 1 정지막, 제 1 정지막 상에 형성된 제 2 유전막, 및 제 2 유전막 상에 형성된 상부 정지막을 포함하는 구조물을 형성하는 단계(단계 101)로 시작된다. 몇몇 실시예들에서, 상부 정지막은 적어도 하나 내지 최대 4 개의 서브-정지막들을 포함한다.
이후, 제 1 감광막을 구조물의 표면 상에 배치한다. 마스크를 사용하여 제 1 감광막을 적절한 파장의 빛에 노광시키고 현상하여, 하나 이상의 큰 크기(oversize)의 비아 패턴들을 형성한다. 이후, 감광막을 선택적으로 식각하여, 상부 정지막 내에 비아 패턴들을 형성하기 위한 마스크를 남긴다(단계 102).
식각이 완료된 후, 남아 있는 감광막을 제거한다(단계 103).
제 2 감광막을 구조물의 표면 상에 배치한다. 이후, 상술한 바와 같이, 제 2 감광막을 패터닝하고, 노광하고, 현상하여 하나 이상의 트렌치 패턴들을 형성한다. 트렌치 패턴은 비아-트렌치부와 트렌치부로 구성된다(단계 104).
제 2 감광막을 선택적으로 식각하여, 비아-트렌치부들과 트렌치부들을 형성한다. 식각 공정이 지속됨에 따라, 비아-트렌치부들이 정지막들과 제 1 및 제 2 층간 유전막들을 거쳐 금속 라인들로 연장되고, 동시에 트렌치부들이 정지막들과 제 2 층간 유전막을 통해 제 1 층간 유전막으로 연장된다(단계 105).
식각 공정이 종료된 후에, 제 2 감광막을 제거한다(단계 106). 몇몇 실시예들에서, 단계 107에서 상부 정지막을 제거할 때 제 2 감광막을 함께 제거할 수 있다.
이후, 비아-트렌치부들과 트렌치부들을 구리나 알루미늄과 같은 전기적 도전 물질로 채운다. 마지막으로, 상부 정지막을 포함한 과도막들을 예를 들어 화학적-기계적 연마(CMP)를 통해 제거한다(단계 107).
상기 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 반도체 구조물 내에 트렌치들과 비아들을 형성하는 방법에 있어서,
    적어도 하나의 금속 라인을 갖는 비도전막, 상기 비도전막 상에 형성된 제 1 유전막, 상기 제 1 유전막 상에 형성된 제 1 식각 정지막, 상기 제 1 식각 정지막 상에 형성된 제 2 유전막, 및 상기 제 2 유전막 상에 형성된 상부 식각 정지막을 포함하는 구조물을 형성하는 단계;
    상기 상부 식각 정지막 상에 제 1 감광막을 형성하여 비아 패턴을 현상하는 단계;
    상기 제 1 감광막을 선택적으로 식각하여 상기 상부 식각 정지막 내에 상기 비아 패턴을 형성하는 단계;
    상기 제 1 감광막을 제거하는 단계;
    상기 상부 식각 정지막 상에 제 2 감광막을 형성하여 적어도 하나의 트렌치 패턴을 현상하되, 상기 트렌치 패턴은 상기 트렌치 패턴이 상기 비아 패턴 상에 형성된 비아-트렌치부, 및 상기 비아-트렌치부를 제외한 상기 트렌치 패턴의 나머지 부분인 트렌치부를 포함하는 단계; 및
    상기 비아-트렌치부가 상기 비도전막 내의 상기 금속 라인에 도달할 때까지 상기 구조물을 식각하는 단계를 포함하되,
    복수개의 상기 트렌치 패턴들을 하나의 비아 패턴 상의 일부에 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 비아 패턴의 크기는 상기 제 1 유전막 내에 형성될 대응하는 비아의 크기보다 큰 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 비아-트렌치부와 상기 트렌치부의 폭은 상기 트렌치 패턴의 폭과 동일하도록 형성되는 방법.
  5. 제 1 항에 있어서,
    상기 식각 공정 동안에, 상기 비아-트렌치부와 상기 트렌치부를 동시에 식각하는 방법.
  6. 제 1 항에 있어서,
    상기 상부 식각 정지막은 적어도 하나의 서브-정지막을 포함하되,
    상기 트렌치부가 식각되어 상기 상부 식각 정지막의 최하단의 서브-정지막에 도달할 때, 상기 비아-트렌치부가 식각되어 상기 제 1 식각 정지막에 도달하고,
    상기 트렌치부가 상기 제 1 식각 정지막에 도달할 때, 상기 비아-트렌치부가 상기 금속 라인에 도달하는 방법.
  7. 제 1 항에 있어서,
    상기 비아-트렌치부와 상기 트렌치부를 도전 물질로 채우는 단계; 및
    상기 상부 식각 정지막과 상기 제 2 감광막을 제거하는 단계를 더 포함하는 방법.
  8. 반도체 구조물 내에 트렌치들과 비아들을 형성하는 방법에 있어서,
    적어도 하나의 금속 라인을 갖는 비도전막, 상기 비도전막 상에 형성된 제 1 유전막, 상기 제 1 유전막 상에 형성된 제 1 식각 정지막, 상기 제 1 식각 정지막 상에 형성된 제 2 유전막, 및 상기 제 2 유전막 상에 형성된 상부 식각 정지막을 포함하는 구조물을 형성하는 단계;
    상기 상부 식각 정지막 상에 형성된 제 1 감광막을 선택적으로 식각하여 상기 상부 식각 정지막 내에 적어도 하나의 비아 패턴을 형성하는 단계;
    상기 제 1 감광막을 제거하는 단계;
    상기 상부 식각 정지막 상에 제 2 감광막을 형성하여 복수개의 트렌치 패턴들을 현상하되, 상기 트렌치 패턴은 상기 비아 패턴 상에 형성된 비아-트렌치부, 및 상기 비아-트렌치부를 제외한 상기 트렌치 패턴의 나머지 부분인 트렌치부를 포함하는 단계;
    상기 트렌치 패턴들을 식각 마스크로 상기 구조물을 식각하여 상기 금속 라인을 노출시키는 단계;
    상기 비아-트렌치부들과 상기 트렌치부들을 도전 물질로 채우는 단계; 및
    상기 상부 식각 정지막과 상기 제 2 감광막을 제거하는 단계를 포함하되,
    복수개의 상기 트렌치 패턴들을 하나의 비아 패턴 상의 일부에 형성하는 방법.
  9. 제 8 항에 있어서,
    상기 비아-트렌치부들이 상기 금속 라인에 도달할 때, 상기 트렌치부들은 상기 제 1 식각 정지막에 도달하는 방법.
  10. 제 8 항에 있어서,
    상기 식각 공정 동안에, 상기 비아-트렌치부들과 상기 트렌치부들을 동시에 식각하는 방법.

  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020140002400A 2013-01-10 2014-01-08 반도체 구조물 내의 자기 정렬 콘택 용 비아 및 트렌치의 형성방법 KR102128769B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/738,629 2013-01-10
US13/738,629 US9287162B2 (en) 2013-01-10 2013-01-10 Forming vias and trenches for self-aligned contacts in a semiconductor structure

Publications (2)

Publication Number Publication Date
KR20140090946A KR20140090946A (ko) 2014-07-18
KR102128769B1 true KR102128769B1 (ko) 2020-07-08

Family

ID=51060391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140002400A KR102128769B1 (ko) 2013-01-10 2014-01-08 반도체 구조물 내의 자기 정렬 콘택 용 비아 및 트렌치의 형성방법

Country Status (2)

Country Link
US (1) US9287162B2 (ko)
KR (1) KR102128769B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102421731B1 (ko) 2015-07-31 2022-07-18 삼성전자주식회사 반도체 소자의 배선 형성 방법
TWI833425B (zh) * 2019-05-01 2024-02-21 美商應用材料股份有限公司 完全對準消去處理及來自此處理的電子裝置
US11069610B2 (en) * 2019-10-15 2021-07-20 Micron Technology, Inc. Methods for forming microelectronic devices with self-aligned interconnects, and related devices and systems

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000002910A (ko) 1998-06-24 2000-01-15 윤종용 페리-비아 구조를 갖는 반도체 칩
US6127263A (en) * 1998-07-10 2000-10-03 Applied Materials, Inc. Misalignment tolerant techniques for dual damascene fabrication
US7226853B2 (en) * 2001-12-26 2007-06-05 Applied Materials, Inc. Method of forming a dual damascene structure utilizing a three layer hard mask structure
JP2003249547A (ja) 2002-02-22 2003-09-05 Mitsubishi Electric Corp 配線間の接続構造及びその製造方法
JP2004039867A (ja) 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
JP3974470B2 (ja) 2002-07-22 2007-09-12 株式会社東芝 半導体装置
US6972209B2 (en) 2002-11-27 2005-12-06 International Business Machines Corporation Stacked via-stud with improved reliability in copper metallurgy
JP2004335914A (ja) 2003-05-12 2004-11-25 Renesas Technology Corp 半導体素子
JP2004363256A (ja) 2003-06-03 2004-12-24 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
KR100538814B1 (ko) 2003-12-29 2005-12-23 주식회사 하이닉스반도체 반도체 소자의 콘택 형성방법
EP1820093B1 (de) 2004-10-25 2018-08-15 Robert Bosch Gmbh Verfahren und einrichtung zum umschalten in einem computersystem mit mindestens zwei ausführungseinheiten
JP4250154B2 (ja) 2005-06-30 2009-04-08 新光電気工業株式会社 半導体チップ及びその製造方法
JP5096669B2 (ja) 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR100772254B1 (ko) 2005-12-28 2007-11-01 동부일렉트로닉스 주식회사 병렬 구조를 이용한 다층 메탈 배선의 구조 및 형성 방법
US7855142B2 (en) * 2009-01-09 2010-12-21 Samsung Electronics Co., Ltd. Methods of forming dual-damascene metal interconnect structures using multi-layer hard masks

Also Published As

Publication number Publication date
US20140191409A1 (en) 2014-07-10
KR20140090946A (ko) 2014-07-18
US9287162B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
US9627206B2 (en) Method of double patterning lithography process using plurality of mandrels for integrated circuit applications
US8966410B2 (en) Semiconductor structure and method for fabricating semiconductor layout
KR102572514B1 (ko) 반도체 소자 및 이의 제조 방법
TWI634593B (zh) 形成用於心軸及非心軸互連線之自對準連續性區塊之方法
TWI552270B (zh) 半導體裝置及其製造方法
US20210366726A1 (en) Via Connection to a Partially Filled Trench
EP3255663B1 (en) Method for interrupting a line in an interconnect
US9564371B2 (en) Method for forming semiconductor device
US8697538B1 (en) Method of forming pattern in substrate
US7491640B2 (en) Method of manufacturing semiconductor device
US9418887B2 (en) Method of manufacturing semiconductor device
KR102128769B1 (ko) 반도체 구조물 내의 자기 정렬 콘택 용 비아 및 트렌치의 형성방법
US10079172B2 (en) Wiring structure and method of forming a wiring structure
JP2005354046A (ja) 半導体装置の製造方法
US20180151432A1 (en) Self Aligned Via and Method for Fabricating the Same
KR100441680B1 (ko) 콘택의 설치 밀도를 높일 수 있는 반도체 장치 형성방법
KR20010017903A (ko) 듀얼다마신 배선 형성방법
US20120264297A1 (en) Method for creating via in ic manufacturing process
KR20110077380A (ko) 반도체 소자의 제조 방법
KR100946023B1 (ko) 반도체 소자의 정렬키 및 이의 형성 방법
US20230136674A1 (en) Self-aligned double patterning (sadp) integration with wide line spacing
CN110896051B (zh) 一种半导体器件的制造方法和半导体器件
KR20080086692A (ko) 반도체 소자의 제조 방법
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
KR19990000275A (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant