KR100538814B1 - 반도체 소자의 콘택 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 상/하부 전도막 간의 콘택 형성방법에 관한 것으로, 상부 전도막을 마스크로 사용하며, 상부 전도막의 측면을 콘택면으로 이용하여 스케일 다운(scale down)을 가능케한 발명이다. 이를 위한 본 발명은, 반도체 기판 상에 하부 전도막과 층간절연막을 적층 형성하는 단계와, 상기 층간절연막 상에 상부 전도막을 형성하는 단계와, 상기 상부 전도막의 일 측면으로 노출된 상기 층간절연막의 일부를 식각하여 상기 상부 전도막의 일 측면에 정렬되는 콘택홀을 형성하는 단계와, 상기 상부 전도막의 측면을 콘택면으로 이용하도록 상기 콘택홀 내부를 전도물질로 매립하는 단계를 포함하여 이루어진다. 또한, 본 발명은 반도체 기판 상에 하부 전도막과 층간절연막을 적층 형성하는 단계와, 상기 층간절연막 상에 상부 전도막을 형성하는 단계와, 상기 상부 전도막 및 상기 층간절연막을 관통하여 상기 하부 전도막을 노출시키는 콘택홀을 형성하는 단계와, 관통된 상기 상부 전도막의 내벽을 콘택면으로 이용하도록 상기 콘택홀 내부를 전도물질로 매립하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 콘택 형성방법{FABRICATING METHOD OF CONTACT IN SEMICONDUCTOR DEVICE}

본 발명은 상부 전도막과 하부 전도막 간의 인터커넥션 방법에 관한 것으로, 특히 공정순서를 변경하고, 상부 전도막의 측면을 콘택면으로 활용하여 반도체 소자의 스케일 다운(scale down)을 가능케한 발명이다.

도1a 내지 도1c 는 종래기술에 따라 하부 전도막(11)과 상부 전도막(14)을 전기적으로 연결시키기 위한 콘택 형성방법을 도시한 공정단면로서, 이를 참조하여 종래기술을 설명하면 다음과 같다.

먼저, 반도체 기판(10) 상에 알루미늄 등의 전도물질을 증착하고 이를 패터닝하여 하부 전도막(11)을 형성하고, 이어서 하부 전도막(11) 상에 층간절연막(12)을 형성한다.

다음으로 도1b에서 처럼 층간절연막(12)을 선택적으로 제거하여 하부 전도막(11)이 노출되는 콘택홀(13)을 형성한다.

다음으로 콘택홀(13) 내부를 플러그 등의 전도물질로 채운 뒤, 플러그와 접속하는 상부 전도막용 전도물질을 층간절연막 상에 형성하고 이를 패터닝하여 상부 전도막을 완성한다. 또는, 플러그 물질을 사용하는 대신에 상부 전도막용 전도물질로 콘택홀 내부를 매립하여 사용할 수도 있다.

이와같이 종래기술에서는 하부 전도막 형성 후, 하부 전도막을 덮는 층간절연막을 형성하였다. 이후에, 층간절연막을 관통하여 하부 전도막과 접속되는 콘택을 형성한 다음, 상부 전도막을 형성하였다.

도2는 전술한 바와같은 종래기술에 따른 인터커넥션 방법을 도시한 평면도로서 이를 참조하면, 종래기술에서는 각각의 디자인 룰(design rule)이 요구되므로, 레이어간 스페이스가 많이 필요하게 되어(예를 들면, 도2의 콘택 오버랩 마진 : a로 표시) 소자의 스케일 다운 측면 및 이물질 발생측면에서 불리한 점이 많았다.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 상부 전도막의 일부를 마스크로 사용하며, 상부 전도막의 측면을 콘택면으로 이용하여 스케일 다운을 가능케한 반도체 소자의 콘택 형성방법을 제공함을 그 목적으로 한다.

상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 반도체 기판 상에 하부 전도막과 층간절연막을 적층 형성하는 단계와, 상기 층간절연막 상에 상부 전도막을 형성하는 단계와, 상기 상부 전도막의 일 측면으로 노출된 상기 층간절연막의 일부를 식각하여 상기 상부 전도막의 일 측면에 정렬되는 콘택홀을 형성하는 단계와, 상기 상부 전도막의 측면을 콘택면으로 이용하도록 상기 콘택홀 내부를 전도물질로 매립하는 단계를 포함하여 이루어지는 반도체 소자의 콘택 형성방법을 제공한다.

또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 반도체 기판 상에 하부 전도막과 층간절연막을 적층 형성하는 단계와, 상기 층간절연막 상에 상부 전도막을 형성하는 단계와, 상기 상부 전도막 및 상기 층간절연막을 관통하여 상기 하부 전도막을 노출시키는 콘택홀을 형성하는 단계와, 관통된 상기 상부 전도막의 내벽을 콘택면으로 이용하도록 상기 콘택홀 내부를 전도물질로 매립하는 단계를 포함하여 이루어지는 반도체 소자의 콘택 형성방법을 제공한다.

본 발명의 일실시예에서는 하부 전도막과 층간절연막을 차례로 형성한 다음, 콘택을 형성하지 않고 곧바로 상부 전도막을 형성하여 주었다. 이후에, 상부 전도막을 마스크로 사용하여 상부 전도막의 측면을 콘택면으로 이용하는 콘택을 형성하여 상부 전도막과 하부 전도막을 전기적으로 연결시켰다.

이와같은 본 발명의 일실시예에 따르면, 상부 전도막의 측면을 콘택면으로 사용하므로, 콘택면의 면적이 증가되며 또한, 콘택 오버랩 마진에 여유가 생기는 만큼, 상부 전도막의 면적을 감소시킬 수 있었다.

그리고, 본 발명의 제 2 실시예에서는 상부 전도막까지 모두 형성한 다음, 상부 전도막을 관통하는 콘택을 형성하여 줌으로써, 콘택 오버랩 마진의 변화는 없으나, 콘택면적의 증대를 통해 전기적 특성을 향상시킬 수 있었다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.

도3a 내지 도3c는 본 발명의 제 1 실시예에 따른 콘택 형성공정을 도시한 공정단면도로서, 이를 참조하여 본 발명의 제 1 실시예를 설명하면 다음과 같다.

먼저, 도3a에 도시된 바와같이 반도체 기판(20) 상에 하부 전도막용 전도물질을 형성하고 이를 패터닝하여 하부 전도막(21)을 형성한다. 다음으로 하부 전도막 (21)상에 층간절연막(22)을 적층형성 한 후, 층간절연막(22) 상에 상부 전도막용 전도물질(23)을 적층 형성한다.

다음으로 도3b에 도시된 바와같이 적절한 마스크(24)를 이용하여 상부 전도막용 전도물질을 패터닝하여 상부 전도막(23)을 완성한다.

이어서, 도3c에 도시된 바와같이 상부 전도막(23)의 일 측면으로 노출되는 층간절연막(22)의 일부를 선택적으로 식각하여, 상부 전도막(23)의 일 측면에 정렬(aligned)되며 하부 전도막(21)을 노출시키는 콘택홀을 형성한다. 다음으로 콘택홀 내부를 전도물질(24)로 채워서 상부 전도막(23)과 하부 전도막(21)을 전기적으로 연결시킨다.도 6a 내지 도 6d는 도 3c에 도시된 콘택홀 및 이를 이용한 콘택 형성방법의 일례로서, 이하에서는 이를 통해 도 3c에 도시된 반도체 소자의 콘택 형성방법을 상세히 설명하기로 한다. 먼저, 도 6a에 도시된 바와 같이, 상기한 도 3b를 통해 패터닝된 상부 전도막(23)의 양측으로 노출되는 층간절연막(22) 상에 희생절연막(26)을 형성한다. 예컨대, 상부 전도막(23)을 덮도록 희생절연막(26)을 증착한 후, 이를 평탄화한다.이어서, 도 6b에 도시된 바와 같이, 통상의 포토마스크(photo mask) 공정을 통해 희생절연막(26) 상에 콘택홀 형성영역인 콘택영역을 오픈시키는 구조의 감광막 패턴(27)을 형성한다. 예컨대, 감광막 패턴(27)은 상부 전도막(23)의 일 측면에 정렬되는 콘택영역이 오픈되도록 상부 전도막(23)을 포함한 희생절연막(26) 상에 형성한다.이어서, 도 6c에 도시된 바와 같이, 감광막 패턴(27)을 마스크로 이용한 식각공정을 실시하여 상부 전도막(23)의 일 측면으로 노출되는 희생절연막(26) 및 층간절연막(22)의 일부를 선택적으로 식각한다. 이로써, 콘택영역의 하부 전도막(20)을 노출시키는 콘택홀(미도시)이 형성된다.이어서, 도 6d에 도시된 바와 같이, 콘택홀(미도시) 내부를 전도물질(24)로 채운 다음, 희생절연막(26, 도 6c 참조)을 제거한다.

이와같이 본 발명의 제 1 실시예에서는 상부 전도막(23)의 측면을 콘택면으로 활용하고 있어, 콘택면의 면적을 증가시킬 수 있었다. 통상적으로 알루미늄 등으로 이루어진 금속배선은 그 높이가 상당하기 때문에, 금속배선의 높이에 비례하는 면적을 콘택면으로 이용할 수 있어 콘택면적의 증가를 이룰 수 있었다.

또한, 본 발명의 제 1 실시예에서는 콘택 오버랩 마진(contact overlap margin)의 여유가 생긴만큼, 상부 전도막의 면적을 감소시킬 수 있었다. 이를 도4를 참조하여 설명한다.

도4는 본 발명의 제 1 실시예에 따른 인터커넥션 방법을 도시한 평면도로써 이를 참조하면, 상부 전도막(23)의 일 측면에만 정렬되어 콘택이 형성되고 있기 때문에 요구되는 콘택 오버랩은 종래기술보다 절반으로 감소하였다.

즉, 종래에는 도4에서 점선으로 표시된 만큼의 너비를 갖는 상부 전도막이 필요하였으나, 본 발명의 제 1 실시예에서는 상부 전도막의 너비를 종래보다 절반으로 감소시킬 수 있어, 전체적인 상부 전도막의 면적을 감소시킬 수 있었다.

이와같은 본 발명의 기술적 사상을 적용하게 되면, 반도체 소자에 이용되는 금속배선의 면적을 획기적으로 감소시킬 수 있기 때문에, 소자의 스케일 다운 측면에서 큰 도음이 될 것이다.

다음으로 도5를 참조하여 본 발명의 제 2 실시예를 설명한다.

본 발명의 제 2 실시예에서는 상부 전도막을 관통하여 콘택을 형성함으로써 콘택 오버랩 마진의 변화는 없으나, 콘택면적을 넓힐 수 있는 발명이다.

즉, 도5를 참조하여 본 발명의 제 2 실시예를 설명하면 먼저, 반도체 기판 (30)상에 하부 전도막용 전도물질을 형성하고 이를 패터닝하여 하부 전도막(31)을 형성한다. 다음으로 하부 전도막 (31)상에 층간절연막(32)을 적층형성 한 후, 층간절연막(32) 상에 상부 전도막용 전도물질을 적층 형성한다.

다음으로 적절한 마스크를 이용하여 상부 전도막용 전도물질을 패터닝하여 상부 전도막(33)을 완성한다.

이어서, 통상의 포토마스크 공정을 통해 본 발명의 제 1 실시예에서와 같이 콘택영역을 오픈시키는 구조의 감광막 패턴(미도시)을 형성하고 이를 이용한 식각공정을 실시함으로써, 상부 전도막(33) 및 층간절연막(32)을 관통하여 하부 전도막(31)을 노출시키는 콘택홀(미도시)을 형성한다. 그런 다음, 콘택홀 내부를 전도물질(34)로 매립한다. 이로써, 하부 전도막(31)과 상부 전도막(33)이 전기적으로 연결된다.

본 발명의 제 2 실시예에서와 같이 콘택을 형성하게 되면, 콘택 오버랩 마진의 경우에는 종래기술과 비교하여 변화가 없으나, 대신 콘택면적이 크게 늘어나는 장점이 있다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명을 적용하면, 스케일 다운된 소자 특히, 텅스텐실리사이드 워드라인과 텅스텐 비트라인과의 콘택에서 비트라인과 워드라인간의 콘택저항값이 급격히 증가하는 현상을 방지할 수 있어 신뢰성 있는 소자 제작이 가능하다. 특히, 최근 열공정의 변화에 따라 콘택 저항값이 급격히 변화하는 사례에 직접적으로 적용이 가능하다.

도1a 내지 도1c는 종래기술에 따른 상/하부 전도막간의 콘택 형성방법을 도시한 공정단면도,

도2는 종래기술에 따른 인터커넥션 방법을 도시한 평면도,

도3a 내지 도3c는 본 발명의 제 1 실시예에 따른 상/하부 전도막 간의 콘택 형성방법을 도시한 공정단면도,

도4는 본 발명의 제 1 실시예에 따른 콘택 형성방법을 도시한 평면도,

도5는 본 발명의 제 2 실시예에 따른 콘택 형성방법을 도시한 단면도,도 6a 내지 도 6d는 도 3c의 콘택 형성방법의 일례를 도시한 상세 단면도.

*도면의 주요부분에 대한 부호의 설명*

20 : 기판

21 : 하부 전도막

22 : 층간절연막

23 : 상부 전도막

24 : 콘택

Claims (2)

1. 반도체 기판 상에 하부 전도막과 층간절연막을 적층 형성하는 단계;

   상기 층간절연막 상에 상부 전도막을 형성하는 단계;

   상기 상부 전도막의 일 측면으로 노출된 상기 층간절연막의 일부를 식각하여 상기 상부 전도막의 일 측면에 정렬되는 콘택홀을 형성하는 단계; 및

   상기 상부 전도막의 측면을 콘택면으로 이용하도록 상기 콘택홀 내부를 전도물질로 매립하는 단계

   를 포함하여 이루어지는 반도체 소자의 콘택 형성방법.
2. 반도체 기판 상에 하부 전도막과 층간절연막을 적층 형성하는 단계;

   상기 층간절연막 상에 상부 전도막을 형성하는 단계;

   상기 상부 전도막 및 상기 층간절연막을 관통하여 상기 하부 전도막을 노출시키는 콘택홀을 형성하는 단계; 및

   관통된 상기 상부 전도막의 내벽을 콘택면으로 이용하도록 상기 콘택홀 내부를 전도물질로 매립하는 단계

   를 포함하여 이루어지는 반도체 소자의 콘택 형성방법.