JP2000332107A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000332107A
JP2000332107A JP11140018A JP14001899A JP2000332107A JP 2000332107 A JP2000332107 A JP 2000332107A JP 11140018 A JP11140018 A JP 11140018A JP 14001899 A JP14001899 A JP 14001899A JP 2000332107 A JP2000332107 A JP 2000332107A
Authority
JP
Japan
Prior art keywords
layer
insulating film
wiring
interlayer insulating
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP11140018A
Other languages
English (en)
Inventor
Koji Miyata
幸児 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11140018A priority Critical patent/JP2000332107A/ja
Publication of JP2000332107A publication Critical patent/JP2000332107A/ja
Abandoned legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明は、ＤＤ配線プロセスを用いて実効誘
電率の低い多層配線を形成する半導体装置の製造方法を
提供することを目的とする。 【解決手段】 各Ｃｕプラグ１７、２２、２８を介して
接続された４層配線構造のＣｕ配線層１３、１８、２
３、２９において、これら４層配線構造のＣｕ配線層１
３、１８、２３、２９間に介在しているＩＬＤ層１５及
びＩＬＤ層とＩＭＤ層とを兼用するＩＬＤ／ＩＭＤ層２
０、２５が全て低誘電率の有機ポリマーからなってお
り、従来の場合のように有機ポリマーよりも誘電率の高
いＳｉＯ2 からなるＩＭＤ層やＨＭ層が介在していな
い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に多層配線構造を有する半導体装置及び
ＤＤ（Dual Damascene；デュアルダマシン）配線プロセ
スを用いて多層配線を形成する半導体装置の製造方法に
関するものである。
【０００２】
【従来の技術】近年、多層配線構造を有する半導体装置
の動作速度向上と低消費電力化のために、配線層にＣｕ
（銅）材料を採用すると共に、層間絶縁膜に低誘電率材
料を採用したＤＤ配線プロセスの開発が進んでいる。
【０００３】従来の多層配線構造を有する半導体装置を
作製する際には、通常、以下に述べる２種類のＤＤ配線
プロセスが用いられている。先ず、従来の第１のＤＤ配
線プロセスを用いて多層配線を形成する半導体装置の製
造方法を、図１４及び図１５の工程断面図を用いて説明
する。
【０００４】［工程１］ トランジスタ等を形成したシ
リコン基板（図示せず）上の絶縁膜５１を選択的にエッ
チングして第１の配線溝を形成した後、この第１の配線
溝内にＴａＮバリアメタル膜５２を介して１層目のＣｕ
配線層５３を形成する。
【０００５】［工程２］ この１層目のＣｕ配線層５３
上面が露出している基体全面に、１層目のＣｕ配線層５
３上面からのＣｕの拡散を防止するためのＳｉＮバリア
層５４を形成する。更に、このＳｉＮバリア層５４上
に、有機ポリマーからなるＩＬＤ層（Inter Layer Diel
ectric；層間絶縁膜）５５を形成する。その後、このＩ
ＬＤ層５５を選択的にエッチング除去して、ＳｉＮバリ
ア層５４表面に達する接続孔を開口する。
【０００６】続いて、基体全面に、ＳｉＯ2 からなるＩ
ＭＤ層（Inter Metal Dielectric；線間絶縁膜）５６を
形成し、ＩＬＤ層５５に開口した接続孔内を埋め込む。
その後、リソグラフィ技術によりＩＭＤ層５６上に形成
したレジストパターン（図示せず）をマスクとして、有
機ポリマーからなるＩＬＤ層５５に対するエッチング選
択比の大きなエッチングを行って、ＳｉＯ2 からなるＩ
ＭＤ層５６を選択的に除去する。
【０００７】こうして、ＩＭＤ層５６に第２の配線溝を
形成すると共に、接続孔内を埋め込んでいたＩＭＤ層５
６を除去して、ＩＬＤ層５５に再びＳｉＮバリア層５４
表面に達する接続孔を開口する。
【０００８】更に、この有機ポリマーからなるＩＬＤ層
５５に対するエッチング選択比の大きなエッチングを続
行して、接続孔内に露出したＳｉＮバリア層５４を選択
的に除去する。こうして、再びＩＬＤ層５５及びＳｉＮ
バリア層５４に接続孔を開口し、１層目のＣｕ配線層５
３上面を露出させる。
【０００９】続いて、これらのＩＬＤ層５５及びＳｉＮ
バリア層５４に開口した接続孔内並びにＩＭＤ層５６に
形成した第２の配線溝内に、例えばＴａＮバリアメタル
膜５７を介してＣｕプラグ５８及び２層目のＣｕ配線層
５９を形成する。
【００１０】こうして、ＤＤ配線プロセスを用いて、１
層目のＣｕ配線層５３にＴａＮバリアメタル膜５７及び
Ｃｕプラグ５８を介して接続されている２層目のＣｕ配
線層５９を形成する（図１４参照）。
【００１１】［工程３］ 上記の工程２を繰り返す。即
ち、２層目のＣｕ配線層５９上面が露出している基体全
面にＳｉＮバリア層５４ａ及び有機ポリマーからなるＩ
ＬＤ層５５ａを順に形成し、このＩＬＤ層５５ａを選択
的にエッチング除去してＳｉＮバリア層５４ａ表面に達
する接続孔を開口し、基体全面にＳｉＯ2 からなるＩＭ
Ｄ層５６ａを形成し、リソグラフィ技術によりＩＭＤ層
５６ａ上に形成したレジストパターン（図示せず）をマ
スクとして有機ポリマーからなるＩＬＤ層５５ａに対す
るエッチング選択比の大きなエッチングを行って、Ｓｉ
Ｏ2 からなるＩＭＤ層５６ａを選択的に除去してＩＭＤ
層５６ａに第２の配線溝を形成すると共に、接続孔内を
埋め込んでいたＩＭＤ層５６ａをも除去してＩＬＤ層５
５ａに再びＳｉＮバリア層５４ａ表面に達する接続孔を
開口し、更にこの有機ポリマーからなるＩＬＤ層５５ａ
に対するエッチング選択比の大きなエッチングを続行
し、接続孔内に露出したＳｉＮバリア層５４ａを選択的
に除去して接続孔内に１層目のＣｕ配線層５３上面を露
出させ、これらＩＬＤ層５５ａ及びＳｉＮバリア層５４
ａに開口した接続孔内並びにＩＭＤ層５６ａに形成した
第３の配線溝内に、例えばＴａＮバリアメタル膜５７ａ
を介してＣｕプラグ５８ａ及び３層目のＣｕ配線層５９
ａを形成する。
【００１２】こうして、ＤＤ配線プロセスを用いて、２
層目のＣｕ配線層５９にＴａＮバリアメタル膜５７ａ及
びＣｕプラグ５８ａを介して接続されている３層目のＣ
ｕ配線層５９ａを形成する。
【００１３】［工程４］ 上記の工程３を繰り返す。即
ち、３層目のＣｕ配線層５９ａ上面が露出している基体
全面にＳｉＮバリア層５４ｂ及び有機ポリマーからなる
ＩＬＤ層５５ｂを順に形成し、このＩＬＤ層５５ｂを選
択的にエッチング除去してＳｉＮバリア層５４ｂ表面に
達する接続孔を開口し、基体全面にＳｉＯ2 からなるＩ
ＭＤ層５６ｂを形成し、リソグラフィ技術によりＩＭＤ
層５６ｂ上に形成したレジストパターン（図示せず）を
マスクとして有機ポリマーからなるＩＬＤ層５５ｂに対
するエッチング選択比の大きなエッチングを行って、Ｓ
ｉＯ2 からなるＩＭＤ層５６ｂを選択的に除去してＩＭ
Ｄ層５６ｂに第２の配線溝を形成すると共に、接続孔内
を埋め込んでいたＩＭＤ層５６ｂをも除去してＩＬＤ層
５５ｂに再びＳｉＮバリア層５４ｂ表面に達する接続孔
を開口し、更にこの有機ポリマーからなるＩＬＤ層１８
に対するエッチング選択比の大きなエッチングを続行
し、接続孔内に露出したＳｉＮバリア層５４ｂを選択的
に除去して接続孔内に１層目のＣｕ配線層１３上面を露
出させ、これらＩＬＤ層１８及びＳｉＮバリア層５４ｂ
に開口した接続孔内並びにＩＭＤ層５６ｂに形成した第
３の配線溝内に、例えばＴａＮバリアメタル膜５７ｂを
介してＣｕプラグ５８ｂ及び４層目のＣｕ配線層５９ｂ
を形成する。
【００１４】こうして、ＤＤ配線プロセスを用いて、３
層目のＣｕ配線層５９ａにＴａＮバリアメタル膜５７ｂ
及びＣｕプラグ５８ｂを介して接続されている３層目の
Ｃｕ配線層５９ｂを形成する（図１５参照）。以上のよ
うな一連の工程により、４層構造のＣｕ配線層５３、５
９、５９ａ、５９ｂを形成する。
【００１５】次に、従来の第２のＤＤ配線プロセスを用
いて多層配線を形成する半導体装置の製造方法を、図１
６及び図１７の工程断面図を用いて説明する。 ［工程１］ 上記第１のＤＤ配線プロセスにおける工程
１と同様にして、トランジスタ等を形成したシリコン基
板（図示せず）上の絶縁膜６１を選択的にエッチングし
て第１の配線溝を形成し、この第１の配線溝内にＴａＮ
バリアメタル膜６２を介して１層目のＣｕ配線層６３を
形成する。
【００１６】［工程２］ １層目のＣｕ配線層６３が形
成された基体全面に、１層目のＣｕ配線層６３上面から
のＣｕの拡散を防止するためのＳｉＮバリア層６４を形
成し、このＳｉＮバリア層６４上に、有機ポリマーから
なるＩＬＤ層６５を形成する。更に、このＩＬＤ層６５
上に、ＳｉＯ2 からなる中間ＨＭ（Hard Mask ；ハード
マスク）層６６を形成する。その後、この中間ＨＭ層６
６を選択的にエッチング除去して、ＩＬＤ層６５表面に
達する接続孔を開口する。
【００１７】続いて、基体全面に、有機ポリマーからな
るＩＭＤ層６７を形成し、中間ＨＭ層６６に開口した接
続孔内を埋め込む。更に、このＩＭＤ層６７上に、Ｓｉ
Ｏ2からなる上層ＨＭ層６８を形成する。
【００１８】続いて、リソグラフィ技術により上層ＨＭ
層６８上に形成した配線溝用のレジストパターン（図示
せず）をマスクとして、上層ＨＭ層６８を選択的にエッ
チング除去するした後、同じレジストパターンをマスク
として、ＳｉＯ2 からなる上層ＨＭ層６８に対するエッ
チング選択比の大きなエッチングを行い、有機ポリマー
からなるＩＭＤ層６７を選択的に除去して、第２の配線
溝を形成する。
【００１９】更に、ＳｉＯ2 からなる中間ＨＭ層６６を
マスクとして、中間ＨＭ層６６、６８に対するエッチン
グ選択比の大きなエッチングを続行し、有機ポリマーか
らなるＩＬＤ層６５を選択的に除去して、ＳｉＮバリア
層６４表面に達する接続孔を開口する。
【００２０】更に、同じレジストパターンをマスクとし
て、有機ポリマーからなるＩＬＤ層６５、６７に対する
エッチング選択比の大きなエッチングを続行して、接続
孔内に露出したＳｉＮバリア層６４を選択的に除去する
と共に、第２の配線溝内に露出した中間ＨＭ層６６を選
択的に除去する。
【００２１】こうして、上層ＨＭ層６８、ＩＭＤ層６
７、及び中間ＨＭ層６６に第２の配線溝を形成すると共
に、ＩＬＤ層６５及びＳｉＮバリア層６４に接続孔を開
口し、この接続孔内に１層目のＣｕ配線層６３上面を露
出させる。
【００２２】続いて、これらのＩＬＤ層６５及びＳｉＮ
バリア層６４に開口した接続孔内並びに上層ＨＭ層６
８、ＩＭＤ層６７、及び中間ＨＭ層６６に形成した第２
の配線溝内に、それぞれ例えばＴａＮバリアメタル膜６
９を介してＣｕプラグ７０及び２層目のＣｕ配線層７１
を形成する。
【００２３】こうして、ＤＤ配線プロセスを用いて、１
層目のＣｕ配線層６３にＴａＮバリアメタル膜７０及び
Ｃｕプラグ６９を介して接続されている２層目のＣｕ配
線層７１を形成する（図１６参照）。
【００２４】［工程３］ 上記の工程２を繰り返す。即
ち、２層目のＣｕ配線層７１上面が露出している基体全
面に、ＳｉＮバリア層６４ａ、有機ポリマーからなるＩ
ＬＤ層６５ａ、及びＳｉＯ2 からなる中間ＨＭ層６６ａ
を順に堆積し、この中間ＨＭ層６６ａを選択的にエッチ
ング除去してＩＬＤ層６５ａ表面に達する接続孔を開口
し、基体全面に有機ポリマーからなるＩＭＤ層６７ａを
形成して中間ＨＭ層６６ａに開口した接続孔内を埋め込
み、このＩＭＤ層６７ａ上にＳｉＯ2 からなる上層ＨＭ
層６８ａを形成し、リソグラフィ技術により上層ＨＭ層
６８ａ上に形成した配線溝用のレジストパターン（図示
せず）をマスクとして上層ＨＭ層６８ａを選択的にエッ
チング除去し、同じレジストパターンをマスクとしてＳ
ｉＯ2 からなる上層ＨＭ層６８ａに対するエッチング選
択比の大きなエッチングを行い、有機ポリマーからなる
ＩＭＤ層６７ａを選択的に除去して第２の配線溝を形成
し、ＳｉＯ2 からなる中間ＨＭ層６６ａをマスクとして
中間ＨＭ層６６ａ、６８ａに対するエッチング選択比の
大きなエッチングを続行し、有機ポリマーからなるＩＬ
Ｄ層６５ａを選択的に除去してＳｉＮバリア層６４ａ表
面に達する接続孔を開口し、接続孔内に露出したＳｉＮ
バリア層６４ａ及び第２の配線溝内に露出した中間ＨＭ
層６６ａを選択的に除去して接続孔内に１層目のＣｕ配
線層６３上面を露出させ、これら接続孔内及び第３の配
線溝内にそれぞれＴａＮバリアメタル膜６９ａを介して
Ｃｕプラグ７０ａ及び２層目のＣｕ配線層７１ａを形成
する。
【００２５】こうして、ＤＤ配線プロセスを用いて、２
層目のＣｕ配線層７１にＴａＮバリアメタル膜７０ａ及
びＣｕプラグ６９ａを介して接続されている２層目のＣ
ｕ配線層７１ａを形成する。
【００２６】［工程４］ 上記の工程３を繰り返す。即
ち、３層目のＣｕ配線層７１ａ上面が露出している基体
全面に、ＳｉＮバリア層６４ｂ、有機ポリマーからなる
ＩＬＤ層６５ｂ、及びＳｉＯ2 からなる中間ＨＭ層６６
ｂを順に堆積し、この中間ＨＭ層６６ｂを選択的にエッ
チング除去してＩＬＤ層６５ｂ表面に達する接続孔を開
口し、基体全面に有機ポリマーからなるＩＭＤ層６７ｂ
を形成して中間ＨＭ層６６ｂに開口した接続孔内を埋め
込み、このＩＭＤ層６７ｂ上にＳｉＯ2 からなる上層Ｈ
Ｍ層６８ｂを形成し、リソグラフィ技術により上層ＨＭ
層６８ｂ上に形成した配線溝用のレジストパターン（図
示せず）をマスクとして上層ＨＭ層６８ｂを選択的にエ
ッチング除去し、同じレジストパターンをマスクとして
ＳｉＯ2 からなる上層ＨＭ層６８ｂに対するエッチング
選択比の大きなエッチングを行い、有機ポリマーからな
るＩＭＤ層６７ｂを選択的に除去して第２の配線溝を形
成し、ＳｉＯ2 からなる中間ＨＭ層６６ｂをマスクとし
て中間ＨＭ層６６ｂ、６８ｂに対するエッチング選択比
の大きなエッチングを続行し、有機ポリマーからなるＩ
ＬＤ層６５ｂを選択的に除去してＳｉＮバリア層６４ｂ
表面に達する接続孔を開口し、接続孔内に露出したＳｉ
Ｎバリア層６４ｂ及び第２の配線溝内に露出した中間Ｈ
Ｍ層６６ｂを選択的に除去して接続孔内に１層目のＣｕ
配線層６３上面を露出させ、これら接続孔内及び第３の
配線溝内にそれぞれＴａＮバリアメタル膜６９ｂを介し
てＣｕプラグ７０ｂ及び２層目のＣｕ配線層７１ｂを形
成する。
【００２７】こうして、ＤＤ配線プロセスを用いて、３
層目のＣｕ配線層７１ａにＴａＮバリアメタル膜７０ｂ
及びＣｕプラグ６９ｂを介して接続されている４層目の
Ｃｕ配線層７１ｂを形成する（図１７参照）。以上のよ
うな一連の工程により、４層構造のＣｕ配線層６３、７
１、７１ａ、７１ｂを形成する。
【００２８】
【発明が解決しようとする課題】上記従来の第１のＤＤ
配線プロセスを用いて多層配線を形成する半導体装置の
製造方法においては、例えばＩＭＤ層５６に第２の配線
溝を形成し、ＩＬＤ層５５に接続孔を開口するために、
ＩＭＤ層５６とＩＬＤ層５５とのエッチング選択性が必
要となる。この関係は、ＩＭＤ層５６ａとＩＬＤ層５５
ａとにおいても、ＩＭＤ層５６ｂとＩＬＤ層５５ｂとに
おいても同様である。
【００２９】このために、例えばＩＬＤ層５５、５５
ａ、５５ｂの材料として低誘電率材料である有機ポリマ
ーを採用しても、ＩＭＤ層５６、５６ａ、５６ｂの材料
にはこの有機ポリマーとは異なる絶縁材料を選択しなけ
ればならず、その材料選択の幅が限られてしまう。こう
して、ＩＭＤ層５６、５６ａ、５６ｂの材料としては、
加工性には優れているものの有機ポリマーよりも誘電率
が高いＳｉＯ2 を採用している。
【００３０】従って、上記従来の第１のＤＤ配線プロセ
スを用いて形成した４層配線構造において、Ｃｕ配線層
５３、５９、５９ａ、５９ｂのＩＬＤ層５５、５５ａ、
５５ｂに低誘電率材料である有機ポリマーを採用して
も、Ｃｕ配線層５９、５９ａ、５９ｂのＩＭＤ層５６、
５６ａ、５６ｂが相対的に高誘電率のＳｉＯ2 を絶縁材
料としているために、４層配線構造全体としての実効誘
電率をそれほど低下させることができないという問題が
あった。
【００３１】この問題に対処するために、上記従来の第
２のＤＤ配線プロセスを用いて多層配線を形成する半導
体装置の製造方法においては、４層配線構造におけるＣ
ｕ配線層６３、７１、７１ａ、７１ｂのＩＬＤ層６５、
６５ａ、６５ｂのみならず、Ｃｕ配線層７１、７１ａ、
７１ｂのＩＭＤ層６７、６７ａ、６７ｂにも、低誘電率
材料である有機ポリマーを採用している。
【００３２】しかし、この場合、例えばＩＭＤ層６７に
第２の配線溝を形成し、ＩＬＤ層６５に接続孔を開口す
るために、ＩＬＤ層６５とＩＭＤ層６７との間に中間Ｈ
Ｍ層６６を設け、ＩＭＤ層６７上に上層ＨＭ層６８を設
け、これら中間ＨＭ層６６及び上層ＨＭ層６８の材料と
してＩＬＤ層６５及びＩＭＤ層６７とのエッチング選択
性がとれるものを採用しなければならない。
【００３３】同様に、ＩＬＤ層６５ａとＩＭＤ層６７ａ
との間及びＩＭＤ層６７ａ上にも、それぞれエッチング
選択性がとれる材料からなる中間ＨＭ層６６ａ及び上層
ＨＭ層６８ａを設け、ＩＬＤ層６５ｂとＩＭＤ層６７ｂ
との間及びＩＭＤ層６７ｂ上にも、それぞれエッチング
選択性がとれる材料からなる中間ＨＭ層６６ｂ及び上層
ＨＭ層６８ｂを設ける必要がある。
【００３４】こうして、中間ＨＭ層６６、６６ａ、６６
ｂ及び上層ＨＭ層６８、６８ａ、６８ｂには有機ポリマ
ーとは異なる絶縁材料を選択しなければならず、その材
料選択の幅が限られてしまうため、これら中間ＨＭ層６
６、６６ａ、６６ｂ及び上層ＨＭ層６８、６８ａ、６８
ｂの材料としては、加工性には優れているものの有機ポ
リマーよりも誘電率が高いＳｉＯ2 を採用している。
【００３５】従って、ＤＤ配線プロセスを用いて形成し
た４層配線構造において、Ｃｕ配線層６３、７１、７１
ａ、７１ｂのＩＬＤ層６５、６５ａ、６５ｂ及びＣｕ配
線層７１、７１ａ、７１ｂのＩＭＤ層６７、６７ａ、６
７ｂに低誘電率材料である有機ポリマーを採用しても、
これらＩＬＤ層６５、６５ａ、６５ｂ及びＩＭＤ層６
７、６７ａ、６７ｂ間に介在する中間ＨＭ層６６、６６
ａ、６６ｂ及び上層ＨＭ層６８、６８ａ、６８ｂが相対
的に高誘電率のＳｉＯ2 を絶縁材料としているために、
上記従来の第１のＤＤ配線プロセスを用いて多層配線を
形成する場合と同様に、４層配線構造全体としての実効
誘電率をそれほど低下させることができないという問題
があった。
【００３６】そこで本発明は、上記問題点を鑑みてなさ
れたものであり、ＤＤ配線プロセスを用いて実効誘電率
の低い多層配線を形成する半導体装置の製造方法を提供
することを目的とする。
【００３７】
【課題を解決するための手段】上記課題は、以下の本発
明に係る半導体装置の製造方法により達成される。即
ち、請求項１に係る半導体装置の製造方法は、第１の配
線層とこの第１の配線層より上層にある第２の配線層と
がプラグを介して接続されている多層配線構造を有する
半導体装置の製造方法であって、デュアルダマシン配線
プロセスを用いて第２の配線層及びプラグを同時に形成
した後、複数の第２の配線層の間に挟まれた絶縁膜を除
去する第１の工程と、複数の第２の配線層の間を酸化シ
リコンよりも誘電率が低い材料からなる線間絶縁膜によ
って埋めると共に、第２の配線層及び線間絶縁膜上に酸
化シリコンよりも誘電率が低い材料からなる層間絶縁膜
を形成する第２の工程とを有することを特徴とする。
【００３８】このように請求項１に係る半導体装置の製
造方法においては、デュアルダマシン配線プロセスによ
り第２の配線層及びプラグを形成する際に用いる絶縁膜
をこれら第２の配線層及びプラグの形成後に除去するこ
とにより、この絶縁膜の材料として誘電率を考慮するこ
となく加工性を優先して広範な材料から選択することが
可能になるため、機械的な強度、耐熱性、コスト等の観
点から選択した最良の材料が用いられる。
【００３９】また、デュアルダマシン配線プロセスによ
り第２の配線層及びプラグを形成する際に用いた絶縁膜
のエッチング除去後に、複数の第２の配線層の間を酸化
シリコンよりも誘電率が低い材料からなる線間絶縁膜に
より埋めると共に、第２の配線層及び線間絶縁膜上に酸
化シリコンよりも誘電率が低い材料からなる層間絶縁膜
を形成することにより、従来のように線間絶縁膜や層間
絶縁膜に酸化シリコン等の比較的誘電率の高い材料を用
いる場合よりも、また従来のように線間絶縁膜と層間絶
縁膜との間に酸化シリコン等の比較的誘電率の高い材料
からなるハードマスク層を介在させる場合よりも、多層
配線構造全体における実効誘電率が低下する。
【００４０】また、第２の配線層の線間絶縁膜及びその
上層の層間絶縁膜をそれぞれ酸化シリコンよりも誘電率
が低い材料から形成する際に、これらの線間絶縁膜及び
層間絶縁膜は一工程において一体的に又は連続的に成膜
することが可能になるため、工程数が削減される。な
お、ここで、第１の配線層及び第２の配線層は、多層配
線構造における任意の上下方向に隣接する２つの配線層
を意味する。従って、この請求項１に係る発明は、２層
配線構造に限定されるものではなく、３層以上の多層配
線構造においても適用されるものである。
【００４１】また、請求項２に係る半導体装置の製造方
法は、デュアルダマシン配線プロセスを用いて、第１の
配線層と第２の配線層とがプラグを介して接続されてい
る多層配線を形成する半導体装置の製造方法であって、
半導体基板上に、第１の絶縁膜を介して第１の配線層を
形成した後、基体全面に、酸化シリコンよりも誘電率が
低い材料からなる第１の層間絶縁膜を堆積する第１の工
程と、この第１の層間絶縁膜を選択的に除去して、第１
の配線層上面に達する接続孔を開口した後、基体全面
に、第１の層間絶縁膜とのエッチング選択性がとれる第
２の絶縁膜を堆積する第２の工程と、この第２の絶縁膜
上に形成した配線溝用のパターンをマスクとして、第１
の層間絶縁膜に対するエッチング選択比の大きなエッチ
ングを行って第２の絶縁膜を選択的に除去し、第２の絶
縁膜に配線溝を形成すると共に第１の層間絶縁膜に第１
の配線層上面に達する接続孔を再び開口する第３の工程
と、第１の層間絶縁膜に開口した接続孔内及び第２の絶
縁膜に形成した配線溝内に導電体膜を埋め込んで、第１
の配線層上面に接続するプラグ及びこのプラグに接続す
る第２の配線層を形成する第４の工程と、第２の絶縁膜
をエッチング除去する第５の工程と、複数の第２の配線
層の間に、酸化シリコンよりも誘電率が低い材料からな
る線間絶縁膜を形成すると共に、第２の配線層及び線間
絶縁膜上に、酸化シリコンよりも誘電率が低い材料から
なる第２の層間絶縁膜を形成する第６の工程とを有する
ことを特徴とする。
【００４２】このように請求項２に係る半導体装置の製
造方法においては、第１の配線層上面に接続するプラグ
及び第２の配線層のための接続孔及び配線溝を形成する
際に必要とされる第２の絶縁膜が、プラグ及び第２の配
線層の形成後にエッチング除去されることにより、誘電
率を考慮することなく加工性を優先して広範な材料から
第２の絶縁膜の材料を選択することが可能になるため、
第１の層間絶縁膜とのエッチング選択性の加えて、機械
的な強度、耐熱性、コスト等の観点から選択した最良の
材料が用いられる。
【００４３】また、この第２の絶縁膜のエッチング除去
後に、第２の配線層の線間絶縁膜及びその上層の第２の
層間絶縁膜を酸化シリコンよりも誘電率が低い材料から
形成することにより、この第２の絶縁膜が酸化シリコン
等の比較的誘電率の高い材料からなる場合であっても、
従来のように第２の配線層の線間絶縁膜として残存する
ことはないため、また、第２の配線層の線間絶縁膜及び
その上層の第２の層間絶縁膜の材料としては、第１の層
間絶縁膜とのエッチング選択性などの加工性を考慮する
ことなく、低誘電率の材料を選択することが可能になる
ため、多層配線構造全体における実効誘電率が低下す
る。
【００４４】また、第１の層間絶縁膜並びに第２の配線
層の線間絶縁膜及びその上層の第２の層間絶縁膜の材料
として、酸化シリコンよりも誘電率が低い同一材料を用
いることが可能になるため、多層配線構造全体の層間絶
縁膜と線間絶縁膜とが１種類の低誘電率材料を用いて形
成される。
【００４５】また、第２の絶縁膜のエッチング除去後、
第２の配線層の線間絶縁膜及びその上層の第２の層間絶
縁膜を酸化シリコンよりも誘電率が低い材料から形成す
る際に、これら第２の配線層の線間絶縁膜及び第２の層
間絶縁膜は一工程において一体的に又は連続的に成膜す
ることが可能になるため、工程数が削減される。
【００４６】また、請求項３に係る半導体装置の製造方
法は、上記請求項２に係る半導体装置の製造方法におい
て、前記第６の工程の後に、前記第２の工程〜第６の工
程を繰り返し、第２の層間絶縁膜を選択的に除去して、
第２の配線層上面に達する接続孔を開口した後、基体全
面に、第２の層間絶縁膜とのエッチング選択性がとれる
第３の絶縁膜を堆積し、第３の絶縁膜上に形成した配線
溝用のパターンをマスクとして、第２の層間絶縁膜に対
するエッチング選択比の大きなエッチングを行って第３
の絶縁膜を選択的に除去し、第３の絶縁膜に配線溝を形
成すると共に第２の層間絶縁膜に第２の配線層上面に達
する接続孔を再び開口し、第２の層間絶縁膜に開口した
接続孔内及び第３の絶縁膜に形成した配線溝内に導電体
膜を埋め込んで、第２の配線層上面に接続するプラグ及
びこのプラグに接続する第３の配線層を形成し、第３の
絶縁膜をエッチング除去し、複数の第３の配線層の間
に、酸化シリコンよりも誘電率が低い材料からなる線間
絶縁膜を形成すると共に、これら第３の配線層及び線間
絶縁膜上に、酸化シリコンよりも誘電率が低い材料から
なる第３の層間絶縁膜を形成する構成とすることによ
り、第１の配線層、この第１の配線層とプラグを介して
接続する第２の配線層、及びこの第２の配線層とプラグ
を介して接続する第３の配線層からなる多層配線構造を
形成する際にも、上記請求項２に係る半導体装置の製造
方法の場合と同様の作用を奏する。
【００４７】なお、ここで、前記第２の工程〜第６の工
程の繰り返しは１回に限定される必要はなく所望の回数
だけ繰り返すことが可能であるため、任意の層数の多層
配線構造を形成する際にも、この請求項３に係る半導体
装置の製造方法を適用することが可能になり、その際に
も上記の場合と同様の作用を奏する。
【００４８】また、請求項４に係る半導体装置の製造方
法は、デュアルダマシン配線プロセスを用いて、第１の
配線層と第２の配線層とがプラグを介して接続されてい
る多層配線を形成する半導体装置の製造方法であって、
半導体基板上に、第１の絶縁膜を介して第１の配線層を
形成した後、基体全面に、酸化シリコンよりも誘電率が
低い材料からなる第１の層間絶縁膜を堆積する第１の工
程と、この第１の層間絶縁膜上に、第１の層間絶縁膜と
のエッチング選択性がとれる中間ハードマスク層を形成
した後、この中間ハードマスク層を選択的に除去して、
第１の層間絶縁膜上面に達する接続孔を開口する第２の
工程と、基体全面に、第１の層間絶縁膜と同じ材料から
なる第２の絶縁膜を堆積して中間ハードマスク層に開口
した接続孔内を埋め込んだ後、第２の絶縁膜上に、第２
の絶縁膜及び第１の層間絶縁膜とのエッチング選択性が
とれる上層ハードマスク層を形成する第３の工程と、こ
の上層ハードマスク層上に形成した配線溝用のレジスト
パターンをマスクとして、上層ハードマスク層を選択的
にエッチング除去した後、上層ハードマスク層及び中間
ハードマスク層に対するエッチング選択比の大きなエッ
チングを行って第２の絶縁膜及び第１の層間絶縁膜を選
択的に除去し、上層ハードマスク層及び第２の絶縁膜に
配線溝を形成すると共に第１の層間絶縁膜に第１の配線
層上面に達する接続孔を開口する第４の工程と、これら
第１の層間絶縁膜に開口した接続孔内並びに上層ハード
マスク層及び第２の絶縁膜に形成した配線溝内に導電体
膜を埋め込んで、第１の配線層上面に接続するプラグ及
びこのプラグに接続する第２の配線層を形成する第５の
工程と、上層ハードマスク層、第２の絶縁膜、及び中間
ハードマスク層を順にエッチング除去して、第１の層間
絶縁膜の上面と第２の配線層の側面及び上面とを露出さ
せる第６の工程と、複数の第２の配線層の間に、酸化シ
リコンよりも誘電率が低い材料からなる線間絶縁膜を形
成すると共に、これら第２の配線層及び線間絶縁膜上
に、酸化シリコンよりも誘電率が低い材料からなる第２
の層間絶縁膜を形成する第７の工程とを有することを特
徴とする。
【００４９】このように請求項４に係る半導体装置の製
造方法においては、第１の配線層上面に接続するプラグ
及び第２の配線層のための接続孔及び配線溝を形成する
際に必要とされる中間ハードマスク層及び上層ハードマ
スク層が、プラグ及び第２の配線層の形成後にエッチン
グ除去されることにより、誘電率を考慮することなく加
工性を優先して広範な材料から中間ハードマスク層及び
上層ハードマスク層の材料を選択することが可能になる
ため、第１の層間絶縁膜とのエッチング選択性の加え
て、機械的な強度、耐熱性、コスト等の観点から選択し
た最良の材料が用いられる。
【００５０】また、上層ハードマスク層、第２の絶縁
膜、及び中間ハードマスク層のエッチング除去後に、第
２の配線層の線間絶縁膜及びその上層の第２の層間絶縁
膜を酸化シリコンよりも誘電率が低い材料から形成する
ことにより、上層ハードマスク層及び中間ハードマスク
層が酸化シリコン等の比較的誘電率の高い材料からなる
場合であっても、従来のように第１の層間絶縁膜と第２
の配線層の線間絶縁膜との間及び第２の配線層の線間絶
縁膜と第２の層間絶縁膜との間にそれぞれ中間ハードマ
スク層及び上層ハードマスク層が残存することはないた
め、また、第２の配線層の線間絶縁膜及びその上層の第
２の層間絶縁膜の材料として低誘電率の材料を選択する
ことが可能になるため、多層配線構造全体における実効
誘電率が低下する。
【００５１】また、第１の層間絶縁膜並びに第２の配線
層の線間絶縁膜及びその上層の第２の層間絶縁膜の材料
として、酸化シリコンよりも誘電率が低い同一材料を用
いることが可能になるため、多層配線構造全体の層間絶
縁膜と線間絶縁膜とが１種類の低誘電率材料を用いて形
成される。
【００５２】また、上層ハードマスク層、第２の絶縁
膜、及び中間ハードマスク層のエッチング除去後、第２
の配線層の線間絶縁膜及びその上層の第２の層間絶縁膜
を酸化シリコンよりも誘電率が低い材料から形成する際
に、これら第２の配線層の線間絶縁膜及び第２の層間絶
縁膜は一工程において一体的に又は連続的に成膜するこ
とが可能になるため、工程数が削減される。
【００５３】また、請求項５に係る半導体装置の製造方
法は、上記請求項４に係る半導体装置の製造方法におい
て、前記第７の工程の後に、前記第２の工程〜第７の工
程を繰り返し、第２の層間絶縁膜上にこの第２の層間絶
縁膜とのエッチング選択性がとれる中間ハードマスク層
を形成した後、この中間ハードマスク層を選択的に除去
して第２の層間絶縁膜上面に達する接続孔を開口し、基
体全面にこの第２の層間絶縁膜と同じ材料からなる第３
の絶縁膜を堆積した後、第３の絶縁膜上にこの第３の絶
縁膜及び第２の層間絶縁膜とのエッチング選択性がとれ
る上層ハードマスク層を形成し、この上層ハードマスク
層上に形成した配線溝用のレジストパターンをマスクと
して上層ハードマスク層を選択的にエッチング除去した
後、上層ハードマスク層及び中間ハードマスク層に対す
るエッチング選択比の大きなエッチングを行って第３の
絶縁膜及び第２の層間絶縁膜を選択的に除去し、上層ハ
ードマスク層及び第３の絶縁膜に配線溝を形成すると共
に、第２の層間絶縁膜に第２の配線層上面に達する接続
孔を開口し、これら第２の層間絶縁膜に開口した接続孔
内並びに上層ハードマスク層及び第３の絶縁膜に形成し
た配線溝内に導電体膜を埋め込んで、第２の配線層上面
に接続するプラグ及びこのプラグに接続する第３の配線
層を形成し、上層ハードマスク層、第３の絶縁膜、及び
中間ハードマスク層を順にエッチング除去し、複数の第
３の配線層の間に酸化シリコンよりも誘電率が低い材料
からなる線間絶縁膜を形成すると共に、これら第３の配
線層及び線間絶縁膜上に酸化シリコンよりも誘電率が低
い材料からなる第３の層間絶縁膜を形成する構成とする
ことにより、第１の配線層、この第１の配線層とプラグ
を介して接続する第２の配線層、及びこの第２の配線層
とプラグを介して接続する第３の配線層からなる多層配
線構造を形成する際にも、上記請求項４に係る半導体装
置の製造方法の場合と同様の作用を奏する。
【００５４】なお、ここで、前記第２の工程〜第７の工
程の繰り返しは１回に限定される必要はなく所望の回数
だけ繰り返すことが可能であるため、任意の層数の多層
配線構造を形成する際にも、この請求項４に係る半導体
装置の製造方法を適用することが可能になり、その際に
も上記の場合と同様の作用を奏する。
【００５５】また、上記請求項１、２、及び４のいずれ
かに係る半導体装置の製造方法において、層間絶縁膜及
び線間絶縁膜に採用されている酸化シリコンよりも誘電
率が低い材料としては有機ポリマーを用いることが好適
である。
【００５６】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。図１は本発明の一実施
形態に係る多層配線構造を有する半導体装置を示す断面
図であり、図２〜図１０はそれぞれ図１に示す多層配線
構造の半導体装置のＤＤ配線プロセスを用いた第１の製
造方法を説明するための工程断面図であり、図１１〜図
１３はそれぞれ図１に示す多層配線構造の半導体装置の
ＤＤ配線プロセスを用いた第２の製造方法を説明するた
めの工程断面図である。
【００５７】図１に示されるように、トランジスタ等を
形成したシリコン基板（図示せず）上の絶縁膜１１に形
成された第１の配線溝内に、ＴａＮバリアメタル膜１２
を介して１層目のＣｕ配線層１３が形成されている。そ
して、この１層目のＣｕ配線層１３上面は、Ｃｕの拡散
を防止するためのＳｉＮバリア層１４によって被覆され
ている。
【００５８】また、このＳｉＮバリア層１４上には、有
機ポリマーからなるＩＬＤ層１５が形成されている。そ
して、これらＩＬＤ層１５及びＳｉＮバリア層１４に開
口された接続孔内に、ＴａＮバリアメタル膜１６を介し
てＣｕプラグ１７が形成されている。即ち、このＣｕプ
ラグ１７の底面が、ＴａＮバリアメタル膜１６を介して
１層目のＣｕ配線層１３上面の一部に接続されている。
【００５９】また、ＩＬＤ層１５上には、２層目のＣｕ
配線層１８が形成され、その底面の一部がＣｕプラグ１
７上面と接続している。そして、この２層目のＣｕ配線
層１８の底面（Ｃｕプラグ１７との接続部を除く）及び
側壁はＴａＮバリアメタル膜１６によって被覆されてい
る。
【００６０】また、ＩＬＤ層１５上に形成されている２
層目のＣｕ配線層１８及びその側壁のＴａＮバリアメタ
ル膜１６の周囲（上方及び前後左右方向）には、Ｃｕ配
線層１８上面からのＣｕの拡散を防止するためのＳｉＮ
バリア層１９を介して、ＩＬＤ層及びＩＭＤ層を兼用す
る有機ポリマーからなるＩＬＤ／ＩＭＤ層２０が形成さ
れている。
【００６１】そして、このＩＬＤ／ＩＭＤ層２０のＩＭ
Ｄ層に相当する上層部及びＳｉＮバリア層１９に開口さ
れた接続孔内に、ＴａＮバリアメタル膜２１を介してＣ
ｕプラグ２２が形成されている。そして、このＣｕプラ
グ２２底面が、ＴａＮバリアメタル膜２１を介して２層
目のＣｕ配線層１８上面の一部に接続されている。
【００６２】また、ＩＬＤ／ＩＭＤ層２０上には、３層
目のＣｕ配線層２３が形成され、その底面の一部がＣｕ
プラグ２２上面と接続している。そして、この３層目の
Ｃｕ配線層２３の底面（Ｃｕプラグ２２との接続部を除
く）及び側壁はＴａＮバリアメタル膜２１によって被覆
されている。
【００６３】また、２層目のＣｕ配線層１８やその周囲
のＩＬＤ／ＩＭＤ層２０等と同様の構造で、ＩＬＤ／Ｉ
ＭＤ層２０上に形成されている３層目のＣｕ配線層２３
及びその側壁のＴａＮバリアメタル膜１６の周囲（上方
及び前後左右方向）に、Ｃｕ配線層２３上面からのＣｕ
の拡散を防止するためのＳｉＮバリア層２４を介してＩ
ＬＤ層及びＩＭＤ層を兼用する有機ポリマーからなるＩ
ＬＤ／ＩＭＤ層２５が形成され、このＩＬＤ／ＩＭＤ層
２５のＩＭＤ層に相当する上層部及びＳｉＮバリア層２
４に開口された接続孔内にＴａＮバリアメタル膜２７を
介してＣｕプラグ２８が形成されて、このＣｕプラグ２
２底面がＴａＮバリアメタル膜２１を介して２層目のＣ
ｕ配線層１８上面の一部に接続され、ＩＬＤ／ＩＭＤ層
２５上には４層目のＣｕ配線層２９が形成されて、その
底面の一部がＣｕプラグ５３上面と接続し、この３層目
のＣｕ配線層２３の底面（Ｃｕプラグ２２との接続部を
除く）及び側壁はＴａＮバリアメタル膜２７によって被
覆されている。
【００６４】また、ＩＬＤ／ＩＭＤ層４７上に形成され
ている４層目のＣｕ配線層２９及びその側壁のＴａＮバ
リアメタル膜２７の前後左右方向には、ＳｉＯ2 からな
るＩＭＤ層２６が形成されている。
【００６５】このように本実施形態に係る半導体装置に
おいては、４層配線構造のＣｕ配線層１３、１８、２
３、２９が形成されていると共に、これら４層配線構造
のＣｕ配線層１３、１８、２３、２９間に介在している
ＩＬＤ層１５及びＩＬＤ／ＩＭＤ層２０、４７が全て低
誘電率の有機ポリマーからなっており、従来の場合のよ
うに有機ポリマーよりも誘電率の高いＳｉＯ2 からなる
ＩＭＤ層やＨＭ層が介在していない点に特徴がある。
【００６６】次に、図１に示す多層配線構造の半導体装
置のＤＤ配線プロセスを用いた第１の製造方法を、図２
〜図１０の工程断面図を用いて説明する。 ［工程１］ トランジスタ等を形成したシリコン基板
（図示せず）上の絶縁膜１１を選択的にエッチングし
て、第１の配線溝を形成する。その後、この絶縁膜１１
に形成した配線溝内に、ＴａＮバリアメタル膜１２を介
して１層目のＣｕ配線層１３を形成する。
【００６７】［工程２］ 基体全面に、１層目のＣｕ配
線層１３上面からのＣｕの拡散を防止するためのＳｉＮ
バリア層１４を形成し、更にこのＳｉＮバリア層１４上
に、有機ポリマーからなるＩＬＤ層１５を形成する。そ
の後、ＩＬＤ層１５を選択的にエッチング除去して、Ｓ
ｉＮバリア層１４表面に達する接続孔を開口する。
【００６８】続いて、基体全面に、ＳｉＯ2 からなるＩ
ＭＤ層３０を形成し、ＩＬＤ層１５に開口した接続孔内
を埋め込む。その後、リソグラフィ技術によりＩＭＤ層
３０上に形成したレジストパターン（図示せず）をマス
クとして、有機ポリマーからなるＩＬＤ層１５に対する
エッチング選択比の大きなエッチングを行って、ＳｉＯ
2 からなるＩＭＤ層３０を選択的に除去する。こうし
て、ＩＭＤ層３０に第２の配線溝を形成すると共に、接
続孔内を埋め込んでいたＩＭＤ層３０を除去して、再び
ＳｉＮバリア層１４表面に達する接続孔を開口する。
【００６９】更に、この有機ポリマーからなるＩＬＤ層
１５に対するエッチング選択比の大きなエッチングを続
行して、接続孔内に露出したＳｉＮバリア層１４を選択
的に除去する。こうして、再びＩＬＤ層１５及びＳｉＮ
バリア層１４に接続孔を開口し、１層目のＣｕ配線層１
３上面を露出させる。
【００７０】続いて、これらのＩＬＤ層１５及びＳｉＮ
バリア層１４に開口した接続孔内並びにＩＭＤ層３０に
形成した第２の配線溝内に、例えばＴａＮバリアメタル
膜１６を介してＣｕプラグ１７及び２層目のＣｕ配線層
１８を形成する。こうして、ＤＤ配線プロセスを用い
て、１層目のＣｕ配線層１３にＴａＮバリアメタル膜１
６及びＣｕプラグ１７を介して接続されている２層目の
Ｃｕ配線層１８を形成する（以上、図２を参照）。
【００７１】［工程３］ 有機ポリマーからなるＩＬＤ
層１５に対するエッチング選択比の大きなＤＨＦ（Dilu
te HF ；希フッ酸）によるウェットエッチングを行っ
て、ＳｉＯ2 からなるＩＭＤ層３０を除去する。こうし
て、ＩＬＤ層１５表面を露出すると共に、２層目のＣｕ
配線層１８上面及びＣｕ配線層１８側壁を被覆している
ＴａＮバリアメタル膜１６側面を露出する（図３参
照）。
【００７２】［工程４］ 基体全面に、２層目のＣｕ配
線層１８上面からのＣｕの拡散を防止するためのＳｉＮ
バリア層１９を形成する（図４参照）。
【００７３】［工程５］ 基体全面に、ＩＬＤ層及びＩ
ＭＤ層を兼用する有機ポリマーからなるＩＬＤ／ＩＭＤ
層２０を形成する（図５参照）。
【００７４】［工程６］ リソグラフィ技術によりＩＬ
Ｄ／ＩＭＤ層２０上に形成したレジストパターン（図示
せず）をマスクとして、ＩＬＤ／ＩＭＤ層２０のＩＭＤ
層に相当する上層部を選択的にエッチング除去して、Ｓ
ｉＮバリア層１９表面に達する接続孔３１を開口する
（図６参照）。
【００７５】［工程７］ 基体全面に、ＳｉＯ2 からな
るＩＭＤ層３２を形成し、ＩＬＤ／ＩＭＤ層２０のＩＭ
Ｄ層に相当する上層部に開口した接続孔３１内を埋め込
む（図７参照）。
【００７６】［工程８］ リソグラフィ技術によりＩＭ
Ｄ層３２上に形成したレジストパターン（図示せず）を
マスクとして、有機ポリマーからなるＩＬＤ／ＩＭＤ層
２０に対するエッチング選択比の大きなエッチングを行
って、ＳｉＯ2 からなるＩＭＤ層３２を選択的に除去す
る。こうして、ＩＭＤ層３２に第３の配線溝３３を形成
すると共に、接続孔３１内を埋め込んでいたＩＭＤ層３
２を除去して、再びＳｉＮバリア層１９表面に達する接
続孔３１を開口する。
【００７７】更に、この有機ポリマーからなるＩＬＤ／
ＩＭＤ層２０に対するエッチング選択比の大きなエッチ
ングを続行して、接続孔３１内に露出したＳｉＮバリア
層１９を選択的に除去する。こうして、再びＩＬＤ／Ｉ
ＭＤ層２０及びＳｉＮバリア層１９に接続孔３１ａを開
口し、２層目のＣｕ配線層１８上面を露出させる（図８
参照）。
【００７８】［工程９］ これらＩＬＤ／ＩＭＤ層２０
及びＳｉＮバリア層１９に開口した接続孔３１ａ内並び
にＩＭＤ層３２に形成した第３の配線溝３３内に、例え
ばＴａＮバリアメタル膜２１を介してＣｕプラグ２２及
び３層目のＣｕ配線層２３を形成する。こうして、ＤＤ
配線プロセスを用いて、２層目のＣｕ配線層１８にＴａ
Ｎバリアメタル膜２１及びＣｕプラグ２２を介して接続
されている３層目のＣｕ配線層２３を形成する（図９参
照）。
【００７９】［工程１０］ 上記図３〜図９に示される
工程３〜工程９を繰り返す。即ち、有機ポリマーからな
るＩＬＤ／ＩＭＤ層２０に対するエッチング選択比の大
きなＤＨＦによるウェットエッチングを行って、ＳｉＯ
2 からなるＩＭＤ層３２を除去した後、基体全面に、３
層目のＣｕ配線層２３上面からのＣｕの拡散を防止する
ためのＳｉＮバリア層２４とＩＬＤ層及びＩＭＤ層を兼
用する有機ポリマーからなるＩＬＤ／ＩＭＤ層２５とを
順に形成する。
【００８０】続いて、このＩＬＤ／ＩＭＤ層２５のＩＭ
Ｄ層に相当する上層部を選択的にエッチング除去して、
ＳｉＮバリア層２４表面に達する接続孔を開口した後、
基体全面に、ＳｉＯ2 からなるＩＭＤ層２６を形成し、
ＩＬＤ／ＩＭＤ層２５のＩＭＤ層に相当する上層部に開
口した接続孔内を埋め込む。
【００８１】続いて、有機ポリマーからなるＩＬＤ／Ｉ
ＭＤ層２５に対するエッチング選択比の大きなエッチン
グを行って、ＳｉＯ2 からなるＩＭＤ層２６を選択的に
除去して、ＩＭＤ層２６に第４の配線溝を形成すると共
に、接続孔内を埋め込んでいたＩＭＤ層２６を除去し
て、再びＳｉＮバリア層２４表面に達する接続孔を開口
し、更に、この有機ポリマーからなるＩＬＤ／ＩＭＤ層
２０に対するエッチング選択比の大きなエッチングを続
行して、接続孔内に露出したＳｉＮバリア層２４を選択
的に除去して、再びＩＬＤ／ＩＭＤ層２５及びＳｉＮバ
リア層２４に接続孔を開口し、３層目のＣｕ配線層２３
上面を露出させる。
【００８２】続いて、これらＩＬＤ／ＩＭＤ層２５及び
ＳｉＮバリア層２４に開口した接続孔内並びにＩＭＤ層
２５に形成した第４の配線溝内に、例えばＴａＮバリア
メタル膜２７を介してＣｕプラグ２８及び４層目のＣｕ
配線層２９を形成する。こうして、ＤＤ配線プロセスを
用いて、３層目のＣｕ配線層２３にＴａＮバリアメタル
膜２７及びＣｕプラグ２８を介して接続されている４層
目のＣｕ配線層２９を形成する。
【００８３】以上のような一連の工程により、Ｃｕプラ
グ１７、２２、２８等を介して接続される４層配線構造
のＣｕ配線層１３、１８、２３、２９間に全て低誘電率
の有機ポリマーからなるＩＬＤ層１５及びＩＬＤ／ＩＭ
Ｄ層２０、４７を介在させている上記図１の半導体装置
を作製する（図１０参照）。
【００８４】次に、図１に示す多層配線構造の半導体装
置のＤＤ配線プロセスを用いた第２の製造方法を、図１
１〜図１３の工程断面図を用いて説明する。なお、上記
図２〜図１０に示す半導体装置の構成要素と同一の要素
には同一の符号を付して説明を省略する。
【００８５】［工程１］ 上記第１の製造方法における
工程１と同様にして、トランジスタ等を形成したシリコ
ン基板（図示せず）上の絶縁膜１１を選択的にエッチン
グして第１の配線溝を形成し、この第１の配線溝内にＴ
ａＮバリアメタル膜１２を介して１層目のＣｕ配線層１
３を形成する。
【００８６】［工程２］ 基体全面に、１層目のＣｕ配
線層１３上面からのＣｕの拡散を防止するためのＳｉＮ
バリア層１４を形成し、このＳｉＮバリア層１４上に、
有機ポリマーからなるＩＬＤ層１５を形成し、更にこの
ＩＬＤ層１５上に、ＳｉＯ2 からなる中間ＨＭ層３４を
形成する。その後、この中間ＨＭ層３４を選択的にエッ
チング除去して、ＩＬＤ層１５表面に達する接続孔を開
口する。
【００８７】続いて、基体全面に、有機ポリマーからな
るＩＭＤ層３５を形成し、中間ＨＭ層３４に開口した接
続孔内を埋め込む。更に、このＩＭＤ層３５上に、Ｓｉ
Ｏ2からなる上層ＨＭ層３６を形成する。
【００８８】続いて、リソグラフィ技術により上層ＨＭ
層３６上に形成した配線溝用のレジストパターン（図示
せず）をマスクとして、上層ＨＭ層３６を選択的にエッ
チング除去するした後、同じレジストパターンをマスク
として、上層ＨＭ層３６に対するエッチング選択比の大
きなエッチングを行い、ＩＭＤ層３５を選択的に除去し
て、第２の配線溝を形成する。
【００８９】更に、中間ＨＭ層３４をマスクとして、上
層ＨＭ層３６に対するエッチング選択比の大きなエッチ
ングを続行し、ＩＬＤ層１５を選択的に除去して、Ｓｉ
Ｎバリア層１４表面に達する接続孔を開口する。
【００９０】更に、同じレジストパターンをマスクとし
て、有機ポリマーからなるＩＬＤ層１５、３５に対する
エッチング選択比の大きなエッチングを続行して、接続
孔内に露出したＳｉＮバリア層１４を選択的に除去する
と共に、第２の配線溝内に露出した中間ＨＭ層３４を選
択的に除去する。こうして、上層ＨＭ層３６、ＩＭＤ層
３５、及び中間ＨＭ層３４に第２の配線溝を形成すると
共に、ＩＬＤ層１５及びＳｉＮバリア層１４に接続孔を
開口し、この接続孔内に１層目のＣｕ配線層１３上面を
露出させる。
【００９１】続いて、これらのＩＬＤ層１５及びＳｉＮ
バリア層１４に開口した接続孔内並びに上層ＨＭ層３
６、ＩＭＤ層３５、及び中間ＨＭ層３４に形成した第２
の配線溝内に、それぞれ例えばＴａＮバリアメタル膜１
６を介してＣｕプラグ１７及び２層目のＣｕ配線層１８
を形成する。こうして、ＤＤ配線プロセスを用いて、１
層目のＣｕ配線層１３にＴａＮバリアメタル膜１６及び
Ｃｕプラグ１７を介して接続されている２層目のＣｕ配
線層１８を形成する（以上、図１１を参照）。
【００９２】［工程３］ 上層ＨＭ層３６、ＩＭＤ層３
５、及び中間ＨＭ層３４を順に除去する。なお、このと
き、ＳｉＯ2 からなる上層ＨＭ層３６及び中間ＨＭ層３
４を除去する際には、下地の有機ポリマーからなるＩＭ
Ｄ層３５及びＩＬＤ層１５に対するエッチング選択比の
大きなＤＨＦによるウェットエッチングを用い、有機ポ
リマーからなるＩＭＤ層３５を除去する際には、酸素プ
ラズマによるドライエッチングを用いることとする。こ
うして、ＩＬＤ層１５表面を露出すると共に、２層目の
Ｃｕ配線層１８上面及びＣｕ配線層１８側壁を被覆して
いるＴａＮバリアメタル膜１６側面を露出する（図１２
参照）。
【００９３】［工程４］ 上記第１の製造方法における
図４〜図９に示される工程４〜工程９と同様にして、基
体全面に、２層目のＣｕ配線層１８上面からのＣｕの拡
散を防止するためのＳｉＮバリア層１９とＩＬＤ層及び
ＩＭＤ層を兼用する有機ポリマーからなるＩＬＤ／ＩＭ
Ｄ層２０とを順に堆積した後、リソグラフィ技術により
ＩＬＤ／ＩＭＤ層２０上に形成したレジストパターンを
マスクとして、ＩＬＤ／ＩＭＤ層２０のＩＭＤ層に相当
する上層部を選択的にエッチング除去し、ＳｉＮバリア
層１９表面に達する接続孔を開口する。
【００９４】続いて、基体全面に、ＳｉＯ2 からなるＩ
ＭＤ層３２を形成し、ＩＬＤ／ＩＭＤ層２０のＩＭＤ層
に相当する上層部に開口した接続孔内を埋め込んだ後、
リソグラフィ技術によりＩＭＤ層３２上に形成したレジ
ストパターンをマスクとして有機ポリマーからなるＩＬ
Ｄ／ＩＭＤ層２０に対するエッチング選択比の大きなエ
ッチングを行ってＳｉＯ2 からなるＩＭＤ層３２を選択
的に除去し、ＩＭＤ層３２に第３の配線溝を形成すると
共に、接続孔３１内を埋め込んでいたＩＭＤ層３２を除
去して、再びＳｉＮバリア層１９表面に達する接続孔を
開口し、更に、この有機ポリマーからなるＩＬＤ／ＩＭ
Ｄ層２０に対するエッチング選択比の大きなエッチング
を続行し、接続孔３１内に露出したＳｉＮバリア層１９
を選択的に除去して、再びＩＬＤ／ＩＭＤ層２０及びＳ
ｉＮバリア層１９に接続孔を開口し、２層目のＣｕ配線
層１８上面を露出させる。
【００９５】続いて、これらＩＬＤ／ＩＭＤ層２０及び
ＳｉＮバリア層１９に開口した接続孔内並びにＩＭＤ層
３２に形成した第３の配線溝内に、例えばＴａＮバリア
メタル膜２１を介してＣｕプラグ２２及び３層目のＣｕ
配線層２３を形成する。こうして、ＤＤ配線プロセスを
用いて、２層目のＣｕ配線層１８にＴａＮバリアメタル
膜２１及びＣｕプラグ２２を介して接続されている３層
目のＣｕ配線層２３を形成する。
【００９６】［工程５］ 有機ポリマーからなるＩＬＤ
／ＩＭＤ層２０に対するエッチング選択比の大きなＤＨ
Ｆによるウェットエッチングを行って、ＳｉＯ2 からな
るＩＭＤ層３２を除去し、ＩＬＤ／ＩＭＤ層２０表面を
露出すると共に、３層目のＣｕ配線層２３上面及びＣｕ
配線層２３側壁を被覆しているＴａＮバリアメタル膜２
１側面を露出した後、上記の工程４を繰り返す。
【００９７】即ち、ＩＭＤ層３２を除去した後、基体全
面に、３層目のＣｕ配線層２３上面からのＣｕの拡散を
防止するためのＳｉＮバリア層２４とＩＬＤ層及びＩＭ
Ｄ層を兼用する有機ポリマーからなるＩＬＤ／ＩＭＤ層
２５とを順に堆積した後、このＩＬＤ／ＩＭＤ層２５の
ＩＭＤ層に相当する上層部を選択的にエッチング除去し
て、ＳｉＮバリア層２４表面に達する接続孔を開口す
る、
【００９８】続いて、基体全面に、ＳｉＯ2 からなるＩ
ＭＤ層２６を形成し、ＩＬＤ／ＩＭＤ層２５のＩＭＤ層
に相当する上層部に開口した接続孔内を埋め込んだ後、
有機ポリマーからなるＩＬＤ／ＩＭＤ層２５に対するエ
ッチング選択比の大きなエッチングを行い、ＳｉＯ2 か
らなるＩＭＤ層２６を選択的に除去して、ＩＭＤ層２６
に第４の配線溝を形成すると共に、接続孔内を埋め込ん
でいたＩＭＤ層２６を除去して、再びＳｉＮバリア層２
４表面に達する接続孔を開口し、更に、この有機ポリマ
ーからなるＩＬＤ／ＩＭＤ層２０に対するエッチング選
択比の大きなエッチングを続行して、接続孔内に露出し
たＳｉＮバリア層２４を選択的に除去して、再びＩＬＤ
／ＩＭＤ層２５及びＳｉＮバリア層２４に接続孔を開口
し、３層目のＣｕ配線層２３上面を露出させる。
【００９９】続いて、これらＩＬＤ／ＩＭＤ層２５及び
ＳｉＮバリア層２４に開口した接続孔内並びにＩＭＤ層
２５に形成した第４の配線溝内に、例えばＴａＮバリア
メタル膜２７を介してＣｕプラグ２８及び４層目のＣｕ
配線層２９を形成する。こうして、ＤＤ配線プロセスを
用いて、３層目のＣｕ配線層２３にＴａＮバリアメタル
膜２７及びＣｕプラグ２８を介して接続されている４層
目のＣｕ配線層２９を形成する。
【０１００】以上のような一連の工程により、Ｃｕプラ
グ１７、２２、２８等を介して接続される４層配線構造
のＣｕ配線層１３、１８、２３、２９間に全て低誘電率
の有機ポリマーからなるＩＬＤ層１５及びＩＬＤ／ＩＭ
Ｄ層２０、４７を介在させている上記図１の半導体装置
を作製する（図１３参照）。
【０１０１】このように本実施形態に係る多層配線構造
を有する半導体装置によれば、４層配線構造のＣｕ配線
層１３、１８、２３、２９間に介在しているＩＬＤ層１
５及びＩＬＤ／ＩＭＤ層２０、２５が全て低誘電率の有
機ポリマーからなっており、従来の場合のように有機ポ
リマーよりも誘電率の高いＳｉＯ2 からなるＩＭＤ層や
ＨＭ層が介在していないため、多層配線構造全体におけ
る実効誘電率を低下させることができる。従って、動作
速度を向上し、低消費電力化を達成する高性能の半導体
装置を実現することができる。
【０１０２】また、本実施形態に係る多層配線構造を有
する半導体装置の第１の製造方法によれば、１層目のＣ
ｕ配線層１３上面にＴａＮバリアメタル膜１６及びＣｕ
プラグ１７を介して接続する２層目のＣｕ配線層１８を
形成する際、接続孔及び第２の配線溝を形成するために
有機ポリマーからなるＩＬＤ層１５に対するエッチング
選択性がとれるＳｉＯ2 からなるＩＭＤ層３０を用いて
いるが、このＩＭＤ層３０は接続孔内及び第２の配線溝
内にＴａＮバリアメタル膜１６を介してＣｕプラグ１７
及び２層目のＣｕ配線層１８を形成した後にエッチング
除去することから、ＩＭＤ層３０の材料として有機ポリ
マーよりも誘電率が高い材料を選択しても、多層配線構
造全体における実効誘電率に何ら影響を与えることはな
い。そして、このことは、２層目のＣｕ配線層１８上面
にＴａＮバリアメタル膜２１を介して接続するＣｕプラ
グ２２及び３層目のＣｕ配線層２３を形成する際に用い
るＩＭＤ層３２についても同様である。
【０１０３】従って、ＩＭＤ層３０の材料として、有機
ポリマーからなるＩＬＤ層１５に対するエッチング選択
性に加え、機械的な強度、耐熱性、コスト等の観点から
最良のＳｉＯ2 を選択することが可能になるため、ＤＤ
配線プロセスを用いて多層配線構造の半導体装置を作製
する際の歩留まりを向上させ、延いてはコストを低減す
ることができる。
【０１０４】また、１層目のＣｕ配線層１３上面にＴａ
Ｎバリアメタル膜１６を介して接続するＣｕプラグ１７
及び２層目のＣｕ配線層１８の形成後、ＩＭＤ層３０を
エッチング除去してから、基体全面にＩＬＤ層及びＩＭ
Ｄ層を兼用するＩＬＤ／ＩＭＤ層２０を形成することに
より、ＳｉＯ2 からなるＩＭＤ層３０が従来のように残
存することはなくなることから、ＩＬＤ／ＩＭＤ層２０
の材料としては、ＳｉＯ2 からなるＩＭＤ層３０とのエ
ッチング選択性などの加工性を考慮することなく、低誘
電率の材料である有機ポリマーを選択することが可能に
なる。そして、このことは、２層目のＣｕ配線層１８上
面にＴａＮバリアメタル膜２１を介して接続するＣｕプ
ラグ２２及び３層目のＣｕ配線層２３の形成後、ＩＭＤ
層３２をエッチング除去してから、基体全面にＩＬＤ層
及びＩＭＤ層を兼用するＩＬＤ／ＩＭＤ層２５を形成す
る際にも、同様である。
【０１０５】このため、４層配線構造のＣｕ配線層１
３、１８、２３、２９間に介在しているＩＬＤ層１５及
びＩＬＤ／ＩＭＤ層２０、２５が全て低誘電率の有機ポ
リマーからなっており、従来の場合のように有機ポリマ
ーよりも誘電率の高いＳｉＯ2からなるＩＭＤ層３０が
介在していないため、多層配線構造全体における実効誘
電率を低下させることができる。従って、動作速度を向
上し、低消費電力化を達成する高性能の半導体装置を作
製することができる。
【０１０６】また、１層目のＣｕ配線層１３上面にＴａ
Ｎバリアメタル膜１６を介して接続するＣｕプラグ１７
及び２層目のＣｕ配線層１８の形成後、基体全面にＩＬ
Ｄ層及びＩＭＤ層を兼用するＩＬＤ／ＩＭＤ層２０を形
成し、２層目のＣｕ配線層１８上面にＴａＮバリアメタ
ル膜２１を介して接続するＣｕプラグ２２及び３層目の
Ｃｕ配線層２３の形成後、基体全面にＩＬＤ層及びＩＭ
Ｄ層を兼用するＩＬＤ／ＩＭＤ層２５を形成することに
より、ＩＬＤ層とＩＭＤ層とを形成する工程を一体的に
又は連続的に成膜する一工程に集約することが可能にな
るため、工程数を削減することでき、延いてはコストの
低減に寄与することができる。
【０１０７】また、本実施形態に係る多層配線構造を有
する半導体装置の第２の製造方法によれば、１層目のＣ
ｕ配線層１３上面にＴａＮバリアメタル膜１６及びＣｕ
プラグ１７を介して接続する２層目のＣｕ配線層１８を
形成する際、接続孔及び第２の配線溝を形成するために
有機ポリマーからなるＩＬＤ層１５及びＩＭＤ層３５と
のエッチング選択性がとれる中間ＨＭ層３４及び上層Ｈ
Ｍ層３６を用いているが、これらの上層ＨＭ層３６及び
中間ＨＭ層３４は接続孔内及び第２の配線溝内にＴａＮ
バリアメタル膜１６を介してＣｕプラグ１７及び２層目
のＣｕ配線層１８を形成した後にエッチング除去するこ
とから、中間ＨＭ層３４及び上層ＨＭ層３６の材料とし
て有機ポリマーよりも誘電率が高く材料を選択しても、
多層配線構造全体における実効誘電率に何ら影響を与え
ることはない。
【０１０８】従って、中間ＨＭ層３４及び上層ＨＭ層３
６の材料として、有機ポリマーからなるＩＬＤ層１５に
対するエッチング選択性に加え、機械的な強度、耐熱
性、コスト等の観点から最良のＳｉＯ2 を選択すること
が可能になるため、ＤＤ配線プロセスを用いて多層配線
構造の半導体装置を作成する際の歩留まりを向上させ、
延いてはコストを低減することができる。
【０１０９】また、１層目のＣｕ配線層１３上面にＴａ
Ｎバリアメタル膜１６を介して接続するＣｕプラグ１７
及び２層目のＣｕ配線層１８の形成後に、上層ＨＭ層３
６、ＩＭＤ層３５、及び中間ＨＭ層３４をエッチング除
去してから、基体全面にＩＬＤ層及びＩＭＤ層を兼用す
るＩＬＤ／ＩＭＤ層２０を形成することにより、上層Ｈ
Ｍ層３６及び中間ＨＭ層３４が従来のように残存するこ
とはないことから、ＩＬＤ／ＩＭＤ層２０の材料として
は、ＳｉＯ2 からなるＩＭＤ層３０とのエッチング選択
性などの加工性を考慮することなく、低誘電率の材料で
ある有機ポリマーを選択することが可能になる。そし
て、このことは、２層目のＣｕ配線層１８上面にＴａＮ
バリアメタル膜２１を介して接続するＣｕプラグ２２及
び３層目のＣｕ配線層２３の形成後、基体全面にＩＬＤ
層及びＩＭＤ層を兼用するＩＬＤ／ＩＭＤ層２５を形成
する際にも、同様である。
【０１１０】このため、４層配線構造のＣｕ配線層１
３、１８、２３、２９間に介在しているＩＬＤ層１５及
びＩＬＤ／ＩＭＤ層２０、２５が全て低誘電率の有機ポ
リマーからなっており、従来の場合のように有機ポリマ
ーよりも誘電率の高いＳｉＯ2からなる上層ＨＭ層３６
及び中間ＨＭ層３４が介在していないため、多層配線構
造全体における実効誘電率を低下させることができる。
従って、動作速度を向上し、低消費電力化を達成する高
性能の半導体装置を作製することができる。
【０１１１】また、１層目のＣｕ配線層１３上面にＴａ
Ｎバリアメタル膜１６を介して接続するＣｕプラグ１７
及び２層目のＣｕ配線層１８の形成後、基体全面にＩＬ
Ｄ層及びＩＭＤ層を兼用するＩＬＤ／ＩＭＤ層２０を形
成し、２層目のＣｕ配線層１８上面にＴａＮバリアメタ
ル膜２１を介して接続するＣｕプラグ２２及び３層目の
Ｃｕ配線層２３の形成後、基体全面にＩＬＤ層及びＩＭ
Ｄ層を兼用するＩＬＤ／ＩＭＤ層２５を形成することに
より、ＩＬＤ層とＩＭＤ層とを形成する工程を一体的に
又は連続的に成膜する一工程に集約することが可能にな
るため、工程数を削減することでき、延いてはコストの
低減に寄与することができる。
【０１１２】なお、上記実施形態に係る多層配線構造を
有する半導体装置においては、上記図１に示されるよう
に、最上層の４層目のＣｕ配線層２９のＩＭＤ層２６が
ＳｉＯ2 からなっているが、このＳｉＯ2 からなるＩＭ
Ｄ層２６の代わりに、有機ポリマーからなるＩＭＤ層で
あってもよい。多層配線構造全体における実効誘電率を
低下させる観点からは、このように全てのＩＬＤ層及び
ＩＭＤ層に低誘電率膜である有機ポリマーを用いること
が却って望ましい。
【０１１３】この場合には、上記図１０又は図１３に示
される工程の後、有機ポリマーからなるＩＬＤ／ＩＭＤ
層２５に対するエッチング選択比の大きなＤＨＦによる
ウェットエッチングを行って、ＳｉＯ2 からなるＩＭＤ
層２６を除去し、ＩＬＤ／ＩＭＤ層２５表面を露出する
と共に、４層目のＣｕ配線層２９上面及びこのＣｕ配線
層２９側壁を被覆しているＴａＮバリアメタル膜２７側
面を露出してから、基体全面に、ＩＬＤ層及びＩＭＤ層
を兼用する有機ポリマーからなるＩＬＤ／ＩＭＤ層を堆
積すればよい。
【０１１４】また、上記実施形態に係る多層配線構造を
有する半導体装置のＤＤ配線プロセスを用いた第２の製
造方法においては、１層目のＣｕ配線層１３に接続する
２層目のＣｕ配線層１８を形成した後、この２層目のＣ
ｕ配線層１８に接続する３層目のＣｕ配線層２３を形成
する際や更に３層目のＣｕ配線層２３に接続する４層目
のＣｕ配線層２９を形成する際に、上記第１の製造方法
と同様のＳｉＯ2 からなるＩＭＤ層を用いる工程を採用
しているが、３層目以降のＣｕ配線層２３、２９を形成
する際にも、ＳｉＯ2 からなる中間ＨＭ層及び上層ＨＭ
層を用いる工程を採用することも可能である。
【０１１５】この場合には、上記第２の製造方法におけ
る工程３の後、即ち１層目のＣｕ配線層１３にＴａＮバ
リアメタル膜１６及びＣｕプラグ１７を介して接続され
ている２層目のＣｕ配線層１８をＩＬＤ層１５上に形成
した後、上記第２の製造方法における工程２及び工程３
と略同様の工程を繰り返えせばよい。
【０１１６】
【発明の効果】以上、詳細に説明した通り、本発明に係
る半導体装置の製造方法によれば、次のような効果を奏
することができる。即ち、請求項１に係る半導体装置の
製造方法によれば、デュアルダマシン配線プロセスによ
り第２の配線層及びプラグを形成する際に用いる絶縁膜
をこれら第２の配線層及びプラグの形成後に除去するこ
とにより、この絶縁膜の材料として誘電率を考慮するこ
となく加工性を優先して広範な材料から選択することが
可能になるため、機械的な強度、耐熱性、コスト等の観
点から選択した最良の材料を用いることができる。従っ
て、高性能の半導体装置を歩留りよく製造することがで
き、延いてはコストの低減を実現することができる。
【０１１７】また、複数の第２の配線層の間を酸化シリ
コンよりも誘電率が低い材料、例えば有機ポリマーから
なる線間絶縁膜により埋めると共に、第２の配線層及び
線間絶縁膜上に酸化シリコンよりも誘電率が低い材料、
例えば有機ポリマーからなる層間絶縁膜を形成すること
により、従来のように線間絶縁膜や層間絶縁膜に酸化シ
リコン等の比較的誘電率の高い材料を用いる場合より
も、また従来のように線間絶縁膜と層間絶縁膜との間に
酸化シリコン等の比較的誘電率の高い材料からなるハー
ドマスク層を介在させる場合よりも、多層配線構造全体
における実効誘電率を低下させることができる。従っ
て、動作速度が向上し、低消費電力化が達成される高性
能の半導体装置を実現することができる。
【０１１８】また、第２の配線層の線間絶縁膜及びその
上層の層間絶縁膜をそれぞれ酸化シリコンよりも誘電率
が低い材料から形成する際に、これらの線間絶縁膜及び
層間絶縁膜は一工程において一体的に又は連続的に成膜
することが可能になるため、工程数を削減して、コスト
の低減を実現することができる。
【０１１９】また、請求項２に係る半導体装置の製造方
法によれば、第１の配線層上面に接続するプラグ及び第
２の配線層のための接続孔及び配線溝を形成する際に必
要とされる第２の絶縁膜がプラグ及び第２の配線層の形
成後にエッチング除去されることにより、誘電率を考慮
することなく加工性を優先して広範な材料から第２の絶
縁膜の材料を選択することが可能になるため、第１の層
間絶縁膜とのエッチング選択性の加えて、機械的な強
度、耐熱性、コスト等の観点から選択した最良の材料を
用いることができる。従って、高性能の半導体装置を歩
留りよく製造することができ、延いてはコストの低減を
実現することができる。
【０１２０】また、この第２の絶縁膜のエッチング除去
後に、第２の配線層の線間絶縁膜及びその上層の第２の
層間絶縁膜を酸化シリコンよりも誘電率が低い材料、例
えば有機ポリマーから形成することにより、この第２の
絶縁膜が酸化シリコン等の比較的誘電率の高い材料から
なる場合であっても、従来のように第２の配線層の線間
絶縁膜として残存することはないため、また、第２の配
線層の線間絶縁膜及びその上層の第２の層間絶縁膜の材
料としては、第１の層間絶縁膜とのエッチング選択性な
どの加工性を考慮することなく、低誘電率の材料を選択
することが可能になるため、多層配線構造全体における
実効誘電率を低下させることができる。従って、動作速
度が向上し、低消費電力化が達成される高性能の半導体
装置を製造することができる。
【０１２１】また、第１の層間絶縁膜並びに第２の配線
層の線間絶縁膜及びその上層の第２の層間絶縁膜の材料
として、酸化シリコンよりも誘電率が低い同一材料、例
えば有機ポリマーを用いることが可能になるため、多層
配線構造全体の層間絶縁膜と線間絶縁膜とが１種類の低
誘電率材料を用いて形成することが可能になり、コスト
の低減を実現することができる。
【０１２２】また、第２の絶縁膜のエッチング除去後、
第２の配線層の線間絶縁膜及びその上層の第２の層間絶
縁膜を酸化シリコンよりも誘電率が低い材料、例えば有
機ポリマーから形成する際に、これら第２の配線層の線
間絶縁膜及び第２の層間絶縁膜は一工程において一体的
に又は連続的に成膜することが可能になるため、工程数
を削減して、コストの低減を実現することができる。
【０１２３】また、請求項４に係る半導体装置の製造方
法によれば、第１の配線層上面に接続するプラグ及び第
２の配線層のための接続孔及び配線溝を形成する際に必
要とされる中間ハードマスク層及び上層ハードマスク層
が、プラグ及び第２の配線層の形成後にエッチング除去
されることにより、誘電率を考慮することなく加工性を
優先して広範な材料から中間ハードマスク層及び上層ハ
ードマスク層の材料を選択することが可能になるため、
第１の層間絶縁膜とのエッチング選択性の加えて、機械
的な強度、耐熱性、コスト等の観点から選択した最良の
材料を用いることができる。従って、高性能の半導体装
置を歩留りよく製造することができ、延いてはコストの
低減を実現することができる。
【０１２４】また、上層ハードマスク層、第２の絶縁
膜、及び中間ハードマスク層のエッチング除去後に、第
２の配線層の線間絶縁膜及びその上層の第２の層間絶縁
膜を酸化シリコンよりも誘電率が低い材料、例えば有機
ポリマーから形成することにより、上層ハードマスク層
及び中間ハードマスク層が酸化シリコン等の比較的誘電
率の高い材料からなる場合であっても、従来のように第
１の層間絶縁膜と第２の配線層の線間絶縁膜との間及び
第２の配線層の線間絶縁膜と第２の層間絶縁膜との間に
それぞれ中間ハードマスク層及び上層ハードマスク層が
残存することはないため、また、第２の配線層の線間絶
縁膜及びその上層の第２の層間絶縁膜の材料として低誘
電率の材料を選択することが可能になるため、多層配線
構造全体における実効誘電率を低下させることができ
る。従って、動作速度が向上し、低消費電力化が達成さ
れる高性能の半導体装置を製造することができる。
【０１２５】また、第１の層間絶縁膜並びに第２の配線
層の線間絶縁膜及びその上層の第２の層間絶縁膜の材料
として、酸化シリコンよりも誘電率が低い同一材料、例
えば有機ポリマーを用いることが可能になるため、多層
配線構造全体の層間絶縁膜と線間絶縁膜とが１種類の低
誘電率材料を用いて形成することが可能になり、コスト
の低減を実現することができる。
【０１２６】また、上層ハードマスク層、第２の絶縁
膜、及び中間ハードマスク層のエッチング除去後、第２
の配線層の線間絶縁膜及びその上層の第２の層間絶縁膜
を酸化シリコンよりも誘電率が低い材料、例えば有機ポ
リマーから形成する際に、これら第２の配線層の線間絶
縁膜及び第２の層間絶縁膜は一工程において一体的に又
は連続的に成膜することが可能になるため、工程数を削
減して、コストの低減を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る多層配線構造を有す
る半導体装置を示す断面図である。
【図２】図１に示す多層配線構造の半導体装置のＤＤ配
線プロセスを用いた第１の製造方法を説明するための工
程断面図（その１）である。
【図３】図１に示す多層配線構造の半導体装置のＤＤ配
線プロセスを用いた第１の製造方法を説明するための工
程断面図（その２）である。
【図４】図１に示す多層配線構造の半導体装置のＤＤ配
線プロセスを用いた第１の製造方法を説明するための工
程断面図（その３）である。
【図５】図１に示す多層配線構造の半導体装置のＤＤ配
線プロセスを用いた第１の製造方法を説明するための工
程断面図（その４）である。
【図６】図１に示す多層配線構造の半導体装置のＤＤ配
線プロセスを用いた第１の製造方法を説明するための工
程断面図（その５）である。
【図７】図１に示す多層配線構造の半導体装置のＤＤ配
線プロセスを用いた第１の製造方法を説明するための工
程断面図（その６）である。
【図８】図１に示す多層配線構造の半導体装置のＤＤ配
線プロセスを用いた第１の製造方法を説明するための工
程断面図（その７）である。
【図９】図１に示す多層配線構造の半導体装置のＤＤ配
線プロセスを用いた第１の製造方法を説明するための工
程断面図（その８）である。
【図１０】図１に示す多層配線構造の半導体装置のＤＤ
配線プロセスを用いた第１の製造方法を説明するための
工程断面図（その９）である。
【図１１】図１に示す多層配線構造の半導体装置のＤＤ
配線プロセスを用いた第２の製造方法を説明するための
工程断面図（その１）である。
【図１２】図１に示す多層配線構造の半導体装置のＤＤ
配線プロセスを用いた第２の製造方法を説明するための
工程断面図（その２）である。
【図１３】図１に示す多層配線構造の半導体装置のＤＤ
配線プロセスを用いた第２の製造方法を説明するための
工程断面図（その３）である。
【図１４】従来の第１のＤＤ配線プロセスを用いた多層
配線構造の半導体装置の製造方法を説明するための工程
断面図（その１）である。
【図１５】従来の第１のＤＤ配線プロセスを用いた多層
配線構造の半導体装置の製造方法を説明するための工程
断面図（その２）である。
【図１６】従来の第２のＤＤ配線プロセスを用いた多層
配線構造の半導体装置の製造方法を説明するための工程
断面図（その１）である。
【図１７】従来の第２のＤＤ配線プロセスを用いた多層
配線構造の半導体装置の製造方法を説明するための工程
断面図（その２）である。
【符号の説明】
１１……絶縁膜、１２……ＴａＮバリアメタル膜、１３
……１層目のＣｕ配線層、１４……ＳｉＮバリア層、１
５……有機ポリマーからなるＩＬＤ層、１６……ＴａＮ
バリアメタル膜、１７……Ｃｕプラグ、１８……２層目
のＣｕ配線層、１９……ＳｉＮバリア層、２０……ＩＬ
Ｄ層及びＩＭＤ層を兼用する有機ポリマーからなるＩＬ
Ｄ／ＩＭＤ層、２１……ＴａＮバリアメタル膜、２２…
…Ｃｕプラグ、２３……３層目のＣｕ配線層、２４……
ＳｉＮバリア層、２５……ＩＬＤ層及びＩＭＤ層を兼用
する有機ポリマーからなるＩＬＤ／ＩＭＤ層、２６……
ＳｉＯ2 からなるＩＭＤ層、２７……ＴａＮバリアメタ
ル膜、２８……Ｃｕプラグ、２９……４層目のＣｕ配線
層、３０……ＳｉＯ2 からなるＩＭＤ層、３１……接続
孔、３２……ＳｉＯ2 からなるＩＭＤ層、３３……第３
の配線溝、３４……ＳｉＯ2 からなる中間ＨＭ層、３５
……有機ポリマーからなるＩＭＤ層、３６……ＳｉＯ2
からなる上層ＨＭ層、５１……絶縁膜、５２……ＴａＮ
バリアメタル膜、５３……１層目のＣｕ配線層、５４、
５４ａ、５４ｂ……ＳｉＮバリア層、５５、５５ａ、５
５ｂ……有機ポリマーからなるＩＬＤ層、５６、５６
ａ、５６ｂ……ＳｉＯ2 からなるＩＭＤ層、５７、５７
ａ、５７ｂ……ＴａＮバリアメタル膜、５８、５８ａ、
５８ｂ……Ｃｕプラグ、５９……２層目のＣｕ配線層、
５９ａ……３層目のＣｕ配線層、５９ｂ……４層目のＣ
ｕ配線層、６１……絶縁膜、６２……ＴａＮバリアメタ
ル膜、６３……１層目のＣｕ配線層、６４、６４ａ、６
４ｂ……ＳｉＮバリア層、６５、６５ａ、６５ｂ……有
機ポリマーからなるＩＬＤ層、６６、６６ａ、６６ｂ…
…ＳｉＯ2 からなる中間ＨＭ層、６７、６７ａ、６７ｂ
……有機ポリマーからなるＩＭＤ層、６８、６８ａ、６
８ｂ……ＳｉＯ2 からなる上層ＨＭ層、６９、６９ａ、
６９ｂ……ＴａＮバリアメタル膜、７０、７０ａ、７０
ｂ……Ｃｕプラグ、７１……２層目のＣｕ配線層、７１
ａ……３層目のＣｕ配線層、７１ｂ……４層目のＣｕ配
線層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 第１の配線層と、前記第１の配線層より
    上層にある第２の配線層とがプラグを介して接続されて
    いる多層配線構造を有する半導体装置の製造方法であっ
    て、 デュアルダマシン配線プロセスを用いて、前記第２の配
    線層及び前記プラグを同時に形成した後、複数の前記第
    ２の配線層の間に挟まれた絶縁膜を除去する第１の工程
    と、 複数の前記第２の配線層の間を酸化シリコンよりも誘電
    率が低い材料からなる線間絶縁膜によって埋めると共
    に、前記第２の配線層及び前記線間絶縁膜上に、酸化シ
    リコンよりも誘電率が低い材料からなる層間絶縁膜を形
    成する第２の工程と、 を有することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 デュアルダマシン配線プロセスを用い
    て、第１の配線層と第２の配線層とがプラグを介して接
    続されている多層配線を形成する半導体装置の製造方法
    であって、 半導体基板上に、第１の絶縁膜を介して第１の配線層を
    形成した後、基体全面に、酸化シリコンよりも誘電率が
    低い材料からなる第１の層間絶縁膜を堆積する第１の工
    程と、 前記第１の層間絶縁膜を選択的に除去して、前記第１の
    配線層上面に達する接続孔を開口した後、基体全面に、
    前記第１の層間絶縁膜とのエッチング選択性がとれる第
    ２の絶縁膜を堆積する第２の工程と、 前記第２の絶縁膜上に形成した配線溝用のパターンをマ
    スクとして、前記第１の層間絶縁膜に対するエッチング
    選択比の大きなエッチングを行って前記第２の絶縁膜を
    選択的に除去し、前記第２の絶縁膜に配線溝を形成する
    と共に前記第１の層間絶縁膜に前記第１の配線層上面に
    達する接続孔を再び開口する第３の工程と、 前記第１の層間絶縁膜に開口した接続孔内及び前記第２
    の絶縁膜に形成した配線溝内に導電体膜を埋め込んで、
    前記第１の配線層上面に接続するプラグ及び前記プラグ
    に接続する第２の配線層を形成する第４の工程と、 前記第２の絶縁膜をエッチング除去する第５の工程と、 複数の前記第２の配線層の間に、酸化シリコンよりも誘
    電率が低い材料からなる線間絶縁膜を形成すると共に、
    前記第２の配線層及び前記線間絶縁膜上に、酸化シリコ
    ンよりも誘電率が低い材料からなる第２の層間絶縁膜を
    形成する第６の工程と、 を有することを特徴とする半導体装置の製造方法。
  3. 【請求項３】 請求項２記載の半導体装置の製造方法に
    おいて、 前記第６の工程の後に、前記第２の工程乃至第６の工程
    を繰り返し、前記第２の層間絶縁膜を選択的に除去し
    て、前記第２の配線層上面に達する接続孔を開口した
    後、基体全面に前記第２の層間絶縁膜とのエッチング選
    択性がとれる第３の絶縁膜を堆積し、前記第３の絶縁膜
    上に形成した配線溝用のパターンをマスクとして、前記
    第２の層間絶縁膜に対するエッチング選択比の大きなエ
    ッチングを行って前記第３の絶縁膜を選択的に除去し、
    前記第３の絶縁膜に配線溝を形成すると共に前記第２の
    層間絶縁膜に前記第２の配線層上面に達する接続孔を再
    び開口し、前記第２の層間絶縁膜に開口した接続孔内及
    び前記第３の絶縁膜に形成した配線溝内に導電体膜を埋
    め込んで、前記第２の配線層上面に接続するプラグ及び
    前記プラグに接続する第３の配線層を形成し、前記第３
    の絶縁膜をエッチング除去し、複数の前記第３の配線層
    の間に、酸化シリコンよりも誘電率が低い材料からなる
    線間絶縁膜を形成すると共に、前記第３の配線層及び前
    記線間絶縁膜上に、酸化シリコンよりも誘電率が低い材
    料からなる第３の層間絶縁膜を形成することを特徴とす
    る半導体装置の製造方法。
  4. 【請求項４】 デュアルダマシン配線プロセスを用い
    て、第１の配線層と第２の配線層とがプラグを介して接
    続されている多層配線を形成する半導体装置の製造方法
    であって、 半導体基板上に、第１の絶縁膜を介して第１の配線層を
    形成した後、基体全面に、酸化シリコンよりも誘電率が
    低い材料からなる第１の層間絶縁膜を堆積する第１の工
    程と、 前記第１の層間絶縁膜上に、前記第１の層間絶縁膜との
    エッチング選択性がとれる中間ハードマスク層を形成し
    た後、前記中間ハードマスク層を選択的に除去して、前
    記第１の層間絶縁膜上面に達する接続孔を開口する第２
    の工程と、 基体全面に、前記第１の層間絶縁膜と同じ材料からなる
    第２の絶縁膜を堆積した後、前記第２の絶縁膜上に、前
    記第２の絶縁膜及び前記第１の層間絶縁膜とのエッチン
    グ選択性がとれる上層ハードマスク層を形成する第３の
    工程と、 前記上層ハードマスク層上に形成した配線溝用のパター
    ンをマスクとして、前記上層ハードマスク層を選択的に
    エッチング除去した後、前記上層ハードマスク層及び前
    記中間ハードマスク層に対するエッチング選択比の大き
    なエッチングを行って前記第２の絶縁膜及び前記第１の
    層間絶縁膜を選択的に除去し、前記上層ハードマスク層
    及び前記第２の絶縁膜に配線溝を形成すると共に前記第
    １の層間絶縁膜に第１の配線層上面に達する接続孔を開
    口する第４の工程と、 前記第１の層間絶縁膜に開口した接続孔内及び前記上層
    ハードマスク層及び前記第２の絶縁膜に形成した配線溝
    内に導電体膜を埋め込んで、前記第１の配線層上面に接
    続するプラグ及び前記プラグに接続する第２の配線層を
    形成する第５の工程と、 前記上層ハードマスク層、前記第２の絶縁膜、及び前記
    中間ハードマスク層を順にエッチング除去して、前記第
    １の層間絶縁膜の上面と前記第２の配線層の側面及び上
    面とを露出させる第６の工程と、 複数の前記第２の配線層の間に、酸化シリコンよりも誘
    電率が低い材料からなる線間絶縁膜を形成すると共に、
    前記第２の配線層及び前記線間絶縁膜上に、酸化シリコ
    ンよりも誘電率が低い材料からなる第２の層間絶縁膜を
    形成する第７の工程と、 を有することを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項４記載の半導体装置の製造方法に
    おいて、 前記第７の工程の後に、前記第２の工程乃至第７の工程
    を繰り返し、前記第２の層間絶縁膜上に、前記第２の層
    間絶縁膜とのエッチング選択性がとれる中間ハードマス
    ク層を形成した後、前記中間ハードマスク層を選択的に
    除去して、前記第２の層間絶縁膜上面に達する接続孔を
    開口し、基体全面に、前記第２の層間絶縁膜と同じ材料
    からなる第３の絶縁膜を堆積した後、前記第３の絶縁膜
    上に、前記第３の絶縁膜及び前記第２の層間絶縁膜との
    エッチング選択性がとれる上層ハードマスク層を形成
    し、前記上層ハードマスク層上に形成した配線溝用のパ
    ターンをマスクとして、前記上層ハードマスク層を選択
    的にエッチング除去した後、前記上層ハードマスク層及
    び前記中間ハードマスク層に対するエッチング選択比の
    大きなエッチングを行って前記第３の絶縁膜及び前記第
    ２の層間絶縁膜を選択的に除去し、前記上層ハードマス
    ク層及び前記第３の絶縁膜に配線溝を形成すると共に前
    記第２の層間絶縁膜に第２の配線層上面に達する接続孔
    を開口し、前記第２の層間絶縁膜に開口した接続孔内及
    び前記上層ハードマスク層及び前記第３の絶縁膜に形成
    した配線溝内に導電体膜を埋め込んで、前記第２の配線
    層上面に接続するプラグ及び前記プラグに接続する第３
    の配線層を形成し、前記上層ハードマスク層、前記第３
    の絶縁膜、及び前記中間ハードマスク層を順にエッチン
    グ除去し、複数の前記第３の配線層の間に、酸化シリコ
    ンよりも誘電率が低い材料からなる線間絶縁膜を形成す
    ると共に、前記第３の配線層及び前記線間絶縁膜上に、
    酸化シリコンよりも誘電率が低い材料からなる第３の層
    間絶縁膜を形成することを特徴とする半導体装置の製造
    方法。
  6. 【請求項６】 請求項１、２、及び４のいずれかに記載
    の半導体装置の製造方法において、 前記酸化シリコンよりも誘電率が低い材料として、有機
    ポリマーを用いることを特徴とする半導体装置の製造方
    法。
JP11140018A 1999-05-20 1999-05-20 半導体装置の製造方法 Abandoned JP2000332107A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11140018A JP2000332107A (ja) 1999-05-20 1999-05-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11140018A JP2000332107A (ja) 1999-05-20 1999-05-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000332107A true JP2000332107A (ja) 2000-11-30

Family

ID=15259035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11140018A Abandoned JP2000332107A (ja) 1999-05-20 1999-05-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000332107A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205664B2 (en) 2004-04-22 2007-04-17 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
WO2014069662A1 (ja) * 2012-11-05 2014-05-08 大日本印刷株式会社 配線構造体
WO2019124085A1 (ja) * 2017-12-20 2019-06-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205664B2 (en) 2004-04-22 2007-04-17 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US7470609B2 (en) 2004-04-22 2008-12-30 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US10121748B2 (en) 2012-11-05 2018-11-06 Dai Nippon Printing Co., Ltd. Line structure and a method for producing the same
JPWO2014069662A1 (ja) * 2012-11-05 2016-09-08 大日本印刷株式会社 配線構造体
US9735108B2 (en) 2012-11-05 2017-08-15 Dai Nippon Printing Co., Ltd. Line structure and a method for producing the same
JP2018022894A (ja) * 2012-11-05 2018-02-08 大日本印刷株式会社 配線構造体
WO2014069662A1 (ja) * 2012-11-05 2014-05-08 大日本印刷株式会社 配線構造体
US10586768B2 (en) 2012-11-05 2020-03-10 Dai Nippon Printing Co., Ltd. Line structure and a method for producing the same
JP2020038982A (ja) * 2012-11-05 2020-03-12 大日本印刷株式会社 配線構造体
US11069618B2 (en) 2012-11-05 2021-07-20 Dai Nippon Printing Co., Ltd. Line structure and a method for producing the same
US11217530B2 (en) 2012-11-05 2022-01-04 Dai Nippon Printing Co., Ltd. Line structure and a method for producing the same
US11862564B2 (en) 2012-11-05 2024-01-02 Dai Nippon Printing Co., Ltd. Multi-layer line structure and method for manufacturing thereof
WO2019124085A1 (ja) * 2017-12-20 2019-06-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及びその製造方法
US11798965B2 (en) 2017-12-20 2023-10-24 Sony Semiconductor Solutions Corporation Solid-state imaging device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP4334589B2 (ja) 半導体装置、およびその製造方法
CN1152413C (zh) 制造双镶嵌结构的方法和结构
JP2004193563A (ja) Ｍｉｍキャパシタを有する半導体素子
JP2005051247A (ja) 金属−絶縁物−金属キャパシタおよび配線構造
JP2009038388A (ja) 局部エッチング阻止物質層を有するビットラインスタッド上のビットラインランディングパッドと非境界コンタクトとを有する半導体素子及びその製造方法
KR100591148B1 (ko) 반도체 장치의 캐패시터 및 그의 제조 방법
KR100772251B1 (ko) 반도체 소자의 더미 콘택 및 그 제조 방법
JP2005079513A (ja) 半導体装置及びその製造方法
KR100571391B1 (ko) 반도체 소자의 금속 배선 구조의 제조 방법
JP2000332107A (ja) 半導体装置の製造方法
US20040192008A1 (en) Semiconductor device including interconnection and capacitor, and method of manufacturing the same
JP2000232106A (ja) 半導体装置および半導体装置の製造方法
KR101153225B1 (ko) 반도체 소자의 금속배선 형성방법
JP3463961B2 (ja) 半導体装置
US6776622B2 (en) Conductive contact structure and process for producing the same
JP4890769B2 (ja) 半導体装置およびその製造方法
JPH04233253A (ja) 反復自己整合相互接続法
KR100720518B1 (ko) 반도체 소자 및 그 제조방법
KR100538814B1 (ko) 반도체 소자의 콘택 형성방법
KR100591175B1 (ko) 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법
KR100718794B1 (ko) 반도체 소자 및 그 제조방법
KR100691940B1 (ko) 반도체소자의 배선 및 그 형성방법
KR100778852B1 (ko) 반도체 소자 및 그 제조방법
KR20040070709A (ko) 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법
KR100508534B1 (ko) 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060207

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20070621