JP4334589B2 - 半導体装置、およびその製造方法 - Google Patents

半導体装置、およびその製造方法 Download PDF

Info

Publication number
JP4334589B2
JP4334589B2 JP2007290071A JP2007290071A JP4334589B2 JP 4334589 B2 JP4334589 B2 JP 4334589B2 JP 2007290071 A JP2007290071 A JP 2007290071A JP 2007290071 A JP2007290071 A JP 2007290071A JP 4334589 B2 JP4334589 B2 JP 4334589B2
Authority
JP
Japan
Prior art keywords
metal ring
insulating film
interlayer insulating
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007290071A
Other languages
English (en)
Other versions
JP2008166726A (ja
Inventor
範昭 松永
直文 中村
義明 下岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007290071A priority Critical patent/JP4334589B2/ja
Priority to US11/951,559 priority patent/US7786589B2/en
Publication of JP2008166726A publication Critical patent/JP2008166726A/ja
Application granted granted Critical
Publication of JP4334589B2 publication Critical patent/JP4334589B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、配線層にエアギャップを有する半導体装置、およびその製造方法に関する。
近年の半導体装置の微細化に伴い、配線層の配線間容量、特に同層の配線間容量が増大する傾向にある。配線間容量が増加すると、回路の寄生的な容量が増加するため、半導体装置の動作速度の低下に繋がる。この配線間容量を低減するために、配線間にエアギャップを設けたエアギャップ構造を有する半導体装置が知られている。
エアギャップ構造により配線間容量を低減し、且つエアギャップ構造に起因する配線の形状変化を抑えた半導体装置が提案されている（例えば、特許文献１参照）。
この特許文献１に係る半導体装置は、各配線層のエアギャップを介して配置された配線が、上下の層間絶縁膜に挟まれた構造を有し、各配線の形状変化を抑えることができる。
しかし、この特許文献１に係る半導体装置によると、配線の形状変化を抑えることができても、エアギャップを形成する領域を特定することができないため、半導体装置全体の機械的強度の低下を十分に抑えることができない。
特開平１０−２９４３１６号公報
本発明の目的は、必要な領域にのみエアギャップを有し、エアギャップに起因する機械的強度の低下を抑える半導体装置、およびその製造方法を提供することにある。
本発明の一態様は、表面に半導体素子を有する半導体基板と、前記半導体基板上に、ビアを含む第１の層間絶縁膜および前記ビアと接続した配線を含む第２の層間絶縁膜が積層して形成された層間絶縁膜と、前記層間絶縁膜内に形成された、前記第２の層間絶縁膜内の閉ループ形状を有する配線を含む第１のメタルリングと、前記層間絶縁膜内の前記第１のメタルリングの内側の領域に形成された第２のメタルリングと、前記第２の層間絶縁膜内の前記第１のメタルリングの前記閉ループ形状を有する配線と前記第２のメタルリングの間の領域に形成されたエアギャップと、を有することを特徴とする半導体装置を提供する。
また、本発明の一態様は、表面に半導体素子を有する半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜内に第１のメタルリングおよび前記メタルリングの内側の領域に位置する第２のメタルリングを含む配線構造を形成する工程と、前記第１のメタルリングと前記第２のメタルリングの間の前記層間絶縁膜の少なくとも一部を、前記層間絶縁膜の上層に形成された絶縁膜を通して露出させる反応物排出孔を形成する工程と、前記第１のメタルリングと前記第２のメタルリングの間の前記層間絶縁膜をエッチングにより前記反応物排出孔を介して除去する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、必要な領域にのみエアギャップを有し、エアギャップに起因する機械的強度の低下を抑える半導体装置、およびその製造方法を提供することができる。
〔第１の実施の形態〕
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置の有する所定の配線層の平面図である。また、図２は、図１の破線Ａ−Ａにおける半導体装置の断面図である。
半導体装置１０は、表面に半導体素子を有する半導体基板（図示しない）と、半導体基板上に積層された複数の配線層を有し、その複数の配線層のうち、配線層１１ｃの平面図を図１に示し、配線層１１ａ、１１ｂ、１１ｃ、１１ｄの４層の断面図を図２に示す。なお、半導体装置１０の有する配線層の層数は４層に限られない。
配線層１１ａ、１１ｂ、１１ｃは、第１の層間絶縁膜１７と、第１の層間絶縁膜１７上に形成された第２の層間絶縁膜１８と、第２の層間絶縁膜１８内に所定のレイアウトで形成された配線１２と、第１の層間絶縁膜１７内に形成された上下層の配線１２同士を電気的に接続するビア２１と、第２の層間絶縁膜１８上に形成された第１のキャップ膜１９と、配線１２および第１のキャップ膜１９の上面に形成された第２のキャップ膜２０と、を有する。
第２の層間絶縁膜１８は、ポリアリーレン、ベンゾオキサゾール等の有機絶縁材料からなる。
第１の層間絶縁膜１７は、ＳｉＯＣ、ＳｉＯ２、ＳｉＯＣＨ、ＳｉＯＦ等の第２の層間絶縁膜１８とのエッチング選択比を大きく取ることのできる絶縁材料からなる。
配線１２は、例えば、Ｃｕからなる。また、配線１２内の金属の隣接する層間絶縁膜への拡散を防ぐためのバリアメタル（図示しない）を表面に有する。
ビア２１は、配線１２と同じ材料からなり、バリアメタル（図示しない）を表面に有する。
第１のキャップ膜１９は、ＳｉＯ２、ＳｉＣ、ＳｉＯＣＨ、ＳｉＯＣ等の絶縁材料からなり、配線１２を形成する際のＣＭＰ（Chemical Mechanical Polishing）による平坦化処理のためのストッパや、後述するエアギャップ１５上の層間絶縁膜の保持部材として用いられる。
第２のキャップ膜２０は、ＳｉＣ、ＳｉＮ、ＳｉＣＮ等の絶縁材料からなり、配線１２内の金属の上層の層間絶縁膜への拡散を防ぐ。なお、第２のキャップ膜２０は、配線１２の上面にのみ形成されるものであってもよい。
また、配線層１１ａ、１１ｂ、１１ｃには、メタルリング１３が形成される。メタルリング１３は、閉ループ形状を有する配線１２、または配線１２およびビア２１により形成することができる（図２は、配線１２およびビア２１により構成されるメタルリング１３を示す）。メタルリング１３の閉ループ内では、第２の層間絶縁膜１８が除去されてエアギャップ１５が形成されている。これらのエアギャップ１５が形成される領域をエアギャップ領域１４、それ以外のエアギャップの形成されない領域を非エアギャップ領域１６として、図１、２に示す。
配線層１１ｄは、メタルリング１３およびエアギャップ１５を含まない配線層であり、配線層１１ａ、１１ｂ、１１ｃの第１および第２の層間絶縁膜１７、１８の代わりに第３の層間絶縁膜２２を有する。その他の構成は配線層１１ａ、１１ｂ、１１ｃと同様である。
第３の層間絶縁膜２２は、ＳｉＯＣ、ＳｉＯ２、ＳｉＯＣＨ、ＳｉＯＦ等の絶縁材料からなる。第１の層間絶縁膜１７と同じ材料を用いてもよい。
また、半導体装置１０には、エアギャップ１５を形成するための後述する反応物排出孔２３を塞ぐための蓋材２４が形成される。
蓋材２４には、金属やセラミックペースト、モールド用樹脂、ＳｉＯ２膜、ＳｉＯＣ膜、有機膜を用いることができる。また、ＳｉＯ２膜、ＳｉＯＣ膜、有機膜等をその薬液（前駆体液）が塗布時に比較的高い粘性を有するＳＯＤ法、ＳＯＧ法により形成したＳＯＤ（Spin on Dielectric）膜、ＳＯＧ（Spin on glass）膜等を用いることができる。蓋材２４は、反応物排出孔２３の入り口を塞げばよく、その形状は図２に示したものに限られない。
（半導体装置の製造方法）
図３Ａ（ａ）〜（ｂ）、図３Ｂ（ｃ）〜（ｄ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を表す断面図である。
まず、図３Ａ（ａ）に示すように、図示しない半導体基板上に配線層１１ａ、１１ｂ、１１ｃ、１１ｄを形成する。配線層１１ａ、１１ｂ、１１ｃは、メタルリング１３を含む。
次に、図３Ａ（ｂ）に示すように、リソグラフィ法とＲＩＥ（Reactive Ion Etching）等の異方性エッチングにより、メタルリング１３に囲まれた領域に、配線層１１ａの第２の層間絶縁膜１８が露出する深さまで反応物排出孔２３を形成する。なお、後のエアギャップ１５を形成する工程の効率を上げるため、複数の反応物排出孔２３を形成してもよい。
また、配線層１１ａ、１１ｂ、１１ｃ、１１ｄの反応物排出孔２３を形成する領域に、配線１２およびビア１４のパターンを利用して金属の柱を予め形成しておき、この金属の柱を例えば過酸化水素と塩酸を用いて除去することにより反応物排出孔２３を形成してもよい。
次に、図３Ｂ（ｃ）に示すように、反応物排出孔２３を介して酸素、窒素、水素等のラジカルをエッチャントとして用いたダウンフロー型ケミカルドライエッチング等の等方性エッチングを施し、閉ループ形状のメタルリング１３に囲まれた領域の第２の層間絶縁膜１８を除去する。これにより、配線層１１ａ、１１ｂ、１１ｃにエアギャップ１５が形成される。エッチングにより生じた反応物は、反応物排出孔２３を介して排出される。なお、ウェットエッチングにより第２の層間絶縁膜１８を除去した場合は、例えば、液体である反応物を加熱することにより気化させ、反応物排出孔２３を介して排出する。
次に、図３Ｂ（ｄ）に示すように、蓋材２４を用いて反応物排出孔２３を塞ぐ。蓋材２４は、その薬液が塗布時にエアギャップ１５にあまり流れ込まない程度の粘性を有するような方法を用いて形成する。
なお、蓋材２４を配線層１１ｄの第３の層間絶縁膜２２と同じ材料から同時に形成してもよい。この場合、配線層１１ａ、１１ｂ、１１ｃを形成して、配線層１１ａ、１１ｂ、１１ｃにエアギャップ１５を形成した後、配線層１１ｄの第３の層間絶縁膜２２を形成する。これにより、第３の層間絶縁膜２２の材料が反応物排出孔２３に入り込み、蓋材２４となる。また、段差被覆性の低い成膜条件で第３の層間絶縁膜２２を形成することにより、反応物排出孔２３の入り口付近のみを塞ぐことができる。
（第１の実施の形態の効果）
本発明の第１の実施の形態によれば、エアギャップ１５をメタルリング１３に囲まれた領域にのみ形成し、エアギャップ領域１４と非エアギャップ領域１６を作り分けることができる。これにより、エアギャップ１５の必要ない領域（配線間容量の低減を強く求めない領域）の機械的強度を保ち、半導体装置１０全体の機械的強度の低下を抑えることができる。
なお、メタルリング１３の内側の領域においては、配線１２は閉ループ形状をとらないことが好ましい。閉ループ形状を有する配線１２はメタルリングとして働き、その内側が外部と遮断されるため、エアギャップ１５を形成するためには、閉ループ形状の内側に反応物排出孔２３を別個に設けなければならないからである。
〔第２の実施の形態〕
本発明の第２の実施の形態は、半導体装置１０の製造方法において第１の実施の形態と異なる。半導体装置１０の構成等、第１の実施の形態と同様の点については説明を省略する。
図４（ａ）〜（ｅ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す断面図である。
まず、図４（ａ）に示すように、図示しない半導体基板上に第１の配線層１１ａを形成する。
次に、図４（ｂ）に示すように、メタルリング１３に囲まれた領域の第２の層間絶縁膜１８上の第１および第２のキャップ膜１９、２０を除去して、反応物排出孔２３を形成する。
次に、図４（ｃ）に示すように、反応物排出孔２３を介して等方性エッチングを施し、閉ループ形状のメタルリング１３に囲まれた領域の第２の層間絶縁膜１８を除去する。これにより、配線層１１ａにエアギャップ１５が形成される。
次に、図４（ｄ）に示すように、配線層１１ａ上に配線層１１ｂを形成する。
次に、図４（ｅ）に示すように、配線層１１ａと同様に、配線層１１ｂにエアギャップ１５を形成する。その後、同様に配線層１１ｂ上にエアギャップ１５を含む配線層１１ｃを形成し、その上にエアギャップ１５を含まない配線層１１ｄを形成することで、半導体装置１０を形成する。
（第２の実施の形態の効果）
本発明の第２の実施の形態によれば、１つの配線層を形成する毎にエアギャップ１５を形成するため、反応物排出孔２３が上層の配線層により塞がれ、蓋材２４を用いる必要がない。
〔第３の実施の形態〕
本発明の第３の実施の形態は、配線１２およびビア２１からなる配線構造の構成において第１の実施の形態と異なる。他の部材の構成等、第１の実施の形態と同様の点については説明を省略する。
図５（ａ）〜（ｅ）は、本発明の第３の実施の形態に係る配線およびビアの製造方法を示す断面図である。なお、図５（ａ）〜（ｅ）においては、１つの配線１２およびビア２１の周辺を拡大して示すが、これらの配線１２およびビア２１の構成は、半導体装置１０の任意の領域の配線１２、ビア２１およびメタルリング１３の構成に適用することができる。
まず、図５（ａ）に示すように、第１のキャップ膜１９および第２の層間絶縁膜１８の配線１２を形成する領域をエッチングにより除去し、配線溝２５を形成する。
次に、図５（ｂ）に示すように、ＳｉＯ２、ＳｉＯＣＨ等の第２の層間絶縁膜１８とのエッチング選択比を大きく取ることのできる絶縁材料（第１の層間絶縁膜１７と同じ材料を用いてもよい）を配線溝２５の内面に堆積させ、保護膜２６を形成する。
次に、図５（ｃ）に示すように、異方性エッチングにより、配線溝２５の底面および第１のキャップ膜１９の上面の保護膜２６を除去する。
次に、図５（ｄ）に示すように、Ｃｕ等を堆積させた後にＣＭＰ等による平坦化処理を行うことにより、配線溝２５内に配線１２を形成する。
次に、図５（ｅ）に示すように、形成した配線１２および第１のキャップ膜１９の上に第２のキャップ膜２０を形成した後、同様の方法で上層のビア２１および配線１２を形成する。
（第３の実施の形態の効果）
本発明の第３の実施の形態によれば、配線１２およびビア２１の側面に保護膜２６が形成されるため、エアギャップ形成時やエアギャップ形成後における配線１２およびビア２１の酸化や、その他の化学変化に対する耐性が向上する。
〔第４の実施の形態〕
本発明の第４の実施の形態は、メタルリング１３の内側に別のメタルリング１３ａが形成される点において第１の実施の形態と異なる。他の部材の構成等、第１の実施の形態と同様の点については説明を省略する。
図６は、本発明の第４の実施の形態に係る半導体装置の有する所定の配線層の平面図である。
図６に示すように、配線層のメタルリング１３に囲まれた領域内に、他のメタルリング１３ａが形成されている。メタルリング１３の内側でメタルリング１３ａの外側となる領域はエアギャップ領域１４であり、反応物排出孔２３を塞いだ蓋材２４が設けられている。一方、メタルリング１３ａの内側は非エアギャップ領域１６であり、エアギャップ１５が存在しない。そのため、エアギャップ１５による機械的強度の低下が生じない。
なお、メタルリング１３ａの内側には、配線１２が形成されても、形成されなくてもよい。また、メタルリング１３ａの内側に、さらに別のメタルリングが形成されてもよい。
（第４の実施の形態の効果）
本発明の第４の実施の形態によれば、メタルリング１３の内側の領域において配線間容量の低減の必要性の少ない領域が存在する等の場合、その領域にメタルリング１３ａを形成することにより、メタルリング１３ａをエアギャップ領域１４の機械的強度を保持する柱として用いることができる。なお、機械的強度の保持にメタルリング１３ａを用いる場合、メタルダミーパターンを用いて機械的強度の保持を図る場合と比べて、メタル部分の面積が小さいため、特に上下の配線層の配線間における電気容量の増加を抑えることができる。
〔第５の実施の形態〕
本発明の第５の実施の形態は、任意の配線層の任意の領域にエアギャップを形成する点において第１の実施の形態と異なる。他の部材の構成等、第１の実施の形態と同様の点については説明を省略する。
（半導体装置の構成）
図７は、本発明の第５の実施の形態に係る半導体装置の有する所定の配線層の平面図である。また、図８は、図７の破線Ｂ−Ｂにおける半導体装置の断面図であり、図９は、図７の破線Ｃ−Ｃにおける半導体装置の断面図である。
図７に示す回路ブロック２７ａ、２７ｂの間で、高速な信号の送受信が行われる場合、回路ブロック２７ａ、２７ｂを繋ぐ配線１２の配線間容量の低減が求められる。
図８に示すように、回路ブロック２７ａ、２７ｂを繋ぐ配線１２は、主に配線層１１ａのメタルリング１３の内側を通り、メタルリング１３の形成されない配線層１１ｃを通って、メタルリング１３の外側にある回路ブロック２７ａ、２７ｂに接続される。そのため、配線層１１ａのメタルリング１３の内側の領域にエアギャップ１５が形成されている。一方、配線層１１ｂには配線１２が通る領域が少ないので、機械的強度を優先して、エアギャップ１５がほとんど形成されていない。
また、図９に示すように、配線層１１ｂ、１１ｃにおける反応物排出孔２３を塞いだ蓋材２４の周りには、メタルリング１３ｂが形成されている。
なお、配線層１１ｂのメタルリング１３は無くてもよい。また、配線層１１ｂ、１１ｃの第１および第２の層間絶縁膜１７、１８の代わりに第３の層間絶縁膜２２を用いてもよい。
（半導体装置の製造方法）
図１０Ａ（ａ）〜（ｂ）、図１０Ｂ（ｃ）〜（ｄ）は、本発明の第５の実施の形態に係る半導体装置の製造方法を表す断面図である。図１０Ａ（ａ）〜（ｂ）、図１０Ｂ（ｃ）〜（ｄ）に示した断面は、図９に示した断面に対応する。
まず、図１０Ａ（ａ）に示すように、図示しない半導体基板上に配線層１１ａ、１１ｂ、１１ｃを形成する。メタルリング１３は配線層１１ａ、１１ｂに含まれ、メタルリング１３ｂは配線層１１ｂ、１１ｃに含まれる。
次に、図１０Ａ（ｂ）に示すように、異方性エッチングにより、メタルリング１３ｂに囲まれた領域に、配線層１１ａの第２の層間絶縁膜１８が露出する深さまで反応物排出孔２３を形成する。
次に、図１０Ｂ（ｃ）に示すように、反応物排出孔２３を介して等方性エッチングを施し、配線層１１ａにおけるメタルリング１３に囲まれた領域、および配線層１１ｂ、１１ｃにおけるメタルリング１３ｂに囲まれた領域の第２の層間絶縁膜１８を除去する。これにより、配線層１１ａ、１１ｂ、１１ｃにエアギャップ１５が形成される。エッチングにより生じた反応物は、反応物排出孔２３を介して排出される。なお、配線層１１ｂ、１１ｃのメタルリング１３ｂの大きさを変えることにより、配線層１１ｂ、１１ｃに形成されるエアギャップ１５の大きさを調節することができる。
次に、図１０Ｂ（ｄ）に示すように、蓋材２４を用いて反応物排出孔２３を塞ぐ。
（第５の実施の形態の効果）
本発明の第５の実施の形態によれば、メタルリング１３ｂの内側に反応物排出孔２３を形成することにより、配線層１１ｂ、１１ｃにおいてメタルリング１３ｂに囲まれた領域にのみエアギャップ１５を形成することができる。これにより、任意の配線層の任意の領域にのみエアギャップ１５を形成することができる。
なお、本実施の形態においては、回路ブロック２７ａ、２７ｂに繋がる配線１２がメタルリング１３の内側の領域から上層の配線層に引き出されるが、下層の配線層に引き出される構成であってもよい。
〔第６の実施の形態〕
本発明の第６の実施の形態は、配線１２ではなく、回路ブロック２７ａ、２７ｂをエアギャップ領域１４に備える点において第５の実施の形態と異なる。他の部材の構成等、第５の実施の形態と同様の点については説明を省略する。
図１１は、本発明の第６の実施の形態に係る半導体装置の有する所定の配線層の平面図である。
図１１に示すように、回路ブロック２７ａ、２７ｂがメタルリング１３の内側のエアギャップ領域１４に形成されている。また、回路ブロック２７ａ、２７ｂを繋ぐ配線１２は、メタルリング１３の内側の領域から下層の配線層に引き出され、その下層の配線層を通る。なお、回路ブロック２７ａ、２７ｂを繋ぐ配線１２は、メタルリング１３の内側の領域から上層の配線層に引き出される構成であってもよい。
（第６の実施の形態の効果）
本発明の第６の実施の形態によれば、回路ブロック２７ａ、２７ｂの配線間容量の低減を重視する場合、これを実現することができる。
〔第７の実施の形態〕
本発明の第７の実施の形態においては、上記各実施の形態における蓋材２４の変形例について説明する。
図１２は、本発明の第７の実施の形態に係る半導体装置の断面図である。図１２に示した断面は、図２に示した第１の実施の形態にかかる半導体装置１０の断面に対応する。また、図１２は、反応物排出孔２３付近を拡大して示してある。
蓋材２８には、ＳＯＤ膜、ＳＯＧ膜等のように、その薬液が塗布時に高い粘性を有するような方法により形成した膜を用いることが好ましい。この場合、蓋材２８を反応物排出孔２３の深い位置まで埋め込まずに、図１２に示すように、反応物排出孔２３の開口部近傍のみを埋めるような形状に形成することができる。仮に、ＣＶＤ（Chemical Vapor Deposition）法等の、薬液が塗布時にあまり高い粘性を有さないような方法により、蓋材２８を反応物排出孔２３の開口部近傍のみを埋めるような形状に形成しようとした場合、蓋材２８が開口部を塞ぎきれず、さらにはエアギャップ１５内に入り込むおそれがある。
なお、蓋材２８の材料としては、ＳｉＯ２膜、ＳｉＯＣ膜、有機膜等を用いることができる。また、蓋材２８の薬液の粘性は、溶媒の材料を選択すること等により調節することができる。
蓋材２８がこのような反応物排出孔２３の開口部近傍のみを埋めるような形状を有する場合、蓋材２８を反応物排出孔２３の深い位置まで埋め込む場合と比較して、エアギャップ１５内に蓋材２８が入り込んでエアギャップ１５の体積を小さくするおそれが少なくなる。
また、ＳＯＤ法、ＳＯＧ法等のように、その薬液が塗布時に高い粘性を有するような方法により蓋材２８を形成した場合、蓋材２８の空孔径を分子サイズの比較的小さい水分が内部を通過できるような大きさにすることができる。この場合、半導体装置１０を真空中で高温に保持することにより、各層間絶縁膜、エアギャップ１５等に含まれる水分を反応物排出孔２３、蓋材２８を介して外部に排出することができる。そこで、蓋材２８を反応物排出孔２３の開口部近傍のみを埋めるような形状に形成に形成した場合、蓋材２８を反応物排出孔２３の深い位置まで埋め込む場合と比較して、水分が通過する蓋材２８内部の距離が短いため、より効率的に水分を外部に排出することができる。各層間絶縁膜、エアギャップ１５等に含まれる水分は、半導体装置１０内における寄生容量の増加、エレクトロマイグレーション、ストレスマイグレーションの発生等の問題を引き起こすおそれがあるため、より多くの水分を外部に排出することが好ましい。なお、逆に、蓋材２８の上層の絶縁膜を形成する際に用いる成膜ガスは、分子サイズが水分よりも大きいため、蓋材２８を通過して内部に侵入するおそれは少ない。
また、蓋材２８は、図１２に示すようにフリンジ部２８ｆを有してもよいし、有さなくてもよい。フリンジ部２８ｆを有さない場合は、蓋材２８の上面の高さが、配線層１１ｄの第２のキャップ膜２０の上面の高さとほぼ一致する。
図１３（ａ）〜（ｄ）は、本発明の第７の実施の形態に係る半導体装置の製造方法を表す断面図である。図１３（ａ）〜（ｄ）に示した断面は、図１２に示した本実施の形態に係る半導体装置１０の断面に対応し、蓋材２８近傍を拡大したものである。
まず、図３Ｂ（ｃ）に示した配線層１１ａ、１１ｂ、１１ｃにエアギャップ１５を形成するまでの工程を、第１の実施の形態と同様に行う。
次に、図１３（ａ）に示すように、ＳＯＤ法等により、蓋材２８を形成する。このとき、蓋材２８は反応物排出孔２３の開口部近傍を埋め、かつ第２のキャップ膜２０上に堆積される。
次に、図１３（ｂ）に示すように、フォトリソグラフィ法等により、蓋材２８上に所定のパターンを有するレジスト２９を形成する。
次に、図１３（ｃ）に示すように、レジスト２９をマスクとして、ＲＩＥ等により蓋材２８にエッチングを施し、レジスト２９のパターンを転写する。
次に、図１３（ｄ）に示すように、レジスト２９を除去した後、ＣＶＤ法等により、蓋材２８および第２のキャップ膜２０上にＳｉＯＣ等の絶縁材料からなる絶縁膜３０を形成する。なお、絶縁膜３０を形成する前に、半導体装置１０を真空中で高温に保持することにより、各層間絶縁膜、エアギャップ１５等に含まれる水分を反応物排出孔２３、蓋材２８を介して外部に排出してもよい。
なお、フリンジ２８ｆを有さない蓋材２８を形成する場合は、図１３（ａ）に示した、ＳＯＤ法、ＳＯＧ法等により蓋材２８を形成する工程を行った後、蓋材２８に対して、ＲＩＥによる全面エッチバック、またはＣＭＰによる平坦化を行う。ＲＩＥによる全面エッチバックを行う場合は、エッチング実施時間を調節することにより、第２のキャップ膜２０の蓋材２８に隣接する部分の上面が露出するまで蓋材２８のエッチングを行い、蓋材２８の上面の高さと第２のキャップ膜２０の上面の高さがほぼ一致する用にする。一方、ＣＭＰによる平坦化を行う場合は、第２のキャップ膜２０の上面をストッパとして用いて、蓋材２８を平坦化する。
また、上記の蓋材２８の製造方法の例は、蓋材２８に比較的空孔率の大きい材料を用いた場合、物理的強度が弱まるおそれがあるため、蓋材２８の必要のない部分をパターニングにより除去したものである。しかし、蓋材２８の物理的強度に問題がない場合は、蓋材２８のパターニングを行わずに、第２のキャップ膜２０上に位置する部分を残したままでもよい。
また、蓋材２８と絶縁膜３０を一体に形成してもよい。この場合、図１３（ａ）に示した、ＳＯＤ法、ＳＯＧ法等により蓋材２８を形成する工程において、蓋材２８を絶縁膜３０の厚さの分だけ厚く形成する。蓋材２８のパターニングは行わない。
また、反応物排出孔２３が複数隣接して形成されている場合は、複数の反応物排出孔２３の開口部近傍に共通して１つの蓋材２８が設けられてもよい。
また、蓋材２８の材料とレジスト２９の材料のエッチング選択比が小さい場合には、蓋材２８とレジスト２９の間に、蓋材２８およびレジスト２９に対するエッチング選択比が大きい材料からなる付加膜３１を形成してもよい。この付加膜３１を用いる蓋材２８の形成方法を図１４（ａ）〜（ｄ）に示す。
まず、図１４（ａ）に示すように、図１３（ａ）に示した、ＳＯＤ法、ＳＯＧ法等により蓋材２８を形成する工程を行った後、ＣＶＤ法等により、蓋材２８上に付加膜３１を形成する。
次に、図１４（ｂ）に示すように、フォトリソグラフィ法等により、付加膜３１上に所定のパターンを有するレジスト２９を形成する。
次に、図１４（ｃ）に示すように、レジスト２９をマスクとして、ＲＩＥ等により付加膜３１にエッチングを施し、レジスト２９のパターンを転写する。
次に、図１４（ｄ）に示すように、付加膜３１をマスクとして、ＲＩＥ等により蓋材２８にエッチングを施し、付加膜３１のパターンを転写した後、付加膜３１および第２のキャップ膜２０上に絶縁膜３０を形成する。なお、レジスト２９は蓋材２８をパターニングする前または後に除去する。また、絶縁膜３０を形成する前に、付加膜３１を除去してもよい。
（第７の実施の形態の効果）
本発明の第７の実施の形態によれば、蓋材２８をＳＯＤ法、ＳＯＧ法等の薬液が塗布時に高い粘性を有するような方法で形成することにより、反応物排出孔２３の開口部近傍のみを埋めるような形状に形成することができる。これにより、エアギャップ１５内に蓋材２８が入り込むことを抑え、各層間絶縁膜、エアギャップ１５等に含まれる水分をより効率的に外部に排出することができる。
〔他の実施の形態〕
なお、上記各実施例は一実施例に過ぎず、本発明はこれらに限定されずに、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
例えば、第１の層間絶縁膜１７にＳｉＣ膜、第２の層間絶縁膜１８にＳｉＯ２膜を用いることができる。この場合、第２の層間絶縁膜１８のエッチングに用いるエッチャントとして、フッ酸、フッ化アンモニウム等を用いることができる。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。例えば、第２の実施の形態に係る半導体装置１０の製造方法、第３の実施の形態に係る配線１２およびビア２１の構成は、他の実施の形態に係る半導体装置１０に適用することができる。
本発明の第１の実施の形態に係る半導体装置の有する所定の配線層の平面図である。 本発明の第１の実施の形態に係る半導体装置の図１の破線Ａ−Ａにおける断面図である。 （ａ）〜（ｂ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を表す断面図である。 （ｃ）〜（ｄ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を表す断面図である。 （ａ）〜（ｅ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す断面図である。 （ａ）〜（ｅ）は、本発明の第３の実施の形態に係る配線およびビアの製造方法を示す断面図である。 本発明の第４の実施の形態に係る半導体装置の有する所定の配線層の平面図である。 本発明の第５の実施の形態に係る半導体装置の有する所定の配線層の平面図である。 本発明の第５の実施の形態に係る半導体装置の図７の破線Ｂ−Ｂにおける断面図である。 本発明の第５の実施の形態に係る半導体装置の図７の破線Ｃ−Ｃにおける断面図である。 （ａ）〜（ｂ）は、本発明の第５の実施の形態に係る半導体装置の製造方法を表す断面図である。 （ｃ）〜（ｄ）は、本発明の第５の実施の形態に係る半導体装置の製造方法を表す断面図である。 本発明の第６の実施の形態に係る半導体装置の有する所定の配線層の平面図である。 本発明の第７の実施の形態に係る半導体装置の断面図である。 （ａ）〜（ｄ）は、本発明の第７の実施の形態に係る半導体装置の製造方法を表す断面図である。 （ａ）〜（ｄ）は、本発明の第７の実施の形態に係る半導体装置の他の製造方法を表す断面図である。
符号の説明
１０ 半導体装置。 １２ 配線。 １３、１３ａ、１３ｂ メタルリング。 １５ エアギャップ。 １７ 第１の層間絶縁膜。 １８ 第２の層間絶縁膜。 ２１ ビア。 ２３ 反応物排出孔。 ２７ａ、２７ｂ 回路ブロック。 ２８ 蓋材。

Claims (4)

  1. 表面に半導体素子を有する半導体基板と、
    前記半導体基板上に、ビアを含む第１の層間絶縁膜および前記ビアと接続した配線を含む第２の層間絶縁膜が積層して形成された層間絶縁膜と、
    前記層間絶縁膜内に形成された、前記第２の層間絶縁膜内の閉ループ形状を有する配線を含む第１のメタルリングと、
    前記層間絶縁膜内の前記第１のメタルリングの内側の領域に形成された第２のメタルリングと、
    前記第２の層間絶縁膜内の前記第１のメタルリングの前記閉ループ形状を有する配線と前記第２のメタルリングの間の領域に形成されたエアギャップと、
    を有することを特徴とする半導体装置。
  2. 前記層間絶縁膜内の前記第１のメタルリングと前記第２のメタルリングの間の領域に形成された配線は、前記層間絶縁膜の上層または下層の前記第１のメタルリングを含まない他の層間絶縁膜内に形成された配線を介して、前記第１のメタルリングの外側の領域に形成された回路に接続される、
    ことを特徴とする請求項１に記載の半導体装置。
  3. 表面に半導体素子を有する半導体基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜内に第１のメタルリングおよび前記メタルリングの内側の領域に位置する第２のメタルリングを含む配線構造を形成する工程と、
    前記第１のメタルリングと前記第２のメタルリングの間の前記層間絶縁膜の少なくとも一部を、前記層間絶縁膜の上層に形成された絶縁膜を通して露出させる反応物排出孔を形成する工程と、
    前記第１のメタルリングと前記第２のメタルリングの間の前記層間絶縁膜をエッチングにより前記反応物排出孔を介して除去する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  4. 前記第１のメタルリングと前記第２のメタルリングの間の前記層間絶縁膜を除去する工程の後、前記反応物排出孔の少なくとも開口部近傍を埋めるように蓋材を形成する工程と、
    を含むことを特徴とする請求項３に記載の半導体装置の製造方法。
JP2007290071A 2006-12-06 2007-11-07 半導体装置、およびその製造方法 Expired - Fee Related JP4334589B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007290071A JP4334589B2 (ja) 2006-12-06 2007-11-07 半導体装置、およびその製造方法
US11/951,559 US7786589B2 (en) 2006-12-06 2007-12-06 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006329891 2006-12-06
JP2007290071A JP4334589B2 (ja) 2006-12-06 2007-11-07 半導体装置、およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008166726A JP2008166726A (ja) 2008-07-17
JP4334589B2 true JP4334589B2 (ja) 2009-09-30

Family

ID=39695729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007290071A Expired - Fee Related JP4334589B2 (ja) 2006-12-06 2007-11-07 半導体装置、およびその製造方法

Country Status (2)

Country Link
US (1) US7786589B2 (ja)
JP (1) JP4334589B2 (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213013B2 (ja) * 2007-07-04 2013-06-19 次世代半導体材料技術研究組合 半導体装置
JP4929254B2 (ja) * 2008-09-02 2012-05-09 株式会社東芝 半導体装置の製造方法
JP4922370B2 (ja) 2009-09-07 2012-04-25 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP4929332B2 (ja) * 2009-09-24 2012-05-09 株式会社東芝 電子部品の製造方法
JP2011171393A (ja) * 2010-02-16 2011-09-01 Toshiba Corp 不揮発性記憶装置
US8456009B2 (en) * 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
WO2011156787A2 (en) 2010-06-11 2011-12-15 Crossbar, Inc. Pillar structure for memory device and method
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8841196B1 (en) 2010-09-29 2014-09-23 Crossbar, Inc. Selective deposition of silver for non-volatile memory device fabrication
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
JP2012059966A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体記憶装置及びその製造方法
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8187945B2 (en) 2010-10-27 2012-05-29 Crossbar, Inc. Method for obtaining smooth, continuous silver film
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8258020B2 (en) * 2010-11-04 2012-09-04 Crossbar Inc. Interconnects for stacked non-volatile memory device and method
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8946667B1 (en) 2012-04-13 2015-02-03 Crossbar, Inc. Barrier structure for a silver based RRAM and method
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9070859B1 (en) 2012-05-25 2015-06-30 Crossbar, Inc. Low temperature deposition method for polycrystalline silicon material for a non-volatile memory device
US8883603B1 (en) 2012-08-01 2014-11-11 Crossbar, Inc. Silver deposition method for a non-volatile memory device
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US8796102B1 (en) 2012-08-29 2014-08-05 Crossbar, Inc. Device structure for a RRAM and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US9318607B2 (en) 2013-07-12 2016-04-19 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4441898C1 (de) 1994-11-24 1996-04-04 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelementes
JPH08306775A (ja) 1995-05-01 1996-11-22 Hitachi Ltd 半導体装置及びその製造方法
JP2962272B2 (ja) 1997-04-18 1999-10-12 日本電気株式会社 半導体装置の製造方法
JP3501937B2 (ja) * 1998-01-30 2004-03-02 富士通株式会社 半導体装置の製造方法
JP2001217312A (ja) 2000-02-07 2001-08-10 Sony Corp 半導体装置およびその製造方法
US6645873B2 (en) 2000-06-21 2003-11-11 Asm Japan K.K. Method for manufacturing a semiconductor device
JP4436989B2 (ja) 2001-05-23 2010-03-24 パナソニック株式会社 半導体装置の製造方法
JP2003273210A (ja) 2002-03-12 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
US6747340B2 (en) * 2002-03-15 2004-06-08 Memx, Inc. Multi-level shielded multi-conductor interconnect bus for MEMS
US7042095B2 (en) * 2002-03-29 2006-05-09 Renesas Technology Corp. Semiconductor device including an interconnect having copper as a main component
JP4068868B2 (ja) 2002-03-29 2008-03-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4619705B2 (ja) 2004-01-15 2011-01-26 株式会社東芝 半導体装置
JP2006019401A (ja) 2004-06-30 2006-01-19 Renesas Technology Corp 半導体装置及びその製造方法
US7977795B2 (en) 2006-01-05 2011-07-12 Kabushiki Kaisha Toshiba Semiconductor device, method of fabricating the same, and pattern generating method

Also Published As

Publication number Publication date
US20080296775A1 (en) 2008-12-04
JP2008166726A (ja) 2008-07-17
US7786589B2 (en) 2010-08-31

Similar Documents

Publication Publication Date Title
JP4334589B2 (ja) 半導体装置、およびその製造方法
US7662722B2 (en) Air gap under on-chip passive device
KR101476544B1 (ko) 개선된 비아 랜딩 프로파일을 위한 신규한 패터닝 방법
US7396757B2 (en) Interconnect structure with dielectric air gaps
US7094689B2 (en) Air gap interconnect structure and method thereof
US10020259B2 (en) Copper etching integration scheme
US8728936B1 (en) Copper etching integration scheme
JP2012038961A (ja) 半導体装置及び半導体装置の製造方法
JP2007019508A (ja) 相互接続配線内における複数のエアギャップの横方向分布の制御
US7436009B2 (en) Via structures and trench structures and dual damascene structures
KR100833201B1 (ko) 콘택 플러그 및 배선 라인 일체형 구조의 미세 패턴을가지는 반도체 소자 및 그 제조 방법
JP2007059434A (ja) 半導体装置の製造方法
JP4052950B2 (ja) 半導体装置の製造方法
US7781301B2 (en) Method of fabricating semiconductor device
US20110312152A1 (en) Methods of Fabricating Integrated Circuit Devices Using Selective Etching Techniques that Account for Etching Distance Variations
KR102014197B1 (ko) 반도체 장치 및 이의 형성 방법
KR20030093912A (ko) 다층 배선 구조를 갖는 반도체 장치 및 그 제조 방법
JP3762732B2 (ja) 半導体装置の製造方法
US6229195B1 (en) Semiconductor device with air gaps between interconnections
JP5303139B2 (ja) 半導体装置及びその製造方法
JP2004296802A (ja) 半導体装置およびその製造方法
JP2008300385A (ja) 配線構造およびその製造方法
JP2006019379A (ja) 半導体装置及びその製造方法
KR100400035B1 (ko) 균일한 접촉 저항을 갖는 콘택을 구비한 반도체 소자 및그의 제조방법
JP2008041783A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090623

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees