JP2001217312A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001217312A
JP2001217312A JP2000028530A JP2000028530A JP2001217312A JP 2001217312 A JP2001217312 A JP 2001217312A JP 2000028530 A JP2000028530 A JP 2000028530A JP 2000028530 A JP2000028530 A JP 2000028530A JP 2001217312 A JP2001217312 A JP 2001217312A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
substrate
space
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000028530A
Other languages
English (en)
Inventor
Takeshi Nogami
毅 野上
Seiichi Fukuda
誠一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000028530A priority Critical patent/JP2001217312A/ja
Publication of JP2001217312A publication Critical patent/JP2001217312A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 中空配線における内部応力による配線の変形
を抑制することで、隣接する配線間で生じていたショー
ト不良の問題を解決し、微細配線にも適用可能で、か
つ、低インピーダンス、低インダクタンスな中空配線構
造を提供する。 【解決手段】 基板11上に形成された壁状の第1の絶
縁膜12と前記第1の絶縁膜12に支持された配線13
と、前記第1の絶縁膜12を前記基板11との間に挟
み、かつ前記基板11との間に空間17を設けて形成さ
れた第2の絶縁膜15とを備えたものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、詳しくは、多層配線の各配線を部
分的に絶縁膜で支持する層間構造を有する半導体装置お
よびその製造方法に関する。
【0002】
【従来の技術】配線を形成した層間絶縁膜をエッチング
によって除去することで、空間に配線のみを配設する技
術や、層間絶縁膜をエッチングによって除去した後に、
除去した層間絶縁膜よりも低い誘電率を有する絶縁膜を
充填する技術が提案されている。これらの技術では、隣
接する配線間に働く表面張力を抑制して、表面張力が起
因して発生する配線の変形を防ぐことが重要であるとい
われている。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来の技術において配線間に働く表面張力を低減しても、
配線自体が持つ内部応力が存在しているため、配線の変
形を防いでいた層間絶縁膜を除去したときに、配線はそ
の内部応力を緩和しようとして変形する。この現象は、
配線を微細に形成した場合や、金属配線が異種の金属の
積層構造で構成されている場合に、顕著に出現する。こ
のような配線の変形は、主に配線の反りや歪みなどが起
因しており、これによって隣接する配線がショートする
などの不良を生じる。このような理由から、層間絶縁膜
を除去していわゆる中空配線を形成する技術を、微細配
線に適用することは困難であった。
【0004】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置およびその製造方法で
ある。
【0005】半導体装置は、基板上に形成された壁状の
第1の絶縁膜と、前記第1の絶縁膜に支持された配線
と、前記第1の絶縁膜を前記基板との間に挟み、かつ前
記基板との間に空間を設けて形成された第2の絶縁膜と
を備えたものである。
【0006】上記半導体装置では、壁状に形成された第
1の絶縁膜によって配線が支持されていることから、内
部応力による配線の変形は第1の絶縁膜によって抑えら
れている。また、第2の絶縁膜は、壁状に形成された第
1の絶縁膜を基板との間に挟む状態で、かつ基板との間
に空間を設けた状態に形成されていることから、基板上
に形成された第1の絶縁膜、第2の絶縁膜および誘電率
がほぼ1に近い空間で構成される層間絶縁膜として機能
する絶縁領域は、空間を形成しないで第1の絶縁膜で形
成したものよりも低誘電率なものとなる。また、配線は
第1の絶縁膜に支持されている部分以外は空間中を配設
されることになる。よって、配線のインピーダンスおよ
びインダクタンスが低減される。
【0007】半導体装置の製造方法は、基板上に第1の
絶縁膜が形成されていて前記第1の絶縁膜中に配線が形
成されている基体を用意し、前記第1の絶縁膜上に前記
第1の絶縁膜のエッチングマスクとなる材料で第2の絶
縁膜を形成する工程と、前記第2の絶縁膜に複数の開口
部を形成する工程と、前記第2の絶縁膜をマスクにして
前記各開口部から前記第1の絶縁膜をエッチングし、前
記配線を支持する状態に前記第1の絶縁膜を壁状に残し
て前記基板と前記第2の絶縁膜との間に空間を形成する
工程とを備えた製造方法である。
【0008】上記半導体装置の製造方法では、第1の絶
縁膜上に形成した第2の絶縁膜に複数の開口部を形成
し、その開口部より第1の絶縁膜をエッチングして基板
と第2の絶縁膜との間に配線を支持する状態に第1の絶
縁膜を壁状に残すとともに空間を形成することから、配
線は第1の絶縁膜に支持されるとともに、空間に配設さ
れることになる。したがって、第1の絶縁膜によって内
部応力による配線の変形は抑えられ、第1の絶縁膜中に
配設された状態の従来の配線よりもインピーダンスおよ
びインダクタンスが低減された配線構造になる。また、
開口部より第1の絶縁膜をエッチングして配線を支持す
る壁状の第1の絶縁膜を形成することから、開口部の配
置位置によって第1の絶縁膜の形成位置を決定すること
ができる。そのため、配線形状に合わせて開口部の形成
位置を決めることで、種々の形状の配線を壁状の第1の
絶縁膜で支持することが可能になる。
【0009】
【発明の実施の形態】本発明の半導体装置に係る実施の
形態を、図1によって説明する。図1では、(1)に概
略構成を示す模式断面図を示し、(2)に第1の絶縁膜
のレイアウト図を示す。なお、図(1)は図(2)に示
すB−B線断面であり、図(2)は図(1)に示すA−
A線断面である。
【0010】図1に示すように、基板11上には、壁状
に第1の絶縁膜12が例えば基板11表面の上方より見
て格子状に形成されている。この第1の絶縁膜12は例
えばシリコン系絶縁膜(一例としては、酸化シリコン
膜、酸化シリコンを主成分とする絶縁膜、窒化シリコン
膜等)からなる。
【0011】また上記基板11上には、上記第1の絶縁
膜12に所定個所を支持された配線13が多層(この例
では3層)に形成されている。上記配線13は、例え
ば、第1層目の配線131、第2層目の配線132およ
び第3層目の配線133で構成されていて、基板11の
所定の位置と第1層目の配線131とは第1プラグ14
1で接続され、第1層目の配線131と第2層目の配線
132とは第2プラグ142で接続され、第2層目の配
線132と第3層目の配線133とは第3プラグ143
で接続されている。
【0012】上記各配線131〜133は、例えば銅も
しくは銅合金からなり、各配線131〜133の底面お
よび側面には銅配線の密着性を確保しかつ銅の拡散を防
止するためのバリア膜(図示せず)が例えば窒化タンタ
ル(TaN)膜で形成され、各配線131〜133の上
面には銅の拡散を防止する拡散防止膜が例えば窒化チタ
ン(TiN)膜(図示せず)で形成されている。
【0013】上記第1の絶縁膜12上には、この第2の
絶縁膜12のエッチングマスクとなる材料で第2の絶縁
膜15が形成されている。一例として、上記第1の絶縁
膜12が酸化シリコンで形成されている場合には第2の
絶縁膜15は窒化シリコン膜で形成されている。上記第
2の絶縁膜15には開口部16が形成されている。この
開口部16の大きさ、開口部16同士の間隔は、配線1
3のレイアウトに対応して、壁状の第1の絶縁膜12に
よって配線13が支持されるように、適宜決定される。
【0014】したがって、上記基板11、壁状に形成さ
れた第1の絶縁膜12および第2の絶縁膜15によって
囲まれた領域が空間17となっている。この空間17は
上記開口部16に通じている。
【0015】上記半導体装置では、壁状に形成された第
1の絶縁膜12によって配線13が支持されていること
から、内部応力による配線13の変形は第1の絶縁膜1
2によって抑えられている。また、第2の絶縁膜15
は、壁状に形成された第1の絶縁膜12を基板11との
間に挟む状態で、かつ基板11との間に空間17を設け
た状態に形成されていることから、基板11上に形成さ
れた第1の絶縁膜12、第2の絶縁膜15および誘電率
がほぼ1に近い空間17で構成される層間絶縁膜として
機能する絶縁領域は、空間17を形成しないで第1の絶
縁膜12で形成したものよりも低誘電率なものとなる。
また、配線13は壁状の第1の絶縁膜12に支持されて
いる部分以外は上記空間17中を配設されることにな
る。よって、配線13のインピーダンスおよびインダク
タンスが低減される。
【0016】次に、本発明の製造方法に係る実施の形態
を、図2、図3および前記図1によって説明する。な
お、図2、図3では前記図1によって説明した構成部品
と同様のものには同一符号を付与する。
【0017】図2の(1)に示すように、基板11上に
は第1の絶縁膜12が形成され、この第1の絶縁膜12
中には配線13が多層(この例では3層)に形成されて
いる。すなわち、第1層目の配線131、第2層目の配
線132、第3層目の配線133が順次形成され、基板
11の所定の位置と第1層目の配線131とは第1プラ
グ141で接続され、第1層目の配線131と第2層目
の配線132とは第2プラグ142で接続され、第2層
目の配線132と第3層目の配線133とは第3プラグ
143で接続されている。また上記第1の絶縁膜12は
上記第3層目の配線133を覆っている。このような構
成の基体10を用意する。
【0018】なお、上記各配線131〜133は、例え
ば銅もしくは銅合金からなり、それら配線131〜13
3の底面および側面にはバリアメタル層(図示せず)が
例えば窒化タンタル(TaN)膜で形成され、各配線1
31〜133の上面には酸化防止膜が例えば窒化チタン
(TiN)膜(図示せず)で形成されている。上記バリ
アメタル層、酸化防止膜の成膜方法は、スパッタリン
グ、化学的気相成長法、蒸着法等の既存の成膜技術によ
る。また、上記第1の絶縁膜12は例えば酸化シリコン
系絶縁膜からなる。
【0019】次いで、図2の(2)に示すように、上記
第1の絶縁膜12上に、この第1の絶縁膜12のエッチ
ングマスクとなる材料で第2の絶縁膜15を形成する。
一例として、第2の絶縁膜15は窒化シリコン膜で形成
される。
【0020】続いて図3の(3)に示すように、通常の
レジスト塗布技術によって、上記第2の絶縁膜15上に
レジスト膜21を形成する。その後通常のリソグラフィ
ー技術によって、上記レジスト膜21にレジスト開口部
22を形成する。さらにレジスト膜21をマスクに用い
たエッチングによって、上記第2の絶縁膜15をエッチ
ングし、開口部16を形成する。このエッチングでは、
例えばエッチングガスにトリフルオロメタン(CH
3 )を用い、ドライエッチングにより上記部開口部1
6を形成する。ここでは、一例として、開口部16の大
きさを3μm角(設計寸法)に形成し、また近接する開
口部16との間隔dを100μm(設計寸法)とした。
上記開口部16の大きさ、開口部16同士の間隔は、配
線13のレイアウトに対応して、その後に形成される壁
状の第1の絶縁膜12によって配線13が支持されるよ
うに、適宜決定される。
【0021】その後、上記レジスト膜21を例えば酸素
プラズマ処理によって除去する。
【0022】次に、上記第2の絶縁膜15をマスクにし
て上記第1の絶縁膜12をエッチングする。このエッチ
ングでは、一例として、エッチングガスにテトラフルオ
ロメタン(CH4 )を用いた等方性エッチングを行う。
【0023】図3に示すように、この等方性エッチング
では、被エッチング体となる第1の絶縁膜12の厚さが
10μm以下の場合、基板11と第2の絶縁膜15との
間におけるエッチングの進行表面は、エッチングが進行
するにしたがい、エッチング表面S1、エッチング表面
S2、エッチング表面S3のように基板11表面Ssu
bに対して垂直になっていく。なお、図3では、配線1
3の図示は省略した。
【0024】上記エッチングの結果、前記図1に示した
ように、第1絶縁膜12中に各開口部16から空間17
が形成され、各空間17間には、エッチングされずに残
った壁状の第1の絶縁膜12が基板11の上方より見て
格子状に形成されている。そして、上記壁状の第1の絶
縁膜12によって各配線13が支持され、各配線13は
空間17中にも配設されている。
【0025】上記半導体装置の製造方法では、第1の絶
縁膜12上に形成した第2の絶縁膜15に複数の開口部
16を形成し、その開口部16より第1の絶縁膜12を
エッチングして基板11と第2の絶縁膜15との間に配
線13を支持する状態に第1の絶縁膜12を壁状に残す
とともに空間17を形成することから、配線13は第1
の絶縁膜12に支持されるとともに、空間17に配設さ
れることになる。したがって、空間17に配設された部
分では、実効的な層間誘電率は1に近いので、理想的な
低容量配線となる。すなわち、第1の絶縁膜12中に配
設された状態のものよりもインピーダンスおよびインダ
クタンスが低減された配線構造に形成される。
【0026】また、開口部16より第1の絶縁膜12を
エッチングして配線13を支持する壁状の第1の絶縁膜
12を形成することから、開口部16の配置位置によっ
て第1の絶縁膜12の形成位置を決定することができ
る。そのため、配線形状に合わせて開口部16の形成位
置を決めることで、種々の形状の配線13を壁状の第1
の絶縁膜12で支持することが可能になる。
【0027】また、誘電率の低い多孔質絶縁膜中に配線
を埋め込みながら形成するダマシンプロセスによって、
同等に低い寄生抵抗を有する配線構造を形成しようとす
る場合に直面する、多孔質絶縁膜の微細加工の困難性、
多孔質絶縁膜の吸湿の問題、フォトレジストなどの選択
的除去の困難性、多孔質絶縁膜状への金属膜形成の困難
性、金属膜の熱処理中における多孔質絶縁膜の不安定性
等の問題から解放される。
【0028】さらに従来の酸化シリコン膜に配線を埋め
込むダマシンプロセスによって、最後の数工程を付加す
るだけで、誘電率が1に近い低寄生容量の配線構造を実
現することが可能になり、低コストにして高い特性(低
インピーダンス、低インダクタンス)を有する配線を実
現できる。
【0029】前記図3に示したエッチング表面S3のよ
うに基板11表面に対して垂直になるまでには、第1の
絶縁膜12の膜厚にもよるが、隣接する開口部同士の間
隔d(図2参照)を例えば50μm程度にする必要があ
る。ところが、間隔dを50μmより狭くする必要があ
る場合には、開口部16より異方性エッチングにより第
1の絶縁膜12をエッチングした後、等方性エッチング
によって第1の絶縁膜12をエッチングすることによっ
て、開口部16の間隔を狭くしても基板11の表面に対
してほぼ垂直な壁状の第1の絶縁膜12を形成すること
が可能になる。
【0030】また、開口部16の形状によって、空間の
レイアウト形状を種々の形状に形成することが可能にな
る。例えば、開口部16の形状を、例えば、三角形、四
角形、六角形、八角形等の形状に形成することにより、
空間形状も角部は丸みに形成されるが、開口部16の形
状に対応して略三角形、略四角形、略六角形、略八角形
等の形状になる。
【0031】また、図4に示すように、壁状の第1の絶
縁膜12の間隔dが例えば100μmの場合であって、
例えば100μm以上の長さの配線13が存在していた
場合であっても、その配線13は最大でも、100μm
ごとに壁状の第1の絶縁膜12によって支持固定され
る。そのため、空間17を形成するために第1の絶縁膜
12を除去した後であっても、配線の内部応力によって
配線13が変形することはない。
【0032】また、空間17に配線13が配設された状
態では配線13の機械的強度が不十分な場合には、図5
の概略構成断面図に示すように、開口部16から空間1
7に第1の絶縁膜12よりも低誘電率な絶縁材料31を
充填してもよい。このように、空間17に多孔質絶縁
膜、有機絶縁膜等の低誘電率な絶縁材料31を充填する
ことで配線13の機械的強度を高めることも可能にな
る。この低誘電率な絶縁材料31を充填する工程におい
ても、上記壁状の第1の絶縁膜12は、配線13の変形
や倒壊を防ぐ機能を有する。
【0033】上記実施の形態で説明した配線13の材料
は銅や銅合金に限定されることはなく、アルミニウム、
アルミニウム合金、金、タングステン、金属シリサイド
等の半導体装置の配線に用いられるすべての材料を用い
ることが可能である。
【0034】
【発明の効果】以上、説明したように本発明の半導体装
置によれば、壁状に形成した第1の絶縁膜によって配線
を支持しているので、中空配線における内部応力による
配線の変形を第1の絶縁膜によって抑制することができ
る。かつ、空間には、第1の絶縁膜によって支持された
配線が配設されるので、低インピーダンス、低インダク
タンスな中空配線構造を提供することができる。
【0035】本発明の半導体装置の製造方法によれば、
第1の絶縁膜で配線を支持した状態で、第1の絶縁膜を
除去しつつ配線を支持する壁状の第1の絶縁膜を形成す
ることができるので、配線の内部応力による変形を第1
の絶縁膜によって抑制しつつ、空間を形成して、中空配
線構造を形成することができる。これによって、機械的
強度の高い中空配線を実現でき、寄生抵抗の低い配線構
造を実現できる。よって、低インピーダンス、低インダ
クタンスな配線構造を得ることができる。
【図面の簡単な説明】
【図1】本発明の半導体装置に係る実施の形態を説明す
る図であって、(1)は概略構成を示す模式断面図であ
り、(2)は第1の絶縁膜のレイアウト図である。
【図2】本発明の半導体装置の製造方法に係る実施の形
態を示す製造工程断面図である。
【図3】第1の絶縁膜のエッチング過程を説明する概略
構成断面図である。
【図4】長い配線の支持例を示すレイアウト図である。
【図5】別の実施の形態を説明する概略構成断面図であ
る。
【符号の説明】
11…基板、12…第1の絶縁膜、13…配線、15…
第2の絶縁膜、17…空間
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F033 HH08 HH09 HH11 HH12 HH13 HH19 HH25 HH32 HH33 KK08 KK09 KK11 KK12 KK13 KK19 KK25 KK32 KK33 MM05 MM08 MM12 MM13 PP06 PP15 PP19 QQ09 QQ11 QQ16 QQ18 RR04 RR06 RR21 RR30 XX24

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成された壁状の第1の絶縁膜
    と、 前記第1の絶縁膜に支持された配線と、 前記第1の絶縁膜を前記基板との間に挟み、かつ前記基
    板との間に空間を設けて形成された第2の絶縁膜とを備
    えたことを特徴とする半導体装置。
  2. 【請求項2】 前記空間は前記第1の絶縁膜によって複
    数の空間に区分されていることを特徴とする請求項1記
    載の半導体装置。
  3. 【請求項3】 基板上に第1の絶縁膜が形成されていて
    前記第1の絶縁膜中に配線が形成されている基体を用意
    し、前記第1の絶縁膜上に前記第1の絶縁膜のエッチン
    グマスクとなる材料で第2の絶縁膜を形成する工程と、 前記第2の絶縁膜に複数の開口部を形成する工程と、 前記第2の絶縁膜をマスクにして前記各開口部から前記
    第1の絶縁膜をエッチングし、前記配線を支持する状態
    に前記第1の絶縁膜を壁状に残して前記基板と前記第2
    の絶縁膜との間に空間を形成する工程とを備えたことを
    特徴とする半導体装置の製造方法。
  4. 【請求項4】 前記空間を形成した後、 前記空間に前記第1の絶縁膜よりも誘電率が低い絶縁材
    料を充填する工程を備えたことを特徴とする請求項3記
    載の半導体装置の製造方法。
JP2000028530A 2000-02-07 2000-02-07 半導体装置およびその製造方法 Pending JP2001217312A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000028530A JP2001217312A (ja) 2000-02-07 2000-02-07 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000028530A JP2001217312A (ja) 2000-02-07 2000-02-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001217312A true JP2001217312A (ja) 2001-08-10

Family

ID=18553918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000028530A Pending JP2001217312A (ja) 2000-02-07 2000-02-07 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001217312A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019508A (ja) * 2005-07-08 2007-01-25 Stmicroelectronics (Crolles 2) Sas 相互接続配線内における複数のエアギャップの横方向分布の制御
JP2008166756A (ja) * 2006-12-21 2008-07-17 Commiss Energ Atom カーボンナノチューブに基づく層間配線要素
US7524734B2 (en) 2005-07-28 2009-04-28 Seiko Epson Corporation Wiring substrate, electro-optic device, electric apparatus, method of manufacturing wiring substrate, method of manufacturing electro-optic device, and method of manufacturing electric apparatus
KR100922551B1 (ko) 2007-12-26 2009-10-21 주식회사 동부하이텍 반도체 소자 및 그 제조방법
US7786589B2 (en) 2006-12-06 2010-08-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
US7902068B2 (en) 2006-12-19 2011-03-08 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
JPWO2015079648A1 (ja) * 2013-11-29 2017-03-16 パナソニックIpマネジメント株式会社 半導体装置
WO2019135333A1 (ja) * 2018-01-05 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019508A (ja) * 2005-07-08 2007-01-25 Stmicroelectronics (Crolles 2) Sas 相互接続配線内における複数のエアギャップの横方向分布の制御
US7524734B2 (en) 2005-07-28 2009-04-28 Seiko Epson Corporation Wiring substrate, electro-optic device, electric apparatus, method of manufacturing wiring substrate, method of manufacturing electro-optic device, and method of manufacturing electric apparatus
US7786589B2 (en) 2006-12-06 2010-08-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
US7902068B2 (en) 2006-12-19 2011-03-08 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
JP2008166756A (ja) * 2006-12-21 2008-07-17 Commiss Energ Atom カーボンナノチューブに基づく層間配線要素
US8598708B2 (en) 2006-12-21 2013-12-03 Commissariat A L'energie Atomique Carbon nanotube-based interconnection element
KR100922551B1 (ko) 2007-12-26 2009-10-21 주식회사 동부하이텍 반도체 소자 및 그 제조방법
JPWO2015079648A1 (ja) * 2013-11-29 2017-03-16 パナソニックIpマネジメント株式会社 半導体装置
WO2019135333A1 (ja) * 2018-01-05 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置
JPWO2019135333A1 (ja) * 2018-01-05 2020-12-17 ソニーセミコンダクタソリューションズ株式会社 半導体装置
US11271027B2 (en) 2018-01-05 2022-03-08 Sony Semiconductor Solutions Corporation Semiconductor device
JP7143329B2 (ja) 2018-01-05 2022-09-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US6177329B1 (en) Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets
US7094689B2 (en) Air gap interconnect structure and method thereof
US7494867B2 (en) Semiconductor device having MIM capacitive elements and manufacturing method for the same
JP4347637B2 (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
TW523905B (en) Semiconductor device and its manufacturing method
JPH06224304A (ja) アンティフューズエレメントおよび製造方法
JPH02220464A (ja) 半導体装置及びその製造方法
JP2005051247A (ja) 金属−絶縁物−金属キャパシタおよび配線構造
US7713863B2 (en) Method for manufacturing a semiconductor device and method for etching the same
JP2004327909A (ja) 半導体装置及びその製造方法
JP2003324153A (ja) 半導体容量素子及びその製造方法
US6617666B2 (en) Semiconductor device with capacitor and process for manufacturing the device
JP2005167160A (ja) 半導体装置及びその製造方法
JP2001217312A (ja) 半導体装置およびその製造方法
US7498677B2 (en) Semiconductor device
JP2003282728A (ja) 半導体素子及びその製造方法
JP2007173761A (ja) 半導体素子の製造方法
JP2003526927A (ja) 金属絶縁体金属コンデンサおよび同コンデンサを製作する方法
JP4718962B2 (ja) 半導体装置
JP2002353303A (ja) 半導体装置およびその製造方法
JP2008300385A (ja) 配線構造およびその製造方法
JP2001345378A (ja) 半導体装置及びその製造方法
JP2000269327A (ja) 半導体装置およびその製造方法
JPH11260967A (ja) 半導体装置及びその製造方法
KR100510937B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090203