JP2007173761A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2007173761A
JP2007173761A JP2006163075A JP2006163075A JP2007173761A JP 2007173761 A JP2007173761 A JP 2007173761A JP 2006163075 A JP2006163075 A JP 2006163075A JP 2006163075 A JP2006163075 A JP 2006163075A JP 2007173761 A JP2007173761 A JP 2007173761A
Authority
JP
Japan
Prior art keywords
etching
film
forming
etching stop
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006163075A
Other languages
English (en)
Inventor
Whee Won Cho
揮 元 趙
Jung Geun Kim
正 根 金
Sang Deok Kim
相 徳 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2007173761A publication Critical patent/JP2007173761A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ダマシン工程を用いたビアホール及びトレンチエッチング工程においてエッチング停止膜によるキャパシタンスの増加を防止する半導体素子の製造方法を提供すること。及び、ダマシン工程を用いたビアホール及びトレンチエッチング工程において窒化膜または層間絶縁膜より誘電定数が低い物質を用いてエッチング停止膜を形成することにより、キャパシタンスの増加を防止する半導体素子の製造方法を提供すること。
【解決手段】 所定の構造が形成された半導体基板１０１の上部に誘電定数が低い物質を用いたエッチング停止膜１０２，１０４を形成し、層間絶縁膜１０３，１０５を形成する段階;及び上記層間絶縁膜の所定領域をエッチングし、上記エッチング停止膜でエッチング工程が停止するようにしてダマシンパターンを形成する段階を含む。
【選択図】図２（ｃ）

Description

本発明は、半導体素子の製造方法に関するものであり、特に、ダマシン工程で層間絶縁膜をパターニングしてトレンチ及びビアホールを形成する時、エッチング停止膜として誘電定数が低い物質を用いることにより、キャパシタンスの増加を防止する半導体素子の製造方法に関するものである。
半導体素子の金属配線としては、タングステンとアルミニウム合金が使われるが、半導体素子の高集積化によりタングステンとアルミニウム合金は比抵抗が大きく、エレクトロマイグレーション(electro migration)やストレスマイグレーション(stress migration)により信頼性が低下する。これを解決するために、比抵抗が小さく、信頼性に優れた銅が金属配線材料として登場した。ところが、銅は、一般的なエッチング工程ではエッチングし難いため、層間絶縁膜を形成した後、プラグを形成するためのビアホールと配線を形成するためのトレンチを形成し、銅を埋め込むデュアルダマシン工程を用いて銅配線を形成する。
層間絶縁膜をエッチングしてビアホール及びトレンチを形成するためには、層間絶縁膜の下部に層間絶縁膜のエッチングが停止するようにするエッチング停止膜を形成しなければならない。エッチング停止膜としては、層間絶縁膜とエッチング選択比が異なる物質を用いて形成するが、例えば、層間絶縁膜を酸化膜で形成するため、エッチング停止膜は窒化膜を利用して形成する。ところが、窒化膜は誘電定数が高いため、金属配線間のキャパシタンスを増加させるようになり、これによりRCディレイが大きくなる。従って、配線間の間隔が狭くなれば、素子の動作に致命的な悪影響を及ぼすようになり、窒化膜を利用したエッチング停止膜は配線間の間隔を最小化することが限界として作用するようになる。図1は、窒化膜をエッチング停止膜として用いる場合、窒化膜の膜厚によるビットラインのRCディレイを示したグラフである。ここで、Aは酸化膜によるRCディレイを示したものであり、Bは100Åの厚さで窒化膜を形成した場合、Cは200Åの厚さで窒化膜を形成した場合、そして、Dは300Åの厚さで窒化膜を形成した場合のRCディレイを示したものである。示されている通り、窒化膜厚の増加につけてRCディレイが大きくなることが分かる。
本発明の目的は、ダマシン工程を用いたビアホール及びトレンチエッチング工程においてエッチング停止膜によるキャパシタンスの増加を防止する半導体素子の製造方法を提供することにある。
本発明の他の目的は、ダマシン工程を用いたビアホール及びトレンチエッチング工程において窒化膜または層間絶縁膜より誘電定数が低い物質を用いてエッチング停止膜を形成することにより、キャパシタンスの増加を防止する半導体素子の製造方法を提供することにある。
本発明の一実施例による半導体素子の製造方法は、所定の構造が形成された半導体基板の上部に誘電定数が低い物質を用いたエッチング停止膜を形成した後、層間絶縁膜を形成する段階;及び上記層間絶縁膜の所定領域をエッチングし、上記エッチング停止膜でエッチング工程が停止するようにしてダマシンパターンを形成する段階を含む。
上記エッチング停止膜は、アモルファスカーボン、SiOCまたはSiOCHのいずれか一つを用いて形成する。
上記ダマシンパターンの上部に拡散防止膜を形成し、金属シード層及び金属層を形成して金属配線を形成する段階をさらに含む。
上述した通り、本発明によればダマシン工程で層間絶縁膜をエッチングしてビアホール及びトレンチを形成する工程において誘電定数が低い物質を用いてエッチング停止膜を形成することにより、既存の誘電定数が高い物質を用いたエッチング停止膜によるキャパシタンスの増加を防止することができるため、RCディレイを減少させることができ、これにより素子の動作速度を高速化することができる。
以下、添付した図面を参照し、本発明の一実施例を詳細に説明する。
図2(a)〜図2(c)は、本発明の一実施例による半導体素子の製造方法を説明するために順序的に示した素子の断面図であり、デュアルダマシン工程を用いた銅配線の形成方法を説明する。
図2(a)に示すように、所定の構造が形成された半導体基板(101)の上部に第1エッチング停止膜(102)、第1層間絶縁膜(103)、第2エッチング停止膜(104)及び第2層間絶縁膜(105)を順に形成する。ここで、第1及び第2エッチング停止膜(102及び104)は、従来使われた窒化膜より誘電定数が低い物質、例えば、アモルファスカーボン、SiOCまたはSiOCHを用いて形成する。また、第1及び第2層間絶縁膜(103及び105)は、酸化膜系列の物質を用いて形成する。一般に知られた物質の誘電定数を説明すれば、酸化膜(SiO2)は、約4.0、窒化膜は約7.0、アモルファスカーボンは2〜3、SiOCは約2.5の誘電定数を有する。従って、アモルファスカーボン、SiOCまたはSiOCHを用いて形成した第1及び第2エッチング停止膜(102及び104)は、従来エッチング停止膜として使われた窒化膜または第1及び第2層間窒化膜(103及び105)より誘電定数が非常に低いため、キャパシタンスが増加しない。また、上記誘電定数が低い物質は、酸化膜に対するエッチング選択比が窒化膜より高いため、例えば、アモルファスカーボンは窒化膜に比べて酸化膜に対するエッチング選択比が約3倍さらに高い。従って、誘電定数が低い物質をエッチング停止膜として用いるのに何ら問題がない。
図2(b)に示すように、ビアホールマスクを用いた写真及びエッチング工程により第2層間絶縁膜(105)の所定領域をエッチングし、第2エッチング停止膜(104)が露出される時点でエッチング工程が終了するようにする。
図2(c)に示すように、トレンチマスクを用いた写真及びエッチング工程により第2層間絶縁膜(105)の所定領域をエッチングし、第2エッチング停止膜(104)が露出される時点でエッチング工程が終了するようにしてトレンチ(10)を形成すると共に第2層間絶縁膜(105)のエッチングされた部位を通じて第1層間絶縁膜(103)がエッチングされてビアホール(20)を形成する。従って、トレンチ(10)及びビアホール(20)を含むデュアルダマシンパターンが形成される。
以後、トレンチ(10)及びビアホール(20)を含む全体構造の上部に拡散防止膜及び金属シード層を形成した後、トレンチ(10)及びビアホール(20)が埋め込まれるように銅金属層を電気メッキ法などを用いて形成することにより金属配線を形成する。
窒化膜をエッチング停止膜として用いる場合、窒化膜の膜厚によるRCディレイを示したグラフ。 半導体素子の製造方法を説明するために順序的に示した素子の断面図。 半導体素子の製造方法を説明するために順序的に示した素子の断面図。 半導体素子の製造方法を説明するために順序的に示した素子の断面図。
符号の説明
101:半導体基板,
102:第1エッチング停止膜,
103:第1層間絶縁膜,
104:第2エッチング停止膜,
105:第2層間絶縁膜,
10:トレンチ,
20:ビアホール

Claims (3)

  1. 所定の構造が形成された半導体基板の上部に誘電定数が低い物質を用いたエッチング停止膜を形成した後、層間絶縁膜を形成する段階;及び
    上記層間絶縁膜の所定領域をエッチングし、上記エッチング停止膜でエッチング工程が停止するようにしてダマシンパターンを形成する段階を含む半導体素子の製造方法。
  2. 上記エッチング停止膜は、アモルファスカーボン、SiOCまたはSiOCHのいずれか一つを用いて形成する請求項1に記載の半導体素子の製造方法。
  3. さらに、上記ダマシンパターンの上部に拡散防止膜を形成し、金属シード層及び金属層を形成して金属配線を形成する段階を含む請求項1に記載の半導体素子の製造方法。
JP2006163075A 2005-12-20 2006-06-13 半導体素子の製造方法 Pending JP2007173761A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050126161A KR100739975B1 (ko) 2005-12-20 2005-12-20 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
JP2007173761A true JP2007173761A (ja) 2007-07-05

Family

ID=38174207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006163075A Pending JP2007173761A (ja) 2005-12-20 2006-06-13 半導体素子の製造方法

Country Status (3)

Country Link
US (1) US20070141842A1 (ja)
JP (1) JP2007173761A (ja)
KR (1) KR100739975B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253246A (ja) * 2008-04-11 2009-10-29 Spansion Llc 半導体装置および半導体装置の製造方法
JP2012015540A (ja) * 2011-09-01 2012-01-19 Spansion Llc 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468217B (zh) * 2010-11-03 2014-06-04 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
US10366988B2 (en) 2015-08-14 2019-07-30 International Business Machines Corporation Selective contact etch for unmerged epitaxial source/drain regions
CN111471031B (zh) * 2019-01-24 2023-05-16 北京盈科瑞创新药物研究有限公司 一种糖苷类衍生物及其制备方法和应用

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291334B1 (en) * 1997-12-19 2001-09-18 Applied Materials, Inc. Etch stop layer for dual damascene process
US6878628B2 (en) * 2000-05-15 2005-04-12 Asm International Nv In situ reduction of copper oxide prior to silicon carbide deposition
US20050130407A1 (en) * 2003-12-12 2005-06-16 Jui-Neng Tu Dual damascene process for forming a multi-layer low-k dielectric interconnect
KR101081851B1 (ko) * 2004-01-09 2011-11-09 매그나칩 반도체 유한회사 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20050086301A (ko) * 2004-02-25 2005-08-30 매그나칩 반도체 유한회사 반도체 소자의 듀얼 다마신 패턴 형성 방법
US7189650B2 (en) * 2004-11-12 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for copper film quality enhancement with two-step deposition
US7291553B2 (en) * 2005-03-08 2007-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascene with improved etch profiles
US20060246727A1 (en) * 2005-04-27 2006-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated dual damascene clean apparatus and process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253246A (ja) * 2008-04-11 2009-10-29 Spansion Llc 半導体装置および半導体装置の製造方法
JP2012015540A (ja) * 2011-09-01 2012-01-19 Spansion Llc 半導体装置

Also Published As

Publication number Publication date
US20070141842A1 (en) 2007-06-21
KR100739975B1 (ko) 2007-07-16
KR20070065572A (ko) 2007-06-25

Similar Documents

Publication Publication Date Title
US7838415B2 (en) Method of fabricating dual damascene structure
JP2008294335A (ja) 半導体装置の製造方法
JP3348706B2 (ja) 半導体装置の製造方法
JP2007019187A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
JP2006339584A (ja) 半導体装置およびその製造方法
US7713863B2 (en) Method for manufacturing a semiconductor device and method for etching the same
JP2007208170A (ja) 半導体装置及びその製造方法
JP2007173761A (ja) 半導体素子の製造方法
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100752195B1 (ko) 반도체 소자의 배선 형성방법
JP2010123586A (ja) 半導体装置、半導体装置の製造方法
US20090001577A1 (en) Metal line of semiconductor device with a triple layer diffusion barrier and method for forming the same
JP2010141024A (ja) 半導体装置の製造方法および半導体装置
JP2008021862A (ja) 半導体装置およびその製造方法
JP2007184347A (ja) 半導体装置およびその製造方法
JP2007081284A (ja) 半導体装置およびその製造方法
JP2008041783A (ja) 半導体装置の製造方法
JP2003209166A (ja) 半導体装置及びその製造方法
JP5424551B2 (ja) 半導体装置
JP2008277859A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JP5412738B2 (ja) 半導体装置の製造方法
KR100383756B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2009158657A (ja) 配線構造の製造方法および配線構造
JP2004072107A (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法