KR100939773B1 - 반도체 소자의 금속배선 및 그의 형성방법 - Google Patents

반도체 소자의 금속배선 및 그의 형성방법 Download PDF

Info

Publication number
KR100939773B1
KR100939773B1 KR1020070065412A KR20070065412A KR100939773B1 KR 100939773 B1 KR100939773 B1 KR 100939773B1 KR 1020070065412 A KR1020070065412 A KR 1020070065412A KR 20070065412 A KR20070065412 A KR 20070065412A KR 100939773 B1 KR100939773 B1 KR 100939773B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
metal wiring
forming
metal
Prior art date
Application number
KR1020070065412A
Other languages
English (en)
Other versions
KR20090001199A (ko
Inventor
정동하
염승진
김백만
이영진
김정태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070065412A priority Critical patent/KR100939773B1/ko
Priority to US11/939,666 priority patent/US7977793B2/en
Publication of KR20090001199A publication Critical patent/KR20090001199A/ko
Application granted granted Critical
Publication of KR100939773B1 publication Critical patent/KR100939773B1/ko
Priority to US13/152,665 priority patent/US8338951B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명에 따른 반도체 소자의 금속배선은, 반도체 기판 상에 형성된 절연막; 상기 절연막 내에 다마신 패턴으로 형성된 금속막; 및 상기 금속막과 상기 절연막 사이에 비정질의 TaBN막을 포함하는 구조로 형성된 확산방지막;을 포함하는 것을 특징으로 한다.

Description

반도체 소자의 금속배선 및 그의 형성방법{METAL LINE OF SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 실시예에 따른 반도체 소자의 금속배선을 설명하기 위한 단면도.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 층간절연막
104 : 하부 금속배선 106 : 제1식각정지막
108 : 제1절연막 110 : 제2식각정지막
112 : 제2절연막 P : 다마신 패턴
114 : TaB2막 114a : 비정질의 TaBN막
116 : 확산방지막 118 : Ru막
120 : 금속막 122 : 상부 금속배선
본 발명은 반도체 소자의 금속배선 및 그의 제조방법에 관한 것으로, 보다 상세하게는, 확산방지막의 특성을 개선하여 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 및 그의 형성방법에 관한 것이다.
일반적으로, 반도체 소자에는 소자와 소자 간, 또는, 배선과 배선 간을 전기적으로 연결하기 위해 금속배선이 형성되며, 상부 금속배선과 하부 금속배선 간의 연결을 위해 콘택 플러그가 형성된다.
상기 금속배선의 재료로는 전기 전도도가 우수한 알루미늄(Al) 및 텅스텐(W)이 주로 이용되어 왔으며, 최근에는 상기 알루미늄 및 텅스텐보다 전기 전도도가 월등히 우수하고 저항이 낮아 고집적 고속동작 소자에서 RC 신호 지연 문제를 해결할 수 있는 구리(Cu)를 차세대 금속배선 물질로 사용하고자 하는 연구가 진행되고 있다.
그런데, 상기 구리의 경우 배선 형태로 건식 식각하기가 용이하지 않기 때문에, 구리로 금속배선을 형성하기 위해서는 다마신(Damascene)이라는 공정 기술이 이용된다. 상기 다마신 공정을 이용한 금속배선은 층간절연막을 식각해서 금속배선이 형성될 다마신 패턴을 형성한 후, 상기 다마신 패턴 내에 구리막으로 매립하여 형성한다. 상기 다마신 공정은 싱글-다마신(Single-Damascene) 공정과 듀얼-다마신(Dual-Damascene) 공정으로 나눌 수 있다.
상기 다마신 공정을 적용하는 경우에는 다층 금속배선에서 상층 금속배선, 그리고, 상기 상층 금속배선과 하층 금속배선을 콘택시키기 위한 콘택 플러그를 동시에 형성할 수 있을 뿐 아니라, 금속배선에 의해 발생하는 단차를 제거할 수 있으므로, 후속 공정을 용이하게 하는 장점이 있다.
상기 금속배선 물질로 구리막을 적용하는 경우에는 알루미늄막을 적용하는 경우와는 달리 층간절연막을 통해 기판으로 구리 성분이 확산되며, 이렇게 확산된 구리 성분은 실리콘으로 이루어진 반도체 기판 내에서 딥 레벨(Deep Level) 불순물로서 작용하여 누설 전류를 유발한다. 따라서, 금속배선 물질로 구리막을 적용하는 경우에는 상기 구리막과 층간절연막의 접촉 계면에 확산방지막(Diffusion Barrier)을 형성해주어야 한다. 상기 확산방지막은 통상 PVD(Physical Vapor Deposition) 방식을 통해 Ta막과 TaN막의 단일막, 또는, 이중막 구조로 형성한다.
한편, 상기 PVD 방식은 단차피복성(Step Coverage)에 한계가 있기 때문에 30nm급, 또는, 그 이하 급 소자의 제조시 상기 PVD 방식 대신 ALD(Atomic Layer Deposition) 방식을 통해 확산방지막을 형성하는 방법이 제안된 바 있다.
그리고, 반도체 소자의 디자인 룰(Design Rule)이 감소되면서, 상기 ALD 방식으로 형성된 Ta막이나 TaN막 상에 ALD 방식으로 씨드막으로서 박막의 Ru막을 형성한 후, 상기 Ru막 상에 전기도금 방식으로 구리막을 형성하는 방법이 적용하고 있다. 상기 Ru막은 구리와 혼합되지 않는 특성을 갖는 물질이다.
그러나, 전술한 종래 기술의 경우에는 상기 Ru막의 주상적 성장이 유발되어 그 구조적 특성이 취약해지며, 이 때문에, 상기 Ru막이 구리막과 하부층 간의 집적적인 확산 경로 역할을 하게 되어 상기 확산방지막의 특성이 저하된다. 그 결과, 후속 열처리 공정시 구리 성분이 확산방지막을 통과하여 확산되므로 소자 특성 및 신뢰성이 열화된다.
본 발명은 확산방지막의 특성을 개선할 수 있는 반도체 소자의 금속배선 및 그의 형성방법을 제공한다.
또한, 본 발명은 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 및 그의 형성방법을 제공한다.
본 발명의 실시예에 따른 반도체 소자의 금속배선은, 반도체 기판 상에 형성되며 금속배선이 형성될 다마신 패턴을 갖는 절연막; 상기 절연막의 다마신 패턴을 매립하도록 형성된 금속막; 및 상기 금속막과 상기 절연막 사이에 형성되며 비정질의 TaBN막을 포함하는 확산방지막;을 포함하는 것을 특징으로 한다.
여기서, 상기 다마신 패턴은 트렌치로 이루어진 싱글 구조를 갖는다.
상기 다마신 패턴은 콘택홀 및 트렌치로 이루어진 더블 구조를 갖는다.
삭제
상기 비정질의 TaBN막은 TaxBy막의 질화 처리를 통해 형성된다.
상기 TaxBy막은 TaB2막이다.
상기 확산방지막과 금속막 사이에 개재된 씨드막을 더 포함한다.
상기 씨드막은 Ru막으로 이루어진다.
상기 확산방지막은 상기 비정질의 TaBN막과 상기 절연막 사이에 개재된 TaN막을 더 포함한다.
상기 확산방지막은 TaN막과 헥사고날(Hexagonal) 구조의 TaxBy막 및 비정질의 TaBN막의 적층막 구조로 형성된다.
상기 금속막은 구리막으로 이루어진다.
또한, 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법은, 반도체 기판 상에 금속배선이 형성될 다마신 패턴을 갖는 절연막을 형성하는 단계; 상기 다마신 패턴의 표면을 포함한 절연막 상에 비정질의 TaBN막을 포함하는 구조의 확산방지막을 형성하는 단계; 상기 확산방지막 상에 상기 다마신 패턴을 매립하도록 금속막을 형성하는 단계; 및 상기 금속막과 확산방지막을 상기 절연막이 노출될 때까지 제거하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 다마신 패턴은 트렌치로 이루어진 싱글 구조로 형성한다.
상기 다마신 패턴은 콘택홀 및 트렌치로 이루어진 더블 구조로 형성한다.
삭제
상기 확산방지막을 형성하는 단계는, 상기 다마신 패턴의 표면을 포함한 절연막 상에 TaxBy막을 형성하는 단계; 및 상기 TaxBy막의 표면을 질화 처리하여 그 표면에 비정질의 TaBN막을 형성하는 단계;를 포함한다.
상기 TaxBy막은 TaB2막으로 형성한다.
상기 TaxBy막은 CVD, 또는, ALD 방식으로 형성한다.
상기 질화 처리는 질소 플라즈마를 사용하여 수행한다.
상기 TaxBy막을 형성하는 단계 전, 상기 다마신 패턴을 포함한 절연막 상에 TaN막을 형성하는 단계;를 더 포함한다.
상기 TaN막은 ALD 방식으로 형성한다.
상기 TaxBy막의 표면을 질화 처리하여 그 표면에 비정질의 TaBN막을 형성하는 단계 후, 상기 비정질의 TaBN막 상에 씨드막을 형성하는 단계;를 더 포함한다.
상기 씨드막은 ALD 방식을 통해 Ru막으로 형성한다.
상기 확산방지막은 TaN막과 비정질의 TaBN막의 적층막 구조로 형성한다.
상기 확산방지막은 TaN막과 헥사고날(Hexagonal) 구조의 TaxBy막 및 비정질의 TaBN막의 적층막 구조로 형성한다.
상기 금속막은 구리막으로 형성한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은, 구리막을 적용한 금속배선의 형성시 확산방지막으로서 비정질의 TaBN막이 삽입된 구조의 막을 형성한다. 이때, 상기 확산방지막은 헥사고날(Hexagonal) 구조의 TaB2막을 형성한 다음에 그 표면을 질화 처리하여 그 표면에 비정질의 TaBN막을 형성한다.
이렇게 하면, 상기 구리막의 구리 성분이 씨드막인 Ru막의 결정 입계를 통과하더라도, 상기 비정질의 TaBN막은 결정입계가 존재하지 않기 때문에 구리 성분의 확산을 방지할 수 있다. 따라서, 본 발명은 상기 확산방지막의 특성을 개선할 수 있으며, 이를 통해, 반도체 소자 특성 및 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 금속배선을 설명하기 위한 단면도이다.
도시된 바와 같이, 소정의 하부구조물(도시안됨)이 구비된 반도체 기판(100) 상에 상기 하부구조물을 덮도록 층간절연막(102)이 형성되고, 상기 층간절연막(102) 내에 하부 금속배선(104)이 형성된다. 그리고, 상기 하부 금속배선(104)을 포함한 반도체 기판(100)의 결과물 상에 제1 및 제2절연막(108, 112)이 차례로 형성된다. 다음으로, 상기 제1 및 제2절연막(108, 112) 내에 상기 하부 금속배선(104)을 노출시키며 상부 금속배선이 형성될 영역을 정의하는 다마신 패턴(P)이 형성되고, 상기 다마신 패턴(P) 내에 상기 하부 금속배선(104)과 콘택되는 상부 금속배선(122)이 형성된다. 상기 다마신 패턴(P)은 트렌치로 이루어진 싱글 구조, 또는, 콘택홀 및 트렌치로 이루어진 듀얼 구조로 형성된다.
또한, 상기 상부 금속배선(122)과 제1 및 제2절연막(108, 112) 사이에는 확산방지막(116)이 형성된다. 여기서, 상기 확산방지막(116)은 TaB2막(114)과 비정질의 TaBN막(114a)의 적층막 구조로 이루어지며, 상기 TaB2막(114) 아래에 TaN막(도시안됨)이 개재되는 것도 가능하다.
이때, 상기 확산방지막(116)의 상기 TaB2막(114)은 헥사고날 구조를 갖도록 형성되고, 상기 비정질의 TaBN막(114a)은 상기 TaB2막(114)의 표면을 질화 처리하여 그 표면에 형성되며, 상기 금속막(120)은 구리막으로 이루어진다.
전술한 본 발명은, 상기 확산방지막(116)을 비정질의 TaBN막(114a)이 삽입된 구조로 형성함으로써, 상기 Ru막(118)의 결정입계를 통과한 구리 성분이 확산방지막(116) 하부로 확산되는 것을 방지할 수 있다. 따라서, 본 발명은 상기 확산방지막(116)의 특성을 개선할 수 있으며, 이를 통해, 반도체 소자 특성 및 신뢰성을 향상시킬 수 있다.
여기서, 도 1의 미설명된 도면부호 106은 제1식각정지막을, 그리고, 110은 제2식각정지막을 각각 나타낸다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 게이트, 비트라인 및 캐패시터스 등의 하부구조물(도시안됨)이 형성된 반도체 기판(100) 상에 상기 하부구조물을 덮도록 층간절연막(102)을 형성한 후, 상기 층간절연막(102) 내에 하부 금속배선(104)을 형성한다. 이어서, 상기 하부 금속배선(104)이 형성된 반도체 기판(100)의 결과물 상에 제1식각정지막(106), 제1절연막(108), 제2식각정지막(110) 및 제2절연막(112)을 차례로 형성한다.
그런 다음, 상기 제2절연막(112), 제2식각정지막(110), 제1절연막(108) 및 제1식각정지막(106)을 차례로 식각하여 상기 하부 금속배선(104)을 노출시키고, 그리고, 상부 금속배선이 형성될 영역을 정의하는 다마신 패턴(P)을 형성한다. 이때, 상기 다마신 패턴(P)은 트렌치로 이루어진 싱글 구조, 또는, 콘택홀 및 트렌치로 이루어진 듀얼 구조로 형성한다.
도 2b를 참조하면, 상기 다마신 패턴(P)이 형성된 반도체 기판(100)의 전면 상에 ALD 방식으로 TaN막(도시안됨)을 형성한 후, 상기 TaN막 상에 TaxBy막, 바람직하게는, TaB2막(114)을 형성한다. 상기 TaB2막(114)은 CVD, 또는, ALD 방식을 통해 헥사고날 구조로 형성한다.
도 2c를 참조하면, 상기 TaB2막(114)이 형성된 반도체 기판(100)의 결과물을 질소 플라즈마를 사용하여 질화 처리하여 상기 TaB2막(114)의 표면에 비정질의 TaBN막(114a)을 형성한다.
자세하세, 상기 TaB2막(114)은 질소 원자가 미량만 함유되어도 박막의 결정성이 크게 감소하기 때문에, 상기 질소 플라즈마를 사용하는 질화 처리를 통해 TaB2막(114) 내의 질소 원자 함량이 증가하게 되면 TaB2막(114)의 표면이 비정질화된다. 그 결과, 헥사고날 구조를 갖는 TaB2막(114)의 표면에 비정질의 TaBN막(114a)이 형성된 구조의 확산방지막(116)을 형성한다.
도 2d를 참조하면, 상기 비정질의 TaBN막(114a) 상에 씨드막으로서 Ru막(118)을 형성한다. 상기 Ru막(118)은 ALD 방식으로 형성한다. 상기 Ru막(118)은 후속으로 수행되는 전기 도금 방식에 의한 구리막의 증착시 매립 특성을 개선시키는 역할을 하며, 상기 구리막과 섞이지 않는 특성을 가지고 있다.
도 2e를 참조하면, 상기 확산방지막(116) 상에 상기 다마신 패턴(P)을 매립하도록 금속막(120)을 형성한다. 상기 금속막(120)은 전기 도금 방식을 통해 구리막으로 형성한다.
도 2f를 참조하면, 상기 제2절연막(112)의 표면이 노출될때까지 상기 금속막(120)과 확산방지막(116)을 CMP해서, 상기 하부 금속배선(104)과 콘택되는 상부 금속배선(122)을 형성한다.
이후, 도시하지는 않았지만 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자의 금속배선을 완성한다.
전술한 본 발명은, 비정질의 TaBN막이 삽입된 구조의 확산방지막을 형성한 후에 구리 금속배선을 형성함으로써, 상기 확산방지막의 특성을 개선할 수 있으며, 이를 통해, 상기 금속배선의 구리 성분이 확산되는 것을 방지할 수 있다. 따라서, 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 비정질의 TaBN막이 삽입된 구조의 확산방지막을 형성함으로써, 상기 확산방지막의 특성을 개선할 수 있다.
또한, 본 발명은 상기 확산방지막의 특성을 개선하여 구리 성분이 확산되는 것을 방지할 수 있으며, 이를 통해, 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.

Claims (26)

  1. 반도체 기판 상에 형성되며 금속배선이 형성될 다마신 패턴을 갖는 절연막;
    상기 절연막의 다마신 패턴을 매립하도록 형성된 금속막; 및
    상기 절연막과 상기 금속막 사이에 형성되며, TaB2막과 비정질의 TaBN막의 적층막 구조를 포함하는 확산방지막;을 포함하며,
    상기 비정질의 TaBN막은 TaB2막의 질화 처리를 통해 형성된 것을 특징으로 하는 반도체 소자의 금속배선.
  2. 제 1 항에 있어서,
    상기 다마신 패턴은 트렌치로 이루어진 싱글 구조를 갖는 것을 특징으로 하는 반도체 소자의 금속배선.
  3. 제 1 항에 있어서,
    상기 다마신 패턴은 콘택홀 및 트렌치로 이루어진 더블 구조를 갖는 것을 특징으로 하는 반도체 소자의 금속배선.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 확산방지막과 금속막 사이에 개재된 씨드막을 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.
  8. 제 7 항에 있어서,
    상기 씨드막은 Ru막으로 이루어진 것을 특징으로 하는 반도체 소자의 금속배선.
  9. 제 1 항에 있어서,
    상기 확산방지막은 상기 TaB2막과 상기 절연막 사이에 개재된 TaN막을 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.
  10. 제 1 항에 있어서,
    상기 확산방지막은 TaN막과 헥사고날(Hexagonal) 구조의 TaB2막 및 비정질의 TaBN막의 적층막 구조로 형성된 것을 특징으로 하는 반도체 소자의 금속배선.
  11. 제 1 항에 있어서,
    상기 금속막은 구리막으로 이루어진 것을 특징으로 하는 반도체 소자의 금속배선.
  12. 반도체 기판 상에 금속배선이 형성될 다마신 패턴을 갖는 절연막을 형성하는 단계;
    상기 다마신 패턴의 표면을 포함한 절연막 상에 TaB2막을 형성하는 단계;
    상기 TaB2막의 표면을 질화 처리하여 그 표면에 비정질의 TaBN막을 형성해서, 상기 TaB2막과 비정질의 TaBN막의 적층막 구조를 포함하는 확산방지막을 형성하는 단계;
    상기 확산방지막 상에 상기 다마신 패턴을 매립하도록 금속막을 형성하는 단계; 및
    상기 금속막과 확산방지막을 상기 절연막이 노출될 때까지 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  13. 제 12 항에 있어서,
    상기 다마신 패턴은 트렌치로 이루어진 싱글 구조로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  14. 제 12 항에 있어서,
    상기 다마신 패턴은 콘택홀 및 트렌치로 이루어진 더블 구조로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.의 금속배선 형성방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 제 12 항에 있어서,
    상기 TaB2막은 CVD, 또는, ALD 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  19. 제 12 항에 있어서,
    상기 질화 처리는 질소 플라즈마를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  20. 제 12 항에 있어서,
    상기 TaB2막을 형성하는 단계 전,
    상기 다마신 패턴을 포함한 절연막 상에 TaN막을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  21. 제 20 항에 있어서,
    상기 TaN막은 ALD 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  22. 제 12 항에 있어서,
    상기 TaB2막의 표면을 질화 처리하여 그 표면에 비정질의 TaBN막을 형성하는 단계 후,
    상기 비정질의 TaBN막 상에 씨드막을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  23. 제 22 항에 있어서,
    상기 씨드막은 ALD 방식을 통해 Ru막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  24. 삭제
  25. 제 12 항에 있어서,
    상기 확산방지막은 TaN막과 헥사고날(Hexagonal) 구조의 TaB2막 및 비정질의 TaBN막의 적층막 구조로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  26. 제 12 항에 있어서,
    상기 금속막은 구리막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020070065412A 2007-06-29 2007-06-29 반도체 소자의 금속배선 및 그의 형성방법 KR100939773B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070065412A KR100939773B1 (ko) 2007-06-29 2007-06-29 반도체 소자의 금속배선 및 그의 형성방법
US11/939,666 US7977793B2 (en) 2007-06-29 2007-11-14 Metal line of semiconductor device having a diffusion barrier with an amorphous TaBN layer and method for forming the same
US13/152,665 US8338951B2 (en) 2007-06-29 2011-06-03 Metal line of semiconductor device having a diffusion barrier with an amorphous TaBN layer and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065412A KR100939773B1 (ko) 2007-06-29 2007-06-29 반도체 소자의 금속배선 및 그의 형성방법

Publications (2)

Publication Number Publication Date
KR20090001199A KR20090001199A (ko) 2009-01-08
KR100939773B1 true KR100939773B1 (ko) 2010-01-29

Family

ID=40159412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065412A KR100939773B1 (ko) 2007-06-29 2007-06-29 반도체 소자의 금속배선 및 그의 형성방법

Country Status (2)

Country Link
US (2) US7977793B2 (ko)
KR (1) KR100939773B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101161667B1 (ko) * 2008-12-30 2012-07-03 에스케이하이닉스 주식회사 반도체 소자의 금속배선 및 그 형성방법
TWI453910B (zh) * 2009-02-04 2014-09-21 Sony Corp Image display device and repair method of short circuit accident
US8962473B2 (en) 2013-03-15 2015-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming hybrid diffusion barrier layer and semiconductor device thereof
US10002834B2 (en) * 2015-03-11 2018-06-19 Applied Materials, Inc. Method and apparatus for protecting metal interconnect from halogen based precursors
US9842815B2 (en) 2016-02-26 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445023B1 (en) 1999-03-16 2002-09-03 Micron Technology, Inc. Mixed metal nitride and boride barrier layers
US20060019495A1 (en) * 2004-07-20 2006-01-26 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor taimata

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320213B1 (en) * 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
KR100424714B1 (ko) 2001-06-28 2004-03-27 주식회사 하이닉스반도체 반도체소자의 구리 배선 형성 방법
US7211508B2 (en) * 2003-06-18 2007-05-01 Applied Materials, Inc. Atomic layer deposition of tantalum based barrier materials
US7229699B2 (en) * 2004-12-07 2007-06-12 Federal-Mogul Worldwide, Inc. Bearing having embedded hard particle layer and overlay and method of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445023B1 (en) 1999-03-16 2002-09-03 Micron Technology, Inc. Mixed metal nitride and boride barrier layers
US20060019495A1 (en) * 2004-07-20 2006-01-26 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor taimata

Also Published As

Publication number Publication date
US7977793B2 (en) 2011-07-12
US8338951B2 (en) 2012-12-25
US20110233781A1 (en) 2011-09-29
KR20090001199A (ko) 2009-01-08
US20090001578A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
US8669176B1 (en) BEOL integration scheme for copper CMP to prevent dendrite formation
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100866138B1 (ko) 반도체 소자의 배선 및 그의 형성방법
US20090001577A1 (en) Metal line of semiconductor device with a triple layer diffusion barrier and method for forming the same
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100854910B1 (ko) 반도체 소자의 금속 배선 형성방법
JP2006196642A (ja) 半導体装置およびその製造方法
KR100634854B1 (ko) 반도체 장치 제조 방법
KR100960929B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20080001905A (ko) 반도체 소자의 금속 배선 형성방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR100861306B1 (ko) 반도체 소자의 배선 및 그의 형성방법
KR100924557B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20080114057A (ko) 반도체 소자의 배선 및 그의 형성방법
KR100920040B1 (ko) 반도체 소자의 배선 및 그의 형성방법
KR101029107B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR101029105B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100854877B1 (ko) 반도체 소자의 금속 배선 형성방법
JP2008060507A (ja) 半導体装置とその製造方法
KR20100073779A (ko) 반도체 소자의 금속배선 및 그 제조 방법
KR20100020161A (ko) 반도체 소자의 제조방법
KR20070055910A (ko) 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee