KR20070065572A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20070065572A
KR20070065572A KR1020050126161A KR20050126161A KR20070065572A KR 20070065572 A KR20070065572 A KR 20070065572A KR 1020050126161 A KR1020050126161 A KR 1020050126161A KR 20050126161 A KR20050126161 A KR 20050126161A KR 20070065572 A KR20070065572 A KR 20070065572A
Authority
KR
South Korea
Prior art keywords
etch stop
forming
layer
interlayer insulating
film
Prior art date
Application number
KR1020050126161A
Other languages
English (en)
Other versions
KR100739975B1 (ko
Inventor
조휘원
김정근
김상덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050126161A priority Critical patent/KR100739975B1/ko
Priority to JP2006163075A priority patent/JP2007173761A/ja
Priority to US11/427,559 priority patent/US20070141842A1/en
Publication of KR20070065572A publication Critical patent/KR20070065572A/ko
Application granted granted Critical
Publication of KR100739975B1 publication Critical patent/KR100739975B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 다마신 공정으로 층간 절연막을 식각하여 비아홀 및 트렌치를 형성하는 공정에서 유전 상수가 낮은 물질을 이용하여 식각 정지막을 형성함으로써 기존의 유전 상수가 높은 물질을 이용한 식각 정지막에 의한 캐패시턴스의 증가를 방지할 수 있어 RC 딜레이를 감소시킬 수 있고, 이에 따라 소자의 동작 속도를 고속화할 수 있는 반도체 소자의 제조 방법이 제시된다.
다마신, 식각 정지막, 유전 상수가 낮은 물질, 아모포스 카본, SiOC, SiOCH

Description

반도체 소자의 제조 방법{Method of manufacturing a semiconductor device}
도 1은 질화막을 식각 정지막으로 이용할 경우 질화막의 두께에 따른 RC 딜레이를 나타낸 그래프.
도 2(a) 내지 도 2(c)는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 제 1 식각 정지막
103 : 제 1 층간 절연막 104 : 제 2 식각 정지막
105 : 제 2 층간 절연막
10 : 트렌치 20 : 비아홀
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 다마신 공정으로 층간 절연막을 패터닝하여 트렌치 및 비아홀을 형성할 때 식각 정지막으로 유전 상수가 낮은 물질을 이용함으로써 캐패시턴스의 증가를 방지할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 금속 배선으로는 텅스텐과 알루미늄 합금이 사용되지만, 반도체 소자의 고집적화에 따라 텅스텐과 알루미늄 합금은 비저항이 크고, 일렉트로 마이그레이션(electro migration)이나 스트레스 마이그레이션(stress migration)으로 인해 신뢰성이 저하된다. 이를 해결하기 위해 비저항이 작고 신뢰성이 우수한 구리가 금속 배선 재료로 등장하였다. 그런데, 구리는 일반적인 식각 공정으로는 식각하기 어렵기 때문에 층간 절연막을 형성한 후 플러그를 형성하기 위한 비아홀과 배선을 형성하기 위한 트렌치를 형성하고 구리를 매립하는 듀얼 다마신 공정을 이용하여 구리 배선을 형성한다.
층간 절연막을 식각하여 비아홀 및 트렌치를 형성하기 위해서는 층간 절연막 하부에 층간 절연막의 식각이 정지되도록 하는 식각 정지막을 형성해야 한다. 식각 정지막으로는 층간 절연막과 식각 선택비가 다른 물질을 이용하여 형성하는데, 예컨데 층간 절연막을 산화막으로 형성하므로 식각 정지막은 질화막을 이용하여 형성한다. 그런데, 질화막은 유전 상수가 높기 때문에 금속 배선 사이의 캐패시턴스를 증가시키게 되고, 이에 따라 RC 딜레이가 커지게 된다. 따라서, 배선간의 간격이 좁아지면 소자 동작에 치명적인 악영향을 미치게 되어 질화막을 이용한 식각 정지막은 배선간의 간격을 최소화화는게 한계로 작용하게 된다. 도 1은 질화막을 식각 정지막으로 이용할 경우 질화막의 두께에 따른 비트라인의 RC 딜레이를 나타낸 그래프이다. 여기서, A는 산화막에 의한 RC 딜레이를 나타낸 것이며, B는 100Å의 두께로 질화막을 형성한 경우, C는 200Å의 두께로 질화막을 형성한 경우, 그리고 D는 300Å의 두께로 질화막을 형성한 경우의 RC 딜레이를 나타낸 것이다. 도시된 바와 같이 질화막 두께가 증가함에 따라 RC 딜레이가 커짐을 알 수 있다.
본 발명의 목적은 다마신 공정을 이용한 비아홀 및 트렌치 식각 공정에서 식각 정지막에 의한 캐패시턴스의 증가를 방지할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 다마신 공정을 이용한 비아홀 및 트렌치 식각 공정에서 질화막 또는 층간 절연막보다 유전 상수가 낮은 물질을 이용하여 식각 정지막을 형성함으로써 캐패시턴스의 증가를 방지할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법은 소정의 구조가 형성된 반도체 기판 상부에 유전 상수가 낮은 물질을 이용한 식각 정지막을 형성한 후 층간 절연막을 형성하는 단계; 및 상기 층간 절연막의 소정 영역을 식각하고 상기 식각 정지막에서 식각 공정이 정지되도록 하여 다마신 패턴을 형성하는 단계를 포함한다.
상기 식각 정지막은 아모포스 카본, SiOC 또는 SiOCH중 어느 하나를 이용하여 형성한다.
상기 다마신 패턴 상부에 확산 방지막을 형성하고, 금속 시드층 및 금속층을 형성하여 금속 배선을 형성하는 단계를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시 예를 상세히 설명하기로 한다.
도 2(a) 내지 도 2(c)는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도로서, 듀얼 다마신 공정을 이용한 구리 배선의 형성 방법을 설명한다.
도 2(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(101) 상부에 제 1 식각 정지막(102), 제 1 층간 절연막(103), 제 2 식각 정지막(104) 및 제 2 층간 절연막(105)을 순차적으로 형성한다. 여기서, 제 1 및 제 2 식각 정지막(102 및 104)은 종래에 사용되던 질화막보다 유전 상수가 낮은 물질, 예컨데 아모포스 카본, SiOC 또는 SiOCH를 이용하여 형성한다. 또한, 제 1 및 제 2 층간 절연막(103 및 105)는 산화막 계열의 물질을 이용하여 형성한다. 일반적으로 알려진 물질의 유전 상수를 설명하면, 산화막(SiO2)은 약 4.0, 질화막은 약 7.0, 아모포스 카본은 2 내지 3, SiOC는 약 2.5의 유전 상수를 갖는다. 따라서, 아모포스 카본, SiOC 또는 SiOCH를 이용하여 형성한 제 1 및 제 2 식각 정지막(102 및 104)은 종래에 식각 정지막으로 사용되던 질화막 또는 제 1 및 제 2 층간 질화막(103 및 105)보다 유전 상수가 매우 낮아 캐패시턴스가 증가되지 않는다. 또한, 상기 유전 상수가 낮은 물질은 산화막에 대한 식각 선택비가 질화막보다 높은데, 예컨데 아모포스 카본은 질화막에 비해 산화막에 대한 식각 선택비가 약 3배 정도 더 높다. 따라서, 유전 상수가 낮은 물질을 식각 정지막으로 사용하는데 아무런 문제가 없다.
도 2(b)를 참조하면, 비아홀 마스크를 이용한 사진 및 식각 공정으로 제 2 층간 절연막(105)의 소정 영역을 식각하고, 제 2 식각 정지막(104)이 노출되는 시점에서 식각 공정이 종료되도록 한다.
도 2(c)를 참조하면, 트렌치 마스크를 이용한 사진 및 식각 공정으로 제 2 층간 절연막(105)의 소정 영역을 식각하고, 제 2 식각 정지막(104)이 노출되는 시점에서 식각 공정이 종료되도록 하여 트렌치(10)를 형성하는 동시에 제 2 층간 절연막(105)의 식각된 부위를 통해 제 1 층간 절연막(103)이 식각되어 비아홀(20)을 형성한다. 따라서, 트렌치(10) 및 비아홀(20)을 포함한 듀얼 다마신 패턴이 형성된다.
이후 트렌치(10) 및 비아홀(20)을 포함한 전체 구조 상부에 확산 방지막 및 금속 시드층을 형성한 후 트렌치(10) 및 비아홀(20)이 매립되도록 구리 금속층을 전기도금법등을 이용하여 형성함으로써 금속 배선을 형성한다.
상술한 바와 같이 본 발명에 의하면 다마신 공정으로 층간 절연막을 식각하여 비아홀 및 트렌치를 형성하는 공정에서 유전 상수가 낮은 물질을 이용하여 식각 정지막을 형성함으로써 기존의 유전 상수가 높은 물질을 이용한 식각 정지막에 의한 캐패시턴스의 증가를 방지할 수 있어 RC 딜레이를 감소시킬 수 있고, 이에 따라 소자의 동작 속도를 고속화할 수 있다.

Claims (3)

  1. 소정의 구조가 형성된 반도체 기판 상부에 유전 상수가 낮은 물질을 이용한 식각 정지막을 형성한 후 층간 절연막을 형성하는 단계; 및
    상기 층간 절연막의 소정 영역을 식각하고 상기 식각 정지막에서 식각 공정이 정지되도록 하여 다마신 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 상기 식각 정지막은 아모포스 카본, SiOC 또는 SiOCH중 어느 하나를 이용하여 형성하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서, 상기 다마신 패턴 상부에 확산 방지막을 형성하고, 금속 시드층 및 금속층을 형성하여 금속 배선을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
KR1020050126161A 2005-12-20 2005-12-20 반도체 소자의 제조 방법 KR100739975B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050126161A KR100739975B1 (ko) 2005-12-20 2005-12-20 반도체 소자의 제조 방법
JP2006163075A JP2007173761A (ja) 2005-12-20 2006-06-13 半導体素子の製造方法
US11/427,559 US20070141842A1 (en) 2005-12-20 2006-06-29 Method of Manufacturing Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050126161A KR100739975B1 (ko) 2005-12-20 2005-12-20 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070065572A true KR20070065572A (ko) 2007-06-25
KR100739975B1 KR100739975B1 (ko) 2007-07-16

Family

ID=38174207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126161A KR100739975B1 (ko) 2005-12-20 2005-12-20 반도체 소자의 제조 방법

Country Status (3)

Country Link
US (1) US20070141842A1 (ko)
JP (1) JP2007173761A (ko)
KR (1) KR100739975B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111471031A (zh) * 2019-01-24 2020-07-31 北京盈科瑞创新药物研究有限公司 一种糖苷类衍生物及其制备方法和应用

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4882055B2 (ja) * 2008-04-11 2012-02-22 スパンション エルエルシー 半導体装置の製造方法
CN102468217B (zh) * 2010-11-03 2014-06-04 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
JP2012015540A (ja) * 2011-09-01 2012-01-19 Spansion Llc 半導体装置
US10366988B2 (en) 2015-08-14 2019-07-30 International Business Machines Corporation Selective contact etch for unmerged epitaxial source/drain regions

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291334B1 (en) * 1997-12-19 2001-09-18 Applied Materials, Inc. Etch stop layer for dual damascene process
US6878628B2 (en) * 2000-05-15 2005-04-12 Asm International Nv In situ reduction of copper oxide prior to silicon carbide deposition
US20050130407A1 (en) * 2003-12-12 2005-06-16 Jui-Neng Tu Dual damascene process for forming a multi-layer low-k dielectric interconnect
KR101081851B1 (ko) * 2004-01-09 2011-11-09 매그나칩 반도체 유한회사 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20050086301A (ko) * 2004-02-25 2005-08-30 매그나칩 반도체 유한회사 반도체 소자의 듀얼 다마신 패턴 형성 방법
US7189650B2 (en) * 2004-11-12 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for copper film quality enhancement with two-step deposition
US7291553B2 (en) * 2005-03-08 2007-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascene with improved etch profiles
US20060246727A1 (en) * 2005-04-27 2006-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated dual damascene clean apparatus and process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111471031A (zh) * 2019-01-24 2020-07-31 北京盈科瑞创新药物研究有限公司 一种糖苷类衍生物及其制备方法和应用
CN111471031B (zh) * 2019-01-24 2023-05-16 北京盈科瑞创新药物研究有限公司 一种糖苷类衍生物及其制备方法和应用

Also Published As

Publication number Publication date
JP2007173761A (ja) 2007-07-05
KR100739975B1 (ko) 2007-07-16
US20070141842A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
US20060205208A1 (en) Method for manufacturing a semiconductor device and method for etching the same
KR100739975B1 (ko) 반도체 소자의 제조 방법
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100731075B1 (ko) 반도체 소자 및 그 제조방법
KR100664807B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
KR100552815B1 (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR100835423B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
US8227922B2 (en) Semiconductor device having a multilayer interconnection structure that includes an etching stopper film
JP2008041783A (ja) 半導体装置の製造方法
KR101069167B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100678003B1 (ko) 듀얼 다마신 패턴 형성 방법
JP4339731B2 (ja) 半導体装置及びその製造方法
KR100557612B1 (ko) 반도체소자의 금속배선 형성방법
KR100640950B1 (ko) 반도체 소자의 금속배선 형성방법
KR100784105B1 (ko) 반도체 소자의 제조 방법
KR100582372B1 (ko) 대머신 타입 금속배선 형성방법
KR20080095654A (ko) 반도체 소자의 금속배선 형성 방법
KR100571259B1 (ko) 반도체 소자의 다마신 패턴 형성방법
KR20040077307A (ko) 다마신 금속 배선 형성방법
KR100546208B1 (ko) 반도체 소자의 제조방법
KR20000027278A (ko) 반도체 소자의 금속 배선 형성 방법
KR100967199B1 (ko) 반도체 소자 금속 배선 및 그의 제조 방법
KR100414732B1 (ko) 금속배선 형성 방법
KR100735479B1 (ko) 반도체 장치의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee