KR100735479B1 - 반도체 장치의 금속 배선 형성 방법 - Google Patents

반도체 장치의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100735479B1
KR100735479B1 KR1020050102405A KR20050102405A KR100735479B1 KR 100735479 B1 KR100735479 B1 KR 100735479B1 KR 1020050102405 A KR1020050102405 A KR 1020050102405A KR 20050102405 A KR20050102405 A KR 20050102405A KR 100735479 B1 KR100735479 B1 KR 100735479B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
photoresist pattern
forming
metal
semiconductor device
Prior art date
Application number
KR1020050102405A
Other languages
English (en)
Other versions
KR20070045762A (ko
Inventor
황상일
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050102405A priority Critical patent/KR100735479B1/ko
Publication of KR20070045762A publication Critical patent/KR20070045762A/ko
Application granted granted Critical
Publication of KR100735479B1 publication Critical patent/KR100735479B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Abstract

본 발명에 따른 반도체 장치의 금속 배선 형성 방법은 기판의 소정 영역에 감광막 패턴을 형성하는 단계, 감광막 패턴을 포함한 기판 위에 층간 절연막을 형성하는 단계, 감광막 패턴이 노출될 때까지 층간 절연막을 연마하는 단계, 그리고 노출된 감광막 패턴을 제거하여 트렌치를 형성하는 단계를 포함한다.
다마신, 금속배선, 반도체, 감광막

Description

반도체 장치의 금속 배선 형성 방법{Fabricating method of Metal line in semiconductor device}
도 1은 본 발명에 따른 반도체 장치의 금속 배선을 도시한 단면도이다.
도 2 내지 도 4는 본 발명에 따른 반도체 장치의 금속 배선을 형성하는 방법을 공정 순서대로 도시한 단면도이다.
본 발명은 반도체 장치의 금속 배선 형성 방법에 관한 것으로, 특히 구리 배선을 포함하는 반도체 장치에 관한 것이다.
종래에는 낮은 접촉 저항 및 공정 진행의 용이로 인해 알루미늄 배선을 주로 사용하였으나 반도체 소자의 미세화, 고집적화 등으로 인해서 금속 배선의 폭이 좁아지고 이에 따라 금속 배선의 저항 및 정전 용량으로 인한 신호 지연이 발생한다. 그래서 알루미늄 배선보다 낮은 저항을 가지는 구리 배선을 사용하고 있다.
한편, 금속 배선 사이의 절연막도 저유전율막을 사용하여 신호 지연 등을 감소시키고 있다.
그러나 저유전율막은 막의 특성상 무르기 때문에 사진 식각 공정 조건이 조금만 달라져도 트렌치의 크기가 변하기 때문에 공정 조건이 여유롭지 못하다.
따라서 본 발명이 이루고자 하는 기술적 과제는 저유전율 물질로 이루어지는 층간 절연막을 포함하는 반도체 소자를 제조할 때 공정 조건에 영향을 받지 않으면서도 정확한 크기의 트렌치를 형성할 수 있는 반도체 장치의 금속 배선 제조 방법을 제공한다.
상기한 과제를 달성하기 위한 본 발명에 따른 반도체 장치의 금속 배선 형성 방법은 기판의 소정 영역에 감광막 패턴을 형성하는 단계, 감광막 패턴을 포함한 기판 위에 층간 절연막을 형성하는 단계, 감광막 패턴이 노출될 때까지 층간 절연막을 연마하는 단계, 그리고 노출된 감광막 패턴을 제거하여 트렌치를 형성하는 단계를 포함한다.
그리고 층간 절연막은 저유전율 물질일 수 있다.
기판은 비아를 포함하는 하부 절연막을 더 포함하고, 감광막 패턴은 비아와 중첩할 수 있다.
트렌치를 형성하는 단계 후, 트렌치를 포함하는 기판 위에 금속막을 형성한 후 금속막을 연마하여 트렌치를 채우는 금속 배선을 형성하는 단계를 더 포함할 수 있다.
노출된 감광막을 제거하는 방법은 마이크로 웨이브 파워를 2,000W, RF 파워 를 300~500W로 설정하고, 챔버의 압력을 60~70mTorr로 유지하면서 H2O을 300~500sccm으로 주입하여 100~120sec 동안 진행할 수 있다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
이제 첨부한 도면을 참조하여 본 발명에 따른 반도체 장치의 구리 배선 및 그의 제조 방법을 설명한다.
도 1은 본 발명에 따른 반도체 장치의 금속 배선을 도시한 단면도이다.
도 1에 도시한 바와 같이, 기판(100) 위에 제1 층간 절연막(102)이 형성되어 있다. 기판(100)은 개별 소자(도시하지 않음) 또는 금속 도전체(도시하지 않음)를 포함할 수 있다. 제1 층간 절연막(102)은 유전율이 3.0이하의 저유전율 물질로 예를 들어, 블랙 다이아몬드(black diamond) 등으로 이루어진다.
제1 층간 절연막(102)은 하부 도전체 또는 개별 소자를 노출하는 비아(V)를 포함한다. 그리고 제1 층간 절연막(102) 위에는 제2 층간 절연막(104)이 형성되어 있다. 제2 층간 절연막(104)은 비아(V)를 노출하는 트렌치(T)를 포함한다. 제2 층간 절연막(102)도 유전율이 3.0이하의 저유전율 물질로 제1 층간 절연막(102)과 동일한 물질로 이루어질 수 있다.
노출된 비아(V)와 트렌치(T)에는 매립된 형태의 금속 배선(106)이 형성되어 있다. 금속 배선(106)은 비아(V)와 트렌치(T)의 내벽을 따라 형성되어 있는 확산 방지막(106a)과 확산 방지막에 의해 정의되는 비아와 트렌치 내부를 채우는 금속층(106b)으로 이루어진다. 확산 방지막(106a)은 탄탈륨 실리콘 나이트라이드(TaSiN)막으로 형성되어 있다. 금속층(106b)은 저저항 금속인 구리(Cu) 등의 도전 물질로 이루어진다.
이와 같은 반도체 장치의 금속 배선을 형성하는 방법을 도 2 내지 도 4를 참조하여 설명한다. 도 2 내지 도 4는 본 발명에 따른 반도체 장치의 금속 배선을 형성하는 순서대로 도시한 단면도이다.
도 2에 도시한 바와 같이, 기판(100) 위에 제1 층간 절연막(102)을 형성한다. 다음 선택적 식각 공정으로 제1 층간 절연막(102)에 비아(V)를 형성한다.
도 3에 도시한 바와 같이, 비아(V)를 포함하는 제1 층간 절연막(102) 위에 감광막을 형성한 후 노광 및 현상하여 감광막 패턴(PR)을 형성한다. 감광막 패턴(PR)은 비아(V)를 노출하는 트렌치를 형성하기 위한 것으로 트렌치가 형성되는 부분에만 남긴다.
다음 감광막 패턴(PR)을 덮도록 제2 층간 절연막(104)을 형성한다. 제2 층간 절연막(104)은 유전율이 3.0이하의 저유전율 물질로 예를 들면, 검은 다이아몬드로 형성한다.
그리고 화학적 기계적 연마로 감광막 패턴(PR)이 노출될 때까지 제2 층간 절연막(104)을 연마한다. 그러면 제2 층간 절연막(104)에 감광막 패턴(PR)이 매립된 구조가 된다.
도 4에 도시한 바와 같이, 애싱으로 노출된 감광막 패턴(PR)을 제거하여 제2 층간 절연막(104)에 비아(V)를 노출하는 트렌치(T)를 형성한다.
애싱은 마이크로 웨이브 파워를 2,000W, RF 파워를 300~500W로 설정하고, 챔버의 압력을 60~70mTorr로 유지하면서 H2O를 300~500sccm으로 주입하여 100~120sec 동안 진행한다. 이때 제2 층간 절연막(104)과 감광막(PR)의 식각 선택비 차로 인해서 감광막만 제거되고 제2 층간 절연막(104)은 손상되지 않는다.
이처럼 저유전율 물질로 이루어지는 제2 층간 절연막(104)을 식각하지 않고 트렌치를 형성함으로써 식각 조건에 영향을 받지 않고 정확한 크기의 트렌치를 형성할 수 있다.
도 1에 도시한 바와 같이, 비아(V)와 트렌치(T)의 내벽에 금속을 증착하여 얇은 제1 금속막(106a)을 형성한다. 이후 제1 금속막(106a)에 의해 정의되는 비아 및 트렌치 내부를 채우도록 제2 금속막(106b)을 형성한다. 제2 금속막(106b)은 저저항 금속인 구리를 사용한다.
이후 제2 층간 절연막(104)의 상부 표면이 드러나는 시점까지 화학적 기계적 연마하여 비아(V) 및 트렌치(T) 내부를 채우는 금속 배선(106)을 형성한다.
이상 기술한 바와 같이, 본 발명에서는 저유전율 물질의 절연막에 사진 식각 공정을 이용하여 트렌치를 형성하지 않으므로 식각 공정 조건의 영향을 받지 않아 절연막이 손상되지 않는다. 따라서 정확한 크기의 트렌치 및 비아를 형성할 수 있 으므로 고품질의 반도체 소자를 제공할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (5)

  1. 기판의 소정 영역에 블랙 다이아몬드로 이루어진 비아를 갖는 하부 층간 절연막을 형성하는 단계;
    상기 하부 층간 절연막 상에 상기 비아와 중첩된 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 포함한 상기 하부 층간 절연막 상에 블랙 다이아몬드로 이루어진 상부 층간 절연막을 형성하는 단계;
    상기 감광막 패턴이 노출될 때까지 상기 상부 층간 절연막을 연마하는 단계;
    챔버에 마이크로 웨이브 파워 및 RF 파워를 인가하면서 상기 챔버 내에 H2O를 제공하여 노출된 상기 감광막 패턴을 제거하여, 상기 상부 층간 절연막에 트렌치를 형성하는 단계;
    상기 트렌치를 포함하는 상기 기판 위에 금속막을 형성하는 단계; 및
    상기 금속막을 연마하여 상기 트렌치를 채우는 금속 배선을 형성하는 단계를 포함하는 반도체 장치의 금속 배선 형성 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에서,
    상기 노출된 감광막 패턴을 제거하는 방법은 상기 마이크로 웨이브 파워를 2,000W, 상기 RF 파워를 300~500W로 설정하고, 상기 챔버의 압력을 60~70mTorr로 유지하면서 상기 H2O을 300~500sccm으로 주입하여 100~120sec 동안 진행하는 반도체 장치의 금속 배선 형성 방법.
KR1020050102405A 2005-10-28 2005-10-28 반도체 장치의 금속 배선 형성 방법 KR100735479B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050102405A KR100735479B1 (ko) 2005-10-28 2005-10-28 반도체 장치의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050102405A KR100735479B1 (ko) 2005-10-28 2005-10-28 반도체 장치의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20070045762A KR20070045762A (ko) 2007-05-02
KR100735479B1 true KR100735479B1 (ko) 2007-07-03

Family

ID=38271443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050102405A KR100735479B1 (ko) 2005-10-28 2005-10-28 반도체 장치의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100735479B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044892A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 금속 배선 형성 방법
KR20020054645A (ko) * 2000-12-28 2002-07-08 박종섭 반도체소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044892A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 금속 배선 형성 방법
KR20020054645A (ko) * 2000-12-28 2002-07-08 박종섭 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR20070045762A (ko) 2007-05-02

Similar Documents

Publication Publication Date Title
US7871923B2 (en) Self-aligned air-gap in interconnect structures
KR20010034203A (ko) 두개의 유기물 함유 재료층을 포함하는 전자 디바이스제조 방법
KR100739252B1 (ko) 반도체 소자의 제조 방법
KR100602086B1 (ko) 반도체 소자의 배선 형성방법
KR100703559B1 (ko) 듀얼다마신 구조를 가지는 반도체 소자 및 그 제조방법
KR100735479B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100571407B1 (ko) 반도체 소자의 배선 제조 방법
KR100514523B1 (ko) 반도체 소자의 금속배선 형성방법
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100800823B1 (ko) Ｍｉｍ 커패시터를 갖는 반도체 소자의 배선 제조 방법
KR100784074B1 (ko) 반도체 소자의 비트 라인 형성 방법
JPH11186274A (ja) デュアル・ダマスク技術
KR100826784B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100863419B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100853800B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100807026B1 (ko) 반도체 장치 제조 방법
KR100711925B1 (ko) 반도체 장치 및 그 제조 방법
KR100613381B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100613296B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100866121B1 (ko) 반도체 소자의 금속배선 형성방법
KR100613376B1 (ko) 반도체 소자의 제조 방법
KR100866122B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR20040077307A (ko) 다마신 금속 배선 형성방법
KR100723253B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR20070064965A (ko) 반도체 소자의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110520

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee