KR100723253B1 - 반도체 장치의 금속 배선 형성 방법 - Google Patents

반도체 장치의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100723253B1
KR100723253B1 KR1020050134171A KR20050134171A KR100723253B1 KR 100723253 B1 KR100723253 B1 KR 100723253B1 KR 1020050134171 A KR1020050134171 A KR 1020050134171A KR 20050134171 A KR20050134171 A KR 20050134171A KR 100723253 B1 KR100723253 B1 KR 100723253B1
Authority
KR
South Korea
Prior art keywords
forming
metal
metal film
film
substrate
Prior art date
Application number
KR1020050134171A
Other languages
English (en)
Inventor
정성희
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134171A priority Critical patent/KR100723253B1/ko
Application granted granted Critical
Publication of KR100723253B1 publication Critical patent/KR100723253B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체 장치의 금속 배선 형성 방법은 기판 위에 식각 정지막 및 층간 절연막을 형성하는 단계, 선택적 식각 공정으로 식각 정지막을 노출하는 비아를 형성하는 단계, 선택적 식각 공정으로 비아를 노출하는 트랜치를 형성하는 단계, 트랜치 및 비아 내부를 포함하는 기판 위에 제1 금속막을 형성하는 단계, 기판을 열처리하는 단계, 제1 금속막 위에 제2 금속막을 형성하는 단계, 그리고 기판을 연마하여 트랜치 및 비아를 채우며 제1 금속막 및 제2 금속막으로 이루어지는 금속 배선을 형성하는 단계를 포함한다.
다마신, 금속배선, 반도체, 보이드

Description

반도체 장치의 금속 배선 형성 방법{FABRICATING METHOD OF METAL LINE IN SEMICONDUCTOR DEVICE}
도 1은 본 발명에 따른 반도체 장치의 금속 배선을 도시한 단면도이다.
도 2 내지 도 4는 본 발명에 따른 반도체 장치의 금속 배선을 형성하는 방법을 공정 순서대로 도시한 단면도이다.
본 발명은 반도체 장치의 금속 배선 형성 방법에 관한 것으로, 특히 구리 배선을 포함하는 반도체 장치에 관한 것이다.
반도체 장치가 점점 고속화. 고집적화 되면서 반도체 장치내에 형성되는 금속 배선의 미세화 및 다층화가 이루어지고 있다. 이러한 금속 배선의 폭이 좁아져서 금속 배선의 저항 및 정전용량으로 인한 신호 지연이 발생한다. 따라서 이러한 신호 지연을 감소시키기 위하여 저저항 금속인 구리를 이용하고 있다.
구리는 종래 금속에 비해 식각이 잘 되지 않는 금속으로 구리 배선을 형성하기 위해서는 먼저 트랜치를 형성하고, 트랜치를 매우도록 구리층을 형성한 후 화학적 기계적 연마를 하는 다마신 공정으로 배선을 형성한다.
여기서 트랜치는 감광막을 이용한 식각 공정으로 형성하는데 이때 감광막과 층간 절연막과 반응하여 고분자(polymer) 형태로 비아홀 또는 트랜치의 측벽에 부착된다. 이후 폴리머를 제거하기 위한 공정을 실시하나 폴리머가 완전히 제거되지 않으며 남겨진 폴리머로 인해서 확산 방지층이 제대로 형성되지 않는다.
그리고 확산 방지층을 형성하고 구리층을 바로 형성하지 않고 시간 지연(time delay)이 생기면 확산 방지층 위에 자연 산화막(native oxide)이 형성된다.
이러한 자연 산화막은 후속 공정에서 고온 열처리가 실시되면 자연 산화막과 구리층과의 팽창 계수가 달라서 구리 공간(Cu void)과 같은 결함(defect)이 발생하고, 구리 배선이 끊어지는 현상이 발생하여 소자의 신뢰성이 감소된다.
따라서 본 발명이 이루고자 하는 기술적 과제는 구리를 완벽하게 매워 배선의 끊김이 없는 반도체 장치의 구리 배선 형성 방법을 제공하는 것이다.
상기한 과제를 달성하기 위한 본 발명에 따른 반도체 장치의 금속 배선 형성 방법은 기판 위에 식각 정지막 및 층간 절연막을 형성하는 단계, 선택적 식각 공정으로 식각 정지막을 노출하는 비아를 형성하는 단계, 선택적 식각 공정으로 비아를 노출하는 트랜치를 형성하는 단계, 트랜치 및 비아 내부를 포함하는 기판 위에 제1 금속막을 형성하는 단계, 기판을 열처리하는 단계, 제1 금속막 위에 제2 금속막을 형성하는 단계, 그리고 기판을 연마하여 트랜치 및 비아를 채우며 제1 금속막 및 제2 금속막으로 이루어지는 금속 배선을 형성하는 단계를 포함한다.
열처리는 100~200℃의 온도에서 1~3시간 동안 진행할 수 있다.
열처리는 H2를0.5~1.5liter, N2를 8~12liter 로 주입하여 진행할 수 있다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
이제 첨부한 도면을 참조하여 본 발명에 따른 반도체 장치의 구리 배선 및 그의 제조 방법을 설명한다.
도 1은 본 발명에 따른 반도체 장치의 구리 배선을 도시한 단면도이다.
도 1에 도시한 바와 같이, 기판(100) 위에 식각 정지막(102), 제1 층간 절연막(104), 제2 층간 절연막(106) 및 제3 층간 절연막(108)이 적층되어 있다.
기판(100)은 개별 소자(도시하지 않음) 또는 금속 배선(도시하지 않음)을 포함할 수 있다. 식각 정지막(102)은 SiN로 형성하거나 SiH4를 원료로 하여 형성할 수 있다.
그리고 제1 내지 제3 층간 절연막(104, 106, 108)은 FSG(fluorine silicate glass), USG(un-doped silicate glass), SiH4, TEOS(tetra ethyl ortho silicate) 따위의 무기 절연물 또는 유기 절연물 따위로 만들어질 수 있으며, BD(black diamond) 따위의 유전율 3.0이하의 저유전율 물질을 사용하여 형성할 수도 있다. 예를 들어 제1 층간 절연막(104)은 SiH4를 원료로, 제2 층간 절연막(106)은 FSG, 제3 층간 절연막(108)은 SiH4를 원료로 형성할 수 있다. 또한, 제1 내지 제3 층간 절연막(104, 106, 108)은 본 발명의 실시예에서와 달리 하나의 층으로 형성하거나 더 많은 층을 적층하여 형성할 수 있다.
식각 정지막(102), 제1 내지 제3 층간 절연막(104, 106, 108)에는 하부 기판(100)의 하부 도전체 또는 개별 소자를 노출하는 비아(V)와 비아(V)를 노출하는 트랜치(T)가 형성되어 있다.
트랜치(T)와 비아(V)에는 개별 소자 또는 배선을 전기적으로 연결하는 금속 배선(114)이 형성되어 있다. 금속 배선(114)은 비아(V)와 트랜치(T)의 내벽을 따라 형성되어 있는 확산 방지층(barrier metal)(110)과 확산 방지층(110)에 의해 정의되는 비아와 트랜치 내부를 채우는 금속층(112)으로 이루어진다. 확산 방지층(110)은 Ta, TaN, TaSiN 따위로 이루어질 수 있다. 금속층은 저저항 금속인 구리(Cu)등의 도전 물질로 이루어진다.
이와 같은 반도체 장치의 금속 배선을 형성하는 방법을 도 2 내지 4를 참조하여 설명한다.
도 2 내지 도 4는 본 발명의 한 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 중간 단계부터 순서대로 도시한 단면도이다.
도 2에 도시한 바와 같이, 기판(100) 위에 식각 정지막(102), 제1 내지 제3 층간 절연막(104, 106, 108)을 적층한다.
식각 정지막(104)은 SiN으로 형성하고, 제1 및 제3 층간 절연막(104, 108)은 SiH4를 원료로 형성하고, 제2 층간 절연막(106)은 FSG로 형성한다.
이후 제3 층간 절연막(108) 위에 감광막을 이용한 선택적 식각 공정으로 식각 정지막(102)을 노출하는 비아(V)를 형성한다.
다음 도 3에 도시한 바와 같이, 감광막을 이용한 선택적 식각 공정으로 비아(V)를 노출하는 트랜치(T)를 형성한다. 그런 다음 식각 정지막(102)을 제거한다.
다음 도 4에 도시한 바와 같이, 스퍼터링 등으로 금속을 증착하여 제1 금속막(110a)을 형성하고, 열처리를 진행한다.
제1 금속막(110a)은 TaN층과 Ta층의 이중층으로 형성할 수 있다. 열처리는 100~200℃의 온도에서 H2를0.5~1.5 slm(standard liter per minute), N2를 8~12 slm로 주입하여 1~3시간 동안 진행한다.
제1 금속막(110a)을 형성한 다음 후속 공정을 진행하기 전까지 시간 지연이 발생하면 제1 금속막(110a) 위에 자연 산화막(도시하지 않음)이 형성될 수 있다.
다음 도 1에서와 같이, 제1 금속막(110a) 위에 구리를 매립하여 제2 금속막을 형성한다. 그리고 화학적 기계적 연마(chemical mechanical polishing)로 평탄화하여 확산 방지층(110) 및 구리층(112)으로 이루어지는 금속 배선(114)을 완성한다.
본 발명의 실시예에서는 구리층(112)을 형성하기 전에 열처리로 자연 산화막이 더 이상 팽창하지 않도록 하므로 이후 고온 공정이 진행되더라도 구리층과 자연 산화막 사이에 구리 공간(void) 등이 발생하지 않는다.
이상 기술한 바와 같이 본 발명의 실시예에서는 열처리를 진행하여 자연 산화막이 형성되더라도 후속 공정에서 자연 산화막이 팽창되지 않도록 함으로써 구리 배선에 공간이 형성되지 않는다. 따라서 배선이 끊기거나 배선 저항이 증가하지 않으므로 소자의 신뢰성이 향상된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (3)

  1. 기판 위에 식각 정지막 및 층간 절연막을 형성하는 단계,
    선택적 식각 공정으로 상기 식각 정지막을 노출하는 비아를 형성하는 단계,
    선택적 식각 공정으로 상기 비아를 노출하는 트랜치를 형성하는 단계,
    상기 트랜치 및 비아 내부를 포함하는 상기 기판 위에 제1 금속막을 형성하는 단계,
    상기 제1 금속막이 형성된 기판을 열처리하는 단계,
    상기 열처리된 제1 금속막 위에 제2 금속막을 형성하는 단계, 그리고
    상기 기판을 연마하여 상기 트랜치 및 비아를 채우며 상기 제1 금속막 및 상기 제2 금속막으로 이루어지는 금속 배선을 형성하는 단계를 포함하는 반도체 장치의 금속 배선 형성 방법.
  2. 제1항에서,
    상기 열처리는 100~200℃의 온도에서 1~3시간 동안 진행하는 반도체 장치의 금속 배선 형성 방법.
  3. 제2항에서,
    상기 열처리는 H2를0.5~1.5 slm, N2를 8~12 slm로 주입하여 진행하는 반도체 장치의 금속 배선 형성 방법.
KR1020050134171A 2005-12-29 2005-12-29 반도체 장치의 금속 배선 형성 방법 KR100723253B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134171A KR100723253B1 (ko) 2005-12-29 2005-12-29 반도체 장치의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134171A KR100723253B1 (ko) 2005-12-29 2005-12-29 반도체 장치의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100723253B1 true KR100723253B1 (ko) 2007-05-29

Family

ID=38278684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134171A KR100723253B1 (ko) 2005-12-29 2005-12-29 반도체 장치의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100723253B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010045454A (ko) * 1999-11-05 2001-06-05 박종섭 반도체 소자의 금속 배선 형성 방법
KR20030048618A (ko) * 2001-12-12 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010045454A (ko) * 1999-11-05 2001-06-05 박종섭 반도체 소자의 금속 배선 형성 방법
KR20030048618A (ko) * 2001-12-12 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법

Similar Documents

Publication Publication Date Title
KR20100122701A (ko) 반도체 소자의 제조방법
KR20040052345A (ko) 반도체 소자 제조방법
US6638849B2 (en) Method for manufacturing semiconductor devices having copper interconnect and low-K dielectric layer
JP4340729B2 (ja) 半導体装置とその製造方法
JP2008047582A (ja) 半導体装置の製造方法及び半導体装置
KR20020011476A (ko) 알씨 딜레이를 개선한 반도체소자의 금속배선방법
KR20100122700A (ko) 반도체 소자의 제조방법
JP4717972B2 (ja) 集積回路の製造方法
KR100723253B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100703559B1 (ko) 듀얼다마신 구조를 가지는 반도체 소자 및 그 제조방법
KR100651602B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100818046B1 (ko) 금속 배선 형성 방법
KR100688758B1 (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
KR100853800B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100835423B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
KR100711925B1 (ko) 반도체 장치 및 그 제조 방법
KR100914976B1 (ko) 반도체 소자의 제조방법
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR100791688B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
KR100955838B1 (ko) 반도체 소자 및 그 배선 제조 방법
JP2004072107A (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
KR100738210B1 (ko) 반도체 장치의 박막 및 금속 배선 형성 방법
KR100640965B1 (ko) 반도체 소자의 형성방법
KR100735479B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100602089B1 (ko) 반도체 장치의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110418

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee