KR100826784B1 - 반도체 장치의 금속 배선 형성 방법 - Google Patents

Abstract

본 발명에 따른 반도체 장치의 금속 배선 형성 방법은 제1 영역 및 제2 영역을 포함하는 반도체 기판 위에 층간 절연막을 형성하는 단계, 제1 영역 및 제2 영역의 층간 절연막에 각각 제1 트랜치와 제1 트랜치 보다 폭이 넓은 제2 트랜치를 형성하는 단계, 제1 및 제2 트랜치 내부를 포함하는 기판 위에 씨앗층을 형성하는 단계, 씨앗층 위에 전해 도금으로 제1 구리층을 형성하는 단계, 층간 절연막이 노출될 때까지 화학적 기계적 연마로 연마하는 단계, 제1 구리층 위에 무전해 도금으로 제2 구리층을 형성하는 단계, 그리고 제2 구리층을 화학적 기계적 연마로 평탄화하여 구리 배선을 형성하는 단계를 포함한다.

다마신, 금속배선, 반도체, 연마, 단차

Description

반도체 장치의 금속 배선 형성 방법{FABRICATING METHOD OF METAL LINE IN SEMICONDUCTOR DEVICE}

도 1은 본 발명의 한 실시예에 따른 반도체 장치의 금속 배선의 단면도이다.

도 2 내지 도 6은 본 발명의 한 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 중간 단계부터 순서대로 도시한 단면도이다.

도 7 내지 도 12는 본 발명의 다른 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 중간 단계부터 순서대로 도시한 단면도이다.

본 발명은 반도체 장치의 금속 배선 형성 방법에 관한 것으로, 특히 구리 배선을 포함하는 반도체 장치에 관한 것이다.

반도체 장치가 점점 고속화, 고집적화 되면서 반도체 장치내에 형성되는 금속 배선의 미세화 및 다층화가 이루어지고 있다. 이러한 금속 배선의 폭이 좁아져서 금속 배선의 저항 및 정전용량으로 인한 신호 지연이 발생한다. 따라서 이러한 신호 지연을 감소시키기 위하여 저저항 금속인 구리를 이용하고 있다.

일반적으로 금속 배선은 감광막을 이용한 식각 공정으로 금속막을 패터닝하 여 형성한다. 그러나 구리는 종래 금속에 비해 식각이 잘 되지 않는 금속으로 다마신(damasean) 공정으로 배선을 형성한다. 다마신 공정은 기판에 트랜치를 형성하고, 트랜치를 채우도록 도금으로 구리층을 형성한다. 그리고 화학적 기계적 연마로 기판을 평탄화하여 구리 배선을 형성한다.

도금은 전해 도금과 무전해 도금을 이용할 수 있는데, 전해 도금은 증착 속도가 빠르고 무전해 도금은 균일한 두께로 구리층을 형성할 수 있다.

그러나 전해 도금은 구리 배선 폭이 좁은 영역과 넓은 영역에서의 구리층 형성속도가 달라 단차를 유발하여 화학적 기계적 연마시에 연마 정도가 달라지고 전해 용액이 뭍은 웨이퍼의 모든 면에 걸쳐 구리층이 형성된다. 그리고 무전해 도금은 전해 도금에 비해서 구리층의 형성 속도가 늦어 생산성이 저하된다.

따라서 본 발명이 이루고자 하는 기술적 과제는 생산성을 저하시키지 않으면서도 구리층을 형성할 때 단차를 최소화하는 것이다.

상기한 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 장치의 금속 배선 형성 방법은 제1 영역 및 제2 영역을 포함하는 반도체 기판 위에 층간 절연막을 형성하는 단계, 제1 영역 및 제2 영역의 층간 절연막에 각각 제1 트랜치와 제1 트랜치 보다 폭이 넓은 제2 트랜치를 형성하는 단계, 제1 및 제2 트랜치 내부를 포함하는 기판 위에 씨앗층을 형성하는 단계, 씨앗층 위에 전해 도금으로 제1 구리층을 형성하는 단계, 층간 절연막이 노출될 때까지 화학적 기계적 연마로 연마하는 단 계, 제1 구리층 위에 무전해 도금으로 제2 구리층을 형성하는 단계, 그리고 제2 구리층을 화학적 기계적 연마로 평탄화하여 구리 배선을 형성하는 단계를 포함한다.

제1 구리층을 형성하는 단계는 전해 도금을 10~20초 동안 진행하여 형성할 수 있다.

또는 제1 영역 및 제2 영역을 포함하는 반도체 기판 위에 층간 절연막을 형성하는 단계, 제1 영역 및 제2 영역의 층간 절연막에 각각 제1 트랜치와 제1 트랜치 보다 폭이 넓은 제2 트랜치를 형성하는 단계, 제1 및 제2 트랜치 내부를 포함하는 기판 위에 씨앗층을 형성하는 단계, 씨앗층 위에 전해 도금으로 구리층을 형성하는 단계, 기판 위에 스핀 코팅으로 희생막을 형성하여 기판을 평탄화 하는 단계, 그리고 층간 절연막이 노출될 때까지 화학적 기계적 연마로 연마하는 단계를 포함한다.

희생막은 SiO₂로 형성할 수 있다.

제1 영역에 형성된 구리층과 제2 영역에 형성된 구리층은 두께차로 인한 단차를 가질 수 있다.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

이제 본 발명에 따른 반도체 장치의 금속 배선을 형성하는 방법을 도 1 내지 도 12를 참조하여 설명한다.

도 1 내지 도 6은 본 발명의 한 실시예에 따른 반도체 장치의 금속 배선 형성 방법을 중간 단계부터 순서대로 도시한 단면도이다.

도 2에 도시한 바와 같이, 기판(10) 위에 식각 정지막(12) 및 층간 절연막(14)을 적층한다. 기판(10)은 구리 배선 폭이 좁은 영역(A)과 구리 배선 폭이 좁은 영역(A)에 비해서 상대적으로 넓은 영역(B)으로 구분된다. 넓은 영역(B)의 구리 배선 폭은 좁은 영역(A)의 구리 배선 폭보다 2배 이상 크다.

이후 감광막을 이용한 선택적 식각 공정으로 식각 정지막(12)을 노출하는 비아(V1, V2)를 형성한다.

다음 도 3에 도시한 바와 같이, 선택적 식각 공정으로 층간 절연막(104)의 소정 영역을 제거하여 비아(V1, V2)를 노출하는 제1 및 제2 트랜치(T1, T2)를 형성한다.

다음 도 4에 도시한 바와 같이, 스퍼터(sputter), CVD(chemical vapor deposition), PVD(physical vapor deposition), ALD(atomic layer deposition) 등으로 구리 형성용 씨앗층(16)을 형성한다.

이후, 전해 도금으로 제1 구리층(18)을 형성한다. 여기서 도금은 비아(V1, V2)가 완전히 채워질 때까지 진행하며, 약 10~20초 동안 진행할 수 있다. 이때 넓은 영역(B)에는 어느 정도 균일한 두께의 제1 구리층(18)이 형성된다.

다음 도 5에 도시한 바와 같이, 층간 절연막(14)이 노출될 때까지 화학적 기계적 연마로 연마한다. 이때 배선과 배선 사이가 연결된 부분의 제1 구리층(18) 및 씨앗층(16)이 제거되어 배선이 단락 된다.

다음 도 6에 도시한 바와 같이, 무전해 도금으로 트랜치(T1, T2)를 완전히 채우는 제2 구리층(20)을 형성한다. 제2 구리층(20)은 제1 구리층(18)이 남겨진 부분에만 형성된다. 도면에서는 설명을 용이하게 하기 위해서 제1 구리층(18)과 제2 구리층(20)을 구분하였으나 동일한 물질이므로 이들의 경계는 구분되지 않을 수 있다.

여기서 배선과 배선은 단락 되어 있으므로 전해 도금은 사용할 수 없고 무전해 도금을 사용한다.

다음 도 1에 도시한 바와 같이, 화학적 기계적 연마로 평탄화하여 구리 배선을 완성한다. 무전해 도금으로 형성하기 때문에 제1 트랜치(T1)에 채워진 구리층과 제2 트랜치(T2)에 채워진 구리층의 단차가 크지 않다. 따라서 제2 트랜치(T2)와 제1 트랜치(T1)의 구리층이 비슷한 속도로 제거되기 때문에 디싱 등의 현상이 발생하지 않는다.

다음 도 7 내지 도 12은 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법에 관한 것이다.

도 7에 도시한 바와 같이, 기판(10) 위에 식각 정지막(12) 및 층간 절연막(14)을 적층한다. 그리고 감광막을 이용한 선택적 식각 공정으로 식각 정지막(12)을 노출하는 비아(V1, V2)를 형성한다.

다음 도 8에 도시한 바와 같이, 선택적 식각 공정으로 층간 절연막(14)의 소정 영역을 제거하여 비아(V1, V2)를 노출하는 제1 및 제2 트랜치(T1, T2)를 형성한 다. 이때 제2 트랜치(T2)의 폭이 제1 트랜치(T1)의 폭보다 적어도 2배 이상 넓다.

다음 도 9에 도시한 바와 같이, 스퍼터, CVD, PVD, ALD 등으로 구리 형성용 씨앗층(16)을 형성한다.

다음 도 10에 도시한 바와 같이, 전해 도금으로 구리층(18)을 형성한다. 이때 비아의 크기에 따른 구리층(18)의 형성 두께가 달라져 제1 트랜치(T1)에 형성된 구리층(18)과 제2 트랜치(T2)에 형성된 구리층(18) 사이에 단차가 발생하여 디싱(dishing) 현상이 발생한다.

다음 도 11에 도시한 바와 같이, SiO₂를 스핀 코팅(spin coating)하여 단차로 인해서 디싱 현상이 발생된 부분을 채우는 희생막(24)을 형성한다. 이와 같이 스핀 코팅은 디싱 현상이 발생된 부분을 채우므로 기판이 전체적으로 평탄하다.

다음 도 12에 도시한 바와 같이, 층간 절연층(14)이 노출될 때까지 화학적 기계적 연마로 연마하여 구리 배선(26)을 완성한다. 이때 희생막(24)은 완전히 제거된다.

이상 기술한 바와 같이, 두 번에 나누어 도금을 하거나 스핀 코팅을 이용하면 단차를 줄여 배선 폭 차이가 발생하더라도 평탄한 기판을 형성할 수 있다. 따라서 반도체 소자의 전기적 특성이 균일해져 고품질의 반도체 소자를 제공할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발 명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (5)

1. 제1 영역 및 제2 영역을 포함하는 반도체 기판 위에 층간 절연막을 형성하는 단계,

   상기 제1 영역 및 상기 제2 영역의 상기 층간 절연막에 각각 제1 트랜치와 제1 트랜치 보다 폭이 넓은 제2 트랜치를 형성하는 단계,

   상기 제1 및 제2 트랜치 내부를 포함하는 기판 위에 씨앗층을 형성하는 단계,

   상기 씨앗층 위에 전해 도금으로 제1 구리층을 형성하는 단계,

   상기 층간 절연막이 노출될 때까지 화학적 기계적 연마로 연마하는 단계,

   상기 제1 구리층 위에 무전해 도금으로 제2 구리층을 형성하는 단계, 그리고

   상기 제2 구리층을 화학적 기계적 연마로 평탄화하여 구리 배선을 형성하는 단계

   를 포함하는 반도체 장치의 금속 배선 형성 방법.
2. 제1항에서,

   상기 제1 구리층을 형성하는 단계는

   상기 전해 도금을 10~20초 동안 진행하여 형성하는 반도체 장치의 금속 배선 형성 방법.
3. 제1 영역 및 제2 영역을 포함하는 반도체 기판 위에 층간 절연막을 형성하는 단계,

   상기 제1 영역 및 상기 제2 영역의 상기 층간 절연막에 각각 제1 비아와 제1 비아보다 폭이 넓은 제2 비아를 형성하는 단계,

   상기 제1 비아와 제2 비아가 형성된 상기 층간 절연막에 제1 트랜치와 제1 트랜치 보다 폭이 넓은 제2 트랜치를 형성하는 단계,

   상기 제1 비아, 제2 비아, 제1 트랜치 및 제2 트랜치 내부를 포함하는 기판 위에 씨앗층을 형성하는 단계,

   상기 씨앗층이 형성된 상기 제1 비아, 제2 비아, 제1 트랜치 및 제2 트랜치 내부에 전해 도금으로 제1 구리층을 동시에 형성하는 단계,

   상기 층간 절연막이 노출될 때까지 상기 제1 구리층을 화학적 기계적 연마로 연마하는 단계,

   상기 제1 구리층 위에 무전해 도금으로 제2 구리층을 형성하는 단계, 및

   상기 제2 구리층을 화학적 기계적 연마로 평탄화하여 구리 배선을 형성하는 단계를 포함하는 반도체 장치의 금속 배선 형성 방법.
4. 삭제
5. 제3항에서,

   상기 제1 구리층을 형성하는 단계는

   상기 전해 도금을 10~20초 동안 진행하여 형성하는 반도체 장치의 금속 배선 형성 방법.

Images