KR20010009036A - 반도체장치의 배선 및 그 연결부 형성방법 - Google Patents

Abstract

본 발명은 반도체장치의 배선 및 그 연결부 형성방법에 관한 것으로서, 특히, 서로 다른 층에 형성되는 배선들을 연결하는 연결부와 상부 배선을 동시에 패터닝하고 이를 구리로 형성하는 다마신(demascene)구조 형성에 있어서 구리층 형성을 위한 씨드층(seed layer)을 배선연결부위에만 선택적으로 형성하므로서 구리층 평탄화공정에서 발생하는 이물 발생과 침식(erosion)불량을 개선한 반도체장치의 다마신구조 배선 형성방법에 관한 것이다. 본 발명에 따른 반도체장치의 배선 및 그 연결부 형성방법은 절연층 위에 하부배선이 형성된 반도체 기판의 표면에 절연층을 형성하는 단계와, 절연층의 소정 부위를 제거하여 하부배선의 일부를 노출시키는 홀과 홀에 연속되어 상부배선 형성 부위를 제공하는 트렌치를 형성하는 단계와, 홀 및 트렌치의 내부 표면에만 금속 씨드층을 형성하는 단계와, 금속 씨드층을 이용하여 홀을 충전하는 플러그와 트렌치를 매립하는 상부배선을 동시에 형성하는 단계를 포함하여 이루어진다.

Description

반도체장치의 배선 및 그 연결부 형성방법{A method of forming conductive lines and interconnection thereof}

본 발명은 반도체장치의 배선 및 그 연결부 형성방법에 관한 것으로서, 특히, 서로 다른 층에 형성되는 배선들을 연결하는 연결부와 상부 배선을 동시에 패터닝하고 이를 구리로 형성하는 다마신(demascene)구조 형성에 있어서 구리층 형성을 위한 씨드층(seed layer)을 배선연결부위에만 선택적으로 형성하므로서 구리층 평탄화공정에서 발생하는 이물 발생과 침식(erosion)불량을 개선한 반도체장치의 다마신구조 배선 형성방법에 관한 것이다.

배선형성물질을 알루미늄 대신 비저항이 낮은 구리로 사용하기 위한 구조가 다마신(damascene) 구조이다. 물성면에서 알루미늄보다 구리가 우수하지만 구리는 패터닝하기 매우 곤란한 물질로 알려져 있다.

종래 기술에서는 구리 플러그 및 상부배선용 구리 벌크층(bulk Cu layer)을 전기도금법(electroplating)으로 형성한다. 이러한 벌크층을 형성하기 위해서는 PVD법으로 통상 Ta 또는 TaN을 사용하여 배리어층과 구리 씨드층을 먼저 형성하여야 한다.

일반적으로 배선용으로 사용되는 구리 벌크층의 경우 배선패턴이 형성된 트렌치를 매립하기 위하여 8000Å-1㎛ 정도의 두께로 비교적 두껍게 형성하여야 보이드(void) 등의 불량없이 양호한 벌크층을 형성할 수 있다.

따라서, 과도하게 형성된 부분을 제거하기 위하여 다마신 공정에서는 화학기계적연마(CMP)가 필수적이다. 이러한 화학기계적연마로 인하여 시간손실, 파티클 발생, 두께제어불량 등에 기인한 표면 프로필 불량(dishing)과 벌크층의 형성 밀도 차이에 기인한 구리층과 배선절연층(inter-metal dielectric)의 침식현상(erosion) 등이 수반된다.

도 1a 내지 도 1d는 종래 기술에 따른 반도체장치의 배선 및 그 연결부 형성방법을 도시하는 공정단면도이다.

도 1a를 참조하면, 실리콘으로 이루어진 반도체기판(10) 위에 절연층(11)을 화학기상증착법(chemical vapor deposition, 이하 CVD라 칭함)으로 증착한다. 상기에서, 기판(10)은 불순물 확산영역(도시되지 않음)이 형성된 반도체기판이거나, 또는, 하부의 배선일 수도 있다.

그리고, 제 1 배선을 형성하기 위하여 절연층(11) 위에 금속을 스퍼터링 등의 방법으로 형성하여 하부 금속층을 형성한 다음, 하부 금속층 위에 포토레지스트를 도포한 후 제 1 배선용 마스크를 이용한 노광 및 현상으로 식각마스크를 형성한다. 식각마스크를 이용하여 하부 금속층을 패터닝하여 제 1 배선(12)을 형성한다.

그 다음, 제 1 배선(12)을 포함하는 절연층(11) 위에 산화막 등으로 금속배선 층간절연층(inter-metal dielectric,13)을 증착한다. 이때, 층간절연층(13)은 TEOS(tetra ethyl ortho silicate) 및 SOG(spin on glass)를 조합하여 형성되며, 그 주성분은 SiO₂이다.

그리고, 층간절연층(13)의 소정 부분을 포토리쏘그래피 방법으로 패터닝하여 제 1배선층(12)을 노출시키는 접촉홀(C1) 및 상부배선인 제 2 배선의 패턴이 음각된 트렌치(T1)를 형성한다. 즉, 콘택홀(C1)에는 상부배선과 하부배선을 연결하는 플러그가 형성되고, 트렌치(T1)에는 상부배선이 형성된다.

이때, 접촉홀과 트렌치는 동시에 패터닝되는데 그 방법은 다음과 같다.

먼저, 콘택홀 형성부위를 정의하는 제 1 콘택홀을 소정의 깊이로 층간절연층을 제거하여 형성한다. 이때, 제 1 콘택홀에 의하여 제 1 배선의 표면이 노출되지 않도록 한다.

그리고, 트렌치 패턴이 정의된 식각마스크를 제 1 콘택홀을 포함하는 부위 상부의 층간절연층 위에 형성한 다음, 식각마스크를 이용하여 층간절연층을 건식식각으로 제거하여 트렌치를 형성한다. 따라서, 트렌치 형성용 식각시 제 1 콘택홀 하부의 층간절연층이 동시에 식각되어 콘택홀(C1)이 형성된다.

도 1b를 참조하면, 잔류한 층간절연층(13) 상에 트렌치 및 접촉홀을 통해 제 1 배선(12)과 접촉되도록 배리어층(14)을 PVD(physical vapor deposition)법으로 형성한다.

그리고, 배리어층(14)을 덮도록 배리어층(14) 표면에 구리 벌크층(Cu bulk layer)을 형성하기 위한 구리 씨드층(Cu seed layer,15)을 역시 PVD법으로 증착하여 형성한다.

도 1c를 참조하면, 구리 씨드층(15)을 이용하는 전기도금법(elecroplating)으로 콘택홀과 트렌치를 충분히 매립하는 두께로 구리 벌크층(16)을 층간절연층(13) 상에 형성한다. 따라서, 배선간의 연결부와 상부배선 형성층이 동시에 형성되었다.

도 1d를 참조하면, 형성된 구리 벌크층에 평탄화공정을 실시하여 잔류한 층간절연층(13) 표면을 노출시켜 별도의 패터닝공정 없이 제 1 배선(12)과 전기적으로 연결된 상부배선인 제 2 배선(160)을 형성한다. 이때, 평탄화공정은 화학기계적 연마법으로 한다.

따라서, 종래 기술에 따른 반도체장치의 배선연결부 및 배선 형성방법은 상술한 화학기계적연마로 인하여 시간손실, 파티클 발생, 두께제어불량 등에 기인한 표면 프로필 불량(dishing, D)과 벌크층의 형성 밀도 차이에 기인한 구리층과 배선절연층(inter-metal dielectric)의 침식현상(erosion) 등이 수반되는 문제점이 있다.

따라서, 본 발명의 목적은 각각 상이한 층에 형성되는 배선간의 연결부와 그 상부배선을 다마신 구조로 형성할 때 구리 씨드층을 배선연결부 및 배선 형성부위 패턴에만 형성하므로서 구리 벌크층을 필요부위에만 선택적으로 형성하는 반도체장치의 배선 및 그 연결부 형성방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 배선 및 그 연결부 형성방법은 절연층 위에 하부배선이 형성된 반도체 기판의 표면에 절연층을 형성하는 단계와, 절연층의 소정 부위를 제거하여 하부배선의 일부를 노출시키는 홀과 홀에 연속되어 상부배선 형성 부위를 제공하는 트렌치를 형성하는 단계와, 홀 및 트렌치의 내부 표면에만 금속 씨드층을 형성하는 단계와, 금속 씨드층을 이용하여 홀을 충전하는 플러그와 트렌치를 매립하는 상부배선을 동시에 형성하는 단계를 포함하여 이루어진다.

도 1a 내지 도 1d는 종래 기술에 따른 반도체장치의 배선 및 연결부 형성방법을 도시하는 공정단면도

도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 배선 및 연결부 형성 방법을 도시하는 공정단면도

본 발명은 콘택홀 및 트렌치 형성 및 배리어금속층과 씨드층 형성까지는 그 공정단계가 종래 기술과 같지만, 평탄화공정을 구리 벌크층에 대하여 실시하지 않고 씨드층에 대하여 실시하므로서 종래 기술의 문제점을 개선한다.

화학기계적 연마법은 일반적으로 특정층의 평탄화를 위하여 사용되지만, 본 발명에서는 금속배선 층간절연층 상부에 위치한 배리어층과 구리 씨드층을 제거하기 위한 식각목적으로 이용된다.

배리어층과 씨드층의 형성 두께는 일반적으로 수천Å 이내로 형성되므로 상대적으로 기타 층과 비교하여 얇으므로 파티클 발생 문제가 작고 공정상 제어에 문제가 없다. 또한, 전기도금법의 특성상 씨드층만을 따라서 금속의 석출이 이루어지므로 씨드층이 잔류하여 노출되어 있는 상부배선 패턴과 배선연결부에만 구리의 성장이 이루어지며, 화학기계적 연마로 노출된 금속배선 층간절연층 표면에는 구리 벌크층이 성장되지 않는다.

따라서, 자동얼라인된 구리의 선택적인 증착이 이루어져 다마신 구조를 완성하게 된다.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.

도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 배선 및 그 연결부 형성 방법을 도시하는 공정단면도이다.

도 2a를 참조하면, 실리콘으로 이루어진 반도체기판(20) 위에 절연층(21)을 화학기상증착법(chemical vapor deposition, 이하 CVD라 칭함)으로 증착한다. 상기에서, 기판(20)은 불순물 확산영역(도시되지 않음)이 형성된 반도체기판이거나, 또는, 하부의 배선일 수도 있다.

그리고, 제 1 배선을 형성하기 위하여 절연층(21) 위에 금속을 스퍼터링 등의 방법으로 형성하여 하부 금속층을 형성한 다음, 하부 금속층 위에 포토레지스트를 도포한 후 제 1 배선용 마스크를 이용한 노광 및 현상으로 식각마스크를 형성한다. 식각마스크를 이용하여 하부 금속층을 패터닝하여 제 1 배선(22)을 형성한다.

그 다음, 제 1 배선(22)을 포함하는 절연층(21) 위에 산화막 등으로 금속배선 층간절연층(inter-metal dielectric,23)을 증착한다. 이때, 층간절연층(23)은 일반적으로 TEOS(tetra ethyl ortho silicate) 및 SOG(spin on glass)를 조합하여 형성되며, 그 주성분은 SiO₂이다.

그리고, 층간절연층(23)의 소정 부분을 포토리쏘그래피 방법으로 패터닝하여 제 1배선층(22)을 노출시키는 접촉홀(C2) 및 상부배선인 제 2 배선의 패턴이 음각된 트렌치(T2)를 형성한다. 즉, 콘택홀(C2)에는 상부배선과 하부배선을 연결하는 플러그가 형성되고, 트렌치(T2)에는 상부배선이 형성된다.

이때, 접촉홀과 트렌치는 동시에 패터닝되는데 그 방법은 다음과 같다.

먼저, 콘택홀 형성부위를 정의하는 제 1 콘택홀을 소정의 깊이로 층간절연층을 제거하여 형성한다. 이때, 제 1 콘택홀에 의하여 제 1 배선의 표면이 노출되지 않도록 한다.

그리고, 트렌치 패턴이 정의된 식각마스크를 제 1 콘택홀을 포함하는 부위 상부의 층간절연층 위에 형성한 다음, 식각마스크를 이용하여 층간절연층을 건식식각으로 제거하여 트렌치(T2)를 형성한다. 따라서, 트렌치 형성용 식각시 제 1 콘택홀 하부의 층간절연층이 동시에 식각되어 콘택홀(C2)이 형성된다.

도 2b를 참조하면, 잔류한 층간절연층(23) 상에 트렌치 및 접촉홀을 통해 제 1 배선(22)과 접촉되도록 배리어층(24)을 PVD(physical vapor deposition)법으로 형성한다.

그리고, 배리어층(24)을 덮도록 배리어층(24) 표면에 구리 벌크층(Cu bulk layer)을 형성하기 위한 구리 씨드층(Cu seed layer,25)을 역시 PVD법으로 증착하여 형성한다.

도 2c를 참조하면, 씨드층과 배리어층에 평탄화공정을 실시하여 층간절연층(23)의 표면을 노출시킨다. 이때, 평탄화공정은 화학기계적 연마법으로 콘택홀과 트렌치에 형성된 씨드층(250) 및 배리어층(240)을 제외한 나머지 부위의 씨드층과 배리어층을 제거한다. 따라서, 이후 형성되는 구리 벌크층은 잔류한 씨드층(250) 부위에서만 성장하게 된다.

도 2d를 참조하면, 잔류한 구리 씨드층(25)을 이용하는 전기도금법(elecroplating)으로 콘택홀과 트렌치를 충분히 매립하는 두께로 구리 벌크층(26)을 형성한다. 구리 벌크층(26)은 전술한 바와 같이 구리 씨드층(25)에서만 성장하므로 상부배선 및 배선 연결부인 플러그가 일체형으로 동시에 구리로 형성되어 다마신 구조를 형성한다.

따라서, 본 발명은 구리층 형성을 위한 씨드층(seed layer)을 배선연결부위에만 선택적으로 형성하므로서 구리층 평탄화공정에서 발생하는 이물 발생과 침식(erosion)불량을 개선하여 생산수율을 증대시키고, 공정시간의 단축, 원재료 절감 등의 장점이 있다.

Claims (4)

1. 절연층 위에 하부배선이 형성된 반도체 기판의 표면에 절연층을 형성하는 단계와,

   상기 절연층의 소정 부위를 제거하여 상기 하부배선의 일부를 노출시키는 홀과 상기 홀에 연속되어 상부배선 형성 부위를 제공하는 트렌치를 형성하는 단계와,

   상기 홀 및 트렌치의 내부 표면에만 금속 씨드층을 형성하는 단계와,

   상기 금속 씨드층을 이용하여 상기 홀을 충전하는 플러그와 상기 트렌치를 매립하는 상부배선을 동시에 형성하는 단계로 이루어진 반도체장치의 배선 및 그 연결부 형성방법.
2. 청구항 1에 있어서, 상기 금속 씨드층, 플러그 및 상부배선은 구리로 형성하는 것이 특징인 반도체장치의 배선 및 그 연결부 형성방법.
3. 청구항 1에 있어서, 상기 상기 홀 및 트렌치의 내부 표면에만 금속 씨드층을 형성하는 단계는,

   상기 홀 및 트렌치를 포함하는 상기 절연층 위에 배리어막과 금속 씨드층을 차례로 형성하는 단계와,

   상기 금속 씨드층과 배리어막에 화학기계적 연마를 실시하여 상기 홀 및 트렌치를 제외한 부위의 상기 금속 씨드층과 배리어막을 제거하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 배선 및 그 연결부 형성방법.
4. 청구항 1에 있어서, 상기 플러그와 상부배선은 상기 금속 씨드층을 이용하는 전기도금법으로 형성하는 것이 특징인 반도체장치의 배선 및 그 연결부 형성방법.