KR100789612B1 - 금속 배선 형성 방법 - Google Patents

금속 배선 형성 방법 Download PDF

Info

Publication number
KR100789612B1
KR100789612B1 KR1020060125294A KR20060125294A KR100789612B1 KR 100789612 B1 KR100789612 B1 KR 100789612B1 KR 1020060125294 A KR1020060125294 A KR 1020060125294A KR 20060125294 A KR20060125294 A KR 20060125294A KR 100789612 B1 KR100789612 B1 KR 100789612B1
Authority
KR
South Korea
Prior art keywords
film
pattern
forming
silicon nitride
etching
Prior art date
Application number
KR1020060125294A
Other languages
English (en)
Inventor
김대균
김선희
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060125294A priority Critical patent/KR100789612B1/ko
Application granted granted Critical
Publication of KR100789612B1 publication Critical patent/KR100789612B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선 형성 방법에 관한 것으로서,
구리 배선이 형성된 제1 층간 절연막 위에 제1 질화실리콘막, 제1 절연막, 제2 층간 절연막, 제2 절연막을 순차적으로 형성하는 단계, 트랜치가 형성된 제2 절연막 패턴과 제2 층간 절연막 패턴을 형성하는 단계, 트랜치가 형성된 상기 제2 절연막 패턴 및 제2 층간 절연막 패턴 위에 제2 질화실리콘막, 산화막을 순차적으로 형성하는 단계, 상기 산화막 및 제2 질화실리콘막을 식각하여 제1 파셜 비아를 형성하는 단계 및, 상기 제2 층간 절연막 패턴 및 상기 제1 절연막을 식각하여 제2 파셜 비아를 형성하는 단계를 포함한다.

Description

금속 배선 형성 방법{Semiconductor device and the Fabricating Method thereof}
도 1a 내지 도 1j는 종래의 금속 배선 형성 방법을 도시한 공정도,
도 2 내지 도 4는 종래의 금속 배선 형성 방법에 따른 문제점을 도시한 도,
도 5a 내지 도 5h는 본 발명에 따른 금속 배선 형성 방법을 도시한 공정도이다.
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
최근 들어 반도체 소자의 고속화, 고집적화가 급속히 진행되고 있고, 이로 인해 트랜지스터의 크기는 보다 작아지고 있는 추세이다. 트랜지스터의 집적도가 증가됨에 따라 반도체 소자의 배선은 보다 미세화되고 있으며, 이 결과 배선에 인가된 신호가 지연되거나 왜곡되어 반도체 소자의 고속 동작이 방해받고 있다.
이와 같은 이유로 최근 반도체 소자의 배선 재료로 널리 이용해 왔던 알루미 늄 또는 알루미늄 합금 보다 저항이 작고, 높은 EM(Electro-migration) 내성을 갖는 재료인 구리(copper)를 이용한 구리 배선에 대한 개발이 급속히 진행되고 있다.
그러나, 구리 배선을 형성하기 위해서는 구리막을 형성한 후 구리막을 식각해야 하지만 구리는 식각이 용이하지 않고, 공정 중 표면이 산화되는 문제점을 갖고, 최근에는 이와 같은 구리 배선 형성시 문제점을 해결하기 위한 "다마신(Damascene) 공정"이 개발된 바 있다.
도 1a 내지 도 1j는 종래의 금속 배선 형성 방법을 도시한 공정도, 도 2 내지 도 4는 종래의 금속 배선 형성 방법에 따른 문제점을 도시한 도이다.
도 1a를 참조하면, 구리 배선(1)이 형성된 제1 층간 절연막(2) 위에 질화실리콘막(3)이 형성되고, 상기 질화실리콘막 위에는 제1 절연막(4), 상기 제1 절연막 위에는 제2 층간 절연막(5), 상기 제2 층간 절연막 위에는 제2 절연막(6)이 순차적으로 형성된다. 상기 제2 절연막 위에 비아홀을 형성하기 위한 제1 포토레지스트 패턴(7)이 형성된다.
도 1b를 참조하면, 상기 제1 포토레지스트 패턴(P1)을 식각 마스크로 삼아 상기 제2 절연막(6), 제2 층간 절연막(5), 제1 절연막(4)을 식각하여 비아홀(H)이 형성된 제2 절연막 패턴(6a), 제2 층간 절연막 패턴(5a), 제1 절연막 패턴(4a)을 형성한다. 이하, 상기 제2 절연막 패턴, 제2 층간 절연막 패턴, 제1 절연막 패턴을 합쳐서 "절연막 패턴"이라 한다.
도 1c를 참조하면, 상기 절연막 패턴 위에 제2 포토레지스트 필름(P2)을 도 포한다. 이때, 상기 제2 포토레지스트 필름은 상기 비아홀(H)을 채우게 된다.
도 1d를 참조하면, 애싱 공정을 수행하여 상기 제2 포토레지스트를 제거한다. 이때, 상기 비아홀 내부에 상기 제2 포토레지스트의 일부(P2')가 남아 있도록 한다.
도 1e를 참조하면, 상기 절연막 패턴 위에 트랜치를 형성하기 위한 제3 포토레지스트 패턴(P3)을 형성한다.
도 1f를 참조하면, 상기 제3 포토레지스트 패턴(P3)을 식각 마스크로 삼아 상기 절연막 패턴을 일부 식각하여 트랜치(T)를 형성한다.
도 1g를 참조하면, 상기 트랜치(T)를 형성한 후, 잔류하는 제3 포토레지스트 패턴을 제거한다.
도 1h를 참조하면, 상기 제2 절연막 패턴(6a)을 식각 마스크로 삼아 구리 배선 위에 형성된 질화실리콘막(3)을 건식 식각하여 구리 배선(1)을 노출시킨다.
도 1i를 참조하면, 상기 비아홀의 내벽에 탄탈늄(Ta) 또는 질화 탄탈늄(TaN)으로 장벽 금속막으로 형성한 후, 전해 도금 등의 방법으로 구리(1')를 증착한다.
도 1j를 참조하면, 구리를 증착한 후, 화학 기계적 연마법(CMP)으로 상기 제2 절연막 패턴 위의 구리를 연마하여 구리로 된 금속 배선을 완성한다.
상기와 같은 종래의 금속 배선을 형성하기 위한 듀얼 다마신 공정은 다음과 같은 문제점이 있다.
첫째, 비아홀을 형성한 후, 제2 포토레지스트 필름을 도포하고 이를 제거한 다음, 트랜치를 형성하는 과정에서 비아홀 내에 채워진 제2 포토레지스트(P2')가 트랜치 형성한 후에도 완전히 제거되지 않아서, 도 2에 도시된 바와 같이, 비아홀이 구리 배선과 연결되지 않은 비아 콘택 불량(A)이 발생할 우려가 있다.
둘째, 제2 포토레지스트가 비아홀 내에 채워진 상태에서 트랜치 형성을 위한 식각을 진행할 경우, 상기 트랜치와 제2 포토레지스트의 경계 부분에 있는 제2 층간 절연막 패턴의 식각이 불량하게 되어, 도 3에 도시된 바와 같이, 상기 트랜치는 펜스(fence) 모양의 비정상적인 프로파일(B)이 형성되어 반도체 소자의 전기적 특성에 심각한 영향을 미칠 수 있다.
셋째, 도 1h의 건식 식각을 통한 구리 배선을 노출시키는 단계에서 건식 식각으로 인해 트랜치의 상부를 형성하는 제2 절연막 패턴의 일부분이 식각 충격으로 인해, 도 4에 도시된 바와 같은, 비정상적인 프로파일(C)이 생겨서, 이 또한 반도체 소자의 전기적 특성에 심각한 영향을 미칠 수 있다.
본 발명은 상기한 바와 같은 종래의 문제점을 개선하기 위한 것으로서, 비아홀 내에 포토레지스트를 채우지 않고, 금속 배선을 형성할 수 있는 방법을 제공하여 비아홀 내에 포토레지스트가 잔류함으로써 발생할 수 있는 부작용을 최소화하는 데 있다.
본 발명에 따른 금속 배선 형성 방법은,
구리 배선이 형성된 제1 층간 절연막 위에 제1 질화실리콘막, 제1 절연막, 제2 층간 절연막, 제2 절연막을 순차적으로 형성하는 단계, 트랜치가 형성된 제2 절연막 패턴과 제2 층간 절연막 패턴을 형성하는 단계, 트랜치가 형성된 상기 제2 절연막 패턴 및 제2 층간 절연막 패턴 위에 제2 질화실리콘막, 산화막을 순차적으로 형성하는 단계, 상기 산화막 및 제2 질화실리콘막을 식각하여 제1 파셜 비아를 형성하는 단계 및, 상기 제2 층간 절연막 패턴 및 상기 제1 절연막을 식각하여 제2 파셜 비아를 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 우선, 도면들 중 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호를 나타내고 있음에 유의해야 한다. 본 발명을 설명함에 있어서 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하게 하지 않기 위해 생략한다.
또한, 본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의 미는 발명의 기술적 사상에 의하여 판단되어야 한다.
도 5a 내지 도 5h는 본 발명에 따른 금속 배선 형성 방법을 도시한 공정도이다.
먼저, 구리 배선(1)이 형성된 제1 층간 절연막(10) 위에 제1 질화실리콘막(20)을 형성하고, 상기 제1 질화실리콘막 위에는 제1 절연막(30), 상기 제1 절연막 위에는 제2 층간 절연막, 상기 제2 층간 절연막 위에는 제2 절연막을 순차적으로 형성한다.
그 다음, 제1 포토레지스트 필름(미도시)을 스핀 공정 등을 통해 상기 제2 절연막 위에 도포하고, 이를 노광하고, 현상하여 트랜치가 형성될 영역을 노출시키는 제1 포토레지스트 패턴(P1)을 형성한다.
그 다음, 도 5a에 도시된 바와 같이, 상기 제1 포토레지스트 패턴(P1)을 식각 마스크로 삼아 식각 공정을 수행하여 상기 제2 절연막과 상기 제2 층간 절연막의 일부를 식각하여 트랜치(T)가 형성된 제2 절연막 패턴(51)과 제2 층간 절연막 패턴(41)을 형성한 후, 상기 제1 포토레지스트 패턴을 애싱 공정으로 제거한다. 이때, 상기 제2 층간 절연막은 그 두께의 45 내지 55% 정도로 식각한다. 바람직하게는 50%로 식각한다. 그 이유는, 후술하는 비아홀 형성 공정에서 식각 공정으로 두번의 파셜 비아를 형성하게 되는데, 두번의 식각 공정으로 정확히 비아홀을 형성하기 위함이다.
그 다음, 도 5b에 도시된 바와 같이, 트랜치가 형성된 상기 제2 절연막 패 턴(51) 및 제2 층간 절연막 패턴(41) 위에 제2 질화실리콘막(60)을 화학 기상 증착법(CVD) 등의 방법으로 증착한다. 이때, 상기 제2 질화실리콘막(60)은 상기 제1 질화실리콘막(20) 두께의 1.5 내지 2.5 배의 두께로 형성하고, 보다 바람직하게는 2배의 두께로 형성한다. 다시 상기 제2 질화실리콘막(60) 위에 산화막(70)을 적절한 두께로 형성한다.
그 다음, 도 5c에 도시된 바와 같이, 상기 제2 질화실리콘막(60)을 정지막으로 삼아 화학 기계적 연마 공정(CMP)을 수행하여 상기 산화막(70)을 연마하여 평탄화한다.
그 다음, 도 5d에 도시된 바와 같이, 상기 제2 질화실리콘막(60) 및 산화막 패턴(71) 위에 제2 포토레지스트 필름(미도시)을 도포하고, 이를 노광, 현상하여 비아홀이 형성될 영역을 노출시키는 제2 포토레지스트 패턴(P2)을 형성한다.
그 다음, 도 5e에 도시된 바와 같이, 상기 제2 포토레지스트 패턴(P2)을 식각 마스크로 삼아 상기 산화막 패턴(71) 및 제2 질화실리콘막(60)을 식각하여 제1 파셜 비아(partial via)(V1)를 형성한다. 이때, 식각 공정은 상기 제2 질화실리콘막(60)을 식각한 상태에서 중단한다. 이 후, 상기 제2 포토레지스트 패턴을 제거한다.
그 다음, 도 5f에 도시된 바와 같이, 상기 제2 질화실리콘막(60)을 식각 마스크로 삼아 상기 제2 층간 절연막 패턴(41) 및 상기 제1 절연막(30)을 건식 식각하여 제2 파셜 비아(V2)를 형성한다. 이때, 상기 제1 파셜 비아(V1)를 형성하기 위한 식각 깊이와 상기 제2 파셜 비아(V2)를 형성하기 위한 식각 깊이가 적정 오차 범위 내에서 동일해야 한다. 또한, 이 과정에서 상기 제1 파셜 비아를 형성한 후, 잔류하는 산화막 패턴(71')(도 5e 참조)은 모두 제거된다. 상기 건식 식각은 산소를 이용한 건식 식각이 적절하다.
그 다음, 도 5g에 도시된 바와 같이, 상기 제1 질화실리콘막(20)을 건식 식각 및/또는 습식 식각하여 제거하여 비아홀(H)을 형성한다.
그 다음, 도 5h에 도시된 바와 같이, 상기 비아홀의 내벽에 탄탈늄(Ta) 또는 질화 탄탈늄(TaN)으로 장벽 금속막으로 형성한 후, 전해 도금 등의 방법으로 구리를 증착한 후, 화학 기계적 연마법(CMP)으로 상기 제2 절연막 패턴(41) 위의 구리를 연마하여 구리로 된 금속 배선(80)을 완성한다.
이상과 같이 본 발명에 따른 금속 배선 형성 방법을 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
상기한 바와 같은 구성으로 이루어진 본 발명에 따른 금속 배선 형성 방법에 의하면,
비아홀 내에 포토레지스트를 채우지 않고, 금속 배선을 형성할 수 있는 방법을 제공하여 비아홀 내에 포토레지스트가 잔류함으로써 발생할 수 있는 부작용을 최소화할 수 있다. 즉, 비아홀이 구리 배선과 연결되지 않은 비아 콘택 불량이 발생할 우려가 적고, 트랜치에 펜스(fence) 모양의 비정상적인 프로파일이 형성될 우려가 없으며, 또한 트랜치의 상부를 형성하는 절연막 패턴은 질화실리콘막을 식각 마스크로 하기 때문에 식각 충격으로 인해, 비정상적인 프로파일이 생길 우려가 없어서, 전체적으로 반도체 소자의 전기적 특성이 향상되는 효과가 있다.

Claims (10)

  1. 구리 배선이 형성된 제1 층간 절연막 위에 제1 질화실리콘막, 제1 절연막, 제2 층간 절연막, 제2 절연막을 순차적으로 형성하는 단계;
    트랜치가 형성된 제2 절연막 패턴과 제2 층간 절연막 패턴을 형성하는 단계;
    트랜치가 형성된 상기 제2 절연막 패턴 및 제2 층간 절연막 패턴 위에 제2 질화실리콘막, 산화막을 순차적으로 형성하는 단계;
    상기 산화막 및 제2 질화실리콘막을 식각하여 제1 파셜 비아를 형성하는 단계; 및,
    상기 제2 층간 절연막 패턴 및 상기 제1 절연막을 식각하여 제2 파셜 비아를 형성하는 단계
    를 포함하는 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 제2 층간 절연막 패턴은 상기 제2 층간 절연막을 45 내지 55%의 두께로 식각하여 형성하는 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 제2 층간 절연막 패턴은 상기 제2 층간 절연막을 50%의 두께로 식각하여 형성하는 금속 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 제2 질화실리콘막은 상기 제1 질화실리콘막 두께의 1.5 내지 2.5 배로 형성하는 금속 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 제2 질화실리콘막은 상기 제1 질화실리콘막 두께의 2 배로 형성하는 금속 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 제2 질화실리콘막 및 상기 산화막은 화학 기상 증착법으로 형성하는 금 속 배선 형성 방법.
  7. 제 1 항에 있어서,
    상기 제1 파셜 비아는 산소를 이용한 건식 식각으로 형성하는 금속 배선 형성 방법.
  8. 제 1 항에 있어서,
    상기 제2 파셜 비아는 상기 제1 파셜 비아를 형성하기 위한 식각 깊이와 동일한 깊이로 식각되어 형성하는 금속 배선 형성 방법.
  9. 제 1 항에 있어서,
    상기 제1 질화실리콘막을 식각하여 비아홀을 형성하는 단계를 더 포함하는 금속 배선 형성 방법.
  10. 제 9 항에 있어서,
    상기 비아홀의 내벽에 장벽 금속막을 형성한 후, 구리를 증착하는 단계를 더 포함하는 금속 배선 형성 방법.
KR1020060125294A 2006-12-11 2006-12-11 금속 배선 형성 방법 KR100789612B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060125294A KR100789612B1 (ko) 2006-12-11 2006-12-11 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060125294A KR100789612B1 (ko) 2006-12-11 2006-12-11 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100789612B1 true KR100789612B1 (ko) 2007-12-27

Family

ID=39148222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060125294A KR100789612B1 (ko) 2006-12-11 2006-12-11 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100789612B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990062003A (ko) 1997-12-31 1999-07-26 김영환 반도체장치의 다층 금속배선 형성방법
KR100403357B1 (ko) * 1997-12-16 2003-12-18 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100579856B1 (ko) * 2004-12-30 2006-05-12 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
KR20060077008A (ko) 2004-12-29 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자의 듀얼 다마신 식각 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403357B1 (ko) * 1997-12-16 2003-12-18 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR19990062003A (ko) 1997-12-31 1999-07-26 김영환 반도체장치의 다층 금속배선 형성방법
KR20060077008A (ko) 2004-12-29 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자의 듀얼 다마신 식각 방법
KR100579856B1 (ko) * 2004-12-30 2006-05-12 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법

Similar Documents

Publication Publication Date Title
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US9117882B2 (en) Non-hierarchical metal layers for integrated circuits
US7511349B2 (en) Contact or via hole structure with enlarged bottom critical dimension
US6268283B1 (en) Method for forming dual damascene structure
JP2011014904A (ja) ビアがガウジングされた相互接続構造体及びその製造方法
KR100641502B1 (ko) 반도체 소자 제조시 듀얼 다마신 공정을 이용한 콘텍형성방법
TW201535643A (zh) 半導體裝置及方法
US20060194426A1 (en) Method for manufacturing dual damascene structure with a trench formed first
JP2004179659A (ja) 集積回路におけるダマシン金属導体のためのビア形成
KR20000048294A (ko) 듀얼 다마신 배선의 형성방법
JP4634180B2 (ja) 半導体装置及びその製造方法
KR20080060949A (ko) 반도체 소자의 금속 배선 및 이의 제조 방법
KR100789612B1 (ko) 금속 배선 형성 방법
US20060094245A1 (en) Methods of fabricating metal wiring in semiconductor devices
US7662711B2 (en) Method of forming dual damascene pattern
KR20010009036A (ko) 반도체장치의 배선 및 그 연결부 형성방법
KR100613283B1 (ko) 반도체 소자의 배선 형성방법
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
KR20100078150A (ko) 반도체 소자 및 그의 제조 방법
KR101069167B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100955838B1 (ko) 반도체 소자 및 그 배선 제조 방법
KR100720489B1 (ko) 구리 금속 배선의 평탄화 방법
KR101036159B1 (ko) 듀얼 다마신 방법을 이용한 금속 배선 형성 방법
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100755112B1 (ko) 반도체 소자의 인덕터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee