KR100737701B1 - 반도체 소자의 배선 형성 방법 - Google Patents

반도체 소자의 배선 형성 방법 Download PDF

Info

Publication number
KR100737701B1
KR100737701B1 KR1020060083906A KR20060083906A KR100737701B1 KR 100737701 B1 KR100737701 B1 KR 100737701B1 KR 1020060083906 A KR1020060083906 A KR 1020060083906A KR 20060083906 A KR20060083906 A KR 20060083906A KR 100737701 B1 KR100737701 B1 KR 100737701B1
Authority
KR
South Korea
Prior art keywords
pattern
film
copper
forming
insulating film
Prior art date
Application number
KR1020060083906A
Other languages
English (en)
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060083906A priority Critical patent/KR100737701B1/ko
Application granted granted Critical
Publication of KR100737701B1 publication Critical patent/KR100737701B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 배선 형성 방법이 개시되어 있다. 반도체 소자의 배선 형성 방법은 하부 금속 패턴을 덮는 절연막에 상기 하부 금속 패턴을 노출하는 비아홀 및 상기 비아홀을 입구를 확장하여 형성된 트랜치를 갖는 절연막 패턴을 형성하는 단계, 상기 비아홀, 상기 트랜치를 채우고, 상기 절연막 패턴의 상면을 덮는 구리막을 형성하는 단계, 상기 절연막 패턴 상면에 배치된 구리막을 제거하여 상기 비아홀 및 상기 트랜치 내부에 구리 배선을 형성하는 단계, 상기 절연막 패턴 상면에 잔류된 잔류 구리막을 제거하기 위해 상기 구리 배선 상에 식각 방지 패턴을 형성하는 단계, 상기 잔류 구리막을 제거하는 단계 및 상기 식각 방지 패턴 및 상기 절연막 패턴을 덮는 산화막을 형성하는 단계를 포함한다. 이로써, 구리 배선을 형성할 때 절연막 패턴의 상면에 배치되는 구리 잔류물을 구리 배선의 손상없이 제거 및 구리 배선의 상면에 효율적으로 평탄막을 형성할 수 있다.

Description

반도체 소자의 배선 형성 방법{METHOD OF MANUFACTURING WIRE IN A SEMICONDUCTOR DEVICE}
도 1 내지 6들은 본 발명의 제1실시예에 의한 반도체 소자의 배선 형성 방법을 도시한 단면도들이다.
도 7 내지 도 9들은 본 발명의 제2 실시예에 의한 반도체 소자의 배선 형성 방법을 도시한 단면도들이다.
본 발명은 반도체 소자의 배선 형성 방법에 관한 것이다. 보다 구체적으로, 본 발명은 구리 배선을 형성하는 도중 제거되지 않은 잔류 구리막을 제거하여 소자간 쇼트를 방지한 반도체 소자의 배선 형성 방법에 관한 것이다.
최근 들어, 반도체 소자(semiconductor device)의 고속화, 고집적화가 급속히 진행되고 있고, 이로 인해 트랜지스터(transistor)의 치수(dimension)는 보다 작아지고 있다. 또한, 트랜지스터의 집적도(integration degree)가 증가됨에 따라 반도체 소자의 배선의 치수는 미세화되고 있으며, 이 결과 배선에 인가된 신호가 지연되거나 왜곡되어 반도체 소자의 고속 동작이 방해받고 있다.
이와 같은 이유로 최근 반도체 소자의 배선 재료로 널리 이용해 왔던 알루미늄 또는 알루미늄 합금보다 저항이 작고, 높은 전기 이동성(Electro-migration)을 갖는 재료인 구리(copper)를 이용한 구리 배선에 대한 개발이 급속히 진행되고 있다.
일반적으로 구리 배선을 형성하기 위해서는 구리막을 형성 및 구리막을 식각하는 공정을 포함한다. 그러나, 구리막은 식각 균일성이 낮고, 구리막 식각 중 구리 배선의 표면이 급속히 산화되는 문제점을 갖는다.
이를 극복하기 위해서, 최근 구리 배선을 형성하기 위한 "다마신 공정((Damascene process)"이 개발된 바 있다.
다마신 공정은 절연막(insulation layer)에 비아홀(via hole) 및/또는 트랜치(trench)를 형성하고, 트랜치 및 비아홀 내에 구리막(copper layer)을 증착 및 절연막 상에까지 구리막을 형성한 후 화학기계적 연마(CMP) 공정으로 절연막 상에 배치된 구리막을 제거하여 트랜치 및 콘택홀 내부에 구리 배선을 형성한다.
즉, 다마신 공정은 구리막의 식각 없이 구리 배선을 형성하기 때문에 구리막을 식각하는 도중 발생되는 구리 배선의 산화 문제를 해결할 수 있다.
상술된 다마신 공정은 금속배선 외에 반도체 소자의 비트 라인(bit line) 또는 워드 라인(word line) 형성에도 역시 이용될 수 있다. 특히 다마신 공정은 다층 금속배선에서 상층 금속배선과 하층 금속배선을 접속시키기 위한 콘택홀(또는 비아홀)을 동시에 형성할 수 있을 뿐만 아니라, 금속 배선에 의해 발생하는 단차(step coverrage)를 제거할 수 있다.
그러나, 다양한 장점을 갖는 구리 배선을 형성하기 위해서는 트랜치 및 비아홀을 갖는 절연막의 상면의 평탄도가 높아야 한다. 만일 절연막 상면에 오목한 리세스 형상의 홈 또는 그루브 등이 형성될 경우 CMP 공정에 의하여 절연막 상에 배치된 구리막을 제거하여도 절연막 상에 구리막의 일부인 잔류 구리막이 남게 된다.
잔류 구리막이 절연막 상에 배치될 경우, 잔류 구리막에 의하여 인접한 구리 배선이 쇼트되어 반도체 소자가 작동되지 않는 치명적인 문제점을 발생한다.
본 발명의 목적은 절연막 상에 남아 있는 잔류 구리막을 구리 배선의 손상 없이 제거할 수 있는 반도체 소자의 배선 형성 방법을 제공함에 있다.
이와 같은 본 발명의 목적을 구현하기 위한 반도체 소자의 배선 형성 방법은 하부 금속 패턴을 덮는 절연막에 상기 하부 금속 패턴을 노출하는 비아홀 및 상기 비아홀을 입구를 확장하여 형성된 트랜치를 갖는 절연막 패턴을 형성하는 단계, 상기 비아홀, 상기 트랜치를 채우고, 상기 절연막 패턴의 상면을 덮는 구리막을 형성하는 단계, 상기 절연막 패턴 상면에 배치된 구리막을 제거하여 상기 비아홀 및 상기 트랜치 내부에 구리 배선을 형성하는 단계, 상기 절연막 패턴 상면에 잔류된 잔류 구리막을 제거하기 위해 상기 구리 배선 상에 식각 방지 패턴을 형성하는 단계, 상기 잔류 구리막을 제거하는 단계 및 상기 식각 방지 패턴 및 상기 절연막 패턴을 덮는 산화막을 형성하는 단계를 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 소자의 배선 형성 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
실시예 1
도 1 내지 6들은 본 발명의 제1실시예에 의한 반도체 소자의 배선 형성 방법을 도시한 단면도들이다.
도 1을 참조하면, 기판(10), 예를 들면, 실리콘 기판상에는 하부 금속 패턴(20)이 선행 공정에 의하여 형성된다.
이어서, 하부 금속 패턴(20)이 형성된 기판(10)의 상면에는 후박한 절연막(미도시)이 형성된다. 본 실시예에서, 절연막(미도시)은 화학 기상 증착 방법 등에 의하여 형성될 수 있다.
기판(10)의 상면에 절연막이 형성된 후, 절연막의 상면에는 포토레지스트 필름이 형성되고, 포토레지스트 필름을 노광 공정 및 현상 공정을 포함하는 포토 공정에 의하여 패터닝하여 포토레지스트 패턴을 형성한다.
이어서, 포토레지스트 패턴을 식각 마스크로 이용하여 절연막을 패터닝하여 하부 금속 패턴(20)을 노출하는 비아홀(32) 및 트랜치(34)를 갖는 절연막 패턴(30)을 형성한다.
도 2를 참조하면, 비아홀(32) 및 트랜치(34)를 갖는 절연막 패턴(30)을 형성한 후, 비아홀(32) 및 트랜치(34)의 내벽에 후술 될 구리 배선에 포함된 구리 이온 이 확산 되는 것을 방지하기 위한 확산 방지막(36)을 형성한다.
본 실시예에서 확산 방지막(36)은, 예를 들어, 규화 질화 티타늄층(TiSiN)일 수 있다. 규화 질화 티타늄층을 형성하기 위해서는 먼저, 비아홀(32) 및 트랜치(34)의 내벽에 TDMAT(TrakisDiMethylAmidoTitanium, Ti[N(CH3)2]4, 상품명) 및 TDEAT(Tetrakis Diethylamino Titanium, Ti[N(C2H5)2]₄, 상품명)와 같은 금속유기화합물로부터 생성된 TiCNH막을 형성한 후, TiCNH막에 플라즈마 상태의 산소 및 질소를 제공하여 TiCNH막에 포함된 불순물인 탄소(C) 및 질소(N)를 제거하여 비아홀(32) 및 트랜치(34)의 내벽에 TiN막을 형성한다. 이어서, TiN막에 실랜(SiH4)가스를 제공하여 규화 질화 티타늄(TiSiN)막을 형성한다.
비아홀(32) 및 트랜치(34)의 내벽에 형성된 확산 방지막(36)인 규화 질화 티타늄막은 구리 배선에 포함된 구리 이온을 효율적으로 차단한다.
도 2를 다시 참조하면, 비아홀(32) 및 트랜치(34)의 내벽에 확산 방지막(36)을 형성한 후, 비아홀(32), 트랜치(34)의 내부는 물론 절연막 패턴(30)의 상면에 까지 구리막(40)을 형성한다.
도 3을 참조하면, 구리막(40)이 형성된 후, 구리막(40)은 화학적 기계적 연마(CMP) 공정에 의하여 연마되고, 이로 인해 절연막 패턴(30)의 상면에 배치된 구리막(40)은 모두 제거되고, 이 결과 비아홀(32) 및 트랜치(34)의 내부에는 구리 배선(45)이 형성된다.
한편, 절연막 패턴(30)의 상면에 리세스(recess) 또는 그루브(groove) 형상 의 홈(43)이 형성될 경우, 절연막 패턴(30)의 상면에 배치된 구리막(40)의 일부는 CMP 공정에 의하여 제거되지 않고 남아 잔류 구리막(47)이 형성된다.
절연막 패턴(30) 상면에 배치된 잔류 구리막(47)은 인접한 구리 배선(45)들을 상호 쇼트시켜 반도체 소자의 정상 작동을 방해할 수 있다.
도 4를 참조하면, 절연막 패턴(30)의 상면에 배치된 잔류 구리막(47)을 제거하기 위해 절연막 패턴(30)의 상면에는 다시 절연막(미도시)이 형성된다. 본 실시예에서, 절연막은 산화막 또는 질화막일 수 있고, 절연막은 약 1,000 내지 3,000Å의 두께로 형성된다.
절연막의 상면에는 다시 포토레지스트 필름이 형성되고, 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정에 의하여 패터닝되어 절연막 상에는 포토레지스트 필름이 형성된다. 포토레지스트 필름은 구리 배선(45)과 대응하는 개구(미도시)를 갖는다.
이어서, 절연막은 포토레지스트 필름을 식각 마스크로 이용하여 패터닝되고 이 결과 구리 배선(45) 상에는 식각 방지 패턴(50)이 형성된다. 본 실시예에서, 식각 방지 패턴(50)은 잔류 구리막(47)을 식각하여 제거할 때 구리 배선(45)이 함께 식각되는 것을 방지한다.
식각 방지 패턴(50)이 구리 배선(45) 상에 형성된 후, 식각 방지 패턴(50)을 식각 마스크로 이용하여 절연막 패턴(30) 상에 남아 있는 잔류 구리막(47)은 제거된다. 이때, 잔류 구리막(47)은, 예를 들어, 플루오르화 수소(HF)에 의하여 절연막 패턴(30)의 상면으로부터 제거된다.
도 5를 참조하면, 절연막 패턴(30)의 상면으로부터 잔류 구리막(47)이 제거된 후, 절연막 패턴(30)의 상면에는 산화막(60)이 형성된다. 본 실시예에서, 산화막(60)은 화학 기상 증착 공정에 의하여 형성될 수 있고, 절연막 패턴(30)의 상면으로부터 측정된 두께는 식각 방지 패턴(50)의 높이보다 두껍게 형성된다.
도 6을 참조하면, 절연막 패턴(30)의 상면에 산화막(60)이 형성된 후, 산화막(60)의 상면은 또 다른 금속 배선을 형성하기 위해 CMP 공정에 의하여 평탄화되어 절연막 패턴(30)의 상면에는 산화막 패턴(65)이 형성된다. 산화막 패턴(65)이 형성된 후, 또 다른 금속 배선을 형성하기 위해 구리 배선(45)에 대응하는 산화막 패턴(65) 및 식각 방지 패턴(50)을 관통하는 추가 비아홀(80)이 형성될 수 있다.
실시예 2
도 7 내지 도 9들은 본 발명의 제2 실시예에 의한 반도체 소자의 배선 형성 방법을 도시한 단면도들이다. 본 발명의 제2 실시예에 의한 반도체 소자의 배선 형성 방법에서 앞서 설명한 제1 실시예의 도 1 내지 도 4의 제조 공정은 동일한 바, 도 1 내지 도 4에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 참조부호 및 동일한 명칭을 부여하기로 한다.
도 7을 참조하면, 절연막 패턴(30) 상에 식각 방지 패턴(50)을 형성한 후, 절연막 패턴(30) 상에는 산화막(90)이 형성된다. 본 실시예에서 산화막(90)은 화학 기상 증착 공정에 의하여 형성될 수 있고, 절연막 패턴(30)의 상면으로부터 측정된 산환막(90)의 두께는 식각 방지 패턴(50)의 높이보다 낮다. 산화막(90)의 두께가 식각 방지 패턴(50)의 높이보다 낮을 경우, 산화막(90)은 취약한 스텝 커버리지를 갖게 된다.
도 8을 참조하면, 산화막(90)이 형성된 후, 산화막(90)은 1차적으로 CMP 공정에 의하여 평탄화되어 절연막 패턴(30) 상에는 산화막 패턴(95)이 형성된다. 이때, 산화막(90)의 스텝 커버리지에 의해 산화막(90)을 CMP 공정에 의하여 평탄화하여도 산화막 패턴(90)은 여전히 스텝 커버리지를 갖는다.
본 실시예에서, 산화막 패턴(95)을 형성한 후, 다시 산화막 패턴(95) 상에 추가 산화막(100)을 후박하게 형성한다. 이때, 추가 산화막(100) 및 산화막 패턴(95)의 두께의 합은 식각 방지 패턴(50)의 높이보다 두껍다.
도 9를 참조하면, 추가 산화막(100)이 산화막 패턴(95) 상에 형성된 후, 추가 산화막(100)은 다시 CMP 공정에 의하여 평탄화 되어, 산화막 패턴(95) 상에는 추가 산화막 패턴(105)이 형성된다.
이어서, 다른 금속 패턴을 구리 배선(45)상에 형성하기 위해, 구리 배선(45)과 대응하는 추가 산화막 패턴(105), 산화막 패턴(95) 및 식각 방지 패턴(50)을 관통하는 추가 비아홀(110)이 형성될 수 있다.
이상에서 상세하게 설명한 바에 의하면, 구리 배선을 형성할 때 절연막 패턴의 상면에 배치되는 구리 잔류물을 구리 배선의 손상없이 제거 및 구리 배선의 상면에 효율적으로 평탄막을 형성할 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 하부 금속 패턴을 덮는 절연막에 상기 하부 금속 패턴을 노출하는 비아홀 및 상기 비아홀을 입구를 확장하여 형성된 트랜치를 갖는 절연막 패턴을 형성하는 단계;
    상기 비아홀 및 상기 트랜치를 채우고, 상기 절연막 패턴의 상면을 덮는 구리막을 형성하는 단계;
    상기 절연막 패턴 상면에 배치된 구리막을 제거하여 상기 비아홀 및 상기 트랜치 내부에 구리 배선을 형성하는 단계;
    상기 절연막 패턴 상면에 잔류된 잔류 구리막을 제거하기 위해 상기 구리 배선 상에 식각 방지 패턴을 형성하는 단계;
    상기 잔류 구리막을 제거하는 단계; 및
    상기 식각 방지 패턴 및 상기 절연막 패턴을 덮는 산화막을 형성하는 단계를 포함하는 반도체 소자의 배선 형성 방법.
  2. 제1항에 있어서, 상기 산화막의 두께는 상기 절연막 패턴의 상면으로부터 측정된 상기 식각 방지 패턴의 높이보다 두꺼운 것을 특징으로 하는 반도체 소자의 배선 형성 방법.
  3. 제2항에 있어서, 상기 산화막을 형성하는 단계 이후, 상기 산화막은 화학적 기계적 연마 공정에 의하여 평탄화되는 것을 특징으로 하는 반도체 소자의 배선 형성 방법.
  4. 제3항에 있어서, 상기 산화막의 평탄화 이후, 상기 구리 배선을 노출하기 위해 상기 식각 방지 패턴 및 상기 산화막을 관통하는 추가 비아홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성 방법.
  5. 제1항에 있어서, 상기 산화막의 두께는 상기 절연막 패턴의 상면으로부터 측정된 상기 식각 방지 패턴의 높이보다 얇은 것을 특징으로 하는 반도체 소자의 배선 형성 방법.
  6. 제5항에 있어서, 상기 산화막을 형성하는 단계 이후, 상기 식각 방지 패턴에 대응하는 상기 산화막의 일부를 화학적 기계적 연마 공정에 의하여 평탄화하여 산화막 패턴을 형성하는 단계, 상기 산화막 패턴 상면에 추가 산화막을 형성하는 단계 및 상기 추가 산화막을 평탄화하여 추가 산화막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성 방법.
  7. 제6항에 있어서, 상기 추가 산화막을 평탄화하는 단계 이후, 상기 구리 배선을 노출하기 위해 상기 추가 산화막 패턴, 상기 산화막 패턴 및 상기 식각 방지 패턴을 관통하는 추가 비아홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도 체 소자의 배선 형성 방법.
  8. 제1항에 있어서, 상기 잔류 구리막은 플루오르화 수소를 이용하여 제거되는 것을 특징으로 하는 반도체 소자의 배선 형성 방법.
KR1020060083906A 2006-08-31 2006-08-31 반도체 소자의 배선 형성 방법 KR100737701B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083906A KR100737701B1 (ko) 2006-08-31 2006-08-31 반도체 소자의 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083906A KR100737701B1 (ko) 2006-08-31 2006-08-31 반도체 소자의 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100737701B1 true KR100737701B1 (ko) 2007-07-10

Family

ID=38503845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083906A KR100737701B1 (ko) 2006-08-31 2006-08-31 반도체 소자의 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100737701B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019164449A1 (en) * 2018-02-22 2019-08-29 Massachusetts Institute Of Technology Method of reducing semiconductor substrate surface unevenness

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002811A (ko) 2000-06-30 2002-01-10 박종섭 확산방지 티타늄-실리콘-질소 막을 이용한 구리금속배선방법
KR100563817B1 (ko) * 2003-12-30 2006-03-28 동부아남반도체 주식회사 반도체 소자의 구리 배선 형성 방법
KR20060074346A (ko) 2004-12-27 2006-07-03 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
KR20060077139A (ko) 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 이미지센서의 구리를 이용한 메탈라인 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002811A (ko) 2000-06-30 2002-01-10 박종섭 확산방지 티타늄-실리콘-질소 막을 이용한 구리금속배선방법
KR100563817B1 (ko) * 2003-12-30 2006-03-28 동부아남반도체 주식회사 반도체 소자의 구리 배선 형성 방법
KR20060074346A (ko) 2004-12-27 2006-07-03 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
KR20060077139A (ko) 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 이미지센서의 구리를 이용한 메탈라인 형성 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019164449A1 (en) * 2018-02-22 2019-08-29 Massachusetts Institute Of Technology Method of reducing semiconductor substrate surface unevenness
GB2584372A (en) * 2018-02-22 2020-12-02 Massachusetts Inst Technology Method of reducing semiconductor substrate surface unevenness
US20200388501A1 (en) * 2018-02-22 2020-12-10 Massachusetts Institute Of Technology Method of reducing semiconductor substrate surface unevenness
GB2584372B (en) * 2018-02-22 2022-04-13 Massachusetts Inst Technology Method of reducing semiconductor substrate surface unevenness
US11901186B2 (en) * 2018-02-22 2024-02-13 Massachusetts Institute Of Technology Method of reducing semiconductor substrate surface unevenness

Similar Documents

Publication Publication Date Title
US20070004189A1 (en) Manufacturing method of semiconductor device
US8164196B2 (en) Semiconductor device and method for manufacturing the same
US7217663B2 (en) Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof
US7307015B2 (en) Method for forming an interconnection line in a semiconductor device
US6849536B2 (en) Inter-metal dielectric patterns and method of forming the same
JP3781729B2 (ja) 半導体装置の製造方法
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
KR20050114784A (ko) 반도체 소자의 구리배선 형성방법
US7622331B2 (en) Method for forming contacts of semiconductor device
KR20090069366A (ko) 반도체 소자의 금속 배선 형성 방법
US7592253B2 (en) Method for forming a damascene pattern of a copper metallization layer
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
KR100315039B1 (ko) 반도체 소자의 금속배선 형성방법
JP4207113B2 (ja) 配線構造の形成方法
KR100909176B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100799118B1 (ko) 다층 구리 배선의 형성 방법
KR100955838B1 (ko) 반도체 소자 및 그 배선 제조 방법
KR100713900B1 (ko) 반도체 소자의 금속배선 제조방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2008041783A (ja) 半導体装置の製造方法
JP2004031638A (ja) 配線構造の形成方法
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100789612B1 (ko) 금속 배선 형성 방법
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
US20070210406A1 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee