KR100563817B1 - 반도체 소자의 구리 배선 형성 방법 - Google Patents

반도체 소자의 구리 배선 형성 방법 Download PDF

Info

Publication number
KR100563817B1
KR100563817B1 KR1020030100705A KR20030100705A KR100563817B1 KR 100563817 B1 KR100563817 B1 KR 100563817B1 KR 1020030100705 A KR1020030100705 A KR 1020030100705A KR 20030100705 A KR20030100705 A KR 20030100705A KR 100563817 B1 KR100563817 B1 KR 100563817B1
Authority
KR
South Korea
Prior art keywords
forming
tan
film
copper wiring
copper
Prior art date
Application number
KR1020030100705A
Other languages
English (en)
Other versions
KR20050068889A (ko
Inventor
전인규
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030100705A priority Critical patent/KR100563817B1/ko
Priority to DE102004062860A priority patent/DE102004062860A1/de
Priority to US11/026,941 priority patent/US7238606B2/en
Priority to JP2005000231A priority patent/JP2005197740A/ja
Publication of KR20050068889A publication Critical patent/KR20050068889A/ko
Application granted granted Critical
Publication of KR100563817B1 publication Critical patent/KR100563817B1/ko
Priority to US11/745,562 priority patent/US20070205517A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Abstract

본 발명은 반도체 소자에서 RC 지연시간을 줄이기 위하여 알루미늄 배선 보다 저항이 낮은 구리 배선을 사용하며, 구리 배선의 캡핑층 및 식각 정지층으로 사용되는 SiN을 Ta/TaN 배리어 막을 사용하는 구리 배선 형성 방법에 관한 것이다.
본 발명의 반도체 소자의 구리 배선 형성 방법은 소정의 소자가 형성된 기판상에 제1절연막을 형성한 후, 듀얼 다마신 공정으로 트렌치 및 비아를 형성하는 단계; 상기 트렌치 및 비아상에 제1Ta/TaN 및 구리를 증착하고 평탄화하는 단계; 상기 기판상에 제2Ta/TaN막을 증착하는 단계; 상기 제1절연막상의 제2Ta/TaN막을 식각하여 제거하는 단계; 상기 기판상에 제2절연막을 형성하는 단계; 및 상기 제2절연막을 패턴하고 식각한 후, 도전체를 충진하여 비아를 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자의 구리 배선 형성 방법은 SiN막 대신 Ta/TaN막을 캡핑막으로 사용함으로써, 부착력이 향상되고 비아 식각에서 SiN막을 완전히 오픈시키지 못해서 발생하는 단선을 방지할 수 있을 뿐만 아니라 유전상수의 증가 요소를 없앨 수 있는 효과가 있다.
Ta/TaN, 구리 배선, 듀얼 다마신

Description

반도체 소자의 구리 배선 형성 방법{Method for fabricating copper interconnect of semiconductor device}
도 1a 내지 도 1d는 종래기술에 의한 구리 배선 형성 방법의 공정 단면도.
도 2a 내지 도 2e는 본 발명에 의한 구리 배선 형성 방법의 공정 단면도.
본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 보다 자세하게는 듀얼 다마신 공정으로 형성되는 구리 배선을 형성할 때, 캡핑층 및 베리어층을 SiN막 대신 Ta/TaN막을 사용하는 구리 배선 형성 방법에 관한 것이다.
반도체 소자가 점점 고집적화됨에 따라 텅스텐과 알루미늄 합금은 비저항이 크고, 일렉트로 EM(Electro Migration, 이하 EM)이나 SM(Stress Migration, 이하 SM)으로 인해 신뢰성이 저하되기 때문에 비저항이 작으며 소자의 신뢰성이 우수한 구리가 강력한 금속 배선 재료로 등장하였다.
여기서 EM은 금속배선 내의 전류밀도가 증가하기 때문에 생기는 불량이다. 배선폭의 미세화에 의해서 소자의 고속 동작 때문에 배선내의 전류 밀도는 높아진다.
한편, SM은 배선에 잡아당기는 기계적 응력이 가해져 생기는 크리프 파괴 모드이다. 이 응력은 배선을 보호하기 위한 절연막과 금속 배선과의 열팽창계수의 차가 생성원인이며, 배선폭의 미세화에 따라 크게 되는 경향이 있다.
또한, 구리합금 배선은 순수한 구리배선에 비하여 비저항이 다소 크지만 배선의 신뢰성과 내식성이 매우 우수한 것으로 알려져 있다.
그리고 배선라인에 금속을 상감하는 듀얼 다마신(dual damascene)은 후공정 라인 전반에 적용되는 배선공정으로, 구리에칭공정 효율화 계획이 실패로 끝나자 개발되었다.
구리 듀얼 다마신은 장비 측면에서 각기 다른 구조와 완전한 변화 등의 장벽에 부딪힌 이후 공정 친화성 및 비용 절감 효과 등이 검증되고 있다.
도 1a 내지 도 1d는 종래 기술에 의한 구리 배선 형성 방법의 공정 단면도를 나타내고 있다.
먼저, 도 1a는 듀얼 다마신 공정으로 트렌치 및 비아를 형성하고, 배리어층을 증착하고, 구리로 ECP(Electro Chemical Plating, 이하 ECP) 공정 및 CMP(Chemical Mechanical Polishing, 이하 CMP) 공정을 이용하여 하부 구리 배선을 형성한 단계이다. 도에서 보는 바와 같이 소정의 소자가 형성된 기판의 절연막(10)에 듀얼 다마신 공정으로 트렌치 및 비아를 형성하고, 배리어층(11)을 형성하고, 구리(12)를 이용하여 ECP 및 CMP 공정으로 하부 구리 배선을 형성한다.
다음, 도 1b는 상기 기판상에 캡핑층(Capping layer)을 형성하는 단계이다. 도에서 보는 바와 같이 하부 구리 배선층이 형성된 기판상에 700Å 내외의 두꺼운 SiN막을 증착하여 구리 배선을 캡핑하는 캡핑층(13)을 형성한다.
다음, 도 1c는 상기 캡핑층 상부에 층간절연막을 형성하는 단계이다. 도에서 보는 바와 같이 캡핑층 상부에 금속 배선간의 절연을 위해 층간절연막(14)을 형성한다.
다음, 도 1d는 상부 금속 배선과 하부 금속 배선을 연결하기 위한 비아를 형성하는 단계이다. 도에서 보는 바와 같이 상기 층간절연막을 패턴을 이용하여 식각하여 비아홀을 형성하고 도전체를 채워 넣어 비아(15)를 형성한다.
그러나, 상기와 같은 종래의 구리 배선 형성 기술에서는 첫째, 구리 표면에 산화영역이 생길 경우 SiN막과의 부착력(adhesion)이 나빠져 SiN막이 들뜨게 되며 이 부분으로 구리 확산이 일어나 배선간 단락(short)을 유발시킬 수 있다.
둘째, 상부 배선과 하부 배선을 연결하기 위해 비아를 형성할 때, 캡핑층인 SiN막이 제대로 오픈되지 않는 경우 상부 배선과의 연결 자체가 이루어지지 않는 경우도 생기게 된다. 마지막으로 SiN막 자체가 유전 상수가 높은 물질이므로 상/하부 배선간의 전체적인 유전상수를 높이는 결과를 초래하는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, SiN막 대신 Ta/TaN막을 캡핑막으로 사용함으로써, 부착력이 향상되고 비아 식 각에서 SiN막을 완전히 오픈시키지 못해서 발생하는 단선을 방지할 수 있을 뿐만 아니라 유전상수의 증가 요소를 없앨 수 있는 구리 배선 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 소자가 형성된 기판상에 제1절연막을 형성한 후, 듀얼 다마신 공정으로 트렌치 및 비아를 형성하는 단계; 상기 트렌치 및 비아상에 제1Ta/TaN 및 구리를 증착하고 평탄화하는 단계; 상기 기판상에 제2Ta/TaN막을 증착하는 단계; 상기 제1절연막상의 제2Ta/TaN막을 식각하여 제거하는 단계; 상기 기판상에 제2절연막을 형성하는 단계; 및 상기 제2절연막을 패턴하고 식각한 후, 도전체를 충진하여 비아를 형성하는 단계를 포함하여 이루어진 반도체 소자의 구리 배선 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2e는 본 발명에 의한 구리 배선 형성 방법의 공정 단면도를 나타내고 있다.
먼저, 도 2a는 듀얼 다마신 공정으로 트렌치 및 비아를 형성하고, 배리어층을 증착하고, 구리로 ECP 공정 및 CMP 공정을 이용하여 하부 구리 배선을 형성한 단계이다. 도에서 보는 바와 같이 소정의 소자가 형성된 기판의 제1절연막(20)에 듀얼 다마신 공정으로 트렌치 및 비아를 형성하고, 배리어층(21)을 형성하고, 구리(22)를 ECP 공정으로 형성하고 CMP 공정으로 평탄화하여 하부 구리 배선을 형성한다. 이때 상기 배리어층은 제1Ta/TaN층으로 형성하여 구리가 절연막으로 확산하거나 절연막에서 산소와 같은 불순물이 확산하여 들어오는 것을 막는 보호막으로 이용된다.
다음, 도 2b는 상기 기판상에 제2Ta/TaN을 증착하는 단계이다. 도에서 보는 바와 같이 듀얼 다마신 공정으로 하부 구리 배선이 형성된 기판상에 캡핑층으로 사용되는 제2Ta/TaN(23)을 증착한다.
다음, 도 2c는 상기 제1절연막상의 제2Ta/TaN을 식각하여 제거하는 단계이다. 도에서 보는 바와 같이 포토레지스트를 기판상에 도포하고 상기 듀얼 다마신 공정에서 이용한 마스크를 사용하여 패턴을 형성하여 트렌치 상부의 제2Ta/TaN은 남기고 제1절연막 상부에 증착된 제2Ta/TaN은 제거함으로써, 남은 제2Ta/TaN은 구리 배선의 캡핑층(24)으로 사용한다.
다음, 도 2d는 상기 기판상에 제2절연막을 형성하는 단계이다. 도에서 보는 바와 같이 하부 구리 배선 및 캡핑층이 형성된 기판상에 상부 배선(도시 안함)과의 절연을 위한 제2절연막(25)을 증착한다.
다음, 도 2e는 상기 제2절연막을 패턴하고 식각한 후, 도전체를 충진하여 비아를 형성하는 단계이다. 도에서 보는 바와 같이 상기 제2절연막을 포토레지스트 패턴을 이용하여 식각함으로써 비아홀을 형성하고, 상기 형성된 비아홀에 도전체를 충진하여 비아를 완성하여 상부 배선과 하부 구리 배선을 연결한다. 이 때 종래 기 술에서는 캡핑층으로 사용되는 SiN층을 완전히 식각하여 오픈해야 비아가 제대로 형성되었으나, 본 발명에서 사용되는 Ta/TaN층은 전기적 특성이 우수하므로 완전히 제거하지 않아도 비아가 제대로 형성될 수 있다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 구리 배선 형성 방법은 SiN막 대신 Ta/TaN막을 캡핑막으로 사용함으로써, 부착력이 향상되고 비아 식각에서 SiN막을 완전히 오픈시키지 못해서 발생하는 단선을 방지할 수 있을 뿐만 아니라 유전상수의 증가 요소를 없앨 수 있는 효과가 있다.

Claims (3)

  1. 반도체 소자의 구리 배선 형성 방법에 있어서,
    소정의 소자가 형성된 기판상에 제1절연막을 형성한 후, 듀얼 다마신 공정으로 트렌치 및 비아를 형성하는 단계;
    상기 트렌치 및 비아상에 제1Ta/TaN 및 구리를 증착하고 평탄화하는 단계;
    상기 기판상에 제2Ta/TaN막을 증착하는 단계;
    상기 제1절연막상의 제2Ta/TaN막을 식각하여 트렌치 상부에 캡핑층을 형성하는 단계;
    상기 기판상에 제2절연막을 형성하는 단계; 및
    상기 제2절연막을 패턴하고 식각한 후, 도전체를 충진하여 비아를 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  2. 제 1항에 있어서,
    상기 구리를 증착하는 단계는 ECP 공정임을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  3. 삭제
KR1020030100705A 2003-12-30 2003-12-30 반도체 소자의 구리 배선 형성 방법 KR100563817B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030100705A KR100563817B1 (ko) 2003-12-30 2003-12-30 반도체 소자의 구리 배선 형성 방법
DE102004062860A DE102004062860A1 (de) 2003-12-30 2004-12-21 Halbleitervorrichtungen und Verfahren zu deren Herstellung
US11/026,941 US7238606B2 (en) 2003-12-30 2004-12-30 Semiconductor devices and method for fabricating the same
JP2005000231A JP2005197740A (ja) 2003-12-30 2005-01-04 半導体素子の銅配線の形成方法
US11/745,562 US20070205517A1 (en) 2003-12-30 2007-05-08 Semiconductor Devices and Method for Fabricating the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100705A KR100563817B1 (ko) 2003-12-30 2003-12-30 반도체 소자의 구리 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20050068889A KR20050068889A (ko) 2005-07-05
KR100563817B1 true KR100563817B1 (ko) 2006-03-28

Family

ID=34709279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100705A KR100563817B1 (ko) 2003-12-30 2003-12-30 반도체 소자의 구리 배선 형성 방법

Country Status (4)

Country Link
US (2) US7238606B2 (ko)
JP (1) JP2005197740A (ko)
KR (1) KR100563817B1 (ko)
DE (1) DE102004062860A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737701B1 (ko) * 2006-08-31 2007-07-10 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성 방법
KR20120020035A (ko) * 2008-03-21 2012-03-07 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738210B1 (ko) * 2005-12-29 2007-07-10 동부일렉트로닉스 주식회사 반도체 장치의 박막 및 금속 배선 형성 방법
KR100738211B1 (ko) * 2005-12-29 2007-07-10 동부일렉트로닉스 주식회사 반도체 장치의 박막 및 금속 배선 형성 방법
KR100778855B1 (ko) * 2005-12-29 2007-11-22 동부일렉트로닉스 주식회사 구리 금속 배선의 힐락 방지 방법
CN102044475A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN102054756A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 铜互连结构及其形成方法
US20150206798A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure And Method of Forming

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置
US6566250B1 (en) * 2002-03-18 2003-05-20 Taiwant Semiconductor Manufacturing Co., Ltd Method for forming a self aligned capping layer
US6706625B1 (en) * 2002-12-06 2004-03-16 Chartered Semiconductor Manufacturing Ltd. Copper recess formation using chemical process for fabricating barrier cap for lines and vias
US6905964B2 (en) * 2003-01-09 2005-06-14 Chartered Semiconductor Manufacturing Ltd. Method of fabricating self-aligned metal barriers by atomic layer deposition on the copper layer
US6927113B1 (en) * 2003-05-23 2005-08-09 Advanced Micro Devices Semiconductor component and method of manufacture
US7008871B2 (en) * 2003-07-03 2006-03-07 International Business Machines Corporation Selective capping of copper wiring
US6790778B1 (en) * 2003-09-10 2004-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for capping over a copper layer
US7361991B2 (en) * 2003-09-19 2008-04-22 International Business Machines Corporation Closed air gap interconnect structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737701B1 (ko) * 2006-08-31 2007-07-10 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성 방법
KR20120020035A (ko) * 2008-03-21 2012-03-07 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층
KR101649714B1 (ko) 2008-03-21 2016-08-30 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층
KR101803221B1 (ko) 2008-03-21 2017-11-29 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층

Also Published As

Publication number Publication date
US20070205517A1 (en) 2007-09-06
US7238606B2 (en) 2007-07-03
KR20050068889A (ko) 2005-07-05
US20050146044A1 (en) 2005-07-07
DE102004062860A1 (de) 2005-09-22
JP2005197740A (ja) 2005-07-21

Similar Documents

Publication Publication Date Title
US5736457A (en) Method of making a damascene metallization
US6452251B1 (en) Damascene metal capacitor
US6245663B1 (en) IC interconnect structures and methods for making same
KR100385227B1 (ko) 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
US6383920B1 (en) Process of enclosing via for improved reliability in dual damascene interconnects
KR0167812B1 (ko) 반도체 집적칩에 대한 상호연결구조 제공방법
US6468906B1 (en) Passivation of copper interconnect surfaces with a passivating metal layer
US7312532B2 (en) Dual damascene interconnect structure with improved electro migration lifetimes
KR100588904B1 (ko) 구리 배선 형성 방법
US20070205517A1 (en) Semiconductor Devices and Method for Fabricating the Same
US20020151165A1 (en) Advanced interconnection for integrated circuits
WO2002041391A2 (en) Amorphized barrier layer for integrated circuit interconnects
US20020106895A1 (en) Method for forming copper interconnect and enhancing electromigration resistance
US20020127849A1 (en) Method of manufacturing dual damascene structure
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100386624B1 (ko) 반도체 소자의 구리배선 형성방법
US7662711B2 (en) Method of forming dual damascene pattern
KR100588664B1 (ko) 반도체 소자의 구리확산 방지막 형성방법
KR101051808B1 (ko) 국부연결배선을 이용한 반도체장치 제조 방법
KR100295141B1 (ko) 반도체소자의금속배선층형성방법
KR100720402B1 (ko) 듀얼 다마센 공정을 이용한 금속 배선 형성 방법
KR100702802B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100503381B1 (ko) 반도체 소자의 금속 배선과 그 형성 방법
KR100652300B1 (ko) 다마신을 이용한 반도체 소자의 금속 배선 제조 방법
KR20070026962A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee