KR100652300B1 - 다마신을 이용한 반도체 소자의 금속 배선 제조 방법 - Google Patents

다마신을 이용한 반도체 소자의 금속 배선 제조 방법 Download PDF

Info

Publication number
KR100652300B1
KR100652300B1 KR1020040113254A KR20040113254A KR100652300B1 KR 100652300 B1 KR100652300 B1 KR 100652300B1 KR 1020040113254 A KR1020040113254 A KR 1020040113254A KR 20040113254 A KR20040113254 A KR 20040113254A KR 100652300 B1 KR100652300 B1 KR 100652300B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
metal wiring
chemical mechanical
mechanical polishing
Prior art date
Application number
KR1020040113254A
Other languages
English (en)
Other versions
KR20060074501A (ko
Inventor
임데레사
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040113254A priority Critical patent/KR100652300B1/ko
Publication of KR20060074501A publication Critical patent/KR20060074501A/ko
Application granted granted Critical
Publication of KR100652300B1 publication Critical patent/KR100652300B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 다마신을 이용한 반도체 소자의 금속 배선 제조 방법에 관한 것으로, 특히 반도체 기판의 구조물 상부에 층간 절연막을 형성하고, 층간 절연막을 일정 깊이만큼 식각하여 금속 배선 영역을 정의하는 트렌치를 형성하는 단계와, 트렌치에 금속 물질을 갭필하고, 이를 화학적기계적연마 공정으로 평탄화하여 금속 배선을 형성하는 단계와, 층간 절연막과 금속 배선 사이의 단차를 제거하는 단계와, 단차가 제거된 층간 절연막 및 금속 배선에 세정 공정을 수행하여 화학적기계적연마 공정의 식각 잔여물을 제거하는 단계를 포함한다. 그러므로 본 발명은 화학적기계적연마 공정을 수행한 후에 세정 공정시 TMH를 사용하여 층간 절연막과 구리 등의 배선 사이의 단차를 제거함으로써 화학적기계적연마 공정에 의해 발생되는 식각 잔여물을 효과적으로 제거할 수 있다.
다마신, 구리 배선, 화학적기계적연마, TMH, 식각 잔여물

Description

다마신을 이용한 반도체 소자의 금속 배선 제조 방법{METHOD FOR MANUFACTURING METAL LINE OF SEMICONDUCTOR DEVICE BY USING DAMASCENE}
도 1a 및 도 1b는 종래 기술에 의한 다마신을 이용한 반도체 소자의 금속 배선 제조 방법을 설명하기 위한 공정 순서도,
도 2는 종래 기술에 따라 화학적기계적연마 장치를 이용하여 금속 배선 표면을 평탄화하였을 때 발생되는 식각 잔류물 및 구조물 단차를 나타낸 도면,
도 3a 내지 도 3c는 본 발명에 따른 다마신을 이용한 반도체 소자의 금속 배선 제조 방법을 설명하기 위한 공정 순서도,
도 4는 본 발명에 따라 화학적기계적연마 장치를 이용하여 금속 배선 표면을 평탄화한 후에 TMH 용액의 세정 공정에 의해 식각 잔류물 및 구조물 단차가 제거된 것을 나타낸 도면.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 반도체 소자인 금속 배선의 평탄화를 위해 진행하는 화학적기계적연마(CMP : Chemical Mechanical Polishing) 공정시 발생되는 식각 잔류물 및 층간 절연막과의 단차를 제거할 수 있 는 다마신을 이용한 반도체 소자의 금속 배선 제조 방법에 관한 것이다.
일반적으로, 반도체 소자 제조시 소자와 소자간 또는 배선과 배선간을 전기적으로 연결시키기 위해 금속 배선을 사용하고 있다. 금속 배선 재료로 알루미늄(Al) 또는 텅스텐(W)이 널리 사용되고 있으나, 낮은 융점과 높은 비저항으로 인하여 고집적화된 반도체 소자에는 보다 전기적 특성이 우수한 금속 물질의 사용이 요구되고 있다. 이에 따라 비저항이 낮으면서 일렉트로마이그레이션(electromigration) 및 스트레스마이그레이션(stressmigration) 등의 신뢰성이 우수한 금속 물질로서, 구리가 주목받고 있다. 구리의 녹는점이 1080℃로서 비교적 높을 뿐만 아니라(알루미늄; 660℃, 텅스텐; 3400℃), 비저항은 1.7μΩ㎝로서(알루미늄;2.7μΩ㎝, 텅스텐; 5.6μΩ㎝) 매우 낮기 때문이다. 구리와 비슷한 금속 배선 재료로 순수 구리에 비하여 비저항이 크게 높지 않으면서 신뢰성과 내식성이 우수한 구리 합금이 있다.
하지만, 구리는 휘발성이 강한 화합물의 형성이 어려워 건식 식각 공정으로 패터닝하기 어렵기 때문에 다마신(damascene) 공정으로 제조하고 있다.
다마신 공정이란, 먼저 층간 절연막을 증착하고 포토리소그래피 공정을 통해 층간 절연막을 식각하여 배선 영역인 트렌치를 형성하고 트렌치에 구리를 갭필하고 이를 화학적기계적연마(CMP) 공정으로 평탄화하는 것이다. 현재 다층 배선 구조를 위하여 콘택/비아(via)와 금속 배선을 동시에 형성하는 듀얼 다마신도 널리 사용되고 있다.
도 1a 및 도 1b는 종래 기술에 의한 다마신을 이용한 반도체 소자의 금속 배 선 제조 방법을 설명하기 위한 공정 순서도로서, 이들 도면을 참조하여 종래의 금속 배선인 구리 배선 제조 공정을 예로 든다.
도 1a에 도시된 바와 같이, MOSFET 등의 반도체 소자가 형성된 반도체 기판의 구조물에 화학기상증착 장비에 의해 BPSG, USG 등을 증착하여 층간 절연막(14)을 형성한다. 그리고 층간 절연막에 사진 공정을 진행하여 금속 배선 영역을 정의하는 포토레지스트 패턴(미도시됨)을 형성하고, 포토레지스트 패턴에 의해 드러나는 층간 절연막(14)을 건식 식각하여 배선 영역용 트렌치를 형성한 후에 포토레지스트 패턴을 제거한다.
그리고 트렌치가 있는 층간 절연막(14)에 플라즈마 증착 장비에 의해 장벽 금속막(barrier metal)(16)을 증착한다. 이때 장벽 금속막(16)은 티타늄(TiN), 또는 티타늄 질화막(TiN) 등으로 증착한다.
그런 다음 층간 절연막(14)의 트렌치 내부를 채우도록 금속 배선의 재료인 구리(18)를 갭필한다.
계속해서 도 1b에 도시된 바와 같이, 화학적기계적연마(CMP) 공정을 진행하여 층간 절연막(14) 표면이 드러날 때까지 구리 및 장벽 금속막(16)을 연마하여 층간 절연막(14)내에 평탄화된 구리 배선(18a)을 형성한다.
그런데, 종래 기술에 의한 다마신을 이용한 반도체 소자의 금속 배선 제조 방법에서 화학적기계적연마(CMP) 공정시 층간 절연막(14)과 구리/장벽 금속막(16)과의 연마 크기가 차이가 있기 때문에 도 2와 같이 층간 절연막(14)과 구리 배선(18a) 사이에서 단차가 발생하게 된다. 이러한 단차가 심해지는 경우 화학적기계 적연마(CMP) 공정시 발생된 식각 잔여물(20)이 단차 계면에 모이게 되고, 이러한 식각 잔여물(20)은 후속 세정 공정에 의해서 제거되지 않고 남아 있게 된다.
그러므로 종래 기술에 의한 다마신을 이용한 구리 등의 금속 배선 방법은 화학적기계적연마(CMP) 공정 이후 식각 잔여물이 층간 절연막과 구리 배선의 단차 부분에 남아 있으며 세정 공정에 의해서도 제거되지 않고 계속 남아 반도체 소자의 수율을 저하시키는 원인이 되고 있다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 화학적기계적연마 공정을 수행한 후에 세정 공정시 TMH(Triethyl-2-hydoxyethyl ammonium hydroxide)를 사용하여 층간 절연막과 구리 등의 배선 사이의 단차를 제거함으로써 화학적기계적연마 공정에 의해 발생되는 식각 잔여물을 효과적으로 제거할 수 있는 다마신을 이용한 반도체 소자의 금속 배선 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 소자의 금속 배선을 제조하는 방법에 있어서, 반도체 기판의 구조물 상부에 층간 절연막을 형성하고, 층간 절연막을 일정 깊이만큼 식각하여 금속 배선 영역을 정의하는 트렌치를 형성하는 단계와, 트렌치에 금속 물질을 갭필하고, 이를 화학적기계적연마 공정으로 평탄화하여 금속 배선을 형성하는 단계와, 층간 절연막과 금속 배선 사이의 단차를 제거하는 단계와, 단차가 제거된 층간 절연막 및 금속 배선에 세정 공정을 수행하여 화학적기계적연마 공정의 식각 잔여물을 제거하는 단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 3a 내지 도 3c는 본 발명에 따른 다마신을 이용한 반도체 소자의 금속 배선 제조 방법을 설명하기 위한 공정 순서도이다. 이들 도면을 참조하여 본 발명의 일 실시예에 따른 반도체 소자의 구리 등의 금속 배선을 제조하는 방법에 대해 설명한다.
우선 도 3a에 도시된 바와 같이, MOSFET 등의 반도체 소자가 형성된 반도체 기판의 구조물에 화학기상증착 장비에 의해 BPSG, USG 등을 증착하여 층간 절연막(104)을 형성한다. 그리고 층간 절연막(104)에 사진 공정을 진행하여 금속 배선 영역을 정의하는 포토레지스트 패턴(미도시됨)을 형성하고, 포토레지스트 패턴에 의해 드러나는 층간 절연막(104)을 건식 식각하여 배선 영역용 트렌치를 형성한 후에 포토레지스트 패턴을 제거한다.
그리고 트렌치가 있는 층간 절연막(104)에 플라즈마 증착 장비에 의해 장벽 금속막(106)을 증착한다. 이때 장벽 금속막(106)은 티타늄(TiN), 또는 티타늄 질화막(TiN) 등으로 증착한다.
그런 다음 층간 절연막(104)의 트렌치 내부를 채우도록 금속 배선의 재료인 구리(108)를 갭필한다.
계속해서 도 3b에 도시된 바와 같이, 화학적기계적연마(CMP) 공정을 진행하여 층간 절연막(104) 표면이 드러날 때까지 구리 및 장벽 금속막을 연마하여 층간 절연막(104)내에 평탄화된 구리 배선(108a) 및 장벽 금속막(106a)을 형성한다. 이때, 화학적기계적연마(CMP) 공정시 층간 절연막(104)과 구리/장벽 금속막과의 연마 크기가 차이가 있기 때문에 층간 절연막(104)과 구리 배선(108a) 사이에서 단차가 발생하게 되고, 단차 계면에 화학적기계적연마(CMP) 공정시 발생된 식각 잔여물(110)이 모여 있다.
본 발명에서는 층간 절연막(104)과 구 리 배선(108a) 사이의 단차 계면에 있는 식각 잔여물(110)을 제거하기 위하여 다음과 같이 TMH(Triethyl-2-hydoxyethyl ammonium hydroxide) 용액으로 층간 절연막(104)을 일정 두께만큼 식각하여 층간 절연막(104)과 구리 배선(108a) 사이의 단차를 제거한다.
그리고 도 3c에 도시된 바와 같이, 단차가 제거된 층간 절연막(104) 및 구리 배선(108a)에 세정 공정을 수행하여 화학적기계적연마(CMP) 공정의 식각 잔여물을 제거한다.
도 4는 본 발명에 따라 화학적기계적연마 장치를 이용하여 금속 배선 표면을 평탄화한 후에 TMH 용액의 세정 공정에 의해 식각 잔류물 및 구조물 단차가 제거된 것을 나타낸 도면이다.
도 4에 도시된 바와 같이, 본 발명은 구리 및 장벽 금속막을 화학적기계적연마(CMP) 공정하여 평탄화하고, TMH 용액으로 층간 절연막(104)을 일정 두께만큼 식각하여 구리 배선(108a)과의 단차를 제거한 후에 세정 공정을 진행함으로써 층간 절연막(104)과 구리 배선(108a) 사이의 단차 계면에 남아 있는 식각 잔여물을 완전히 제거할 수 있다.
이상 설명한 바와 같이, 본 발명은 화학적기계적연마 공정을 수행한 후에 세정 공정시 TMH를 사용하여 층간 절연막과 구리 등의 배선 사이의 단차를 제거함으로써 화학적기계적연마 공정에 의해 발생되는 식각 잔여물을 효과적으로 제거할 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (2)

  1. 반도체 소자의 금속 배선을 제조하는 방법으로서,
    반도체 기판의 구조물 상부에 층간 절연막을 형성하고, 상기 층간 절연막을 일정 깊이만큼 식각하여 상기 금속 배선 영역을 정의하는 트렌치를 형성하는 단계와,
    상기 트렌치에 금속 물질을 갭필하고, 이를 화학적기계적연마 공정으로 평탄화하여 금속 배선을 형성하는 단계와,
    상기 층간 절연막과 상기 금속 배선 사이의 단차를 제거하는 단계와,
    상기 단차가 제거된 층간 절연막 및 상기 금속 배선에 세정 공정을 수행하여 상기 화학적기계적연마 공정의 식각 잔여물을 제거하는 단계
    를 포함하는 다마신을 이용한 반도체 소자의 금속 배선 제조 방법.
  2. 제 1항에 있어서,
    상기 층간 절연막과 상기 금속 배선 사이의 단차 제거 단계는, 상기 화학적 기계적 연마 수행 후, TMH 용액으로 상기 층간 절연막을 일정 두께만큼 식각하여 제거하는 단계인 것을 특징으로 하는 다마신을 이용한 반도체 소자의 금속 배선 제조 방법.
KR1020040113254A 2004-12-27 2004-12-27 다마신을 이용한 반도체 소자의 금속 배선 제조 방법 KR100652300B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113254A KR100652300B1 (ko) 2004-12-27 2004-12-27 다마신을 이용한 반도체 소자의 금속 배선 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113254A KR100652300B1 (ko) 2004-12-27 2004-12-27 다마신을 이용한 반도체 소자의 금속 배선 제조 방법

Publications (2)

Publication Number Publication Date
KR20060074501A KR20060074501A (ko) 2006-07-03
KR100652300B1 true KR100652300B1 (ko) 2006-11-30

Family

ID=37167250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113254A KR100652300B1 (ko) 2004-12-27 2004-12-27 다마신을 이용한 반도체 소자의 금속 배선 제조 방법

Country Status (1)

Country Link
KR (1) KR100652300B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906043B1 (ko) 2007-12-04 2009-07-03 주식회사 동부하이텍 반도체 소자의 세정 방법

Also Published As

Publication number Publication date
KR20060074501A (ko) 2006-07-03

Similar Documents

Publication Publication Date Title
US7514354B2 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
US6657304B1 (en) Conformal barrier liner in an integrated circuit interconnect
US6972253B2 (en) Method for forming dielectric barrier layer in damascene structure
US20090250429A1 (en) Methods of Forming Dual-Damascene Metal Wiring Patterns for Integrated Circuit Devices and Wiring Patterns Formed Thereby
KR20100122701A (ko) 반도체 소자의 제조방법
US7253097B2 (en) Integrated circuit system using dual damascene process
US6297158B1 (en) Stress management of barrier metal for resolving CU line corrosion
US6583051B2 (en) Method of manufacturing an amorphized barrier layer for integrated circuit interconnects
KR100652300B1 (ko) 다마신을 이용한 반도체 소자의 금속 배선 제조 방법
US6649511B1 (en) Method of manufacturing a seed layer with annealed region for integrated circuit interconnects
KR100552815B1 (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
US7662711B2 (en) Method of forming dual damascene pattern
KR100541012B1 (ko) 반도체 소자 제조 방법
KR100791694B1 (ko) 듀얼 다마신을 이용한 금속 배선의 제조 방법
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100476707B1 (ko) 반도체 소자의 제조 방법
US8048799B2 (en) Method for forming copper wiring in semiconductor device
KR20090074473A (ko) 반도체 소자의 배선 형성 방법
KR20000056852A (ko) 집적회로 내의 금속 상호연결 구조의 제조 방법
KR20040050118A (ko) 반도체 소자의 금속 배선 형성 방법
KR100772252B1 (ko) 구리 배선의 제조 방법
KR100784105B1 (ko) 반도체 소자의 제조 방법
KR100800649B1 (ko) 반도체 소자의 제조 방법
KR100588376B1 (ko) 반도체소자의 패드 형성방법
JP2003188253A (ja) ビアボトムの絶縁膜の除去方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee