KR100906043B1 - 반도체 소자의 세정 방법 - Google Patents
반도체 소자의 세정 방법 Download PDFInfo
- Publication number
- KR100906043B1 KR100906043B1 KR1020070124642A KR20070124642A KR100906043B1 KR 100906043 B1 KR100906043 B1 KR 100906043B1 KR 1020070124642 A KR1020070124642 A KR 1020070124642A KR 20070124642 A KR20070124642 A KR 20070124642A KR 100906043 B1 KR100906043 B1 KR 100906043B1
- Authority
- KR
- South Korea
- Prior art keywords
- cleaning
- semiconductor device
- tmh
- diw
- citric acid
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000004140 cleaning Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims abstract description 60
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000008367 deionised water Substances 0.000 claims abstract description 25
- 229910021641 deionized water Inorganic materials 0.000 claims abstract description 25
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000002002 slurry Substances 0.000 claims abstract description 24
- 229910021642 ultra pure water Inorganic materials 0.000 claims abstract description 8
- 239000012498 ultrapure water Substances 0.000 claims abstract description 8
- 238000005406 washing Methods 0.000 claims abstract description 8
- 238000005498 polishing Methods 0.000 claims abstract description 7
- 239000000126 substance Substances 0.000 claims abstract description 6
- 238000001035 drying Methods 0.000 claims abstract description 4
- 239000007788 liquid Substances 0.000 abstract description 3
- FZIPCQLKPTZZIM-UHFFFAOYSA-N 2-oxidanylpropane-1,2,3-tricarboxylic acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O.OC(=O)CC(O)(C(O)=O)CC(O)=O FZIPCQLKPTZZIM-UHFFFAOYSA-N 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000000356 contaminant Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 반도체 소자의 세정 기술에 관한 것으로, 반도체 소자에 화학적 기계적 연마(CMP)룰 수행하고, CMP 공정 이후 DIW(Deionized Water) 초순수로 세정을 수행하며, 시트르산(Citric Acid) 세정을 수행하고, 시트르산 세정 이후 테트라 메틸암모늄 수산화물(TMH) 용액을 이용한 세정 공정을 통하여 슬러리 잔여물을 제거하며, TMH 세정 공정 이후 DIW 세정을 수행하고, 반도체 소자의 건조를 수행하는 것을 특징으로 한다. 본 발명에 의하면, 기존의 Citric Acid 세정작업으로는 제거되지 않는 슬러리 잔여물을 TMH 세정액으로 완전히 제거할 수 있으므로, 이를 통하여 제품 수율을 향상시킬 수 있다.
반도체 소자, 콘택홀, 슬러리 잔여물(Slurry Residue)
Description
본 발명은 반도체 소자의 세정 기술에 관한 것으로서, 특히 반도체 소자의 콘택홀 제조 공정 시 발생되는 슬러리 잔여물(Slurry Residue)을 효율적으로 제거하는데 적합한 반도체 소자의 세정 방법에 관한 것이다.
반도체장치가 고집적화 됨에 따라 소자의 크기 및 선폭 등의 감소는 필연적인 사항이 되었으며, 이에 따라 미세 선폭의 구현 기술은 반도체장치 제작에 핵심 기술이 되고 있다. 소자의 고집적화에 직접적으로 영향을 미치는 콘택홀의 마진(margin)또한 아주 미세해지고 있다. 이에 고집적 반도체소자의 콘택홀을 형성하기 위한 식각 공정과, 식각 공정 이후의 세정을 위한 습식 세정 공정에 대해 다양한 방법이 제시되고 있다.
반도체 웨이퍼 표면을 세정하기 위한 화학적 습식 세정(Chemical Wet Cleaning) 공정은 웨이퍼 표면의 모든 오염물을 완벽히 제거하는 것이 이상적인 목표이기는 하나, 그것은 거의 불가능하다고 할 수 있다. 실제로 웨이퍼 세정 공정은 각 반도체 공정 전 후에 실시하여, 기하급수적으로 증가하는 오염물을 최소한의 비율로 감소시키는 것이 주된 목적이다. 따라서 웨이퍼 세정 공정은 모든 반도체 공 정의 전, 후에 실시한다.
표면의 오염 물질로는 미립자(particle), 유기 오염물, 금속 오염물 그리고 자연 산화막으로 크게 나눌 수 있다. 이러한 다양한 오염 물질들을 제거하기 위해 웨이퍼는 각각의 오염 물질에 효과적인 세정 용액들을 혼합하여 일괄 처리 공정으로 세정 처리한다.
도 1은 종래 기술에 따른 반도체 소자의 콘택홀 제조 절차를 도시한 흐름도이다.
도 1을 참조하면, 100단계에서 반도체 소자의 콘택홀 제조 공정으로서 텅스텐(W) 화학 기계적 연마(Chemical Mechanical Polishing, 이하 CMP라 한다) 공정이후에 102단계에서 DIW(Deionized Water) 초순수로 세정(Cleaning) 공정을 수행하고, 104단계에서는 CMP 공정이후에 슬러리(Slurry)내에 존재하는 F-Complex의 효과적인 제거를 위해 시트르산(Critric Acid:C6H8O7)을 이용한 세정 공정을 추가적으로 수행한 후, 다시 106단계에서 DIW 초순수로 세정 공정을 수행한다.
상기와 같은 습식 세정 공정이후에는 108단계에서 반도체 기판에 대한 전체적인 건조(Dry out)를 수행한다.
그러나 이와 같은 세정공정으로는 산화막(Oxide) 표면에 발생되는 슬러리 잔여물(Slurry residue)에 대한 제거력은 충분하지 못하다는 단점이 있다.
상기한 바와 같이 동작하는 종래 기술에 의한 반도체 소자의 콘택홀 제조 방법에 있어서는, W CMP 진행 후 발생되는 슬러리 잔여물은 후속 메탈라인 형성 시 패턴 변형(pattern deform)등의 수율 저하를 야기하게 되는 문제점이 있었다.
이에 본 발명은 반도체 소자의 콘택홀 형성을 위한 CMP 공정 이후에 발생되는 슬러리 잔여물을 제거할 수 있는 반도체 소자의 세정 방법을 제공한다.
또한 본 발명은 반도체 소자의 콘택홀 형성을 위한 CMP 공정 이후에 발생되는 슬러리 잔여물을 TMH 세정 공정을 통하여 제거할 수 있는 반도체 소자의 세정 방법을 제공한다.
본 발명의 일 실시예 방법은, 반도체 소자에 화학적 기계적 연마(CMP)를 수행하는 단계; 상기 CMP 공정 이후 제1 DIW(Deionized Water) 초순수로 세정을 수행하는 단계; 상기 제1 DIW 세정 이후 시트르산(Citric Acid) 세정을 수행하는 단계; 상기 시트르산 세정 이후 제2 DIW 세정을 수행하여 잔여 시트르산을 제거하는 단계; 상기 제2 DIW 세정 이후 테트라 메틸암모늄 수산화물(TMH) 용액을 이용한 세정 공정을 통하여 슬러리 잔여물을 제거하는 단계; 상기 TMH 세정 공정 이후 제3 DIW 세정을 수행하는 단계; 및 상기 반도체 소자의 건조를 수행하는 단계를 포함한다.
본 발명에 있어서, 개시되는 발명 중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은, 기존의 시트르산(Citric Acid) 세정작업으로 제거되지 않는 슬러리 잔여물을 TMH 세정액으로 완전히 제거할 수 있으므로, 이를 통하여 제품 수율을 향상시킬 수 있는 효과가 있다.
이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명은 본 발명은 반도체 소자의 콘택홀 형성을 위한 CMP 공정 이후에 발생되는 슬러리 잔여물을 제거하기 위한 것으로서, CMP 공정 이후에 발생되는 슬러리 잔여물을 추가적인 테트라 메틸암모늄 수산화물(TMH) 용액을 이용한 세정 공정을 통하여 제거하는 것이다.
TMH는 Tetra Methylammonium Hydroxide의 약자로서, 화학식은 (CH3)3N(CH2CH2OH)OH이다. 또한, TMH는 PH 9~12인 강염기로서, 반도체 기판의 세정 공정시에 TMH의 농도는 DIW와의 혼합을 통하여 0.1 ~ 4%로 유지되도록 한다.
도 2는 반도체 기판 상에 제거되지 않은 슬러리 잔여물을 도시한 도면이다.
도 2를 참조하면, 참조번호 200과 같이 슬러리 잔여물은 W CMP 공정의 진행 후, 연마 부산물 등이 산화막(Oxide) 표면에 흡착됨으로써, 발생되는 것으로써, 이는 기존의 시트르산을 이용한 세정작업으로는 제거되지 않으므로, W CMP 세정 공정에서 TMH 세정액을 이용한 세정공정을 추가함으로써, 슬러리 잔여물(200)을 제거하도록 한다.
도 3은 본 발명의 바람직한 실시예에 따른 반도체 소자의 콘택홀 제조 절차를 도시한 흐름도이다.
도 3을 참조하면, 300단계에서 반도체 소자의 콘택홀 제조와 관련한 텅스텐(W) 화학 기계적 연마(CMP) 공정이후에 302단계에서 DIW(Deionized Water) 초순수로 세정(Cleaning) 공정을 수행한다. 이후, 304단계에서는 CMP 공정이후에 발생되는 연마 부산물로서, 슬러리(Slurry)내에 존재하는 F-Complex의 효과적인 제거를 위해 시트르산(Critric Acid: C6H8O7)을 이용한 세정 작업을 추가적으로 수행한다.
상기와 같이 W CMP 세정 공정에서 F-Complex의 제거목적으로 사용 중인 시트르산을 이용한 세정작업 완료 후, 308단계에서 테트라 메틸암모늄 수산화물(TMH) 용액을 이용한 추가 세정 공정을 통하여 슬러리 잔여물을 제거하게 된다.
다만, 이때 PH 9~12의 강염기인 TMH의 농도는 DIW와의 혼합을 통하여 0.1~4의 중량%로 유지하며, 기존의 시트르산 세정액과의 PH 쇼크(Shock)를 방지하기 위하여 TMH 세정작업 전에 304단계의 DIW 초순수로 세정작업을 진행하여 잔여 시트르산을 세정한 후, 308단계의 TMH를 이용한 세정 공정을 수행한다.
이와 같이 W CMP 진행 후 연마부산물 등이 산화막(Oxide) 표면에 흡착되어 발생되는 슬러리 잔여물들은 후속 메탈 라인(Metal Line) 형성 시 패턴 변 형(Pattern Deform) 등의 수율 저하를 야기할 수 있으므로, W CMP 세정 공정에서 제거해야 하며, 이를 위해 스트르산 세정 작업 이후 308단계의 TMH 세정 공정을 수행함으로써, 슬러리 잔여물들을 완전하게 제거할 수 있다.
308단계에서 TMH를 이용한 세정 공정이후에는 310단계에서 DIW 초순수로 세정 작업을 수행하고, 312단계에서, 습식 공정에 따른 반도체 소자의 건조를 수행함으로써, W CMP 세정 공정을 완료하게 된다.
이후, 상기와 같이 반도체 소자의 콘택홀 제조를 위한 W CMP 공정 및 W CMP 공정에 따른 세정 공정 이후에, 반도체 소자에 메탈라인을 형성하게 된다.
이상 설명한 바와 같이, 본 발명은 반도체 소자의 콘택홀 형성시 CMP 공정 이후에 발생되는 슬러리 잔여물을 제거하기 위한 것으로서, CMP 공정 이후에 발생되는 슬러리 잔여물을 TMH 세정 공정을 통하여 제거한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래 기술에 따른 반도체 소자의 콘택홀 제조 절차를 도시한 흐름도,
도 2는 반도체 기판 상에 제거되지 않은 슬러리 잔여물을 도시한 도면,
도 3은 본 발명의 바람직한 실시예에 따른 반도체 소자의 콘택홀 제조 절차를 도시한 흐름도.
Claims (4)
- 반도체 소자에 화학적 기계적 연마(CMP)를 수행하는 단계;상기 CMP 공정 이후 제1 DIW(Deionized Water) 초순수로 세정을 수행하는 단계;상기 제1 DIW 세정 이후 시트르산(Citric Acid) 세정을 수행하는 단계;상기 시트르산 세정 이후 제2 DIW 세정을 수행하여 잔여 시트르산을 제거하는 단계;상기 제2 DIW 세정 이후 테트라 메틸암모늄 수산화물(TMH) 용액을 이용한 세정 공정을 통하여 슬러리 잔여물을 제거하는 단계;상기 TMH 세정 공정 이후 제3 DIW 세정을 수행하는 단계; 및상기 반도체 소자의 건조를 수행하는 단계를 포함하는 반도체 소자의 세정 방법.
- 삭제
- 제 1항에 있어서,상기 TMH 용액은,DIW와의 혼합을 통하여 사용하는 것을 특징으로 하는 반도체 소자의 세정 방 법.
- 제 3항에 있어서,상기 TMH 용액은,0.1 내지 4 % 의 TMH 농도를 유지하는 것을 특징으로 하는 반도체 소자의 세정 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070124642A KR100906043B1 (ko) | 2007-12-04 | 2007-12-04 | 반도체 소자의 세정 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070124642A KR100906043B1 (ko) | 2007-12-04 | 2007-12-04 | 반도체 소자의 세정 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090058043A KR20090058043A (ko) | 2009-06-09 |
| KR100906043B1 true KR100906043B1 (ko) | 2009-07-03 |
Family
ID=40988580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070124642A KR100906043B1 (ko) | 2007-12-04 | 2007-12-04 | 반도체 소자의 세정 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100906043B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210257209A1 (en) * | 2018-06-13 | 2021-08-19 | Tokyo Electron Limited | Substrate treatment method and substrate treatment device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020035152A (ko) * | 1999-09-27 | 2002-05-09 | 에이취. 캐롤 번스타인 | 화학-기계적 연마후의 반도체 표면용 세정액 |
| KR20030095589A (ko) * | 2002-06-12 | 2003-12-24 | 동부전자 주식회사 | 반도체 소자의 제조 방법 |
| KR20060074501A (ko) | 2004-12-27 | 2006-07-03 | 동부일렉트로닉스 주식회사 | 다마신을 이용한 반도체 소자의 금속 배선 제조 방법 |
-
2007
- 2007-12-04 KR KR1020070124642A patent/KR100906043B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020035152A (ko) * | 1999-09-27 | 2002-05-09 | 에이취. 캐롤 번스타인 | 화학-기계적 연마후의 반도체 표면용 세정액 |
| KR20030095589A (ko) * | 2002-06-12 | 2003-12-24 | 동부전자 주식회사 | 반도체 소자의 제조 방법 |
| KR20060074501A (ko) | 2004-12-27 | 2006-07-03 | 동부일렉트로닉스 주식회사 | 다마신을 이용한 반도체 소자의 금속 배선 제조 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210257209A1 (en) * | 2018-06-13 | 2021-08-19 | Tokyo Electron Limited | Substrate treatment method and substrate treatment device |
| US11875991B2 (en) * | 2018-06-13 | 2024-01-16 | Tokyo Electron Limited | Substrate treatment method and substrate treatment device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090058043A (ko) | 2009-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100970069B1 (ko) | 반도체 장치의 제조 방법 및 반도체 제조 장치 | |
| JP2009543344A (ja) | 液体メニスカスによるポストエッチウエハ表面洗浄 | |
| KR101615454B1 (ko) | 화학 기계적 폴리싱 및 세정을 위한 시스템 및 방법 | |
| JP4221191B2 (ja) | Ｃｍｐ後洗浄液組成物 | |
| DE602005014746D1 (de) | Verbessertes säuberungsalkali für die post-cmp reinigung | |
| CN101452879A (zh) | 开口蚀刻后的清洗方法 | |
| US6632743B1 (en) | Post-planarization, pre-oxide removal ozone treatment | |
| US6758223B1 (en) | Plasma RIE polymer removal | |
| US20110306210A1 (en) | Method for cleaning substrates utilizing surface passivation and/or oxide layer growth to protect from pitting | |
| US6057248A (en) | Method of removing residual contaminants in an alignment mark after a CMP process | |
| KR100906043B1 (ko) | 반도체 소자의 세정 방법 | |
| JP3210800B2 (ja) | 半導体基板の洗浄方法 | |
| US20050045202A1 (en) | Method for wafer surface cleaning using hydroxyl radicals in deionized water | |
| KR20050022292A (ko) | 반도체장치의 제조방법 | |
| US20060157080A1 (en) | Cleaning method for semiconductor wafer | |
| JP2008541467A (ja) | 選択エッチング後の表面処理 | |
| US7141495B2 (en) | Methods and forming structures, structures and apparatuses for forming structures | |
| CN100446191C (zh) | 一种湿式化学清洗方法 | |
| US8932958B2 (en) | Device manufacturing and cleaning method | |
| US20100105212A1 (en) | Method for fabricating semiconductor device | |
| JP2005353947A (ja) | 半導体装置の製造方法 | |
| US20070082498A1 (en) | Method of cleaning a wafer | |
| Kim et al. | Challenges in Post CMP in-situ cleaning for sub-14nm device yield enhancement | |
| Morinaga et al. | Additive technologies for sub 100nm device cleaning | |
| KR100234401B1 (ko) | 웨이퍼 세정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |