CN101452879A - 开口蚀刻后的清洗方法 - Google Patents

开口蚀刻后的清洗方法 Download PDF

Info

Publication number
CN101452879A
CN101452879A CNA2007101971474A CN200710197147A CN101452879A CN 101452879 A CN101452879 A CN 101452879A CN A2007101971474 A CNA2007101971474 A CN A2007101971474A CN 200710197147 A CN200710197147 A CN 200710197147A CN 101452879 A CN101452879 A CN 101452879A
Authority
CN
China
Prior art keywords
nitrogen
opening
layer
etching
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101971474A
Other languages
English (en)
Inventor
王界入
姚志成
赖育聪
廖俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNA2007101971474A priority Critical patent/CN101452879A/zh
Publication of CN101452879A publication Critical patent/CN101452879A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种开口蚀刻后的清洗方法，首先提供半导体基底，其上具有介电层，接着进行该开口蚀刻，以在该介电层中形成至少一开口，随即进行氮气处理工艺以清洗该开口中的碳氟键(C－F)聚合物残留物，最后进行湿式清洗工艺。

Description

开口蚀刻后的清洗方法
技术领域
本发明提供一种在开口蚀刻后的清洗方法，尤指一种利用原位(in-situ)氮气处理工艺的清洗方法。
背景技术
铜双镶嵌(dual damascene)技术搭配低介电常数(low-k；k≤2.9)介电层为目前所知高集成度、高速逻辑集成电路芯片制造以及0.13微米以下半导体工艺的最佳金属内连线解决方案。其原因在于铜具有低电阻值(比铝低30％)以及优选抗电致迁(electro-migration resistance)等特性，而具有低介电常数的介电层材料能帮助降低金属导线之间的电阻-电容时间延迟(Resistance-Capacitance Time Delay)，由此可知，具有低介电常数的介电层材料搭配铜金属双镶嵌内连线技术在集成电路工艺中显得日益重要。
低介电常数介电层系由掺杂有碳原子的氧化硅材料所构成，亦即氧化硅材料中部分与硅原子成键的氧原子会被至少一个有机官能基(organicfunctional group)，例如甲基(methyl group：CH3-)等，所取代。这类具有低介电常数的材料包含机硅玻璃(organo-silicate-glasses；OSGs)、含氟二氧化硅(fluorinated silica glasses；FSGs)、氢硅酸盐类(hydrogen silsequoxiane；HSQ)、甲基硅酸盐类(methyl silsequoxiane；MSQ)等，其介电常数值(k)皆小于约2.5。
虽然，利用至少一个有机官能基来取代氧化硅材料中的部分氧原子，能够有效降低氧化硅材料的介电常数值，但是，硅原子和官能基之间的键并不如硅原子-氧原子键稳定；因此，在制作铜双镶嵌的部分工艺中，例如蚀刻低介电常数介电层以形成如沟槽或介层孔等开口结构的开口蚀刻，或是移除光致抗蚀剂层的灰化工艺等，硅原子和官能基之间的键很容易被破坏。
当硅原子和官能基之间的键被打断后，所形成的自由基(radical)会和蚀刻或灰化等工艺中所使用的反应气体反应，产生许多碳氟键(C-F)聚合物残留在蚀刻形成的双镶嵌结构的底部或侧壁上。另外，随着半导体工艺技术的不断提升，许多铜双嵌工艺中会使用包含金属层，例如氮化钛(titanium nitride；TiN)等的硬掩模层以当作蚀刻掩模，来取代已知的有机光致抗蚀剂层；然而，使用包含金属层的硬掩模层当作蚀刻掩模时，却会造成在铜双镶嵌的开口蚀刻后产生比已知的有机光致抗蚀剂层更难去除的金属残留物残留在双镶嵌开口的底部或侧壁上。因此，如果在后续工艺中若直接将金属导电层，例如铜，填入双镶嵌开口中以制作金属内连线时，则会产生电阻值增高的情形。
因此，已经有许多专利披露了如何清除碳氟键(C-F)聚合物或金属残留物的方法，例如美国专利公开第2006/0246717 A1号“制作双镶嵌结构以及清除其残余聚合物的方法(Method for fabricating a dual damascene and polymerremoval)”，其中披露在双镶嵌结构蚀刻完成后，在同一反应室中通入含有氢气(hydrogen)、氧气(oxygen)或四氟化碳(CF4)的气体，并可另外通入氮气(nitrogen)或惰性气体(inert gas)，以对双镶嵌结构进行干式清洗工艺，以移除蚀刻低介电常数介电层后所产生的残留物。
另外，在美国专利第6,713,402号“清除蚀刻停止层的蚀刻聚合物方法(Method for polymer removal following etch-stop layer etch)”中，也披露了在双镶嵌结构蚀刻完成后，将半导体基底传送至等离子体清洗室中，再通入含有氢气的等离子体以移除残留的聚合物。
然而，上述使用同时包含氢气/氧气/四氟化碳(CF4)等离子体的清洗方法、或者只有氢气等离子体的清洗方法，却仍然无法有效地清除残留的聚合物或金属残留物，因此在增加工艺成品率(yield)上一直无法得到突破。所以，在已知的等离子体清洗方法后，往往需要再利用多次的湿式清洗工艺才能将这些残留的聚合物或金属残留物清除干净；然而增加多次湿式清洗工艺却会大大地降低工艺的产能(throughput)并且增加工艺成本。再者，使用含有反应性气体等离子体，例如氢气或四氟化碳(CF4)等，该清洗方法往往会损坏低介电常数介电层，或者造成这些低介电常数介电层的介电常数(k)值的改变，因而影响到相对元件的电容值(capacitance)。
因此，如何以有效的方法去除开口蚀刻后所产生的聚合物，且不会在清除过程中破坏双镶嵌结构，或者在清除过程中改变低介电常数介电层的介电常数(k)值，仍为业界目前亟待研究的方向。
发明内容
本发明提供一种在一开口蚀刻后的清洗方法，尤指一种利用原位(in-situ)氮气处理工艺的清洗方法。
根据本发明，提供一种在开口蚀刻后的清洗方法。首先提供半导体基底，其上形成有介电层，接着进行该开口蚀刻，以在该介电层中形成至少一开口，然后进行氮气处理工艺以清洗该开口中的碳氟键(C-F)聚合物残留物，最后再进行湿式清洗工艺。
本发明的特点在于仅利用一道原位(in-situ)氮气处理工艺以及一道湿式清洗工艺，就能够有效地清除在内连线工艺中开口蚀刻后所产生的残留物，因此，大幅地简化工艺步骤，进而增加产能并降低工艺成本。另外，随着清洗能力的提高，因而大大地提升工艺成品率。此外，由于本发明利用只有氮气的等离子体取代已知的反应性气体，例如氢气、氧气或四氟化碳等的气体等离子体，因此，可以避免在已知技术中损坏低介电常数介电层以及改变低介电常数介电层的介电常数(k)值的问题。
附图说明
图1为本发明的清洗方法的流程示意图。
图2至图7为本发明根据图1所示的清洗方法的第一优选具体实施例。
图8至图11为本发明根据图1所示的清洗方法的第二优选具体实施例。
附图标记说明
10  步骤                130 介层孔凹陷
20  步骤                132 双镶嵌开口
30  步骤                134 残留物
40  步骤                136 氮气处理工艺
100 半导体基底          200 半导体基底
101 底层介电层          202 导电区域
102 导电层              204 底层
104 底层                206 介电层
106 介电层              208 蚀刻停止层
108 蚀刻停止层          210 金属层
110 金属层              212 掩模层
112 掩模层              214 硬掩模层
114 硬掩模层                216 第一抗反射底层
116 第一抗反射底层           218 光致抗蚀剂层
118 第一光致抗蚀剂层         220 接触洞图案
120 沟槽图案                222 接触洞凹陷
122 沟槽凹陷                224 接触洞
124 第二抗反射底层          226 残留物
126 第二光致抗蚀剂层        228 氮气处理工艺
128 介层孔图案
具体实施方式
请参考图1，图1为本发明在开口蚀刻后的清洗方法流程图。如图1所示，在步骤10中，首先提供半导体基底，例如硅基底或绝缘层上覆硅(silicon-on-insulator；SOI)基底等，其上形成有介电层，以及硬掩模层，其中硬掩模层包含至少一金属层。半导体基底上亦可包含至少一功能性元件，例如金属氧化物半导体(Metal Oxide Semiconductor；MOS)晶体管等。介电层为低介电常数介电层，例如碳掺杂氧化物(carbon-doped oxide；CDO)、有机硅玻璃(OSGs)、含氟二氧化硅(FSGs)、或超低介电常数(Ultra low-k；k<2.5)等材料层；形成低介电常数介电层的方法包含旋转镀膜(spin-coating)工艺、等离子体加强化学气相沉积工艺(plasma-enhanced chemical vapor deposition；PECVD)、高密度等离子体化学气相沉积(high density plasma chemical vapordeposition；HDPCVD)工艺等。
然后，在步骤20中，利用此含有至少一金属层的硬掩模层当做蚀刻掩模来进行至少一开口蚀刻，以在介电层中形成至少一开口。此开口蚀刻可为利用例如溅射蚀刻工艺(sputtering etch process)、等离子体蚀刻工艺(plasmaetch process)、或反应离子蚀刻(Reactive Ion Etching；RIE)等蚀刻工艺，在蚀刻反应室内通入反应性气体，蚀刻硬掩模层和介电层，以在介电层中形成至少一开口；其中，蚀刻反应室可以为感应耦合等离子体(Induced CoupledPlasma；ICP)、电子回旋共振式(Electron Cyclotron Resonance；ECR)、或变压耦合等离子体(Transformer Coupled Plasma；TCP)等蚀刻反应室。通入反应室中的气体种类，会依据欲蚀刻的材料层不同而有所不同，举例来说，当欲蚀刻介电层时，会在反应室中通入含有碳原子和氟原子的反应气体，例如四氟化碳(carbon tetrafluoride；CF4)、三氟甲烷(trifluoromenthane；CHF3)、六氟乙烷(perfluoro ethane；C2F6)、八氟化四碳(sulfur hexafluoride；C4F8)等，并可混合氧气和氢气以形成反应气体等离子体，接着利用离子轰击(IonBombardment)、等离子体蚀刻、或者离子轰击和等离子体蚀刻两者同时进行的机制蚀刻介电层。
在上述的开口蚀刻过程中，由于介电层由低介电常数材料构成，因此在蚀刻介电层时会产生具有碳氟键(C-F)的聚合物残留于开口结构的底部或侧壁上。另外，蚀刻含有金属层的硬掩模层时亦可能会产生较难清除的金属残留物，例如具有碳碳键(C-C)的金属残留物。在这里将具有碳氟键(C-F)的聚合物以及金属残留物通称为残留物。其中，在步骤20中所形成的开口，可以为单镶嵌开口、双镶嵌开口或是插塞孔(plug hole)等的各式开口图案，且双镶嵌开口亦可以为先形成沟槽(trench-first)的双镶嵌开口或先形成介层孔(via-first)的双镶嵌开口；另外，插塞孔亦可以为接触孔(contact hole)或是介层孔(via hole)。
接着，在步骤30中，对形成的开口施予原位(in-situ)氮气处理工艺，以清除在开口蚀刻中所产生的残留物。值得注意的是，此原位氮气处理工艺会实施于与开口蚀刻同一个反应室中；而且氮气处理工艺的清洗机制与上述的开口蚀刻相同，为利用例如：溅射蚀刻工艺、等离子体蚀刻工艺、或反应离子蚀刻等蚀刻工艺，以清除开口中的残留物。
根据本发明的优选实施例，氮气处理工艺在开口蚀刻之后，随即在同一反应室中仅仅通入氮气，且氮气流量为约700至1300每分钟标准毫升(standard cubic centimeter per minute；sccm)，反应室压力设定为约150至250毫托尔(mtorr)，并使用27兆赫兹(MHZ)的无线电功率产生器(radio frequencygenerator；RF generator)产生200瓦特的功率，反应时间约为30秒。其中，通入反应室的氮气会形成包含氮自由基、氮离子、或氮原子等的氮气等离子体，因而能够取代碳氟键(C-F)聚合物中的部分F原子，以形成具挥发性(volatile)的碳氮键(C-N)生成物，接着再将这些碳氮键(C-N)生成物经由连结于反应室的抽气系统抽离反应室。另外，氮气等离子体亦会和金属残留物反应形成较易去除的生成物，举例来说，氮气等离子体中的氮自由基会切断具有碳碳键(C-C)的金属残留物中部分的碳碳(C-C)键，使得该金属残留物成为较小分子的生成物，例如碳氢氮化合物(HxCyNz)等，以利于被连结于反应室的抽气系统抽离反应室，而且这些小分子生成物也易于在后续的湿式清洗工艺中被清除。
最后，在步骤40中，对形成的开口进行湿式清洗工艺。根据本发明的优选实施例，湿式清洗工艺为将具有开口的半导体基底送入湿式清洗装置中，并将其浸泡在浓度约为2.5百万分之一(parts per million；ppm)的氢氟酸水溶液中约1至5分钟。之后再经过去离子水冲洗、干燥等步骤，最后移出湿式清洗装置，此为本领域的技术人员所熟知，在此不多加赘述。
值得注意的是，上述步骤30中的氮气处理工艺，之所以称为“氮气”处理工艺，是因为本发明仅使用氮气这种非反应性(non-reactive)气体作为等离子体源，来清除在开口蚀刻中所产生的残留物，因此，可以避免在已知技术中，因为利用反应性(reactive)气体，例如氢气、氧气或四氟化碳等等离子体，而造成损坏低介电常数(low-k)介电层以及改变低介电常数(low-k)介电层的介电常数(k)值的问题。然而，在此步骤并不限定于使用氮气，其他非反应性气体，例如氦气(Helium)、氖气(Neon)等惰性气体(noble gas)亦可以使用。
请参考图2至图7，图2至图7为根据图1所示的清洗方法的第一优选具体实施例，其为本发明应用于双镶嵌开口工艺的清洗方法，其中该双镶嵌开口可以为先形成沟槽(trench-first)的双镶嵌开口或为先形成介层孔(via-first)的双镶嵌开口。以下便以实施于先形成沟槽(trench-first)的双镶嵌开口工艺的清洗方法为例来做说明。如图2所示，首先提供半导体基底100，例如硅基底或绝缘层上覆硅(SOI)基底等，其上具有导电层102，设于底层介电层101中。接着，在底层介电层101以及导电层102之上依序形成底层104、介电层106、蚀刻停止层108、金属层110、掩模层112以及第一抗反射底层(bottomanti-reflection coating；BARC)116。接着，在第一抗反射底层116上形成图案化的第一光致抗蚀剂层118，以定义出沟槽图案120。
其中，蚀刻停止层108、金属层110以及掩模层112用来作为后续蚀刻工艺的硬掩模层114，而蚀刻停止层108的材料优选为碳化硅(silicon carbide；SiC)，金属层110的材料优选为氮化钛(TiN)或氮化钽(TaN)，掩模层112则可选择以等离子体形成的等离子体增强硅氧(plasma enhanced oxide，PEOX)层。此外，底层104为氮化硅层，而构成介电层106的材料为低介电常数材料，例如FSG、OSG、或ULK(k<2.5)等材料。
接着，进行第一蚀刻工艺，例如溅射蚀刻工艺、等离子体蚀刻工艺、或反应性离子蚀刻工艺等，经由第一光致抗蚀剂层118内的沟槽图案120蚀刻第一抗反射底层116、掩模层112、金属层110以及部分的蚀刻停止层108，在硬掩模层114中形成沟槽凹陷122，并使蚀刻停止在蚀刻停止层108。随然，去除第一光致抗蚀剂层118以及第一抗反射底层116，如图3所示。
接着，如图4所示，在硬掩模层114上形成第二抗反射底层124，且第二抗反射底层会填满沟槽凹陷122。随后在第二抗反射底层124上形成图案化的第二光致抗蚀剂层126，以定义出介层孔图案128。
接着，如图5所示，进行第二蚀刻工艺，例如溅射蚀刻工艺、等离子体蚀刻工艺、或反应性离子蚀刻工艺等，经由第二光致抗蚀剂层126内的介层孔图案128向下蚀刻第二抗反射底层124、蚀刻停止层108，一直蚀刻至部分的介电层106而停止，形成介层孔凹陷130。之后去除剩下的第二光致抗蚀剂层126以及第二抗反射底层124。
接着，如图6所示，利用硬掩模层114作为蚀刻掩模，进行第三蚀刻工艺，例如溅射蚀刻工艺、等离子体蚀刻工艺、或反应性离子蚀刻工艺等，透过介层孔凹陷130及沟槽凹陷122蚀刻介电层106以及底层104，直至暴露出导电层102，以于介电层106中形成具有沟槽以及介层孔的双镶嵌开口132。
此时，由于介电层106的材料为低介电常数材料，因此在蚀刻时会产生具有碳氟键(C-F)的聚合物残留于双镶嵌开口132内。另外，含有金属层112的硬掩模层114亦可能会于蚀刻工艺中产生较难清除的金属残留物，例如具有碳碳键(C-C)的聚合物，残留于双镶嵌开口132内。在这里将具有碳氟键(C-F)的聚合物以及金属残留物通称为残留物134。故本发明在第三次蚀刻工艺之后随即于同一反应室中连续进行原位(in-situ)氮气处理工艺136。
根据本发明的优选实施例，氮气处理工艺136在第三蚀刻工艺之后，随即在同一反应室中仅仅通入氮气，且氮气流量为约700至1300每分钟标准毫升(sccm)，反应室压力设定为约150至250毫托尔(mtorr)，并使用27兆赫兹(MHZ)的无线电功率产生器(RF generator)产生200瓦特的功率，反应时间约为30秒。其中，通入反应室的氮气会形成包含氮离子、氮自由基、以及氮原子等的氮气等离子体，因而能够取代碳氟键(C-F)聚合物中的部分F原子，以形成具挥发性(volatile)的碳氮键(C-N)生成物，接着再将这些碳氮键(C-N)生成物经由连结于反应室的抽气系统抽离反应室。另外，氮气等离子体亦会和具有碳碳(C-C)键的金属残留物反应形成较易去除的生成物，举例来说，氮气等离子体中的氮自由基会切断金属残留物中部分的碳碳键(C-C)，使得该金属残留物成为较小分子的生成物，例如碳氢氮化合物(HxCyNz)等，以利于被连结于反应室的抽气系统抽离反应室，而且这些小分子生成物也易于在后续的湿式清洗工艺中被清除。
接着，将具有双镶嵌开口132的半导体基底100移出上述进行蚀刻工艺以及氮气处理工艺136的反应室，并将半导体基底100送入湿式清洗装置，以进行湿式清洗工艺。根据本发明的优选实施例，湿式清洗工艺为将具有双镶嵌开口132的基底100浸泡在浓度约为2.5百万分之一(ppm)的氢氟酸水溶液中约1至5分钟。最后，如图7所示，得到被清除干净的双镶嵌开口132。之后，再进行沉积、研磨等工艺，以在双镶嵌开口132中形成铜双镶嵌，此为本领域的技术人员所熟知，在此不多加赘述。
值得注意的是，本发明的清洗方式并不限定于上述图2至图7所示的清洗先形成沟槽(trench-first)的双镶嵌工艺，本发明的清洗方式亦适用于清洗先形成介层孔(via-first)的双镶嵌工艺；而且都是在形成双镶嵌开口的开口蚀刻之后，才进行原位(in-situ)氮气处理工艺136以及湿式清洗工艺。
请参考图8至图11，图8至图11为根据图1所示的清洗方法的第二优选具体实施例，其为本发明应用于插塞孔工艺的清洗方法，其中该插塞孔可以为接触孔或介层孔。以下便以实施于接触孔工艺的清洗方法为例来做说明。如图8所示，首先提供半导体基底200，例如硅基底或绝缘层上覆硅(SOI)基底等；其中半导体基底200中包含导电区域202，例如导电性掺杂或是金属硅化物(metal silicide)等。接着，在半导体基底200之上依序形成底层204、介电层206、蚀刻停止层208、金属层210、掩模层212以及抗反射底层216。接着，在抗反射底层216上形成图案化的光致抗蚀剂层218，以定义出接触孔图案220。
蚀刻停止层208、金属层210以及掩模层212用来作为后续蚀刻工艺的硬掩模层214，而蚀刻停止层208的材料优选为碳化硅(SiC)，金属层210的材料优选为氮化钛(TiN)或氮化钽(TaN)，掩模层212则可选择以等离子体形成的等离子体增强硅氧(PEOX)层。此外，底层204为氮化硅层，而构成介电层206的材料为低介电常数材料，例如FSG、OSG、或ULK等材料。
接着，进行第一蚀刻工艺，经由光致抗蚀剂层218内的接触孔图案220蚀刻抗反射底层216、掩模层212、金属层210以及部分的蚀刻停止层208，在硬掩模层214中形成接触孔凹陷222，并使蚀刻停止在蚀刻停止层208上。随然，去除光致抗蚀剂层218以及抗反射底层216，如图9所示。
接着，如图10所示，利用硬掩模层214作为蚀刻掩模，进行第二蚀刻工艺，经由硬掩模层214中的接触洞凹陷222蚀刻介电层206以及底层204，直至暴露出导电区域202，以于介电层206中形成接触孔224。
此时，由于介电层206的材料为低介电常数材料，因此在蚀刻时会产生具有碳氟键(C-F)的聚合物残留于接触洞224内；另外，含有金属的硬掩模层214亦可能会在蚀刻工艺中产生较难清除的金属残留物而残留于接触洞224内。在这里将具有碳氟键(C-F)的聚合物以及金属残留物通称为残留物226。故本发明方法在第二蚀刻工艺之后随即在同一反应室中连续进行原位(in-situ)氮气处理工艺228。
根据本发明的优选实施例，氮气处理工艺228在第二蚀刻工艺之后，随即在同一反应室中仅只通入氮气，且氮气流量为约700至1300每分钟标准毫升(sccm)，反应室压力设定为约150至250毫托尔(mtorr)，并使用27兆赫兹(MHZ)的无线电功率产生器(RF generator)产生200瓦特的功率，反应时间约为30秒。其中，通入反应室的氮气会形成包含氮离子、氮自由基、以及氮原子等的氮气等离子体，因而能够取代碳氟键(C-F)聚合物中的部分F原子，以形成具挥发性的碳氮键(C-N)生成物，接着再将这些碳氮键(C-N)生成物经由连结于反应室的抽气系统抽离反应室。另外，氮气等离子体亦会和金属残留物反应形成较易去除的生成物，举例来说，氮气等离子体中的氮自由基会切断金属残留物中的碳碳键(C-C)，以产生较小分子的生成物，例如碳氢氮化合物(HxCyNz)等，而利于被连结于反应室的抽气系统抽离反应室；另外，这些小分子生成物也易于在后续的湿式清洗工艺中被清除。
接着，将具有接触孔224的半导体基底200移出上述进行蚀刻工艺以及氮气处理工艺228的反应室，并将半导体基底200送入湿式清洗装置，以进行湿式清洗工艺。根据本发明的优选实施例，湿式清洗工艺为将具有接触孔224的基底200浸泡在浓度约为2.5百万分之一(ppm)的氢氟酸水溶液中约1至5分钟。最后，如图11所示，得到被清洗干净的接触孔224。最后，再进行沉积、研磨等工艺，以在接触孔224中形成接触插塞，此为本领域的技术人员所熟知，在此不多加赘述。
本发明的特点在于仅利用一道原位(in-situ)氮气处理工艺以及一道湿式清洗工艺，就能够有效地清除在内连线工艺中开口蚀刻后所产生的残留物，因此，大幅地简化工艺步骤，进而增加产能并降低工艺成本。另外，随着清洗能力的提高，因而大大地提升工艺成品率。此外，由于本发明利用只有氮气的等离子体取代已知的反应性气体，例如氢气、氧气或四氟化碳等的气体等离子体，因此，可以避免在已知技术中损坏低介电常数(low-k)介电层以及改变低介电常数(low-k)介电层的介电常数(k)值的问题。值得注意的是，本发明所使用的清洗气体，并不限定于使用氮气，其他非反应性气体，例如氦气、氖气等惰性气体亦可以使用。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (24)

1.一种开口蚀刻后的清洗方法，包含：
提供半导体基底，其上形成有介电层；
进行该开口蚀刻，以在该介电层中形成至少一开口；
进行氮气处理工艺，以清洗该开口中的碳氟键聚合物残留物；以及进行湿式清洗工艺。
2.如权利要求1所述的方法，其中该介电层由低介电常数材料构成。
3.如权利要求1所述的方法，形成该介电层之后，还包含形成硬掩模层于该介电层上，且该硬掩模层包含至少一金属层。
4.如权利要求3所述的方法，其中该硬掩模层为复合层，其由下而上包含碳化硅层、该金属层以及等离子体增强硅氧层。
5.如权利要求4所述的方法，其中该金属层包含氮化钛。
6.如权利要求4所述的方法，其中该金属层包含氮化钽。
7.如权利要求1所述的方法，其中该氮气处理工艺和该开口蚀刻在同一反应室中连续完成。
8.如权利要求1所述的方法，其中该氮气处理工艺使用氮气作为清洗气体。
9.如权利要求8所述的方法，其中该氮气处理工艺使用气体流量为约700至1300每分钟标准毫升的氮气。
10.如权利要求8所述的方法，其中进行该氮气处理工艺中的反应室压力设定为约150至250毫托尔。
11.如权利要求8所述的方法，其中该氮气处理工艺使用27兆赫兹的无线电功率产生器产生200瓦特的功率。
12.如权利要求8所述的方法，其中该氮气处理工艺的反应时间约为30秒。
13.如权利要求1所述的方法，其中该氮气处理工艺使用非反应性气体作为清洗气体。
14.如权利要求13所述的方法，其中该非反应性气体为氦气。
15.如权利要求13所述的方法，其中该非反应性气体为氖气。
16.如权利要求1所述的方法，其中该氮气处理工艺能提供包含由氮自由基、氮离子、以及氮原子所构成的氮气等离子体，置换该碳氟键聚合物残留物中的部分氟原子，以形成具挥发性的碳氮键生成物。
17.如权利要求3所述的方法，在该开口蚀刻的过程中，会形成包含碳碳键的金属残留物，残留于该开口中。
18.如权利要求17所述的方法，其中该氮气处理工艺能提供包含由氮自由基、氮离子、以及氮原子所构成的氮气等离子体，以和包含碳碳键的该金属残留物反应，形成碳氢氮化合物。
19.如权利要求1所述的方法，其中该湿式清洗工艺将包含该开口的该半导体基底浸泡在浓度约为2.5百万分之一的氢氟酸水溶液中。
20.如权利要求19所述的方法，其中该湿式清洗工艺的反应时间约为1至5分钟。
21.如权利要求1所述的方法，其中该开口为双镶嵌开口。
22.如权利要求21所述的方法，其中该半导体基底还包含：
底层介电层，位于该半导体基底与该介电层之间；
导电层，位于该底层介电层中；
第一抗反射底层，位于该硬掩模层上；以及
第一光致抗蚀剂层，位于该第一抗反射底层上，且该第一光致抗蚀剂层具有暴露出部分该第一抗反射底层的沟槽图案。
23.如权利要求22所述的方法，其中形成该开口的方法还包含：
进行第一蚀刻工艺，透过该沟槽图案蚀刻该第一抗反射底层以及该硬掩模层，以在该硬掩模层中蚀刻出沟槽凹陷；
去除该第一光致抗蚀剂层以及该第一抗反射底层；
在该硬掩模层上依序形成第二抗反射底层以及第二光致抗蚀剂层，其中该第二抗反射底层填入该沟槽凹陷中，且该第二光致抗蚀剂层具有介层孔图案，暴露出部分该第二抗反射底层；
进行第二蚀刻工艺，透过该介层孔图案蚀刻该第二抗反射底层、该硬掩模层以及蚀刻部分该介电层，以在该介电层中蚀刻介层孔凹陷；
去除该第二光致抗蚀剂层以及该第二抗反射底层；以及
进行第三蚀刻工艺，经由该介层孔凹陷以及该沟槽凹陷蚀刻该介电层，直至暴露出该导电层。
24.如权利要求1所述的方法，其中该开口为插塞孔。
CNA2007101971474A 2007-12-05 2007-12-05 开口蚀刻后的清洗方法 Pending CN101452879A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007101971474A CN101452879A (zh) 2007-12-05 2007-12-05 开口蚀刻后的清洗方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007101971474A CN101452879A (zh) 2007-12-05 2007-12-05 开口蚀刻后的清洗方法

Publications (1)

Publication Number Publication Date
CN101452879A true CN101452879A (zh) 2009-06-10

Family

ID=40735033

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101971474A Pending CN101452879A (zh) 2007-12-05 2007-12-05 开口蚀刻后的清洗方法

Country Status (1)

Country Link
CN (1) CN101452879A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148191A (zh) * 2010-02-10 2011-08-10 上海宏力半导体制造有限公司 接触孔形成方法
CN102194741A (zh) * 2011-04-25 2011-09-21 上海宏力半导体制造有限公司 自对准多晶硅化物工艺方法及半导体器件
CN103943551A (zh) * 2013-01-22 2014-07-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104425355A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 导电插塞的形成方法
CN105826245A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106024617A (zh) * 2015-03-31 2016-10-12 台湾积体电路制造股份有限公司 制造半导体器件的干蚀刻气体和方法
CN106206414A (zh) * 2015-05-29 2016-12-07 台湾积体电路制造股份有限公司 用于形成半导体器件结构的方法
CN107808822A (zh) * 2017-09-29 2018-03-16 上海华虹宏力半导体制造有限公司 接触孔的刻蚀方法
CN108630527A (zh) * 2018-06-20 2018-10-09 矽力杰半导体技术(杭州)有限公司 一种接触孔的清洗方法
CN108987337A (zh) * 2018-09-04 2018-12-11 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN109037408A (zh) * 2018-08-15 2018-12-18 厦门乾照光电股份有限公司 倒装发光芯片及其制造方法
CN109087975A (zh) * 2018-08-06 2018-12-25 厦门乾照光电股份有限公司 倒装发光芯片及其制造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148191B (zh) * 2010-02-10 2015-01-21 上海华虹宏力半导体制造有限公司 接触孔形成方法
CN102148191A (zh) * 2010-02-10 2011-08-10 上海宏力半导体制造有限公司 接触孔形成方法
CN102194741A (zh) * 2011-04-25 2011-09-21 上海宏力半导体制造有限公司 自对准多晶硅化物工艺方法及半导体器件
CN102194741B (zh) * 2011-04-25 2015-12-02 上海华虹宏力半导体制造有限公司 自对准多晶硅化物工艺方法及半导体器件
CN103943551B (zh) * 2013-01-22 2016-12-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103943551A (zh) * 2013-01-22 2014-07-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104425355B (zh) * 2013-08-27 2017-12-01 中芯国际集成电路制造(上海)有限公司 导电插塞的形成方法
CN104425355A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 导电插塞的形成方法
CN105826245B (zh) * 2015-01-09 2019-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105826245A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106024617B (zh) * 2015-03-31 2019-08-09 台湾积体电路制造股份有限公司 制造半导体器件的方法
CN106024617A (zh) * 2015-03-31 2016-10-12 台湾积体电路制造股份有限公司 制造半导体器件的干蚀刻气体和方法
CN106206414A (zh) * 2015-05-29 2016-12-07 台湾积体电路制造股份有限公司 用于形成半导体器件结构的方法
CN106206414B (zh) * 2015-05-29 2020-09-11 台湾积体电路制造股份有限公司 用于形成半导体器件结构的方法
CN107808822A (zh) * 2017-09-29 2018-03-16 上海华虹宏力半导体制造有限公司 接触孔的刻蚀方法
CN108630527A (zh) * 2018-06-20 2018-10-09 矽力杰半导体技术(杭州)有限公司 一种接触孔的清洗方法
CN109087975A (zh) * 2018-08-06 2018-12-25 厦门乾照光电股份有限公司 倒装发光芯片及其制造方法
CN109037408A (zh) * 2018-08-15 2018-12-18 厦门乾照光电股份有限公司 倒装发光芯片及其制造方法
CN108987337A (zh) * 2018-09-04 2018-12-11 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN108987337B (zh) * 2018-09-04 2021-02-23 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置

Similar Documents

Publication Publication Date Title
US8282842B2 (en) Cleaning method following opening etch
CN101452879A (zh) 开口蚀刻后的清洗方法
KR100347648B1 (ko) 포토레지스트및에칭잔류물제거방법
US7125792B2 (en) Dual damascene structure and method
US7341943B2 (en) Post etch copper cleaning using dry plasma
US7557043B2 (en) Method of fabricating the stacked structure and damascene process
US7675179B2 (en) Device and method to eliminate shorting induced by via to metal misalignment
US20060246717A1 (en) Method for fabricating a dual damascene and polymer removal
US20040074526A1 (en) Method of manufacturing semiconductor device and apparatus for cleaning substrate
EP1233449A2 (en) A method of fabricating a semiconductor device
KR20010079765A (ko) 구리 이중 상감구조에 사용되는 인-시튜 집적 산화물 에칭방법
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
CN105097650B (zh) 接触插塞的形成方法
KR100500932B1 (ko) 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법
KR100698103B1 (ko) 듀얼 다마센 형성방법
US6872652B2 (en) Method of cleaning an inter-level dielectric interconnect
US7569481B2 (en) Method for forming via-hole in semiconductor device
US7510965B2 (en) Method for fabricating a dual damascene structure
KR20030093186A (ko) 비아를 형성하는 과정에서 나온 에칭 잔여물을 제거하기위한 방법
US8277674B2 (en) Method of removing post-etch residues
TWI354333B (en) Cleaning method following opening etch
US6727185B1 (en) Dry process for post oxide etch residue removal
US7288487B1 (en) Metal/oxide etch after polish to prevent bridging between adjacent features of a semiconductor structure
CN106033719B (zh) 半导体结构的形成方法
CN111834197A (zh) 半导体结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090610