CN103943551A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN103943551A
CN103943551A CN201310023818.0A CN201310023818A CN103943551A CN 103943551 A CN103943551 A CN 103943551A CN 201310023818 A CN201310023818 A CN 201310023818A CN 103943551 A CN103943551 A CN 103943551A
Authority
CN
China
Prior art keywords
layer
hard mask
mask layer
sic
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310023818.0A
Other languages
English (en)
Other versions
CN103943551B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310023818.0A priority Critical patent/CN103943551B/zh
Publication of CN103943551A publication Critical patent/CN103943551A/zh
Application granted granted Critical
Publication of CN103943551B publication Critical patent/CN103943551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、层间介电层和硬掩膜层，所述硬掩膜层由自下而上依次层叠的致密低κ介电层、SiC层和金属硬掩膜层构成；在所述金属硬掩膜层中形成用于蚀刻沟槽的图形，以露出所述SiC层；采用氧等离子体处理所述露出的SiC层；执行一湿法清洗过程，以去除经过所述氧等离子体处理的SiC层；在所述层间介电层中形成用于填充铜金属的沟槽和通孔；执行另一湿法清洗过程，以去除所述金属硬掩膜层；在所述沟槽和通孔的侧壁及底部形成铜种子层。根据本发明，形成的铜种子层不发生悬垂突出现象，进而改善后续电镀铜金属的工艺窗口。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种改善铜种子层形态的方法。
背景技术
在金属互连工艺中，通常采用电镀工艺在形成的沟槽和通孔中填充铜金属作为互连材料，这是因为相比铝金属而言，铜金属具有较低的电阻率和较为理想的电迁移特性。
现有工艺中，通常采用双大马士革工艺形成用于填充铜金属的沟槽和通孔：如图1所示，用于填充铜金属的沟槽和通孔104连接蚀刻停止层101下方的有源器件层或者下层互连金属层100，所述层间介电层102上形成有硬掩膜层103，所述硬掩膜层103通常由自下而上依次层叠的致密低κ介电层、钝化层和金属硬掩膜层构成，其作用在于在形成所述通孔之前形成用于蚀刻所述沟槽的图案；所述沟槽和通孔104的侧壁上依次形成有铜扩散阻挡层（图中未示出）和铜种子层105，由于所述铜种子层105是通过溅射工艺直接沉积在所述铜扩散阻挡层上的，因此，位于所述沟槽和通孔104的侧壁的上部（主要是所述硬掩膜层103的侧壁所在的位置）的铜种子层105通常会出现悬垂突出106，进而影响后续电镀铜金属的实施。
因此，需要提出一种方法，使形成的铜种子层不发生所述悬垂突出现象。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、层间介电层和硬掩膜层，所述硬掩膜层由自下而上依次层叠的致密低κ介电层、SiC层和金属硬掩膜层构成；在所述金属硬掩膜层中形成用于蚀刻沟槽的图形，以露出所述SiC层；采用氧等离子体处理所述露出的SiC层；执行一湿法清洗过程，以去除经过所述氧等离子体处理的SiC层；在所述层间介电层中形成用于填充铜金属的沟槽和通孔；执行另一湿法清洗过程，以去除所述金属硬掩膜层；在所述沟槽和通孔的侧壁及底部形成铜种子层。
进一步，所述SiC层的厚度为20-500埃。
进一步，所述金属硬掩膜层的构成材料为TiN、BN、AlN或者其任意的组合。
进一步，所述蚀刻停止层的材料为SiCN、SiC、SiN或BN。
进一步，所述层间介电层的构成材料为具有低k/超低k值的材料。
进一步，所述氧等离子体处理的工艺参数包括：功率100-2000W，压力0.1-100mtorr，氧的流量100-3000sccm。
进一步，所述湿法清洗的清洗液是浓度为1:1000-1:100的稀释的氢氟酸。
进一步，所述另一湿法清洗的清洗液为HCl或H2SO4。
进一步，形成所述铜种子层之前，还包括在所述沟槽和通孔的侧壁及底部形成阻挡层的步骤。
进一步，所述阻挡层的材料为Ta/TaN或Ti/TiN。
进一步，形成所述铜种子层之后，还包括在所述沟槽和通孔中填充铜金属的步骤。
根据本发明，形成的铜种子层不发生悬垂突出现象，进而改善后续电镀铜金属的工艺窗口。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为采用现有工艺在用于填充铜金属的沟槽和通孔的侧壁上形成的铜种子层发生悬垂突出现象的示意性剖面图；
图2A-图2F为本发明提出的改善铜种子层形态的方法的各步骤的示意性剖面图；
图3为本发明提出的改善铜种子层形态的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的改善铜种子层形态的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图2A-图2F和图3来描述本发明提出的改善铜种子层形态的方法的详细步骤。
参照图2A-图2F，其中示出了本发明提出的改善铜种子层形态的方法的各步骤的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，所述半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，所述半导体衬底200选用单晶硅材料构成。在所述半导体衬底200中形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述隔离结构将所述半导体衬底200分为NMOS区和PMOS区。所述半导体衬底200中还形成有各种阱(well)结构。
在所述半导体衬底200上形成有有源器件层。所述有源器件层包括栅极结构，作为一个示例，所述栅极结构可包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。在所述半导体衬底200中位于所述栅极结构的正下方的两侧形成有源/漏区，在源/漏区之间是沟道区；在所述栅极结构以及源/漏区上形成有自对准硅化物。所述半导体衬底200还包括形成在所述有源器件层上的一层或多层铜金属互连结构，为了简化，图例中只示出所述半导体衬底200。
接下来，采用化学气相沉积工艺在所述半导体衬底200上形成蚀刻停止层201，所述蚀刻停止层201的材料优选SiCN、SiC、SiN或BN。所述蚀刻停止层201同时可以防止下层铜金属互连结构中的铜扩散到上层的介电质层中。
接着，采用化学气相沉积工艺在所述蚀刻停止层201上形成层间介电层202，所述层间介电层202的构成材料通常为具有低k/超低k值的材料，该具有低k/超低k值的材料可以选自本领域常见的各种低k值介电材料，包括但不限于k值为2.5-2.9的硅酸盐化合物(Hydrogen Silsesquioxane，简称为HSQ)、k值为2.2的甲基硅酸盐化合物(Methyl Silsesquioxane，简称MSQ)、k值为2.8的HOSPTM（Honeywell公司制造的基于有机物和硅氧化物的混合体的低介电常数材料）以及k值为2.65的SiLKTM（Dow Chemical公司制造的一种低介电常数材料）等等。
接下来，在所述层间介电层202上形成硬掩膜层203。在一个优选实施例中，所述硬掩膜层203由自下而上依次层叠的致密低κ介电层203a、SiC层203b、金属硬掩膜层203c和氧化物层203d构成，其中，所述致密低κ介电层203a的构成材料中没有造孔剂前体；所述SiC层203b的厚度为20-500埃；所述金属硬掩膜层203c的构成材料为TiN、BN、AlN或者其任意的组合；所述氧化物层203d是可选的。形成上述各层材料可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如，采用物理气相沉积工艺或者原子层沉积工艺形成所述金属硬掩膜层203c，采用化学气相沉积工艺形成所述致密低κ介电层203a、所述SiC层203b和所述氧化物层203d。
接着，如图2B所示，在所述金属硬掩膜层203c中形成用于蚀刻沟槽的图形204，以露出所述SiC层203b。形成所述用于蚀刻沟槽的图形204的工艺步骤包括：先在所述硬掩膜层203上形成具有所述图形204的光刻胶层；再采用干法蚀刻工艺依次蚀刻所述硬掩膜层203中的所述氧化物层203d和所述金属硬掩膜层203c；最后，采用灰化工艺去除所述光刻胶层。
接着，如图2C所示，先采用氧等离子体处理所述露出的SiC层203b，所述露出的SiC层203b受到所述氧等离子体的轰击而发生碳损失；再执行一湿法清洗过程，以去除所述发生碳损失的SiC层203b，与此同时，所述氧化物层203d的全部和所述发生碳损失的SiC层203b下方的致密低κ介电层203a的一部分也被去除。所述氧等离子体处理的工艺参数包括：功率100-2000W，压力0.1-100mtorr，氧的流量100-3000sccm。所述湿法清洗的清洗液是浓度为1:1000-1:100（HF:H2O）的稀释的氢氟酸（DHF）。
接着，如图2D所示，在所述层间介电层202中形成用于填充铜金属的沟槽和通孔205。
所述用于填充铜金属的沟槽和通孔205的形成可以采用先通孔后沟槽的制作工艺，其包括以下工艺步骤：先在所述半导体衬底200上形成具有用于蚀刻通孔的图形的光刻胶层，所述用于蚀刻通孔的图形位于所述用于蚀刻沟槽的图形204中；再以所述光刻胶层为掩膜，采用各向异性的干法蚀刻工艺在所述层间介电层202中形成所述通孔，而后采用灰化工艺去除所述光刻胶层；接着，利用所述硬掩膜层203为掩膜，采用各向异性的干法蚀刻工艺在所述层间介电层202中形成所述沟槽，同时，所述通孔的底部向下延伸与所述半导体衬底200实现连通。
接着，如图2E所示，执行另一湿法清洗过程，以去除残留在所述沟槽和通孔中的杂质和前述实施的蚀刻过程所产生的残留物质，与此同时，所述金属硬掩膜层203c的全部被去除。所述另一湿法清洗的清洗液可以采用酸性溶液，例如HCl或H2SO4。
接着，如图2F所示，在所述沟槽和通孔205的侧壁及底部形成铜种子层206。形成所述铜种子层206可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如溅射工艺或者化学气相沉积工艺。需要说明的是，为抑制铜金属的扩散行为，形成所述铜种子层206之前，采用物理气相沉积工艺在所述沟槽和通孔205的侧壁及底部形成一阻挡层（图中未示出），所述阻挡层的材料优选Ta/TaN或Ti/TiN。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，根据本发明，经过所述氧等离子体处理和湿法清洗处理的硬掩膜层中的用于蚀刻所述沟槽的图形的上部的尺寸得以扩大，进而改善形成铜种子层的工艺窗口，避免所述悬垂突出现象的发生。
接下来，采用电镀工艺（ECP）在所述沟槽和通孔205中填充铜金属，以形成另一铜金属互连结构。
参照图3，其中示出了本发明提出的改善铜种子层形态的方法的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、层间介电层和硬掩膜层，所述硬掩膜层由自下而上依次层叠的致密低κ介电层、SiC层和金属硬掩膜层构成；
在步骤302中，在所述金属硬掩膜层中形成用于蚀刻沟槽的图形，以露出所述SiC层；
在步骤303中，采用氧等离子体处理所述露出的SiC层；
在步骤304中，执行一湿法清洗过程，以去除经过所述氧等离子体处理的SiC层；
在步骤305中，在所述层间介电层中形成用于填充铜金属的沟槽和通孔；
在步骤306中，执行另一湿法清洗过程，以去除所述金属硬掩膜层；
在步骤307中，在所述沟槽和通孔的侧壁及底部形成铜种子层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、层间介电层和硬掩膜层，所述硬掩膜层由自下而上依次层叠的致密低κ介电层、SiC层和金属硬掩膜层构成；
在所述金属硬掩膜层中形成用于蚀刻沟槽的图形，以露出所述SiC层；
采用氧等离子体处理所述露出的SiC层；
执行一湿法清洗过程，以去除经过所述氧等离子体处理的SiC层；
在所述层间介电层中形成用于填充铜金属的沟槽和通孔；
执行另一湿法清洗过程，以去除所述金属硬掩膜层；
在所述沟槽和通孔的侧壁及底部形成铜种子层。
2.根据权利要求1所述的方法，其特征在于，所述SiC层的厚度为20-500埃。
3.根据权利要求1所述的方法，其特征在于，所述金属硬掩膜层的构成材料为TiN、BN、AlN或者其任意的组合。
4.根据权利要求1所述的方法，其特征在于，所述蚀刻停止层的材料为SiCN、SiC、SiN或BN。
5.根据权利要求1所述的方法，其特征在于，所述层间介电层的构成材料为具有低k/超低k值的材料。
6.根据权利要求1所述的方法，其特征在于，所述氧等离子体处理的工艺参数包括：功率100-2000W，压力0.1-100mtorr，氧的流量100-3000sccm。
7.根据权利要求1所述的方法，其特征在于，所述湿法清洗的清洗液是浓度为1∶1000-1∶100的稀释的氢氟酸。
8.根据权利要求1所述的方法，其特征在于，所述另一湿法清洗的清洗液为HCl或H2SO4。
9.根据权利要求1所述的方法，其特征在于，形成所述铜种子层之前，还包括在所述沟槽和通孔的侧壁及底部形成阻挡层的步骤。
10.根据权利要求9所述的方法，其特征在于，所述阻挡层的材料为Ta/TaN或Ti/TiN。
11.根据权利要求1所述的方法，其特征在于，形成所述铜种子层之后，还包括在所述沟槽和通孔中填充铜金属的步骤。
CN201310023818.0A 2013-01-22 2013-01-22 一种半导体器件的制造方法 Active CN103943551B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310023818.0A CN103943551B (zh) 2013-01-22 2013-01-22 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310023818.0A CN103943551B (zh) 2013-01-22 2013-01-22 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN103943551A true CN103943551A (zh) 2014-07-23
CN103943551B CN103943551B (zh) 2016-12-28

Family

ID=51191157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310023818.0A Active CN103943551B (zh) 2013-01-22 2013-01-22 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN103943551B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952863A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107393845A (zh) * 2016-05-17 2017-11-24 北大方正集团有限公司 一种碳化硅晶体晶圆表面析出碳的去除系统及方法
CN107564849A (zh) * 2016-06-30 2018-01-09 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN108231691A (zh) * 2016-12-21 2018-06-29 三星电子株式会社 制造半导体器件的方法
CN117410269A (zh) * 2023-12-15 2024-01-16 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030224595A1 (en) * 2002-05-31 2003-12-04 Smith Patricia Beauregard Methods for polymer removal following etch-stop layer etch
CN101452879A (zh) * 2007-12-05 2009-06-10 联华电子股份有限公司 开口蚀刻后的清洗方法
CN102487039A (zh) * 2010-12-03 2012-06-06 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030224595A1 (en) * 2002-05-31 2003-12-04 Smith Patricia Beauregard Methods for polymer removal following etch-stop layer etch
CN101452879A (zh) * 2007-12-05 2009-06-10 联华电子股份有限公司 开口蚀刻后的清洗方法
CN102487039A (zh) * 2010-12-03 2012-06-06 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952863A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106952863B (zh) * 2016-01-06 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107393845A (zh) * 2016-05-17 2017-11-24 北大方正集团有限公司 一种碳化硅晶体晶圆表面析出碳的去除系统及方法
CN107564849A (zh) * 2016-06-30 2018-01-09 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN107564849B (zh) * 2016-06-30 2020-04-07 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN108231691A (zh) * 2016-12-21 2018-06-29 三星电子株式会社 制造半导体器件的方法
CN108231691B (zh) * 2016-12-21 2022-11-08 三星电子株式会社 制造半导体器件的方法
CN117410269A (zh) * 2023-12-15 2024-01-16 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法
CN117410269B (zh) * 2023-12-15 2024-03-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Also Published As

Publication number Publication date
CN103943551B (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
US11651993B2 (en) Etch stop layer for semiconductor devices
US9041087B2 (en) Semiconductor devices having dielectric caps on contacts and related fabrication methods
US7211480B2 (en) Semiconductor device with shallow trench isolation and its manufacture method
CN110176443A (zh) 用于减小接触电阻的双金属通孔
CN101677088B (zh) 半导体装置的制造方法
US11362003B2 (en) Prevention of contact bottom void in semiconductor fabrication
US10361120B2 (en) Conductive feature formation and structure
CN103545183B (zh) Cmos器件及其制作方法
TW201239984A (en) Semiconductor device with doped inter-level dielectric layers and method of fabrication thereof
CN104576337B (zh) 一种半导体器件的制造方法
TW201924042A (zh) 半導體元件及其製造方法
CN103943551A (zh) 一种半导体器件的制造方法
CN104752329A (zh) 互连结构的形成方法
CN103489822A (zh) 一种半导体器件的制造方法
CN103515297B (zh) 一种半导体器件的制造方法
CN104183575A (zh) 一种半导体器件及其制备方法
CN104979269A (zh) 一种半导体器件的制作方法
CN104241114A (zh) 一种半导体器件的制造方法
CN104733373A (zh) 一种半导体器件的制造方法
CN104658967A (zh) 一种半导体器件及其制造方法
CN103515228B (zh) 一种半导体器件的制造方法
CN104347487A (zh) 一种半导体器件的制造方法
CN104183538A (zh) 一种半导体器件的制造方法
CN103515298A (zh) 一种半导体器件的制造方法
CN106206405B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant