CN103545183B - Cmos器件及其制作方法 - Google Patents

Cmos器件及其制作方法 Download PDF

Info

Publication number
CN103545183B
CN103545183B CN201210241829.1A CN201210241829A CN103545183B CN 103545183 B CN103545183 B CN 103545183B CN 201210241829 A CN201210241829 A CN 201210241829A CN 103545183 B CN103545183 B CN 103545183B
Authority
CN
China
Prior art keywords
layer
work
groove
gate electrode
function layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210241829.1A
Other languages
English (en)
Other versions
CN103545183A (zh
Inventor
卜伟海
王文博
俞少峰
吴汉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210241829.1A priority Critical patent/CN103545183B/zh
Priority to US13/714,452 priority patent/US8901675B2/en
Publication of CN103545183A publication Critical patent/CN103545183A/zh
Application granted granted Critical
Publication of CN103545183B publication Critical patent/CN103545183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明实施例公开了一种CMOS器件及其制作方法，该方法包括：提供包括第一有源区和第二有源区的半导体衬底，在该衬底上形成替代栅结构，去除替代栅结构，形成沟槽；形成高K介质层；在高K介质层上形成第二替代栅电极层；采用第二替代栅电极层和第一阻挡层保护第二有源区上方的栅极区域，在第一有源区上方形成第一沟槽；在第一沟槽内形成第一功函数层和第一金属栅极；采用第二阻挡层保护第一功函数层和第一金属栅极，在第二有源区上方形成第二沟槽，在第二沟槽内形成第二功函数层和第二金属栅极。本发明实施例中第一功函数层和第二功函数层均在一次成膜过程中形成，避免了形成CMOS器件功函数层过程中的交叉污染，提高了金属栅极填充能力。

Description

CMOS器件及其制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种CMOS器件及其制作方法。
背景技术
随着半导体工艺技术节点的降低，传统的二氧化硅栅介质层和多晶硅栅电极层的MOS器件出现了漏电量增加和栅电极层损耗等问题，为解决该问题，现有技术中提出了采用高K材料代替二氧化硅制作栅介质层，采用金属材料代替多晶硅制作栅电极层（简称高K金属栅，HKMG）。
下面以美国专利US6664195中提供的“后栅极”工艺形成金属栅极的方法为例，说明HKMG的形成过程，包括：提供半导体衬底，所述半导体衬底上形成有替代栅电极层、及位于所述半导体衬底上覆盖所述替代栅电极层的层间介质层；以所述替代栅电极层作为停止层，对所述层间介质层进行化学机械研磨工艺（CMP）；除去所述替代栅电极层后形成沟槽；在沟槽底部形成界面层，在界面层表面上形成高K介质层，所述界面层一般为氧化硅；再通过PVD方法在所述沟槽内的高K介质层上形成金属层，且将金属层填充满沟槽，以形成栅金属层；用化学机械研磨法研磨栅金属层至露出层间介质层，形成金属栅极。
采用HKMG工艺解决了传统MOS器件的漏电量高等问题，但是在实际生产中，采用上述HKMG工艺制作的COMS器件往往的性能较差，达不到设计要求。
发明内容
为解决上述技术问题，本发明实施例提供了一种CMOS器件及其制作方法，提高了COMS器件的性能，使其满足设计要求。
为解决上述问题，本发明实施例提供了如下技术方案：
一种CMOS器件制作方法，包括：提供半导体衬底，在所述衬底表面内形成第一有源区和第二有源区，在所述衬底表面上形成第一替代栅电极层和层间介质层，且所述层间介质层表面与第一替代栅电极层顶部齐平；以所述层间介质层为掩膜，去除所述第一替代栅电极层，形成沟槽；在所述沟槽的底部和侧壁形成高K介质层；在所述高K介质层上形成第二替代栅电极层，所述第二替代栅电极层顶部与所述层间介质层顶部齐平；在第二有源区上方的第二替代栅电极层上形成第一阻挡层，以所述第一阻挡层为掩膜，去除第一有源区上方的第二替代栅电极层材料，形成第一沟槽；在所述第一沟槽的底部和侧壁形成第一功函数层；填充所述第一沟槽，形成第一金属栅极；在第一有源区上方形成第二阻挡层，以所述第二阻挡层为掩膜，去除第二有源区上方的第二替代栅电极层材料，形成第二沟槽；在所述第二沟槽的底部和侧壁形成第二功函数层；填充所述第二沟槽，形成第二金属栅极。
优选的，所述第一功函数层和第二功函数层的材料不同。
优选的，所述第一有源区为N型有源区，所述第二有源区为P型有源区。
优选的，所述第一功函数层材料为氮化钛、氮化铊和钛铝中的一种或任意组合。
优选的，所述第二功函数层材料为氮化钛和/或氮化铊。
优选的，在所述第一沟槽的底部和侧壁形成第一功函数层之前，还包括：去除所述第一阻挡层；在所述第二沟槽的底部和侧壁形成第二功函数层之前，还包括：去除所述第二阻挡层。
优选的，所述第一阻挡层材料和第二阻挡层材料均为光刻胶。
优选的，所述形成第一金属栅极的过程为：在所述第一功函数层上形成第一栅金属层，所述第一栅金属层填满所述第一沟槽；采用化学机械研磨工艺去除所述层间介质层表面上的第一栅金属层材料和第一功函数层材料，使所述层间介质层表面齐平，得到所述第一金属栅极。
优选的，所述形成第二金属栅极的过程为：在所述第二功函数层上形成第二栅金属层，所述第二栅金属层填满所述第二沟槽；采用化学机械研磨工艺去除所述层间介质层表面上的第二栅金属层材料和第二功函数层材料，使所述层间介质层表面齐平，得到所述第二金属栅极。
优选的，所述第一金属栅极和第二金属栅极的材料相同，二者的材料为铝、铜、银、金、铂、镍、钛、钴、铊、钽、钨、硅化钨、钨化钛、氮化钛、氮化铊、碳化铊、镍铂或氮硅化铊。
优选的，在所述衬底表面上形成所述层间介质层之前，还包括：在所述衬底表面形成第三阻挡层，所述第三阻挡层覆盖所述第一替代栅电极层表面。
优选的，所述第三阻挡层材料为氮化硅。
优选的，所述高K介质层材料为氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、和铌酸铅锌中的至少一种。
本发明实施例还公开了一种CMOS器件，包括：半导体衬底，位于该半导体衬底表面内的第一有源区和第二有源区；位于所述第一有源区表面上的第一金属栅结构、位于所述第二有源区表面上的第二金属栅结构；其中，所述第一金属栅结构包括，第一金属栅极、包覆所述第一金属栅极底部和侧壁的第一功函数层、包覆所述第一功函数层底部和侧壁的高K介质层；所述第二金属栅结构包括，第二金属栅极、包覆所述第二金属栅极底部和侧壁的第二功函数层、包覆所述第二功函数层底部和侧壁的高K介质层；所述第一功函数层和第二功函数层均是在一次成膜过程中形成的。
优选的，所述第一功函数层和第二功函数层的材料不同。
优选的，所述第一有源区为N型有源区，所述第二有源区为P型有源区。
优选的，所述第一功函数层为氮化钛、氮化铊和钛铝中的一种或任意组合，所述第二功函数层为氮化钛和/或氮化铊。
与现有技术相比，上述技术方案具有以下优点：
本发明实施例所提供的技术方案，通过先采用第二替代栅电极层和第一阻挡层保护第二有源区上方的栅极区域，在第一有源区上方形成第一沟槽，之后在第一沟槽内形成第一功函数层和第一金属栅极，之后采用第二阻挡层保护第一功函数层和第一金属栅极，在第二有源区上方形成第二沟槽，之后在第二沟槽内形成第二功函数层和第二金属栅极，从而使得第一功函数层和第二功函数层均可以在一次成膜过程中形成，即在形成第一功函数层或第二功函数层的过程中，不再掺杂形成其它膜层或结构的步骤，一次性连续沉积形成第一功函数层和第二功函数层，从而避免了形成CMOS器件功函数层过程中交叉污染的风险。同时，形成的NMOS器件和PMOS器件的功函数层厚度基本相同，进而使得二者的金属栅极所占据的沟槽内部的区域也基本相同，不会存在金属栅极填充不足的问题，从而较现有技术，降低了对后续形成插塞和金属互连工艺的要求，最终提高了COMS器件的性能，使其满足设计要求。
附图说明
图1为现有技术中公开的CMOS器件的结构图；
图2-12为本发明实施例公开的CMOS器件制作方法各步骤的剖面图。
具体实施方式
正如背景技术部分所述，采用现有技术中的HKMG工艺中的“后栅极”工艺制作出的CMOS器件性能较差，出现这种问题的原因主要在于现有技术中的CMOS制作工艺，现有CMOS器件制作过程如下：
提供半导体衬底，在该半导体衬底表面内形成N型有源区和P型有源区，在该半导体衬底表面上形成替代栅电极层和层间介质层，层间介质层表面和替代栅电极层顶部齐平；
去除替代栅电极层材料，分别在N型有源区和P型有源区表面上形成第一沟槽和第二沟槽；
在衬底表面上形成高K介质层，所述高K介质层覆盖第一沟槽和第二沟槽的底部和侧壁；
在衬底上形成阻挡层，该阻挡层仅覆盖NMOS器件区域，在高K介质层表面上形成PMOS器件区域形成第二功函数层，第二功函数层覆盖第二沟槽内的高K介质层表面；
之后，去除覆盖NMOS器件区域的阻挡层，在衬底上形成NMOS器件的功函数层（以下简称第一功函数层），此时，第一功函数层不仅覆盖第一沟槽内高K介质层的底部和侧壁，还会覆盖第二功函数层的底部和侧壁，换句话说，实际上形成的PMOS器件的功函数层为第一功函数层和第二功函数层的叠层；
之后在第一沟槽和第二沟槽内填充金属材料，在NMOS器件区形成第一金属栅极，在PMOS器件区形成第二金属栅极，最终形成的CMOS器件结构图如图1所示。
从图1中可以看出，由于第一功函数层12和第二功函数层11的叠层作为PMOS器件的功函数层，从而导致了PMOS器件的第二金属栅极13b的填充区域减小，使第二金属栅极13b的金属量较第一金属栅极13a的金属量大幅度减小，从而降低了对第二金属栅极13b的填充能力，由于第二金属栅极13b的宽度减小了，从而对后续形成插塞和金属互连工艺的要求更高，为后续工艺埋下安全隐患，降低了器件的合格率；并且，同样由于需要两次成膜过程才能形成PMOS器件的功函数层，从而提高了PMOS器件区交叉污染的风险，所谓两次成膜过程是指，在形成PMOS器件的功函数层的过程中，中间掺杂了其它结构的形成步骤，如以上所述的NMOS器件功函数层的形成过程。
基于以上分析，本发明实施例提供了一种CMOS器件制作方法，该方法各步骤的剖面图如图2-图12所示，下面结合各步骤的剖面图对该制作方法进行详细描述。
如图2所示，提供半导体衬底200，在所述半导体衬底200表面内形成隔离区201以及位于隔离区201之间的第一有源区202和第二有源区203，其中，隔离区201可以是采用等离子体化学气相沉积工艺（HDP）形成的浅沟槽隔离（STI）区，也可以是LOCOS隔离区，本实施例中优选为隔离区201为STI区，所述第一有源区202为N型有源区，所述第二有源区203为P型有源区。若为P型掺杂，则掺杂粒子为硼离子等三价元素离子，若为N型掺杂，则掺杂粒子为磷离子或砷离子等五价元素离子。
本实施例中的半导体衬底200中可以包括单晶、多晶或非晶结构的硅或硅锗（SiGe），也可以包括混合的半导体结构，例如碳化硅（SiC）、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅（SOI）。此外，半导体衬底还可以包括其它的材料，例如外延层或埋氧层的多层结构。本实施例中仅以硅衬底为例进行说明。
继续参考图2，在所述半导体衬底200表面上形成替代栅介质层204，所述替代栅介质层材料可以为氧化硅、氮化硅或氮氧化硅，在替代栅介质层204上形成第一替代栅电极层205，得到替代栅结构，所述第一替代栅电极层205材料优选为多晶硅。
以上所述“半导体衬底100表面上”是指由半导体衬底100表面向上的区域，该区域不属于半导体衬底100本身；所述“半导体衬底100表面内”是指由半导体衬底100表面向下的区域，该区域属于半导体衬底100本身。
本实施例中具体形成替代栅结构的过程为：在替代栅介质层204表面上形成多晶硅层，在多晶硅层上旋涂光刻胶层，为了保证曝光精度，还可在光刻胶层和多晶硅层之间形成抗反射层，以减少不必要的反射；之后采用具有第一替代栅电极层图形的掩膜版对光刻胶层进行曝光，在所述光刻胶层表面上形成第一替代栅电极层图案，显影之后得到具有第一替代栅电极层图形的光刻胶层，以该具有第一替代栅电极层图形的光刻胶层为掩膜，采用干法刻蚀或湿法刻蚀工艺，去除未被光刻胶层覆盖的多晶硅层材料，得到第一替代栅电极层205。
本实施例中，所述多晶硅层可以采用化学气相沉积工艺形成，其沉积厚度决定了第一替代栅电极层205的高度，即后续形成的金属栅极的高度。
之后，在第一替代栅电极层205两侧形成侧墙206、浅掺杂漏207和源漏，本实施例中优选采用二次侧墙工艺进行浅掺杂漏LDD注入和源漏注入，具体的，先在衬底表面和第一替代栅电极层205周围形成较薄的第一侧墙氧化硅层，在该第一侧墙氧化硅层上沉积第一侧墙氮化硅层，之后采用回刻工艺刻蚀第一侧墙氮化硅层，形成第一侧墙，在对第一侧墙氮化硅层进行刻蚀后，在衬底表面上仍保留有第一侧墙氧化硅层，即在第一替代栅电极层205的侧壁保留了第一侧墙氧化硅层材料和部分第一侧墙氮化硅层材料，在第一替代栅电极层205的顶部保留第一侧墙氧化硅层材料，换句话说，第一侧墙为第一替代栅电极层205侧壁的第一侧墙氧化硅层和第一侧墙氮化硅层的叠层。
继续参见图2，以第一替代栅电极层205和第一侧墙为掩膜，对所述半导体衬底200进行浅掺杂区注入，形成轻掺杂漏极207，之后，对所述半导体衬底200进行热处理，使轻掺杂漏极207中的注入离子发生纵向与横向的均匀扩散。本实施例中，此步骤的热处理工艺可与制作源/漏极完成后的退火工艺一起进行。
之后，在半导体衬底200上形成第二侧墙，具体形成过程如下：用化学气相沉积工艺在半导体衬底上及第一侧墙周围形成第二侧墙氧化硅层，在第二侧墙氧化硅层上形成第二侧墙氮化硅层，即第二侧墙氧化硅层和第二侧墙氮化硅层的叠层作为第二侧墙介质层；用回刻蚀工艺刻蚀第二侧墙氮化硅层，保留第二侧墙氧化硅层，形成第二侧墙，第二侧墙和第一侧墙统称为侧墙，由替代栅介质层204、第一替代栅电极层205及侧墙206形成的结构称为替代栅结构，下同。形成侧墙后，衬底表面的替代栅介质层204仍完整保留。
本实施例中，所述侧墙206的层次结构由内到外依次为第一侧墙氧化硅层-第一侧墙氮化硅层-第二侧墙氧化硅层-第二侧墙氮化硅层，在其他实施例中，所述侧墙的形成工艺还可以为一次侧墙工艺，即所述侧墙206可仅包括氮化硅层或氧化硅层。
继续参考图2，以替代栅结构和替代栅结构两侧的侧墙为掩膜，向所述半导体衬底200进行重掺杂区注入，形成源极208a和漏极208b，所述源极和漏极的深度深于轻掺杂漏极207。在注入离子之后，对所述半导体衬底200进行热处理，使源极208a和漏极208b中的注入离子发生纵向与横向的均匀扩散。
本实施例在轻掺杂漏极注入和源极漏极注入过程中，在形成PMOS晶体管区域，向半导体衬底200中注入的是p型离子，如硼离子等。在形成NMOS晶体管区域，向半导体衬底200中注入的是n型离子，如磷离子或砷离子等。
之后采用PVD或CVD工艺在半导体衬底200上形成第三阻挡层209，所述第三阻挡层209覆盖第一替代栅电极层205表面，之后，再采用PVD或CVD工艺在第三阻挡层209上形成层间介质层210。
参见图3，采用化学机械研磨（CMP）工艺研磨层间介质层210和第三阻挡层209直至暴露出第一替代栅电极层205顶部，此时，通过CMP过程去除了侧墙形成后保留在第一替代栅电极层顶部的第一侧墙氧化硅层和第二侧墙氧化硅层材料，使所述层间介质层210表面与第一替代栅电极层205顶部齐平。本实施例中，所述第三阻挡层209材料为氮化硅，所述层间介质层210材料为氧化硅或氮氧化硅等，这里的层间介质层210为第零层间介质层ILD0层。
本实施例中由于第三阻挡层209的存在，可避免在后续CMP过程中过度损伤第一替代栅电极层205表面，以保证第一替代栅电极层205厚度的准确性，并且，该第三阻挡层209还可作为后续形成通孔和金属互连时的应力层，以保护衬底。具体的，在层间介质层210和第三阻挡层209的CMP过程中，可先以较快的速率对层间介质层210材料进行磨抛，当磨抛到第三阻挡层209表面时，减小CMP的速度，即以较慢的速率磨抛第三阻挡层209表面，直至暴露出第一替代栅电极层205的表面。
为保证完全暴露第一替代栅电极层205表面，还可对第三阻挡层209进行过抛，由于此时的CMP速率已经很慢了，因此过抛对第一替代栅电极层205表面的损伤很小。
在CMP过程中采用的研磨液可以是以氧化硅或者氧化铈为主要成分的研磨液，所述研磨液对氧化硅与氮化硅的平坦化速率选择比大于1。其中，所述氧化硅研磨液的颗粒尺寸为1nm~100nm，采用氧化硅研磨液的优点是：研磨颗粒分散性好、化学性质活泼、后清洗过程容易；所述氧化铈研磨液的颗粒尺寸为10nm~20nm，采用氧化铈研磨液的优点是：具有抛光速率高、材料的去除率高、对被抛光表面的损伤较小。选择CMP的研磨液对氧化硅和氮化硅的选择比大于1的工艺参数能够保证高于第一替代栅电极层的氮化硅阻挡层与氧化硅ILD0层能一起被去除。
由于层间介质层210的材料与第一替代栅电极层205的材料不同，因此，在本发明其它实施例中，还可不设置第三阻挡层209，此时，可选择对多晶硅和该ILD0层材料（如氧化硅）选择比大于1的研磨液。
参见图4，以所述层间介质层为掩膜，采用湿法腐蚀或干法刻蚀工艺，去除图3中的第一替代栅电极层205，形成沟槽211，该过程同时去除第一替代栅电极层下方的栅介质层材料。
参见图5，在所述沟槽的底部和侧壁形成界面层212，所述界面层212材料可以为氧化硅、氮化硅、氮氧化硅中任一种或组合，该界面层212厚度为0.1nm-2nm，更优选为0.1nm-1nm，更优选为0.5nm-1.5nm。
由于界面层212的存在有助于保持界面态特性并形成良好电气性质的界面，且由于界面层212与晶体管的沟道密切相连，因此，界面层212的厚度和质量会影响器件的性能。
本实施例中在形成界面层212之前，需对衬底表面进行化学清洗，去除衬底表面的杂质颗粒和自然氧化层，以保证衬底表面的清洁，从而保证后续形成的界面层的质量。
由于形成源极和漏极后，再进行高温工艺会影响源极和漏极的质量，因此，本实施例中形成界面层的工艺选择中，不能使用到高温（一般为500℃以上）。
以界面层212材料为氧化硅为例，本实施例中优选采用化学氧化工艺形成界面层212，具体可将衬底置于具有氧化性溶液中进行氧化，该氧化性溶液包括硝酸溶液、过氯酸溶液、硫酸溶液、双氧水、盐酸与双氧水的混合溶液、臭氧溶解水、硫酸与双氧水的混合溶液、氨水与双氧水的混合溶液、硫酸与硝酸的混合溶液、王水以及沸水等，以臭氧溶解水为例，具体的，可将衬底置于含有去离子水（DI水）和臭氧的水浴中氧化，从而形成较薄的氧化层，之后将衬底从水溶液中取出并干燥，如采用异丙醇和离心脱水的方式。其中，化学氧化过程中，臭氧的浓度为1%-70%，水浴时温度在200℃以下，优选为50℃-180℃。
由于界面层212形成的位置主要是在沟槽底部，采用化学氧化工艺可保证沟槽底部均匀且完整的接触水浴液体，从而确保沟槽底部的任意角落都能够形成氧化层，且形成的氧化层厚度均匀，并且，由于化学氧化工艺本身存在饱和度的限制，因此能够确保形成的氧化层的厚度较薄，从而满足界面层对厚度的要求，并且，采用化学氧化工艺形成界面层212，所采用的温度很低，一般低于200℃，因此，该化学氧化过程对衬底表面内的源极和漏极的结构和质量没有任何影响。
在其它实施例中，还可采用原子层沉积（AtomicLayerDeposition，ALD）工艺形成界面层212，其中，ALD工艺的反应温度不能超过500℃。
继续参照图5，采用CVD或PVD等工艺，在所述界面层212表面上形成高K介质层213，该高K介质层213覆盖所述沟槽底部的界面层和沟槽侧壁。本实施例中高K介质层213的厚度为其中高K介质层的材料包括氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、和铌酸铅锌中的至少一种，更优选为氧化铪。
参见图6，在高K介质层213上形成第二替代栅电极层214，所述第二替代栅电极层214顶部与所述层间介质层210顶部齐平。
该过程具体为，以第二替代栅电极层214材料为多晶硅为例，采用CVD或PVD工艺在所述沟槽内填充多晶硅，形成多晶硅层，之后采用CMP工艺去除层间介质层210表面上的多晶硅层材料和高K介质层材料，使衬底表面齐平，得到第二替代栅电极层214。
参见图7，在第二有源区203上方的第二替代栅电极层214上形成第一阻挡层215，即所述第一阻挡层215仅覆盖第二有源区上方的第二替代栅电极层214，优选的，所述第一阻挡层215材料为光刻胶，形成第一阻挡层215的过程具体为，在衬底表面上旋涂光刻胶层，以具有第二有源区图形的掩膜版对光刻胶层进行曝光，在所述光刻胶层表面上形成第二有源区图案，显影之后得到具有第二有源区图形的光刻胶层，即第一阻挡层215。
继续参照图7，以所述第一阻挡层215为掩膜，采用干法刻蚀或湿法腐蚀工艺，去除第一有源区202上方的第二替代栅电极层材料，形成第一沟槽216。
形成第一阻挡层的目的是避免形成第一沟槽时，损伤第二有源区上方的第二替代栅电极层材料，因此，理论上，第一阻挡层215最小只要覆盖第二源区上方的第二替代栅电极层，最大只要暴露出第一有源区上方的第二替代栅电极层即可，本实施例为了减小形成第一阻挡层215时的光刻精度，可以适当的调整第一阻挡层215的覆盖区域。
形成第一沟槽216后，可采用化学清洗等工艺去除第一阻挡层215，同时去除衬底表面的杂质颗粒和自然氧化层。
参照图8，采用CVD或PVD工艺，在所述第一沟槽的底部和侧壁形成第一功函数层217，即此时的第一功函数层217覆盖整个衬底表面，包括覆盖第一有源区202上方的高K介质层213表面、层间介质层210表面以及第二有源区上方的第二替代栅电极层214表面。之后在第一功函数层217表面上形成第一栅金属层218，第一栅金属层218填满第一沟槽。
如图9所示，采用CMP工艺去除层间介质层表面上的第一功函数层材料和第一栅金属层材料，使衬底表面齐平，从而形成第一金属栅极219。
以上两步骤中，由于第二有源区上方的第二替代栅电极层的阻挡作用，第一功函数层材料和第一栅金属层材料并未填充到PMOS器件的栅极区域，并且，在CMP过程中，也对PMOS器件的栅极区域没有任何损伤。
如图10所示，在第一有源区202上方形成第二阻挡层220，即所述第二阻挡层220仅覆盖第一有源区上方的NMOS器件的栅极区域，即第一金属栅极219和第一功函数层217顶部，本实施例所述第二阻挡层220材料为光刻胶，形成第二阻挡层220的过程具体为，在衬底表面上旋涂光刻胶层，以具有第一有源区图形的掩膜版对光刻胶层进行曝光，在所述光刻胶层表面上形成第一有源区图案，显影之后得到具有第一有源区图形的光刻胶层，即第二阻挡层220。
继续参照图10，以所述第二阻挡层220为掩膜，采用干法刻蚀或湿法腐蚀工艺，去除第二有源区203上方的第二替代栅电极层材料，形成第二沟槽221。
形成第二阻挡层的目的是保护NMOS器件的栅极区域，避免形成第二沟槽221时损伤第一金属栅极219表面，因此，理论上，第二阻挡层220最小只要覆盖第一源区上方的栅极区域，最大只要暴露出第二有源区上方的栅极区域即可，本实施例为了减小形成第二阻挡层220时的光刻精度，可以适当的调整第二阻挡层220的覆盖区域。
形成第二沟槽221后，可采用化学清洗等工艺去除第二阻挡层220，同时去除衬底表面的杂质颗粒和自然氧化层。
如图11所示，采用CVD或PVD工艺，在所述第二沟槽的底部和侧壁形成第二功函数层222，即此时的第二功函数层222覆盖整个衬底表面，包括覆盖第二有源区203上方的高K介质层213表面、层间介质层210表面以及第一有源区上方的第一金属栅极219顶部。之后在第二功函数层222表面上形成第二栅金属层223，第二栅金属层223填满第二沟槽。
如图12所示，采用CMP工艺去除层间介质层表面上的第二功函数层材料和第二栅金属层材料，使衬底表面齐平，从而形成第二金属栅极224。
在以上步骤中，在后续形成功函数层和栅金属层之前，去除第一阻挡层和第二阻挡层，可保证形成功函数层和栅金属层之后衬底表面平整，以降低后续CMP工艺的难度。
本实施例中第一金属栅极219和第二金属栅极224的材料可以相同，也可以不同，本实施例中优选为二者材料相同，二者的材料可以为铝、铜、银、金、铂、镍、钛、钴、铊、钽、钨、硅化钨、钨化钛、氮化钛、氮化铊、碳化铊、镍铂或氮硅化铊。并且，本实施例中的第一金属栅极219和第二金属栅极224还可为多层金属形成的叠层。
本实施例中NMOS器件的功函数层即为第一功函数层，PMOS器件的功函数层即为第二功函数层，本发明实施例中的所述第一功函数层和第二功函数层的材料不同，优选的，所述第一功函数层材料为氮化钛、氮化铊和钛铝中的一种或任意组合，所述第二功函数层材料为氮化钛和/或氮化铊。本实施例中第一功函数层和第二功函数层的厚度优选为2nm-20nm。
本实施例中，所述第一功函数层和第二功函数层优选为多个膜层形成的叠层结构，以上所述第一功函数层和第二功函数层的材料不同也包括第一功函数层中多个膜层的组合方式和第二功函数层中多个膜层的组合方式不同的情况，如第一功函数层由下到上的膜层为氮化钛层-氮化铊层，第二功函数层由下到上的膜层为氮化铊层-氮化钛层。
从以上步骤中可知，第一功函数层和第二功函数层均是在一次成膜过程中形成的，所谓一次成膜过程是指，在形成第一功函数层或第二功函数层的过程中，不再掺杂形成其它膜层或结构的步骤，一次性连续沉积形成第一功函数层和第二功函数层，从而形成的NMOS器件和PMOS器件的功函数层厚度基本相同，进而使得二者的金属栅极所占据的沟槽内部的区域也基本相同，不会存在金属栅极填充不足的问题，从而较现有技术，降低了对后续形成插塞和金属互连工艺的要求。
同样的，由于形成第一功函数层和第二功函数层的过程中，并未掺杂其它膜层或结构的形成过程，从而避免了形成CMOS器件功函数层过程中交叉污染的风险。
本实施例中仅是以先形成NMOS器件的功函数层，后形成PMOS器件的功函数层为例进行说明，在其它实施例中，二者的形成顺序可以互换，本实施例中对此不做限定。
与上述方法实施例相对应，本发明另一实施例公开了一种采用以上方法形成的CMOS器件，其结构图可参见图12，该CMOS器件包括：
半导体衬底200，位于该半导体衬底200表面内的第一有源区202、第二有源区203及位于二者之间的浅槽隔离区201，其中，第一有源区202为NMOS器件的有源区，第二有源区203为PMOS器件的有源区；位于所述第一有源区202表面上的第一金属栅结构和位于所述第二有源区表面上的第二金属栅结构。
其中，所述第一金属栅结构包括，第一金属栅极219、包覆所述第一金属栅极219底部和侧壁的第一功函数层217、包覆所述第一功函数层217底部和侧壁的高K介质层213，以及包覆高K介质层213底部和侧壁的界面层212；所述第二金属栅结构包括，第二金属栅极224、包覆所述第二金属栅极224底部和侧壁的第二功函数层222、包覆所述第二功函数层222底部和侧壁的高K介质层213，以及包覆高K介质层213底部和侧壁的界面层212。
上述结构中的第一功函数层217和第二功函数层222均是在一次成膜过程中形成的，且第一功函数层217仅位于NMOS器件的栅极区域，第二功函数层222仅位于PMOS器件的栅极区域，从而避免了形成第一功函数层217和第二功函数层222过程中的交叉污染，并且提高了金属栅极的填充能力。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (13)

1.一种CMOS器件制作方法，其特征在于，包括：
提供半导体衬底，在所述衬底表面内形成第一有源区和第二有源区，在所述衬底表面上形成第一替代栅电极层和层间介质层，且所述层间介质层表面与第一替代栅电极层顶部齐平；
以所述层间介质层为掩膜，去除所述第一替代栅电极层，形成沟槽；
在所述沟槽的底部和侧壁形成高K介质层；
在所述高K介质层上形成第二替代栅电极层，所述第二替代栅电极层顶部与所述层间介质层顶部齐平；
在第二有源区上方的第二替代栅电极层上形成第一阻挡层，以所述第一阻挡层为掩膜，去除第一有源区上方的第二替代栅电极层材料，形成第一沟槽；
在所述第一沟槽的底部和侧壁形成第一功函数层；
填充所述第一沟槽，形成第一金属栅极；
在第一有源区上方形成第二阻挡层，以所述第二阻挡层为掩膜，去除第二有源区上方的第二替代栅电极层材料，形成第二沟槽；
在所述第二沟槽的底部和侧壁形成第二功函数层；
填充所述第二沟槽，形成第二金属栅极。
2.根据权利要求1所述的CMOS器件制作方法，其特征在于，所述第一功函数层和第二功函数层的材料不同。
3.根据权利要求2所述的CMOS器件制作方法，其特征在于，所述第一有源区为N型有源区，所述第二有源区为P型有源区。
4.根据权利要求3所述的CMOS器件制作方法，其特征在于，所述第一功函数层材料为氮化钛、氮化铊和钛铝中的一种或任意组合。
5.根据权利要求3所述的CMOS器件制作方法，其特征在于，所述第二功函数层材料为氮化钛和/或氮化铊。
6.根据权利要求1所述的CMOS器件制作方法，其特征在于，在所述第一沟槽的底部和侧壁形成第一功函数层之前，还包括：去除所述第一阻挡层；
在所述第二沟槽的底部和侧壁形成第二功函数层之前，还包括：去除所述第二阻挡层。
7.根据权利要求6所述的CMOS器件制作方法，其特征在于，所述第一阻挡层材料和第二阻挡层材料均为光刻胶。
8.根据权利要求6所述的CMOS器件制作方法，其特征在于，所述形成第一金属栅极的过程为：
在所述第一功函数层上形成第一栅金属层，所述第一栅金属层填满所述第一沟槽；
采用化学机械研磨工艺去除所述层间介质层表面上的第一栅金属层材料和第一功函数层材料，使所述层间介质层表面齐平，得到所述第一金属栅极。
9.根据权利要求6所述的CMOS器件制作方法，其特征在于，所述形成第二金属栅极的过程为：
在所述第二功函数层上形成第二栅金属层，所述第二栅金属层填满所述第二沟槽；
采用化学机械研磨工艺去除所述层间介质层表面上的第二栅金属层材料和第二功函数层材料，使所述层间介质层表面齐平，得到所述第二金属栅极。
10.根据权利要求1所述的CMOS器件制作方法，其特征在于，所述第一金属栅极和第二金属栅极的材料相同，二者的材料为铝、铜、银、金、铂、镍、钛、钴、铊、钽、钨、硅化钨、钨化钛、氮化钛、氮化铊、碳化铊、镍铂或氮硅化铊。
11.根据权利要求1所述的CMOS器件制作方法，其特征在于，在所述衬底表面上形成所述层间介质层之前，还包括：在所述衬底表面形成第三阻挡层，所述第三阻挡层覆盖所述第一替代栅电极层表面。
12.根据权利要求11所述的CMOS器件制作方法，其特征在于，所述第三阻挡层材料为氮化硅。
13.根据权利要求1所述的CMOS器件制作方法，其特征在于，所述高K介质层材料为氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、和铌酸铅锌中的至少一种。
CN201210241829.1A 2012-07-12 2012-07-12 Cmos器件及其制作方法 Active CN103545183B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210241829.1A CN103545183B (zh) 2012-07-12 2012-07-12 Cmos器件及其制作方法
US13/714,452 US8901675B2 (en) 2012-07-12 2012-12-14 CMOS devices and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210241829.1A CN103545183B (zh) 2012-07-12 2012-07-12 Cmos器件及其制作方法

Publications (2)

Publication Number Publication Date
CN103545183A CN103545183A (zh) 2014-01-29
CN103545183B true CN103545183B (zh) 2016-06-29

Family

ID=49913266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210241829.1A Active CN103545183B (zh) 2012-07-12 2012-07-12 Cmos器件及其制作方法

Country Status (2)

Country Link
US (1) US8901675B2 (zh)
CN (1) CN103545183B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196542B2 (en) * 2013-05-22 2015-11-24 United Microelectronics Corp. Method for manufacturing semiconductor devices
CN104425522B (zh) * 2013-09-10 2017-10-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US9660035B2 (en) * 2014-01-29 2017-05-23 International Business Machines Corporation Semiconductor device including superlattice SiGe/Si fin structure
CN104916588A (zh) * 2014-03-11 2015-09-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
KR102250583B1 (ko) * 2014-12-16 2021-05-12 에스케이하이닉스 주식회사 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
US10020304B2 (en) * 2015-11-16 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor, semiconductor device and fabricating method thereof
CN108630751B (zh) * 2017-03-21 2022-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10720516B2 (en) * 2017-06-30 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Gate stack structure and method for forming the same
CN109841525B (zh) * 2017-11-27 2021-12-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
TWI685978B (zh) * 2019-01-04 2020-02-21 力晶積成電子製造股份有限公司 半導體元件及其製造方法
CN112038339A (zh) * 2020-08-25 2020-12-04 上海华力集成电路制造有限公司 高介电金属栅极mosfet结构及其制造方法
US11824100B2 (en) 2021-01-22 2023-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure of semiconductor device and method of forming same
CN114551357B (zh) * 2022-02-21 2024-08-20 中国科学院微电子研究所 堆叠纳米片环栅cmos器件及其制备方法
CN116799004B (zh) * 2023-08-23 2023-11-28 合肥晶合集成电路股份有限公司 一种半导体集成器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930913A (zh) * 2009-06-26 2010-12-29 中芯国际集成电路制造(上海)有限公司 金属栅电极形成方法
CN102420185A (zh) * 2010-09-25 2012-04-18 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040113211A1 (en) * 2001-10-02 2004-06-17 Steven Hung Gate electrode with depletion suppression and tunable workfunction
US7153784B2 (en) * 2004-04-20 2006-12-26 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
CN100536090C (zh) * 2005-09-19 2009-09-02 中芯国际集成电路制造(上海)有限公司 形成cmos半导体器件的方法
US8367563B2 (en) * 2009-10-07 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for a gate replacement process
US8617946B2 (en) * 2009-11-11 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including metal gates and fabrication methods thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930913A (zh) * 2009-06-26 2010-12-29 中芯国际集成电路制造(上海)有限公司 金属栅电极形成方法
CN102420185A (zh) * 2010-09-25 2012-04-18 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的制作方法

Also Published As

Publication number Publication date
US8901675B2 (en) 2014-12-02
US20140015064A1 (en) 2014-01-16
CN103545183A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
CN103545183B (zh) Cmos器件及其制作方法
US8828814B2 (en) Integrated semiconductor device and fabrication method
TWI495106B (zh) 鰭式場效電晶體及其製造方法
US20060113590A1 (en) Method of forming a recess structure, recessed channel type transistor and method of manufacturing the recessed channel type transistor
US10002878B2 (en) Complementary SONOS integration into CMOS flow
TW200425523A (en) Semiconductor memory device
US20160126327A1 (en) Method of making a split gate memory cell
US20180061849A1 (en) Method of manufacturing semiconductor device
TW548785B (en) Semiconductor integrated circuit device and method of fabricating the same
CN108122973B (zh) 半导体结构及其形成方法、以及sram
TW201725612A (zh) 半導體元件及其形成方法
CN102479694A (zh) 一种金属栅极及mos晶体管的形成方法
US20120280310A1 (en) Semiconductor device and method of manufacturing the same
CN104124248B (zh) 一种抬升共源区的nor型闪存单元及其制备方法
CN102983097B (zh) 制作金属栅极的金属塞方法
CN102856178B (zh) 金属栅极和mos晶体管的形成方法
CN104779148B (zh) 一种制作半导体器件的方法
TWI809447B (zh) 半導體結構及其形成方法
CN103390583B (zh) 半导体集成器件及其制作方法
CN103794486B (zh) 一种制作金属栅极的方法
CN103515207A (zh) 氧化层、hkmg结构中界面层、mos晶体管形成方法及mos晶体管
CN104078426B (zh) 晶体管的形成方法
KR100788362B1 (ko) 모스펫 소자 및 그 형성 방법
CN103681503B (zh) 半导体器件制造方法
CN113809008A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant