CN108630751B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN108630751B
CN108630751B CN201710169123.1A CN201710169123A CN108630751B CN 108630751 B CN108630751 B CN 108630751B CN 201710169123 A CN201710169123 A CN 201710169123A CN 108630751 B CN108630751 B CN 108630751B
Authority
CN
China
Prior art keywords
layer
gate
barrier layer
silicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710169123.1A
Other languages
English (en)
Other versions
CN108630751A (zh
Inventor
邓浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710169123.1A priority Critical patent/CN108630751B/zh
Priority to US15/925,974 priority patent/US10483371B2/en
Publication of CN108630751A publication Critical patent/CN108630751A/zh
Priority to US16/596,953 priority patent/US10978575B2/en
Application granted granted Critical
Publication of CN108630751B publication Critical patent/CN108630751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体结构及其形成方法，其中方法包括：提供基底；在所述基底上形成栅介质层；在所述栅介质层上形成介质阻挡层结构，在形成所述介质阻挡层结构的过程中，采用第一硅源气体在所述介质阻挡层结构中掺杂硅，所述第一硅源气体包括：三硅基氮；在所述介质阻挡层结构上形成功函数层；在所述功函数层上形成栅极阻挡层结构，在形成所述栅极阻挡层结构的过程中，采用第二硅源气体在所述栅极阻挡层结构中掺杂硅，所述第二硅源气体包括：三硅基氮；在所述栅极阻挡层结构上形成栅极层。所述方法形成的半导体结构的性能较好。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的不断发展，多晶硅栅极层将被金属栅极层替代。金属栅极层与多晶硅栅极层相比，具有栅电阻较低、消除多晶硅耗尽效应，并且与高K栅介质材料具有良好的兼容性。
为了满足高性能器件的需要，在金属栅极层和栅介质层之间会形成单层或者多层的功函数层，所述功函数层用来调节NMOS晶体管或者PMOS晶体管的阈值电压。在栅介质层和功函数层之间形成介质阻挡层，所述介质阻挡层用于阻挡栅介质层中的原子扩散至功函数层。在金属栅极层和功函数层之间形成栅极阻挡层，所述栅极阻挡层用于阻挡金属栅极层中的原子扩散至功函数层。
然而，现有技术形成的介质阻挡层和栅极阻挡层的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以提高介质阻挡层和栅极阻挡层的阻挡性能。
为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成栅介质层；在所述栅介质层上形成介质阻挡层结构，在形成所述介质阻挡层结构的过程中，采用第一硅源气体在所述介质阻挡层结构中掺杂硅，所述第一硅源气体包括：三硅基氮；在所述介质阻挡层结构上形成功函数层；在所述功函数层上形成栅极阻挡层结构，在形成所述栅极阻挡层结构的过程中，采用第二硅源气体在所述栅极阻挡层结构中掺杂硅，所述第二硅源气体包括：三硅基氮；在所述栅极阻挡层结构上形成栅极层。
可选的，所述栅介质层的材料包括：氧化铪；所述栅极层的材料包括：铝。
可选的，所述介质阻挡层结构的厚度为：30埃～60埃。
可选的，所述介质阻挡层结构包括：位于所述栅介质层上的第一介质阻挡层以及位于所述第一介质阻挡层上的第二介质阻挡层；所述第一介质阻挡层中掺杂硅。
可选的，所述第一介质阻挡层的厚度为：20埃～40埃。
可选的，所述第一介质阻挡层的材料包括：掺杂硅的氮化钛。
可选的，所述第一介质阻挡层中硅的原子百分比浓度为：5％～15％。
可选的，所述第一介质阻挡层的形成工艺包括：原子层沉积工艺。所述原子层沉积工艺的参数包括：反应气体包括所述第一硅源气体和钛源气体；其中，所述第一硅源气体的流量为50标准毫升/分钟～150标准毫升/分钟，沉积温度为200摄氏度～350摄氏度，反应腔室的压强为2托～10托。
可选的，所述第二介质阻挡层的厚度为：10埃～20埃。
可选的，所述第二介质阻挡层的材料包括：氮化钛；所述第二介质阻挡层的形成工艺包括：原子层沉积工艺。
可选的，所述栅极阻挡层结构的厚度为：30埃～60埃。
可选的，所述栅极阻挡层结构包括：位于功函数层上的第一栅极阻挡层以及位于所述第一栅极阻挡层上的第二栅极阻挡层；所述第二栅极阻挡层中掺杂硅。
可选的，所述第一栅极阻挡层的厚度为：10埃～20埃。
可选的，所述第一栅极阻挡层的材料包括：氮化钛；所述第一栅极阻挡层的形成工艺包括：原子层沉积工艺。
可选的，所述第二栅极阻挡层的厚度为：20埃～40埃。
可选的，所述第二栅极阻挡层的材料包括：掺杂硅的氮化钛。
可选的，所述第二栅极阻挡层中硅的原子百分比浓度为：5％～15％。
可选的，所述第二栅极阻挡层的形成工艺包括：原子层沉积工艺；所述原子层沉积工艺参数包括：反应气体包括所述第二硅源气体和钛源气体，其中，所述第二硅源气体的流量为50标准毫升/分钟～150标准毫升/分钟，沉积温度为200摄氏度～350摄氏度，反应腔室的压强为2托～10托。
可选的，所述第一硅源气体还包括硅烷；所述第二硅源气体还包括硅烷。
相应的，本发明还提供一种采用上述方法形成的一种半导体结构。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，所述介质阻挡层结构中掺杂硅，使得所述介质阻挡层结构的材料的晶格结构倾向于呈无定形态，使得所述介质阻挡层结构对所述栅介质层材料的离子的阻挡能力较强，所述栅介质层材料的离子不易进入到功函数层中，使所述功函数层的功函数值较稳定，从而提高功函数层的性能。相应的，所述栅极阻挡层结构中掺杂硅，使得所述栅极阻挡层结构的材料的晶格结构倾向于呈无定形态，使得所述栅极阻挡层结构对所述栅极层材料的离子的阻挡性能较强，所述栅极层材料的离子不易进入到功函数层中，使所述功函数层的功函数值较稳定，从而提高功函数层的性能。并且采用第一硅源气体在所述介质阻挡层结构中掺杂硅，所述第一硅源气体包括：三硅基氮。三硅基氮分子结构稳定，所述三硅基氮分子中硅离子携带的键能较强，使得介质阻挡层结构中硅离子与介质阻挡层结构的结合能力较强，因此，所述介质阻挡层结构中硅离子不易扩散至栅极层中，从而提高栅极层的性能。相应的，采用第二硅源气体在所述栅极阻挡层结构中掺杂硅，所述第二硅源气体包括：三硅基氮。三硅基氮分子结构稳定，所述三硅基氮分子中硅离子携带的键能较强，使得栅极阻挡层结构中硅离子与栅极阻挡层结构的结合能力较强，因此，所述栅极阻挡层结构中硅离子不易扩散至栅极层中，从而提高栅极层的性能。
进一步，所述介质阻挡层结构包括：位于所述栅介质层上的第一介质阻挡层，所述第一介质阻挡层更加靠近栅介质层，且所述第一介质阻挡层中掺杂硅，因此，所述第一介质阻挡层对所述栅介质层材料的离子的阻挡性能较好，使得所述栅介质层材料的离子不易扩散至功函数层中，使功函数层的功函数值稳定，从而提高功函数层的性能。并且，所述介质层结构还包括：位于所述第一介质阻挡层上的第二介质阻挡层。所述第一介质阻挡层中硅的原子百分比浓度为：5％～15％，且所述第二介质阻挡层中不含硅，使得所述介质阻挡层结构中硅的平均原子百分比浓度小于所述第一介质阻挡层中硅的原子百分比浓度，从而避免所述介质层结构中的电阻过度增大，进而提高半导体结构的性能。
进一步，所述栅极阻挡层结构包括第二栅极阻挡层，所述第二栅极阻挡层更加靠近栅极层，且所述第二栅极阻挡层中掺杂硅，因此，所述第二栅极阻挡层对所述栅极层材料的离子的阻挡性能较好。所述栅极阻挡层结构还包括：位于所述第二栅极阻挡层与功函数层之间的第一栅极阻挡层，所述第一栅极阻挡层中不掺杂硅，而所述第二栅极阻挡层中硅的原子百分比浓度为：5％～15％，使得所述栅极阻挡层结构中硅的平均原子百分比浓度小于所述第二栅极阻挡层中硅的原子百分比浓度，从而避免所述栅极阻挡层结构中的电阻过度增大，进而提高半导体结构的性能。
附图说明
图1是一种半导体结构的形成方法各步骤的结构示意图；
图2至图9是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
正如背景技术所述，所述半导体结构中的阻挡层的性能较差。
图1是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提高基底100，所述基底100上具有介质层(图中未标出)，位于所述介质层开口内具有伪栅开口；在所述伪栅开口的侧壁和底部形成栅介质层101；在所述栅介质层101上形成介质阻挡层102；在所述介质阻挡层102上形成功函数层103；在所述功函数层103上形成栅极阻挡层104；在栅极阻挡层104上形成栅极层105。
然而，采用上述方法制备的半导体结构性能较差，原因在于：
上述方法中，所述介质阻挡层102用于阻挡所述栅介质层101材料的离子扩散至功函数层103内。所述栅极阻挡层104用于阻挡所述栅极层105材料的离子扩散至功函数层103内。然而，随着半导体器件集成度的不断提高，栅极结构的尺寸不断减小，介质阻挡层102和栅极阻挡层104的厚度也随之不断减小。
所述介质阻挡层102的厚度不断较小，使得所述介质阻挡层102对栅介质层101材料的离子阻挡性能较差，使得所述栅介质层101材料的离子易扩散至功函数层103，使所述功函数层103的功函数不稳定，从而影响功函数层103的性能。而且，所述介质阻挡层102的材料为氮化钛，所述氮化钛材料的晶格结构为柱状结构，使得所述介质阻挡层102对所述栅介质层101材料的离子的阻挡性能更差，使得所述栅介质层101材料的离子更加容易扩散至功函数层103，使所述功函数层103的功函数值更加不稳定，从而影响功函数层103的性能，进而影响半导体结构的性能。
为了增强所述介质阻挡层102对所述栅介质层101材料的离子的阻挡性能，一种解决办法是：所述介质阻挡层102的材料为：掺杂硅的氮化钛。掺杂硅的氮化钛材料的晶格结构倾向于呈无定形态，使得所述介质阻挡层102对所述栅介质层101材料的离子的阻挡性能较强，所述栅介质层101材料的离子不易扩散至功函数层103中，使所述功函数层103的功函数值较稳定，从而提高所述功函数层103的性能。
相应的，栅极阻挡层104的材料为氮化钛时，所述栅极阻挡层104对栅极层105材料离子的阻挡性能较差，为了提高所述栅极阻挡层104对栅极层105材料离子的阻挡性能，一种解决办法是：所述栅极阻挡层104的材料为：掺杂硅的氮化钛。
然而，所述介质阻挡层102和栅极阻挡层104的材料均为掺杂硅的氮化钛，使得所述介质阻挡层102和栅极阻挡层104的电阻均较大，不利于提高半导体结构的性能。并且，所述掺杂硅的氮化钛的形成工艺包括：原子层沉积工艺；所述原子层沉积工艺的参数包括：反应气体包括硅源气体，所述硅源气体均为硅烷。所述硅烷分子在原子层沉积工艺过程中，会产生较多游离的硅原子，所述游离的硅原子容易扩散至栅极层105内，使得所述栅极层105的性能较差，从而影响半导体结构的性能。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供基底；在所述基底上形成栅介质层；在所述栅介质层上形成介质阻挡层结构，在形成所述介质阻挡层结构的过程中，采用第一硅源气体在所述介质阻挡层结构中掺杂硅，所述第一硅源气体包括：三硅基氮；在所述介质阻挡层上形成功函数层；在所述功函数层上形成栅极阻挡层结构，在形成所述栅极阻挡层结构的过程中，采用第二硅源气体在所述栅极阻挡层结构中掺杂硅，所述第二硅源气体包括：三硅基氮；在所述栅极阻挡层结构上形成栅极层。
所述方法中，所述介质阻挡层结构中掺杂硅，使得所述介质阻挡层结构的材料的晶格结构倾向于呈无定形态，使得所述介质阻挡层结构对所述栅介质层材料的离子的阻挡能力较强，所述栅介质层材料的离子不易进入到功函数层中，使所述功函数层的功函数值较稳定，从而提高功函数层的性能。相应的，所述栅极阻挡层结构中掺杂硅，使得所述栅极阻挡层结构的材料的晶格结构倾向于呈无定形态，使得所述栅极阻挡层结构对所述栅极层材料的离子的阻挡性能较强，所述栅极层材料的离子不易进入到功函数层中，使所述功函数层的功函数值较稳定，从而提高功函数层的性能。并且，采用第一硅源气体在所述介质阻挡层结构中掺杂硅，所述第一硅源气体包括：三硅基氮。三硅基氮分子结构稳定，所述三硅基氮分子中硅离子携带的键能较强，使得介质阻挡层结构中硅离子与介质阻挡层结构的结合能力较强，因此，所述介质阻挡层结构中硅离子不易扩散至栅极层中，从而提高栅极层的性能。相应的，采用第二硅源气体在所述栅极阻挡层结构中掺杂硅，所述第二硅源气体包括：三硅基氮。三硅基氮分子结构稳定，所述三硅基氮分子中硅离子携带的键能较强，使得栅极阻挡层结构中硅离子与栅极阻挡层结构的结合能力较强，因此，所述栅极阻挡层结构中硅离子不易扩散至栅极层中，从而提高栅极层的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图9是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图2，提供基底200。
在本实施例中，所述基底200为平面衬底。在其他实施例中，所述衬底包括：基底和位于所述基底上的鳍部。
在本实施例中，所述基底200为硅衬底。在其他实施例中，所述衬底还可以为锗衬底、硅锗衬底、绝缘体上硅、绝缘体上锗或绝缘体上硅锗等半导体衬底。
在本实施例中，所述基底200上具有伪栅结构201。
在本实施例中，沿基底200的延伸方向上，所述伪栅结构201为长条形。
在本实施例中，所述伪栅结构201包括：位于所述基底200上的伪栅极以及位于所述伪栅极上的掩膜层(图中未标出)。
在本实施例中，所述伪栅结构201的两侧具有源漏掺杂区202。
请参考图3，在所述基底200以及源漏掺杂区202上形成介质层203，所述介质层203的顶部表面与所述伪栅结构201的顶部表面齐平。
所述介质层203用于实现不同半导体器件之间的电绝缘。
在本实施例中，所述介质层203的材料为氧化硅。在其他实施例中，所述介质层的材料包括：氮化硅。
所述介质层203的形成步骤包括：在所述基底200、伪栅结构201以及源漏掺杂区202上形成介质膜；平坦化所述介质膜，直至暴露出伪栅结构201的顶部表面，形成介质层203。
所述介质膜的形成工艺包括：化学气相沉积工艺。
平坦化所述介质膜的工艺包括：化学机械研磨工艺。
请参考图4，去除所述伪栅结构201形成伪栅开口204。
所述伪栅开口204用于后续容纳栅介质层、介质阻挡层结构、功函数层、栅极阻挡层结构以及栅极层。
在本实施例中，沿基底200的延伸方向上，所述伪栅开口204的形状为：长条形。
在本实施例中，去除所述伪栅结构201的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。
请参考图5，在所述伪栅开口204的侧壁和底部形成栅介质层205。
所述栅介质层205用于实现基底200与后续形成的栅极层之间的电隔离。
在本实施例中，所述栅介质层205的材料为高K介质材料，所述高K介质材料指的是：介电常数大于3.9的介质材料，例如：HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。在其他实施例中，所述栅介质层为氧化硅与高K介质层形成的叠层结构。
在本实施例中，形成所述栅介质层205的工艺包括原子层沉积工艺。
请参考图6，在所述栅介质层205上形成介质阻挡层结构206，在形成所述介质阻挡层结构206的过程中，采用第一硅源气体在所述介质阻挡层结构206中掺杂硅，所述第一硅源气体包括：三硅基氮。
所述介质阻挡层结构206用于阻挡所述栅介质层205材料的离子扩散至后续形成的功函数层中。
所述介质阻挡层结构206的厚度为：30埃～60埃，选择所述介质阻挡层结构206的厚度的意义在于：若所述介质阻挡层结构206的厚度小于30埃，使得所述介质阻挡层结构206对所述栅介质层205材料的离子的阻挡性能较小，使得所述栅介质层205材料的离子易扩散至后续在所述介质阻挡层206上形成的功函数层内，使所述功函数层的功函数不稳定，从而导致所述功函数层的性能较差，不利于提高半导体结构的性能；当所述伪栅开口204沿基底200延伸方向上的尺寸一定时，若所述介质阻挡层结构206的厚度大于60埃，使得用于后续在所述介质阻挡层结构206上形成功函数层、栅极阻挡层以及栅极层的空间尺寸较小，使得后续形成功函数层、栅极阻挡层以及栅极层较困难，所形成的功函数层、栅极阻挡层以及栅极层的性能较差，不利于提高半导体结构的性能。
在本实施例中，所述介质阻挡层结构206为叠层结构，所述介质阻挡层结构206包括：位于所述栅介质层205上的第一介质阻挡层207以及位于所述第一介质阻挡层207上的第二介质阻挡层208。
所述第一介质阻挡层207的厚度为：20埃～40埃。选择所述第一介质阻挡层207的厚度的意义在于：若所述第一介质阻挡层207的厚度小于20埃，使得所述第一介质阻挡层207对所述栅介质层205材料的离子的阻挡性能不够，进而使得所述栅介质层205材料的离子易进入到后续在所述介质阻挡层结构206上形成的功函数层内，使功函数层的功函数值不稳定，从而影响功函数层的性能，进而影响半导体结构的性能；若所述第一介质阻挡层207的厚度大于40埃，由于第一介质阻挡层207中掺杂硅，硅为不导电材料，因此，所述第一介质阻挡层207的电阻较大，不利于提高半导体结构的性能。
所述第一介质阻挡层207的材料包括：掺杂硅的氮化钛。掺杂硅的氮化钛材料的晶格结构倾向于呈无定形态，使得所述第一介质阻挡层207对所述栅介质层205材料的离子扩散至后续形成的功函数层中的阻挡性能较强，所述栅介质层205材料的离子不易扩散至功函数层，使所述功函数层的功函数值较稳定，从而提高功函数层的性能，进而提高半导体结构的性能。
所述第一介质阻挡层207的形成工艺包括：原子层沉积工艺。所述原子层沉积工艺的参数包括：反应气体包括所述第一硅源气体和钛源气体，其中，所述第一硅源气体的流量为50标准毫升/分钟～150标准毫升/分钟，钛源气体为TiCl4，所述钛源气体的流量为100标准毫升/分钟～300标准毫升/分钟，沉积温度为200摄氏度～350摄氏度，反应腔室的压强为2托～10托。
在本实施例中，仅选择三硅基氮作为第一硅源气体，在其他实施例中，所述第一硅源气体包括：三硅基氮和硅烷。
选择三硅基氮作为形成所述第一介质阻挡层207的第一硅源气体的意义在于：三硅基氮分子结构稳定，所述三硅基氮分子中硅离子携带的键能较强，使得第一介质阻挡层207中硅离子与第一介质阻挡层207的结合能力较强，因此，所述第一介质阻挡层207中硅离子不易扩散至后续形成的栅极层中，从而提高栅极层的性能较好，进而提高半导体结构的性能。所述介质阻挡层结构206包括：第一介质阻挡层207，因此，第一介质阻挡层207使得所述介质阻挡层206材料的硅离子不易扩散至后续形成的栅极层中，从而提高栅极层的性能较好，进而提高半导体结构的性能。
在本实施例中，仅选择三硅基氮作为形成所述第一介质阻挡层207的第一硅源气体的意义在于：所述第一介质阻挡层207中的硅离子均来自于三硅基氮，所述三硅基氮分子中硅离子携带的键能较强，因此，第一介质阻挡层207中硅离子均与第一介质阻挡层207的结合能力较强，使得第一介质阻挡层207中硅离子均不易扩散至后续形成的栅极层中，从而提高栅极层的性能较好，进而提高半导体结构的性能。
所述第一介质阻挡层207中硅的原子百分比浓度为：5％～15％。选择所述第一介质阻挡层207中硅的原子百分比浓度的意义在于：若所述第一介质阻挡层207中硅的原子百分比浓度小于5％，使得所述第一介质阻挡层207对所述栅介质层205材料的离子的阻挡性能较弱，所述栅介质层205材料的离子易进入到后续形成的功函数层内，使所述功函数层的功函数值不稳定，从而影响功函数层的性能；若所述第一介质阻挡层207中硅的原子百分比浓度大于15％，使得第一介质阻挡层207的电阻较大，不利于提高半导体结构的性能。
所述第二介质阻挡层208的材料包括：氮化钛。
所述第二介质阻挡层208的厚度为：10埃～20埃，选择所述第二介质阻挡层208的厚度的意义在于：若所述第二介质阻挡层208的厚度小于10埃，使得第二介质阻挡层208对所述栅介质层205材料的离子的阻挡性能不够，进而使得所述栅介质层205材料的离子易进入到后续在所述介质阻挡层结构206上形成的功函数层内，使功函数层的功函数值不稳定，从而影响功函数层的性能；当所述伪栅开口204沿基底200延伸方向上的尺寸一定时，若是第二介质阻挡层208的厚度大于20埃，使得用于后续形成功函数层、栅极阻挡层以及栅极层的空间尺寸较小，使得后续形成功函数层、栅极阻挡层以及栅极层较困难，所形成的功函数层、栅极阻挡层以及栅极层的性能较差，不利于提高半导体结构的性能。
所述介质阻挡层结构206包括：第一介质阻挡层207，所述第一介质阻挡层207更加靠近栅介质层205，且所述第一介质阻挡层207中掺杂硅，因此，所述第一介质阻挡层207对所述栅介质层205材料的离子的阻挡性能较好，使得所述栅介质层205材料的离子不易扩散至后续形成的功函数层中，使所述功函数层的功函数值稳定，从而提高功函数层的性能。并且，所述介质层结构206还包括：位于所述第一介质阻挡层207上的第二介质阻挡层208。所述第一介质阻挡层207中硅的原子百分比浓度为：5％～15％，且所述第二介质阻挡层208中不含硅，使得所述介质层结构206中硅的平均原子百分比浓度小于所述第一介质阻挡层207中硅的原子百分比浓度，从而避免所述介质层结构206中的电阻过度增大，进而提高半导体结构的性能。
请参考图7，在所述第二介质阻挡层208上形成功函数层209。
所述功函数层209用于调节阈值电压。
在本实施例中，所述功函数层209用于形成NMOS晶体管，所述功函数层209的材料为钛铝。
在其他实施例中，所述功函数层用于形成PMOS晶体管，所述功函数层的材料为氮化钛。
在本实施例中，所述功函数层209的形成工艺包括：原子层沉积工艺。在其他实施例中，所述功函数层的形成工艺包括：物理气相沉积工艺。
所述栅介质层205与功函数层209之间具有介质阻挡层结构206，所述介质阻挡层结构206能够阻挡所述栅介质层205材料的离子进入到所述功函数层209内，使所述功函数层209的功函数值稳定，从而提高所述功函数层209的性能。
请参考图8，在所述功函数层209上形成栅极阻挡层结构210，在形成所述栅极阻挡层结构210的过程中，采用第二硅源气体在所述栅极阻挡层结构210中掺杂硅，所述第二硅源气体包括：三硅基氮。
所述栅极阻挡层结构210用于阻挡后续在所述栅极阻挡层结构210上形成的栅极层材料的离子扩散至功函数层209内。
所述栅极阻挡层结构210的厚度为：30埃～60埃，选择所述栅极阻挡层结构210的厚度的意义在于：若所述栅极阻挡层结构210的厚度小于30埃，使得所述栅极阻挡层结构210对后续在所述栅极阻挡层结构210上形成的栅极层材料的离子的阻挡性能较小，使得所述栅极层材料的离子易进入到功函数层209内，使所述功函数层209的功函数不稳定，从而导致所述功函数层209的性能较差，不利于提高半导体结构的性能；当所述伪栅开口204沿基底200延伸方向上的尺寸一定时，若所述栅极阻挡层210厚度大于60埃，使得用于后续形成栅极层的空间尺寸较小，使得后续形成栅极层困难，且所述形成的栅极层的性能较差，不利于提高半导体结构的性能。
在本实施例中，所述栅极阻挡层结构210为叠层结构，所述栅极阻挡层210包括：位于所述功函数209上的第一栅极阻挡层211以及位于所述第一栅极阻挡层211上的第二栅极阻挡层212。
所述第二栅极阻挡层212的厚度为：20埃～40埃，选择所述第二栅极阻挡层212的厚度的意义在于：若所述第二栅极阻挡层212的厚度小于20埃，使得所述第二栅极阻挡层212对后续在所述栅极阻挡层结构210上形成的栅极层材料的离子的阻挡性能不够，使得所述栅极层材料的离子易进入到所述功函数层209内，使所述功函数层209的功函数值不稳定，从而影响功函数层209的性能，不利于提高半导体结构的性能；若所述第二栅极阻挡层212的厚度大于40埃，由于第二栅极阻挡层212中掺杂硅，硅为不导电材料，使得所述第二栅极阻挡层212的电阻较大，不利于提高半导体结构的性能。
所述第二栅极阻挡层212的材料包括：掺杂硅的氮化钛。掺杂硅的氮化钛材料的晶格结构倾向于呈无定形态，使得所述第二栅极阻挡层212对后续在所述栅极阻挡层结构210上形成的栅极层材料的离子扩散至功函数层209内的阻挡性能较强，所述栅极层材料的离子不易扩散至功函数层，使所述功函数层的功函数值较稳定，从而提高功函数层性能，进而提高半导体结构的性能。
所述第二栅极阻挡层212的形成工艺包括：原子层沉积工艺。所述原子层沉积工艺的参数包括：反应气体包括所述第二硅源气体和钛源气体，其中，所述第二硅源气体的流量为50标准毫升/分钟～150标准毫升/分钟，钛源气体为TiCl4，钛源气体的流量为100标准毫升/分钟～300标准毫升/分钟，沉积温度为200摄氏度～350摄氏度，反应腔室的压强为2托～10托：。
在本实施例中，仅选择三硅基氮作为第二硅源气体，在其他实施例中，所述第二硅源气体包括：三硅基氮和硅烷。
选择三硅基氮作为形成第二栅极阻挡层212的第二硅源气体的意义在于：三硅基氮分子结构稳定，所述三硅基氮分子中硅离子携带的键能较强，使得第二栅极阻挡层212中硅离子与第二栅极阻挡层212的结合能力较强，因此，所述第二栅极阻挡层212中硅离子不易扩散至后续形成的栅极层中，从而提高栅极层的性能，进而提高半导体结构的性能。所述栅极阻挡层结构210包括：第二栅极阻挡层212，因此，所述第二栅极阻挡层212使得所述栅极阻挡层结构210材料的硅离子不易扩散至后续形成的栅极层中，从而提高栅极层的性能较好，进而提高半导体结构的性能。
在本实施例中，仅选择三硅基氮作为形成所述第二栅极阻挡层212的第二硅源气体的意义在于：所述第二栅极阻挡层212中的硅离子均来自于三硅基氮，所述三硅基氮分子中硅离子携带的键能较强，因此，第二栅极阻挡层212中硅离子均与第二栅极阻挡层212的结合能力较强，使得第二栅极阻挡层212中硅离子均不易扩散至后续形成的栅极层中，从而提高栅极层的性能较好，进而提高半导体结构的性能。
所述第二栅极阻挡层212中硅的原子百分比浓度为：5％～15％。选择所述第二栅极阻挡层212中硅的原子百分比浓度的意义在于：若所述第二栅极阻挡层212中硅的原子百分比浓度小于5％，使得所述第二栅极阻挡层212对后续在所述第二栅极阻挡层212上形成的栅极层材料的离子的阻挡性能较弱，所述栅极层材料的离子易进入到后续形成的功函数层内，使所述功函数层的功函数值不稳定，从而提高功函数层的性能；若所述第二栅极阻挡层212中硅的原子百分比浓度大于15％，使得第二栅极阻挡层212的电阻较大，不利于提高半导体结构的性能。
所述第一栅极阻挡层211的材料包括：氮化钛。
所述第一栅极阻挡层211的厚度为：10埃～20埃，选择所述第一栅极阻挡层211的厚度的意义在于：若所述第一栅极阻挡层211的厚度小于10埃，使得所述第一栅极阻挡层211对后续形成的栅极层材料的离子的阻挡性能不够，使得栅极层材料的离子易进入到功函数层209内，使功函数层209的功函数值不稳定，从而影响功函数层209的性能；当所述伪栅开口204沿基底200延伸方向上的尺寸一定时，若是第一栅极阻挡层211的厚度大于20埃，用于后续形成栅极层的空间尺寸较小，使得后续形成栅极层较困难，进而使得栅极层的性能较差，不利于提高半导体结构的性能。
所述栅极阻挡层结构210包括：第二栅极阻挡层212，所述第二栅极阻挡层212更加靠近后续在栅极阻挡层结构210上形成的栅极层，且所述第二栅极阻挡层212中掺杂硅，因此，所述第二栅极阻挡层212对所述栅极层材料的离子的阻挡性能较好，使得所述栅极层材料的离子不易扩散至后续形成的功函数层中，使功函数层的功函数值稳定，从而提高功函数层的性能。并且，所述栅极阻挡层结构210还包括：位于所述第二栅极阻挡层212与功函数层209之间的第一栅极阻挡层211。所述第二栅极阻挡层212中硅的原子百分比浓度为：5％～15％，且所述第一栅极阻挡层211中不含硅，使得所述栅极阻挡层结构210中硅的平均原子百分比浓度小于所述第二栅极阻挡层212中硅的原子百分比浓度，从而避免所述栅极阻挡层结构210的电阻过度增大，进而提高半导体结构的性能。
请参考图9，在所述栅极阻挡层结构210上形成栅极层213。
所述栅极层213的形成步骤包括：在所述栅极阻挡层结构210以及介质层203上形成栅极膜；平坦化所述栅极膜直至暴露出所述介质层203的顶部表面，形成栅极层213。
所述平坦化工艺为：化学机械研磨工艺。
在本实施例中，所述栅极层213的材料包括：Al。在其他实施例中，所述栅极层的材料包括：Cu、Ag、Au、Ni、Ti、W、WN或WSi。
所述栅极阻挡层结构210用于隔离所述栅极层213和功函数层209，所述栅极阻挡层结构210能够阻止所述栅极层213材料的离子扩散进入功函数层209，使所述功函数层209的功函数值较稳定，从而提高所述功函数层209的性能，进而提高半导体结构的性能。
综上，在本实施例中，所述介质阻挡层结构中掺杂硅，使得所述介质阻挡层结构的材料的晶格结构倾向于呈无定形态，使得所述介质阻挡层结构对所述栅介质层材料的离子的阻挡能力较强，所述栅介质层材料的离子不易进入到功函数层中，使所述功函数层的功函数值较稳定，从而提高功函数层的性能。相应的，所述栅极阻挡层结构中掺杂硅，使得所述栅极阻挡层结构的材料的晶格结构倾向于呈无定形态，使得所述栅极阻挡层结构对所述栅极层材料的离子的阻挡性能较强，所述栅极层材料的离子不易进入到功函数层中，使所述功函数层受栅极层的功函数值较稳定，从而提高功函数层的性能。并且，采用第一硅源气体在所述介质阻挡层结构中掺杂硅，所述第一硅源气体包括：三硅基氮。三硅基氮分子结构稳定，所述三硅基氮分子中硅离子携带的键能较强，使得介质阻挡层结构中硅离子与介质阻挡层结构的结合能力较强，因此，所述介质阻挡层结构中硅离子不易扩散至栅极层中，从而提高栅极层的性能。相应的，采用第二硅源气体在所述栅极阻挡层结构中掺杂硅，所述第二硅源气体包括：三硅基氮。三硅基氮分子结构稳定，所述三硅基氮分子中硅离子携带的键能较强，使得栅极阻挡层结构中硅离子与栅极阻挡层结构的结合能力较强，因此，所述栅极阻挡层结构中硅离子不易扩散至栅极层中，从而提高栅极层的性能。
相应的，本发明实施例还提供一种采用上述方法所形成的半导体结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成栅介质层；
在所述栅介质层上利用原子层沉积工艺形成介质阻挡层结构，在形成所述介质阻挡层结构的过程中，采用第一硅源气体在所述介质阻挡层结构中掺杂硅，所述原子层沉积工艺的参数包括：反应气体包括所述第一硅源气体，所述第一硅源气体为三硅基氮，所述介质阻挡层结构包括：位于所述栅介质层上的第一介质阻挡层以及位于所述第一介质阻挡层上的第二介质阻挡层；所述第二介质阻挡层中不掺杂硅，所述第一介质阻挡层中掺杂硅且呈无定形态；
在所述介质阻挡层结构上形成功函数层；
在所述功函数层上利用原子层沉积工艺形成栅极阻挡层结构，在形成所述栅极阻挡层结构的过程中，采用第二硅源气体在所述栅极阻挡层结构中掺杂硅，所述原子层沉积工艺参数包括：反应气体包括所述第二硅源气体，所述第二硅源气体为三硅基氮，所述栅极阻挡层结构包括：位于功函数层上的第一栅极阻挡层以及位于所述第一栅极阻挡层上的第二栅极阻挡层；所述第一栅极阻挡层中不掺杂硅，所述第二栅极阻挡层中掺杂硅且呈无定形态；
在所述栅极阻挡层结构上形成栅极层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅介质层的材料包括：氧化铪；所述栅极层的材料包括：铝。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质阻挡层结构的厚度为：30埃~60埃。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质阻挡层的厚度为：20埃~40埃。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质阻挡层的材料包括：掺杂硅的氮化钛。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质阻挡层中硅的原子百分比浓度为：5%~15%。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一介质阻挡层的形成工艺包括：原子层沉积工艺；所述原子层沉积工艺的参数包括：反应气体还包括钛源气体，其中，所述第一硅源气体的流量为50标准毫升/分钟~150标准毫升/分钟，钛源气体包括TiCl4，所述钛源气体的流量为100标准毫升/分钟~300标准毫升/分钟，沉积温度为200摄氏度~350摄氏度，反应腔室的压强为2托~10托。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二介质阻挡层的厚度为：10埃~20埃。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二介质阻挡层的材料包括：氮化钛；所述第二介质阻挡层的形成工艺包括：原子层沉积工艺。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极阻挡层结构的厚度为：30埃~60埃。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一栅极阻挡层的厚度为：10埃~20埃。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一栅极阻挡层的材料包括：氮化钛；所述第一栅极阻挡层的形成工艺包括：原子层沉积工艺。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二栅极阻挡层的厚度为：20埃~40埃。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二栅极阻挡层的材料包括：掺杂硅的氮化钛。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二栅极阻挡层中硅的原子百分比浓度为：5%~15%。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第二栅极阻挡层的形成工艺包括：原子层沉积工艺；所述原子层沉积工艺参数包括：反应气体还包括钛源气体，其中，所述第二硅源气体的流量为50标准毫升/分钟~150标准毫升/分钟，钛源气体包括TiCl4，钛源气体的流量为100标准毫升/分钟~300标准毫升/分钟，沉积温度为200摄氏度~350摄氏度，反应腔室的压强为2托~10托。
17.一种采用如权利要求1至16任一项方法所形成的半导体结构。
CN201710169123.1A 2017-03-21 2017-03-21 半导体结构及其形成方法 Active CN108630751B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710169123.1A CN108630751B (zh) 2017-03-21 2017-03-21 半导体结构及其形成方法
US15/925,974 US10483371B2 (en) 2017-03-21 2018-03-20 Semiconductor structure and fabrication method thereof
US16/596,953 US10978575B2 (en) 2017-03-21 2019-10-09 Semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710169123.1A CN108630751B (zh) 2017-03-21 2017-03-21 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN108630751A CN108630751A (zh) 2018-10-09
CN108630751B true CN108630751B (zh) 2022-02-15

Family

ID=63583626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710169123.1A Active CN108630751B (zh) 2017-03-21 2017-03-21 半导体结构及其形成方法

Country Status (2)

Country Link
US (2) US10483371B2 (zh)
CN (1) CN108630751B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190115207A (ko) * 2018-04-02 2019-10-11 삼성전자주식회사 반도체 소자
CN109979994A (zh) * 2019-03-26 2019-07-05 上海华力集成电路制造有限公司 金属栅极结构及其制造方法
US11127857B2 (en) 2019-04-12 2021-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779278A (zh) * 2012-10-22 2014-05-07 中芯国际集成电路制造(上海)有限公司 Cmos管的形成方法
CN104752179A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN106409677A (zh) * 2015-07-30 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US7518196B2 (en) * 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
KR100979244B1 (ko) * 2008-04-30 2010-08-31 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US20100110753A1 (en) * 2008-10-31 2010-05-06 Qimonda Ag Ferroelectric Memory Cell Arrays and Method of Operating the Same
US8394712B2 (en) * 2011-05-05 2013-03-12 International Business Machines Corporation Cavity-free interface between extension regions and embedded silicon-carbon alloy source/drain regions
CN103545183B (zh) * 2012-07-12 2016-06-29 中芯国际集成电路制造(上海)有限公司 Cmos器件及其制作方法
US9384984B2 (en) * 2013-09-03 2016-07-05 United Microelectronics Corp. Semiconductor structure and method of forming the same
KR102055333B1 (ko) * 2014-01-29 2020-01-22 에스케이하이닉스 주식회사 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
US9293556B2 (en) * 2014-07-29 2016-03-22 Globalfoundries Inc. Semiconductor structure including a ferroelectric transistor and method for the formation thereof
CN107112278B (zh) * 2014-12-15 2021-05-04 应用材料公司 用于先进互连应用的超薄电介质扩散阻挡层与蚀刻终止层
US9553092B2 (en) * 2015-06-12 2017-01-24 Globalfoundries Inc. Alternative threshold voltage scheme via direct metal gate patterning for high performance CMOS FinFETs
US9837415B2 (en) * 2015-06-25 2017-12-05 International Business Machines Corporation FinFET structures having silicon germanium and silicon fins with suppressed dopant diffusion
US10522650B2 (en) * 2016-11-29 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US10840354B2 (en) * 2017-02-06 2020-11-17 International Business Machines Corporation Approach to bottom dielectric isolation for vertical transport fin field effect transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779278A (zh) * 2012-10-22 2014-05-07 中芯国际集成电路制造(上海)有限公司 Cmos管的形成方法
CN104752179A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN106409677A (zh) * 2015-07-30 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN108630751A (zh) 2018-10-09
US10978575B2 (en) 2021-04-13
US20180277653A1 (en) 2018-09-27
US10483371B2 (en) 2019-11-19
US20200044050A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
US9660056B2 (en) 3D UTB transistor using 2D-material channels
US10879404B2 (en) Multi-channel field effect transistors using 2D-material
US8513107B2 (en) Replacement gate FinFET devices and methods for forming the same
CN106158860B (zh) 半导体结构及其制造方法
US10424504B2 (en) Method for forming improved liner layer and semiconductor device including the same
US20190006484A1 (en) Manufacturing method of semiconductor device
CN102117831B (zh) 晶体管及其制造方法
CN106409677B (zh) 半导体器件及其形成方法
CN109216458A (zh) 半导体器件及其制造方法
US10978575B2 (en) Semiconductor structure
US20120299113A1 (en) Semiconductor device and method for fabricating the same
CN107316809B (zh) 半导体器件的制造方法、高k介电结构及其制造方法
US20120286363A1 (en) Scaled Equivalent Oxide Thickness for Field Effect Transistor Devices
US20180261515A1 (en) Semiconductor structures and fabrication methods thereof
CN103839806B (zh) 半导体器件及其制造方法
JP2009054609A (ja) Ｐチャネルｍｏｓトランジスタ、ｎチャネルｍｏｓトランジスタ及び不揮発性半導体記憶装置
US20220238686A1 (en) Semiconductor Device and Method
US11139397B2 (en) Self-aligned metal compound layers for semiconductor devices
US11489064B2 (en) Forming 3D transistors using 2D van per waals materials
CN107731747B (zh) 半导体结构及其形成方法
US20240120239A1 (en) Multi-gate device fabrication methods and related structures
TWI625856B (zh) 半導體裝置結構及其製造方法
CN107731740B (zh) 半导体结构的形成方法
CN108461482B (zh) 一种半导体器件及其制造方法
CN108807158B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant