CN104752179A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN104752179A CN104752179A CN201310745754.5A CN201310745754A CN104752179A CN 104752179 A CN104752179 A CN 104752179A CN 201310745754 A CN201310745754 A CN 201310745754A CN 104752179 A CN104752179 A CN 104752179A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate recess
- pmos
- semiconductor device
- diffusion impervious
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 title claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 81
- 239000002184 metal Substances 0.000 claims abstract description 81
- 238000009792 diffusion process Methods 0.000 claims abstract description 66
- 239000007769 metal material Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000015572 biosynthetic process Effects 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 15
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 14
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical group O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 239000004411 aluminium Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 abstract 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 11
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910015801 BaSrTiO Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 229910006501 ZrSiO Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体器件及其形成方法。所述半导体器件的形成方法中，在位于半导体衬底的栅极凹槽内，由下至上依次形成栅介质层、HK层、功函数层后，在所述功函数层上方，以及栅极凹槽的侧壁形成第一扩散阻挡层，之后在所述第一扩散阻挡层上形成填充满所述栅极凹槽的金属材料层，以形成金属栅极。在上述技术方案中，形成的金属栅极中，所述第一扩散阻挡层包裹住所述金属材料层，从而可有效抑制所述金属材料层中的金属原子扩散至金属栅极的其他部分，从而避免基于所述金属原子扩散而导致金属栅极整体功函数下降的缺陷。
Description
技术领域
本发明涉及半导体形成领域，尤其是涉及一种半导体器件及其形成方法。
背景技术
随着集成电路制造技术的发展，集成电路的集成度不断增加，集成电路的特征尺寸也不断减小，而基于集成电路结构的物理极限，集成电路出现了一系列的性能缺陷。
如在CMOS集成电路工艺中，随着器件尺寸的不断缩小要求栅介质厚度不断减薄，栅极漏电流则随着栅介质厚度的减薄而急剧增大。为此，现有的COMS制备工艺中，采用高介电常数(HK)栅介质/金属栅结构代替传统的SiO2/poly(多晶硅)栅结构使得CMOS集成电路中漏电流增加问题得以缓解。
然而，金属栅集成到高K栅介质上仍有许多问题急待解决，如热稳定性问题，界面态，以及费米钉扎效应等问题。其中，费米钉扎效应最为严重。
目前，解决费米钉扎效应最好的方法是调节PMOS晶体管和NMOS晶体管的阈值电压，使得NMOS晶体管和PMOS晶体管的阈值电压对称，且适当低。
栅极功函数直接影响半导体器件的阈值电压（Vt）。
参考图1所示，现有的CMOS晶体管中的栅极中，在高K介质层10，以及金属栅极材料层12之间设置功函数层11，从而调节栅极整体的功函数。
其中，PMOS晶体管和NMOS晶体管中，采用功函数可调的两种金属分别作为PMOS栅极和NOMS栅极的功函数层材料，以调节PMOS晶体管和NMOS晶体管的功函数，并由此调节PMOS晶体管和NMOS晶体管的阈值电压，使得PMOS晶体管和NMOS晶体管达到预期的阈值电压。
现有CMOS晶体管制备工艺中，为了使得PMOS晶体管和NMOS晶体管达到预期的阈值电压，PMOS晶体管中金属栅极的功函数范围需4.8eV～5.1eV之间，NMOS晶体管中金属栅极的功函数范围需位于4.0～4.3eV之间。
然而实际制备过程中，PMOS晶体管的功函数在4.8eV左右浮动，无法达到更高的数值，其直接影响形成的CMOS晶体管的性能。
为此，如何提高CMOS晶体管中PMOS晶体管的功函数是本领域技术人员亟需解决的问题。
发明内容
本发明解决的问题是，提高CMOS晶体管中，PMOS晶体管的功函数。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
提供半导体衬底，在所述半导体衬底内开设有栅极凹槽；
在所述栅极凹槽内，位于所述半导体衬底上形成栅介质层；
在所述栅介质层上形成HK层；
在所述HK层上形成功函数层；
在所述功函数层上，以及所述栅极凹槽的侧壁上形成第一扩散阻挡层；
向所述第一扩散阻挡层上形成金属材料层，所述金属材料层填充满所述栅极凹槽，形成金属栅极。
可选地，所述第一扩散阻挡层的材料为氧化钛。
可选地，所述第一扩散阻挡层的厚度与所述金属材料层的厚度比为1:40～1:100。
可选地，所述第一扩散阻挡层的形成工艺包括：
采用PVD工艺，在所述功函数层，以及栅极凹槽的侧壁上沉积一层金属钛层；
通入氧气或臭氧气体，在400～500℃下，对所述金属钛层进行退火工艺，形成氧化钛。
可选地，所述金属栅极为PMOS金属栅极。
可选地，形成所述HK层后，在所述HK层上形成第二扩散阻挡层。
可选地，所述金属材料层的材料为铝。
本发明还提供了另一种半导体器件的形成方法，包括：
提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域，在所述PMOS区域内开设有PMOS栅极凹槽，在所述NMOS区域内开设有NMOS栅极凹槽；
在所述PMOS栅极凹槽和NMOS栅极凹槽内的半导体衬底上形成栅介质层；
在所述PMOS栅极凹槽和NMOS栅极凹槽的栅介质层上形成HK层；
在所述PMOS栅极凹槽内形成第一功函数层；
在所述PMOS栅极凹槽的第一功函数层上，以及所述NMOS栅极凹槽的HK层上形成第二功函数层；
在所述PMOS栅极凹槽和NMOS栅极凹槽的第二功函数层上形成第一扩散阻挡层；
去除所述NMOS栅极凹槽内的所述第一扩散阻挡层；
向所述PMOS栅极凹槽和NMOS栅极凹槽的第一扩散阻挡层上形成金属材料层，所述金属材料层填充满所述PMOS栅极凹槽和NMOS栅极凹槽，分别形成PMOS金属栅极和NMOS金属栅极。
可选地，去除所述NMOS栅极凹槽内的所述第一扩散阻挡层的工艺为湿法刻蚀工艺，采用的湿法刻蚀剂包括双氧水和氨水的混合溶液。
本发明还提供了一种半导体器件，包括：
半导体衬底，在所述半导体衬底上开设有栅极凹槽；
在所述栅极凹槽内，位于所述半导体衬底上的栅介质层；
位于所述栅介质层上的HK层；
位于所述HK层上的功函数层；
位于所述功函数层上，并且覆盖所述栅极凹槽的侧壁的第一扩散阻挡层；
位于所述第一扩散阻挡层上的金属材料层，所述金属材料层填充满所述栅极凹槽，形成金属栅极。
可选地，所述第一扩散阻挡层的材料为氧化钛。
可选地，所述第一扩散阻挡层的厚度与所述金属材料层的厚度比为1:40～1:100。
可选地，所述金属栅极为PMOS栅极。
可选地，形成所述HK层后，在所述HK层上形成第二扩散阻挡层。
可选地，所述金属材料层的材料为铝。
可选地，所述金属栅极为PMOS金属栅极。
与现有技术相比，本发明的技术方案具有以下优点：
在位于半导体衬底的栅极凹槽内，由下至上依次形成栅介质层、HK层、功函数层后，在所述功函数层上方，以及栅极凹槽的侧壁形成第一扩散阻挡层，之后在所述第一扩散阻挡层上形成填充满所述栅极凹槽的金属材料层，以形成金属栅极。在上述技术方案中，形成的金属栅极中，所述第一扩散阻挡层包裹住所述金属材料层，从而可有效抑制所述金属材料层中的金属原子扩散至金属栅极的其他部分，从而避免基于所述金属原子扩散而导致金属栅极整体功函数下降的缺陷。
附图说明
图1为现有的含有功函数层的栅极的结构示意图；
图2至图10为本发明是实例提供的半导体器件的形成方法中，各步骤中半导体器件的结构示意图；
图11为图10所示的半导体器件的PMOS金属栅极的结构示意图；
图12为采用本发明实施例形成的半导体器件的电压-电容曲线和现有的半导体器件的电压-电容曲线对比图谱。
具体实施方式
正如背景技术中所述，在现有CMOS晶体管制备方法中，在栅极的HK层与金属栅极材料层之间设置一层功函数层，从而调节栅极整体的功函数，进而调节CMOS晶体管的阈值电压（Vt）。
然而在实际制备过程中，发现即使设置了功函数层，但PMOS晶体管的功函数仍然偏低，难以满足对于调节PMOS晶体管阈值电压（Vt）的要求。分析其原因，PMOS晶体管的功函数层取决于PMOS晶体管的整体结构。如图1所示的栅极中，所述栅极的功函数取决于高K介质层10、功函数层11以及金属栅极材料层12的材料结构的共同作用。
现有的PMOS晶体管中，大多采用Al等功函数数值较低的金属作为金属栅极材料。在形成的PMOS栅极中，Al原子会扩散至功函数层11、高K介质层10，以及栅极的其他部分，从而降低了金属栅极整体的功函数数值。
为此，本发明提供了一种半导体器件及其形成方法，其可有效抑制Al原子的扩散，从而提高PMOS晶体管整体的功函数数值。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图10为本实施例提供的半导体器件的形成方法各阶段的半导体器件结构示意图。
先参考图2所示，本实施例半导体器件的形成方法包括：
提供半导体衬底，所述半导体衬底包括半导体基底20和位于所述半导体基底上的介质层30。所述半导体基底20包括PMOS区域21和NMOS区域22。位于所述PMOS区域21的所述介质层30内开设有PMOS栅极凹槽41，在所述NMOS区域22的所述介质层30内开设有NMOS栅极凹槽42。半导体基底20的表面裸露于所述PMOS栅极凹槽41和NMOS栅极凹槽42内。
所述半导体基底20可以为硅基底，也可以是锗、锗硅、砷化镓基底或绝缘体上硅基底，常见的半导体基底均可作为本实施例中的半导体基底。
本实施例中的半导体基底20可选为硅基底。
所述介质层30内的开口的形成工艺可参考CMOS的后栅制备工艺，如先在所述半导体基底上形成伪栅材料层，之后刻蚀所述伪栅材料层，在半导体基底20的PMOS区域21和NMOS区域22上分别形成PMOS伪栅和NMOS伪栅；之后，在所述半导体基底20上形成介质层，所述介质层覆盖所述PMOS伪栅和NMOS伪栅；研磨刻蚀所述介质层，使得介质层表面和所述PMOS伪栅和NMOS伪栅表面齐平；去除所述PMOS伪栅和NMOS伪栅，便可在介质层内形成两个所述栅极凹槽41和42。
继续参考图2所示，在所述PMOS栅极凹槽41和NMOS栅极凹槽42内的半导体基底表面内分别形成栅介质层23和22，并在所述介质层30表面以及所述栅介质层23和22的表面，以及所述栅极凹槽41和42的侧壁上形成高K层32。
本实施例中，所述栅介质层23和22的材料可为氧化硅，形成工艺可选为热氧化工艺。
所述HK层的材料可选为HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO。形成工艺可选为ALD（原子层沉积法）或是CVD（化学气相沉积法）。
在所述HK层32形成后，需要分别在所述PMOS栅极凹槽41和NMOS栅极凹槽42内形成功函数层。
参考图3所示，本实施例中，在形成功函数层之前，先在所述PMOS栅极凹槽41和NMOS栅极凹槽42的HK层32上形成第二扩散阻挡层33。
本实施例中，所述第二扩散阻挡层33的材料可选为氮化钛（TiN），其形成工艺可选为ALD或是PVD（物理气相沉积法）。
在形成所述第二扩散阻挡层33后，在于所述PMOS栅极凹槽41内形成PMOS功函数层，在所述NMOS栅极凹槽内形成NMOS功函数层。
所述PMOS功函数层可选为TiN，形成工艺可选为ALD或是PVD（物理气相沉积法）；所述NMOS功函数层可选为TiAL，形成工艺可选为PVD。
参考图4和图5所示，本实施例以先形成PMOS功函数，后形成NMOS功函数为例。
先参考图4所示，先在所述半导体基底20上采用ALD或是PVD工艺，形成TiN层34，所述TiN层34覆盖所述PMOS区域21和NMOS区域22上的第二扩散阻挡层33；
之后，参考图5所述，在所述PMOS区域21上覆盖一层光刻胶层51，刻蚀去除所述NMOS区域22上的所述TiN层34，仅保留所述PMOS区域21上的TiN层34。
参考图6所示，去除所述光刻胶层51，在所述半导体基底20上，位于所述PMOS区域21和NMOS区域22上，采用PVD工艺形成一层TiAL层35，所述TiAL层35同时覆盖在所述PMOS区域21上的TiN层34，以及所述NMOS区域22上的第二扩散阻挡层33。
本实施例中，位于PMOS区域21上的所述TiN层34以及TiAL35共同作为后续形成的PMOS晶体管的功函数层，所述NMOS区域22上的TiAL层35作为后续形成的NMOS晶体管的功函数层。
参考图7所示，在所述半导体基底20上，位于所述TiAL层35上形成第一扩散阻挡层36。
本实施例中，所述第一扩散阻挡层36的材料为氧化钛（TiO），所述第一阻挡层的形成工艺包括：
先采用PVD工艺在所述半导体基底20上方，形成覆盖所述TiAL层35的钛层；之后，向反应腔中通入氧气（O2），或是臭氧（O3）气体，进行退火工艺，使所述钛层发生氧化反应，形成氧化钛（TiO）。
本实施例中，所述退火温度控制于400～500℃，退火时间控制为20～90秒（S）。
参考图8所示，在形成所述TiO层后，在所述PMOS区域21上形成光刻胶层52，之后以所述光刻胶为掩膜，刻蚀所述TiO层，去除位于所述NMOS区域22上的TiO层，仅保留在所述半导体基底20的PMOS区域21上的TiO层。
本实施例中，所述去除位于所述NMOS区域22上的TiO层的方法为湿法刻蚀工艺，所述湿法刻蚀工艺采用的湿法刻蚀剂包括双氧水和氨水的混合溶液，所述湿法刻蚀剂中，双氧水、氨水和水的体积浓度比为：1:2:50～1:1:5。如SC1溶液。
结合参考图9和图10。先参考图9所示，去除所述光刻胶层52后，采用PVD等工艺在所述半导体基底20上形成金属材料层37，所述金属材料层37填充满所述PMOS栅极凹槽和NMOS栅极凹槽。
本实施例中，所述金属材料层37的材料为Al，形成工艺为PVD。
接着参考图10所示，采用CMP工艺掩模去除所述介质层30上方的所述金属材料层37以及其他各材料层，使得所述金属材料层37的表面与所述介质层30的表面齐平，从而在所述PMOS栅极凹槽内形成栅金属层38，在所述NMOS栅极凹槽内形成栅金属层39。经上述工艺后，在所述PMOS区域21内形成了PMOS金属栅极61，在所述NMOS区域22内形成了NMOS金属栅极62。
本实施例中，所述PMOS金属栅极61中的第一阻挡层36可有效抑制栅金属层38中的Al原子向所述PMOS金属栅极61的其他部分扩散，从而避免基于Al原子扩散而降低所述PMOS金属栅极61整体功函数。
本实施例中，所述PMOS金属栅极61中第一扩散阻挡层36的厚度与所述栅金属层38的厚度比为1:40～1:100，进一步可选为1:50左右。
上述第一扩散层36和所述栅金属层38的厚度比可有效防止所述栅金属层38中的金属原子扩散，若所述第一阻挡层36过薄（第一扩散阻挡层36的厚度与所述栅金属层38的厚度小于1:100），所述第一阻挡层36无法很好地抑制Al原子的扩散；若所述第一阻挡层36过厚（第一扩散阻挡层36的厚度与所述栅金属层38的厚度比大于1:40），对于所述第一扩散阻挡层36抑制Al扩散左右并没有过多提升，但却会减小所述栅金属层38厚度，影响最终形成的PMOS金属栅极性能。
继续参考图10所示，本实施例还提供了一种采用上述半导体器件的形成方法制备的半导体器件。所述半导体器件的结构包括：
半导体衬底，在所述半导体衬底包括半导体基底20，在所述半导体基底20上的介质层30。
所述半导体基底20包括PMOS区域21和NMOS区域22，在PMOS区域21上设有PMOS金属栅极61，而在所述NMOS区域22上设有NMOS金属栅极62。
参考图11所示，所述PMOS金属栅极61包括：
开设在所述PMOS区域21上的介质层30内有PMOS栅极凹槽（图中未标示）；
在所述PMOS栅极凹槽内，位于所述半导体基底20的表面设置有栅介质层23；
在所述PMOS栅极凹槽内，位于所述栅介质层上的HK层32、位于所述HK层32上的第二扩散阻挡层33，以及位于所述第二扩散阻挡层33上的功函数层。
本实施例中，所述功函数层为双层结构，包括位于所述第二扩散阻挡层33表面的第一功函数层34，和位于所述第一功函数层34表面的第二功函数层35。
本实施例中，所述第一功函数层34的材料可选为TiN，所述第二功函数层35的材料为可选TiAl。所述第二扩散阻挡层33的材料可选为TiN，所述第二扩散阻挡层33的材料可选为TiN。
所述HK层32的材料可选为HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO。
所述栅介质层的材料可选为氧化硅。
所述PMOS金属栅极61还包括：位于所述第二功函数层35表面且覆盖PMOS栅极凹槽侧壁的第一扩散阻挡层36。
本实施例中，所述第一扩散阻挡层36的材料为氧化钛（TiO）。
在所述第一扩散阻挡层36的表面，设有栅金属层38，所述栅金属层38填充满所述PMOS栅极凹槽。可选地，所述栅金属层38的表面与所述介质层30表面齐平。
本实施例中，所述栅金属层38的材料可选为Al。所述栅金属层38与所述第一扩散阻挡层36的厚度比可选为1:40～1:100，进一步可选为1:50左右。
在所述PMOS金属栅极61中，所述第一扩散阻挡层61包裹在所述栅金属层38的下方和周边，从而可有效防止Al原子扩散至所述PMOS金属栅极61的其余部位。基于所述Al本身功函数较低，本实施例中的PMOS金属栅极中，通过抑制Al原子扩散，从而抑制基于Al原子扩散而引起的PMOS金属栅极61整体功函数下降的缺陷。
图12为采用本发明实施例形成的半导体器件的电压-电容曲线和现有的半导体器件的电压电容曲线对比图谱。
其中，曲线100为如图11所示的，本实施例提供的设有第一扩散阻挡层的PMOS金属栅极的实施例的电容-电压曲线；曲线200为现有的不含有第一扩散层的PMOS金属栅极的对比例的电容-电压曲线。其中，对比例提供的PMOS金属栅极与图11提供的PMOS金属栅极的唯一区别在于没有所述第一扩散阻挡层。
下表1为根据图12中的电容-电压曲线得到的，对比例和实施例的PMOS金属栅极的功函数数据表。
| 最高功函数数值 | |
| 对比例 | 4.80 |
| 实施例 | 4.90 |
由表1可知，本实施例提供的PMOS金属栅极相比于现有的PMOS金属栅极，其功函数明显提高。
值得注意的是，本实施例中，所述半导体衬底包括了半导体基底，以及半导体基底上的介质层，PMOS栅极凹槽和NMOS栅极凹槽开设于所述介质层内，在除本实施例外的其他实施例中，所述半导体衬底可仅包括半导体基底，而不包括所述介质层，而PMOS栅极凹槽和NMOS栅极凹槽直接开设在半导体基底内，如本发明提供的半导体器件的形成方法可用于鳍式场效应晶体管的制备工艺中。这些简单的改变均在本发明的保护范围内。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种半导体器件的形成方法，其特征在于：包括：
提供半导体衬底，在所述半导体衬底内开设有栅极凹槽；
在所述栅极凹槽内，位于所述半导体衬底上形成栅介质层；
在所述栅介质层上形成HK层；
在所述HK层上形成功函数层；
在所述功函数层上，以及所述栅极凹槽的侧壁上形成第一扩散阻挡层；
向所述第一扩散阻挡层上形成金属材料层，所述金属材料层填充满所述栅极凹槽，形成金属栅极。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一扩散阻挡层的材料为氧化钛。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述第一扩散阻挡层的厚度与所述金属材料层的厚度比为1:40～1:100。
4.如权利要求2所述的半导体器件的形成方法，其特征在于，所述第一扩散阻挡层的形成工艺包括：
采用PVD工艺，在所述功函数层，以及栅极凹槽的侧壁上沉积一层金属钛层；
通入氧气或臭氧气体，在400～500℃下，对所述金属钛层进行退火工艺，形成氧化钛。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，所述金属栅极为PMOS金属栅极。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述HK层后，在所述HK层上形成第二扩散阻挡层。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述金属材料层的材料为铝。
8.一种半导体器件的形成方法，其特征在于：包括：
提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域，在所述PMOS区域内开设有PMOS栅极凹槽，在所述NMOS区域内开设有NMOS栅极凹槽；
在所述PMOS栅极凹槽和NMOS栅极凹槽内的半导体衬底上形成栅介质层；
在所述PMOS栅极凹槽和NMOS栅极凹槽的栅介质层上形成HK层；
在所述PMOS栅极凹槽内形成第一功函数层；
在所述PMOS栅极凹槽的第一功函数层上，以及所述NMOS栅极凹槽的HK层上形成第二功函数层；
在所述PMOS栅极凹槽和NMOS栅极凹槽的第二功函数层上形成第一扩散阻挡层；
去除所述NMOS栅极凹槽内的所述第一扩散阻挡层；
向所述PMOS栅极凹槽和NMOS栅极凹槽的第一扩散阻挡层上形成金属材料层，所述金属材料层填充满所述PMOS栅极凹槽和NMOS栅极凹槽，分别形成PMOS金属栅极和NMOS金属栅极。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，去除所述NMOS栅极凹槽内的所述第一扩散阻挡层的工艺为湿法刻蚀工艺，采用的湿法刻蚀剂包括双氧水和氨水的混合溶液。
10.一种半导体器件，其特征在于，包括：
半导体衬底，在所述半导体衬底上开设有栅极凹槽；
在所述栅极凹槽内，位于所述半导体衬底上的栅介质层；
位于所述栅介质层上的HK层；
位于所述HK层上的功函数层；
位于所述功函数层上，并且覆盖所述栅极凹槽的侧壁的第一扩散阻挡层；位于所述第一扩散阻挡层上的金属材料层，所述金属材料层填充满所述栅极凹槽，形成金属栅极。
11.如权利要求10所述的半导体器件，其特征在于，所述第一扩散阻挡层的材料为氧化钛。
12.如权利要求11所述的半导体器件，其特征在于，所述第一扩散阻挡层的厚度与所述金属材料层的厚度比为1:40～1:100。
13.如权利要求10所述的半导体器件，其特征在于，所述金属栅极为PMOS栅极。
14.如权利要求10所述的半导体器件，其特征在于，形成所述HK层后，在所述HK层上形成第二扩散阻挡层。
15.如权利要求10所述的半导体器件，其特征在于，所述金属材料层的材料为铝。
16.如权利要求10所述的半导体器件，其特征在于，所述金属栅极为PMOS金属栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310745754.5A CN104752179A (zh) | 2013-12-30 | 2013-12-30 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310745754.5A CN104752179A (zh) | 2013-12-30 | 2013-12-30 | 半导体器件及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104752179A true CN104752179A (zh) | 2015-07-01 |
Family
ID=53591694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310745754.5A Pending CN104752179A (zh) | 2013-12-30 | 2013-12-30 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752179A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107393868A (zh) * | 2016-05-13 | 2017-11-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107437562A (zh) * | 2016-05-27 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN107634122A (zh) * | 2017-08-31 | 2018-01-26 | 中国科学院宁波材料技术与工程研究所 | 一种氧化钛钝化膜的制备方法及利用该方法制备太阳电池 |
| CN108010884A (zh) * | 2016-11-01 | 2018-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108231872A (zh) * | 2016-12-13 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN108615759A (zh) * | 2018-04-13 | 2018-10-02 | 上海华力集成电路制造有限公司 | 具有hkmg的pmos |
| CN108630751A (zh) * | 2017-03-21 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108777261A (zh) * | 2018-06-07 | 2018-11-09 | 上海华力集成电路制造有限公司 | 一种晶体管的栅极结构及其制造方法 |
| CN116525577A (zh) * | 2023-07-03 | 2023-08-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050250258A1 (en) * | 2004-05-04 | 2005-11-10 | Metz Matthew V | Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode |
| CN102903741A (zh) * | 2011-07-28 | 2013-01-30 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN102956542A (zh) * | 2011-08-19 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| TW201330108A (zh) * | 2012-01-04 | 2013-07-16 | United Microelectronics Corp | 具有金屬閘極之半導體元件與其製造方法 |
-
2013
- 2013-12-30 CN CN201310745754.5A patent/CN104752179A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050250258A1 (en) * | 2004-05-04 | 2005-11-10 | Metz Matthew V | Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode |
| CN102903741A (zh) * | 2011-07-28 | 2013-01-30 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN102956542A (zh) * | 2011-08-19 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| TW201330108A (zh) * | 2012-01-04 | 2013-07-16 | United Microelectronics Corp | 具有金屬閘極之半導體元件與其製造方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107393868B (zh) * | 2016-05-13 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107393868A (zh) * | 2016-05-13 | 2017-11-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107437562A (zh) * | 2016-05-27 | 2017-12-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN108010884B (zh) * | 2016-11-01 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108010884A (zh) * | 2016-11-01 | 2018-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108231872A (zh) * | 2016-12-13 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN108630751A (zh) * | 2017-03-21 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10978575B2 (en) | 2017-03-21 | 2021-04-13 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor structure |
| CN108630751B (zh) * | 2017-03-21 | 2022-02-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN107634122A (zh) * | 2017-08-31 | 2018-01-26 | 中国科学院宁波材料技术与工程研究所 | 一种氧化钛钝化膜的制备方法及利用该方法制备太阳电池 |
| CN108615759A (zh) * | 2018-04-13 | 2018-10-02 | 上海华力集成电路制造有限公司 | 具有hkmg的pmos |
| CN108777261A (zh) * | 2018-06-07 | 2018-11-09 | 上海华力集成电路制造有限公司 | 一种晶体管的栅极结构及其制造方法 |
| CN116525577A (zh) * | 2023-07-03 | 2023-08-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制作方法 |
| CN116525577B (zh) * | 2023-07-03 | 2023-11-28 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104752179A (zh) | 半导体器件及其形成方法 | |
| US8105931B2 (en) | Method of fabricating dual high-k metal gates for MOS devices | |
| CN110416291B (zh) | 具有功函数金属堆叠的装置及其制造方法 | |
| TWI393220B (zh) | 半導體元件之製法 | |
| US9768069B2 (en) | Method of manufacturing semiconductor device | |
| US8765588B2 (en) | Semiconductor process | |
| US9040404B2 (en) | Replacement metal gate structure for CMOS device | |
| US20150171177A1 (en) | Semiconductor structure with metal gate and manufacuring method thereof | |
| US10056462B2 (en) | Metal gate structure and manufacturing method thereof | |
| CN104821296A (zh) | 半导体器件及其形成方法 | |
| TWI632617B (zh) | 半導體元件及其製作方法 | |
| TWI663656B (zh) | 具有金屬閘極之半導體元件及其製作方法 | |
| CN108010884A (zh) | 半导体结构及其形成方法 | |
| CN104377124A (zh) | 半导体器件制造方法 | |
| CN108074815A (zh) | 半导体结构及其形成方法 | |
| KR101901018B1 (ko) | 복수의 코팅-에칭 프로세스들을 통한 로딩 효과 감소 | |
| TW201601202A (zh) | 半導體元件及其製作方法 | |
| CN103137456B (zh) | Pmos晶体管金属栅极的制造方法 | |
| CN106158649B (zh) | 半导体结构的形成方法 | |
| TWI625792B (zh) | 半導體元件及其製作方法 | |
| CN107919323A (zh) | 半导体结构及其形成方法 | |
| US9252259B2 (en) | Methods and apparatus of metal gate transistors | |
| TWI518795B (zh) | 具有金屬閘極之半導體元件之製造方法 | |
| CN106252283B (zh) | 金属栅极的制备方法 | |
| TWI567801B (zh) | 半導體結構及其製程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150701 |