CN116525577A - 一种半导体结构及其制作方法 - Google Patents
一种半导体结构及其制作方法 Download PDFInfo
- Publication number
- CN116525577A CN116525577A CN202310796749.0A CN202310796749A CN116525577A CN 116525577 A CN116525577 A CN 116525577A CN 202310796749 A CN202310796749 A CN 202310796749A CN 116525577 A CN116525577 A CN 116525577A
- Authority
- CN
- China
- Prior art keywords
- layer
- aluminum metal
- semiconductor
- metal layer
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 128
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 122
- 230000004927 fusion Effects 0.000 claims abstract description 47
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 362
- 229910052751 metal Inorganic materials 0.000 claims description 63
- 239000002184 metal Substances 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 30
- 229910052782 aluminium Inorganic materials 0.000 claims description 27
- 239000011229 interlayer Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 14
- 239000010936 titanium Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- OQPDWFJSZHWILH-UHFFFAOYSA-N [Al].[Al].[Al].[Ti] Chemical group [Al].[Al].[Al].[Ti] OQPDWFJSZHWILH-UHFFFAOYSA-N 0.000 claims description 3
- 229910021324 titanium aluminide Inorganic materials 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 238000000231 atomic layer deposition Methods 0.000 description 12
- 239000003292 glue Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 206010059875 Device ineffective Diseases 0.000 description 1
- 229910010039 TiAl3 Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
- H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
Abstract
本发明公开了一种半导体结构及其制作方法，属于半导体制造技术领域。所述半导体结构至少包括：半导体层；铝金属层，形成在所述半导体层上，且所述铝金属层表面形成有多个凸部；以及反应层，设置在所述铝金属层上，所述反应层覆盖所述凸部，且在经过退火后，所述反应层与所述铝金属层反应，形成融合层。通过本发明提供的一种半导体结构及其制作方法，可提高半导体结构的性能。
Description
技术领域
本发明属于半导体制造技术领域，特别涉及一种半导体结构及其制作方法。
背景技术
在半导体器件的制备过程中，需要形成铝金属层，铝金属层可以作铝衬垫或金属栅极等结构使用。在形成铝金属层的过程中，由于沉积铝时加热装置的温度较高，金属铝的热膨胀系数较大，铝薄膜内很高的能量需要通过铝的异常生长来释放。铝的异常生长不仅会影响铝金属层的蚀刻，还可能使半导体器件短路，使得半导体器件失效。
发明内容
本发明的目的在于提供一种半导体结构及其制作方法，通过本发明提供的半导体结构及其制作方法，可提高半导体结构的性能。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提供一种半导体结构的制造，至少包括：
半导体层；
铝金属层，形成在所述半导体层上，且所述铝金属层表面形成有多个凸部；以及
反应层，设置在所述铝金属层上，所述反应层覆盖所述凸部，且在经过退火后，所述反应层与所述铝金属层反应，形成融合层。
在本发明一实施例中，所述反应层为钛金属层。
在本发明一实施例中，所述融合层的材料为铝化钛。
在本发明一实施例中，所述反应层的厚度为200Å~700Å。
本发明还提供一种半导体结构的制作方法，包括以下步骤：
提供一半导体层；
在所述半导体层上形成铝金属层，且所述铝金属层表面形成有多个凸部；
在所述铝金属层上形成层反应层，所述反应层覆盖所述凸部；以及
经过退火，所述反应层与所述铝金属层反应，形成融合层。
在本发明一实施例中，当所述铝金属层用于形成金属栅极时，所述半导体层为设置在层间介质层和所述金属栅极之间的功能半导体层。
在本发明一实施例中，所述半导体结构的制作方法包括以下步骤：蚀刻所述层间介质层形成凹槽，并沿所述凹槽底部和侧壁形成所述功能半导体层，所述功能半导体层延伸至所述层间介质层表面，所述铝金属层填满所述凹槽。
在本发明一实施例中，所述半导体结构的制作方法包括以下步骤：移除所述融合层，以及高于衬底表面所述铝金属层和所述功能半导体层，位于所述凹槽中的所述铝金属层形成所述金属栅极。
在本发明一实施例中，当所述铝金属层用于形成铝衬垫时，所述半导体层为设置在金属互连层上的阻挡层。
在本发明一实施例中，所述半导体结构的制作方法包括以下步骤：在所述融合层上形成抗反射层。
在本发明一实施例中，所述半导体结构的制作方法包括以下步骤：移除部分所述抗反射层和部分所述融合层，所述阻挡层上的所述铝金属层形成所述铝衬垫。
综上所述，本发明提供的一种半导体结构及其制作方法，该半导体结构包括半导体层，设置在半导体层上的铝金属层，以及设置在铝金属层上的反应层，且经退火后，铝金属层上的凸部与反应层形成融合层，意想不到的效果是形成的融合层表面平滑，可消除热铝表面形成的晶须状缺陷。且当铝金属层应用在形成铝衬垫的过程中，避免在铝衬垫被研磨后晶须状缺陷残留而引起器件失效的问题，同时还可以降低刻蚀工艺难度。另外，当铝金属层应用形成金属栅极的过程中，该半导体结构可以为后续研磨工艺降低工艺难度。进而，本发明提供的半导体结构及其制作方法在不同的应用可起到意想不到的技术效果。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为半导体结构的制作方法的流程图。
图2为半导体结构具有金属栅极时，半导体结构的制作方法的流程图。
图3为在P型半导体器件中，形成铝金属层的结构示意图。
图4为在P型半导体器件中，形成反应层的结构示意图。
图5为在P型半导体器件中，形成融合层的结构示意图。
图6为在P型半导体器件中，形成金属栅极的结构示意图。
图7为在N型半导体器件中，形成铝金属层的结构示意图。
图8为在N型半导体器件中，形成反应层的结构示意图。
图9为在N型半导体器件中，形成融合层的结构示意图。
图10为在N型半导体器件中，形成金属栅极的结构示意图。
图11为半导体结构为金属互连层上的钝化层时，半导体结构的制作方法的流程图。
图12为在阻挡层上形成铝金属层的结构示意图。
图13为形成在金属层上形成反应层的结构示意图。
图14为形成形成融合层的结构示意图。
图15为在融合层上形成抗反射层的结构示意图。
图16为形成铝衬垫的结构示意图。
标号说明：
衬底；102、掺杂区；103、层间介质层；104、栅介质层；1041、第一栅介质层；1042、第二栅介质层；105、停止层；106、第一功能金属层；107、第二功能金属层；108胶材层；109、铝金属层；1091、凸部；1092、金属栅极；1093、铝衬垫；110、反应层；1101、融合层；201、金属互连层；202、阻挡层；203、抗反射层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图3和图12所示，在半导体结构的制程过程中，可使用物理气相沉积（Physical Vapor Deposition，PVD）的方式形成铝金属层109。而在铝金属层109的成膜程中，氩离子对靶材的轰击产生的能量随着粒子到达硅片表面，使得硅片的温度升高，随着沉积的铝金属层109越来越厚，硅片温度也越来越高。在形成铝金属层109时，加热装置的温度可达到例如270℃。故在形成铝金属层109时，铝金属层109通过形成晶须状的凸部1091来释放铝薄膜内很高的能量。结合图10所示，在一些实施例中，铝金属层109可以作为金属栅极1092使用。此时，形成的晶须状的凸部1091会影响形成金属栅极1092时的研磨难度。结合图16所示，在另一些实施例中，铝金属层109可作为金属互连层201上的铝衬垫1093使用，铝衬垫1093可以作为测试电性和封装的引线。此时，形成的晶须状的凸部1091会引起短路，造成半导体器件失效。
请参阅图1、图3和图12所示，在本发明一实施例中，提供一种半导体结构的制作方法，可避免铝金属层109上晶须状的凸部1091对半导体器件的影响。具体的，本发明提供的一种半导体结构的制作方法包括步骤S101至步骤S103。
步骤S101、在半导体层上形成铝金属层。
步骤S102、在铝金属层上形成反应层。
步骤S103、对铝金属层和反应层进行退火，形成融合层。
请参阅图3和图12所示，在本申请中，在步骤S101中，半导体层可以是在形成半导体集成器件过程中的任意一膜层，该半导体层上需要形成铝金属层109即可。在本发明一些实施例中，该半导体层是设置在金属栅极1092与层间介质层103之间的功能半导体层。在另一些实施例中，该半导体层是设置在半导体器件上的阻挡层202。
请参阅图3和图12所示，在本申请中，在步骤S101中，使用物理气相沉积的方式在半导体层上沉积一层铝，形成铝金属层109。在铝金属层109的表面形成有多个凸部1091。凸部1091呈晶须状设置，且延伸出铝金属层109表面，可释放铝金属层109中的铝金属层109中的热量。在本申请中，凸部1091的高度例如为100Å~500Å。
请参阅图4和图5，以及图13和图14所示，在本申请中，在步骤S102和步骤S103中，反应层110设置在铝金属层109上，且反应层110覆盖铝金属层109表面的凸部1091。具体的，反应层110的厚度例如为200Å~700Å。在形成反应层110后，对铝金属层109和反应层110进行退火。凸部1091以及铝金属层109的上表面与反应层110反应，形成融合层1101。融合层1101的厚度小于反应层1101的厚度，例如为150Å~500Å。在本申请中，反应层110为钛（Ti）金属层。形成的融合层1101为铝化钛，具体例如为TixAly，其中，x的值例如为1，y的值例如为3，融合层1101即为TiAl3。在退火后，铝金属层109表面的凸部1091与反应层110完全融合，形成融合层1101。且形成的融合层1101表面光滑。其中，在对铝金属层109和反应层110进行退火时，退火的温度例如为200℃~500℃。
请参阅图3至图10所示，在本发明一实施例中，铝金属层109用于形成金属栅极1092，所述半导体结构为具有金属栅极1092的半导体器件。此时，如图2所示，所述半导体结构的制作方法包括步骤S201至步骤S209。
步骤S201、在衬底中形成掺杂区。
步骤S202、在衬底上形成层间介质层。
步骤S203、蚀刻层间介质层形成凹槽。
步骤S204、在凹槽底部形成栅介质层。
步骤S205、在栅介质层和凹槽侧壁上形成功能半导体层。
步骤S206、在凹槽中形成铝金属层。
步骤S207、在铝金属层上形成反应层。
步骤S208、对铝金属层和反应层进行退火，形成融合层。
步骤S209、蚀刻融合层和部分铝金属层，形成金属栅极。
请参阅图3和图7所示，在本发明一实施例中，衬底101可以为任意适用的半导体介质材料。在本发明一实施例中，衬底101例如为硅衬底。衬底101可以为掺杂的硅衬底。当半导体器件为N型半导体器件时，则衬底101中可掺杂有磷（P）或砷（As）等N型杂质，形成N型掺杂衬底。当半导体器件为P型半导体器件时，则衬底101中可掺杂有硼（B）或镓（Ga）等P型杂质，形成P型掺杂衬底。在其他实施例中，衬底101可以为绝硅锗、缘体上硅，绝缘体上层叠硅、绝缘体上层叠锗化硅、绝缘体上锗化硅以及绝缘体上锗，或这些半导体构成的叠层结构等。
请参阅图3和图7所示，在本发明一实施例中，先在衬底101中形成掺杂区102。其中，掺杂区102可作为半导体器件的源掺杂区和漏掺杂区，源掺杂区和漏掺杂区之间形成半导体器件的沟道。形成掺杂区102可通过向衬底101中注入离子实现，本发明对掺杂区102的类型不作限制，具体可依据形成的半导体器件的类型在衬底101中注入不同类型的离子。当半导体器件为N型半导体器件时，则向衬底101中注入硼（B）或镓（Ga）等P型杂质，形成P型掺杂区。当半导体器件为P型半导体器件时，则向衬底101中注入磷（P）或砷（As）等N型杂质，形成N型掺杂区。
请参阅图3和图7所示，在本发明一实施例中，在衬底101中形成掺杂区102后，在衬底101上形成层间介质层103。在申请中，可通过化学气相沉积或高密度等离子体化学气相沉积法，在衬底101上沉积一层氧化层。其中，所述氧化层例如为氧化硅层。之后使用化学机械研磨（Chemical Mechanical Polish，CMP）的方法研磨氧化硅层，对氧化硅层进行平坦化处理，进而形成层间介质层103（Inter layer dielectric，ILD）。
请参阅图3、图6、图7和图10所示，在本发明一实施例中，在形成层间介质层103后，蚀刻层间介质层103，形成凹槽（图中未显示）。其中，凹槽设置在沟道上，且凹槽的底部与衬底101表面接触。可在形成的凹槽中沉积金属，形成金属栅极1092。
请参阅图3、图6、图7和图10所示，在本发明一实施例中，在蚀刻层间介质层103形成的凹槽中，且位于金属栅极1092和衬底101之间，还设置有栅介质层104。具体可在形成凹槽后，使用原子层沉积（Atomic Layer Deposition，ALD）的方法在凹槽底部沉积栅介质层104。在本申请中，栅介质层104包括第一栅介质层1041和第二栅介质层1042，且第一栅介质层1041和第二栅介质层1042采用高介电常数的材料制成。其中，第一栅介质层1041的材料可以是二氧化铪（HfO2），第二栅介质层1042的材料可以是氮化钛（TiN）。
请参阅图3、图6、图7和图10所示，在本发明一实施例中，在蚀刻层间介质层103形成的凹槽中，且位于栅介质层104和金属栅极1092之间，以及层间介质层103和金属栅极1092之间，还设置有功能半导体层。对于不同类型的半导体器件，设置有不同的功能半导体层。如图3所示，P型半导体器件的功能半导体层包括蚀刻停止层105、第一功能金属层106、第二功能金属层107和胶材层108。其中，蚀刻停止层105覆盖凹槽底部的栅介质层104和凹槽侧壁的层间介质层103，第一功能金属层106覆盖蚀刻停止层105，第二功能金属层107覆盖第一功能金属层106，胶材层108覆盖第二功能金属层107。如图7所示，N型半导体器件的功能半导体层包括蚀刻停止层105、第二功能金属层107和胶材层108。其中，蚀刻停止层105覆盖凹槽底部的栅介质层104和凹槽侧壁上的层间介质层103，第二功能金属层107覆盖蚀刻停止层105，胶材层108覆盖第二功能金属层107。
具体的，请参阅图3和图7所示，在本发明一实施例中，在形成栅介质层104后，在栅介质层104和凹槽侧壁上沉积功能半导体层。在本申请中，在形成P型半导体器件的功能半导体层时，可先使用原子层沉积的方法在凹槽底部的栅介质层104上和凹槽侧壁的层间介质层103上沉积一层氮化钽（TaN）作为蚀刻停止层105，并使用原子层沉积的方法在蚀刻停止层105上沉积一层氮化钛（TiN）作为第一功能金属层106，再使用原子层沉积的方法在第一功能金属层106上沉积一层钛铝合金（TiAl）作为第二功能金属层107，最后使用原子层沉积的方法在第二功能金属层107上沉积一层氮化钛（TiN）或钛（Ti）作为胶材层108。在形成N型半导体器件的功能半导体层时，可先使用原子层沉积的方法在凹槽底部的栅介质层104上和凹槽侧壁的层间介质层103上沉积一层氮化钽（TaN）作为蚀刻停止层105，并使用原子层沉积的方法在蚀刻停止层105上沉积一层钛铝合金（TiAl）作为第二功能金属层107，最后使用原子层沉积的方法在第二功能金属层107上沉积一层氮化钛（TiN）或钛（Ti）作为胶材层108。
请参阅图3至图5，以及图7至图9所示，在本发明一实施例中，在形成功能半导体层后，在凹槽中形成铝金属层109，并在铝金属层109上形成反应层110，之后对铝金属层109和反应层110进行退火，形成融合层1101。具体的，步骤S206中形成铝金属层109的过程与步骤S101相同，步骤S207中形成反应层110的过程与步骤S102相同，步骤S208中形成融合层1101的过程与步骤S109相同。其中，形成的铝金属层109填满凹槽，并向着衬底101上的功能半导体层上延伸。
请参阅图5至图6，以及图9至图10所示，在本发明一实施例中，在形成融合层1101后，移除掉融合层1101，高于衬底101表面的铝金属层109以及高于衬底101表面的功能半导体层。之后，位于衬底101中的铝金属层109形成金属栅极1092。在本实施例中，可通过研磨或蚀刻移除融合层1101，通过蚀刻移除衬底101表面的功能半导体层。在形成金属栅极1092的过程中，形成融合层1101不仅可以降低移除凸部1091的难度，还可以提高形成的半导体结构的可靠性和使用性能。
请参阅图12至图16所示，在本发明另一实施例中，铝金属层109作为金属互连层201上的铝衬垫1093使用，作为测试电性和封装的引线端。所述半导体结构为金属互连层201上的钝化层。如图11所示，所述半导体结构的制作方法包括步骤S301至步骤S306。
步骤S301、在金属互连层上形成阻挡层。
步骤S302、在阻挡层上形成铝金属层。
步骤S303、在铝金属层上形成反应层。
步骤S304、对铝金属层和反应层进行退火，形成融合层。
步骤S305、在融合层上形成抗反射层。
步骤S306、蚀刻掉部分抗反射层和部分融合层，形成铝衬垫。
请参阅图12所示，在本发明一实施例中，金属互连层201例如采用金属铜形成，阻挡层202形成在半导体器件上的金属互连层201上。且可通过使用原子层沉积的方法在金属互连层201上沉积一层氮化钽（TaN）作为阻挡层202。
请参阅图12至图14所示，在本发明一实施例中，在形成阻挡层202后，在阻挡层202上形成铝金属层109，并在铝金属层109上形成反应层110，之后对铝金属层109和反应层110进行退火，形成融合层1101。具体的，步骤S302中形成铝金属层109的过程与步骤S101相同，步骤S303中形成反应层110的过程与步骤S102相同，步骤S304中形成融合层1101的过程与步骤S103相同。
请参阅图14至图16所示，在本发明一实施例中，在形成融合层1101后，在融合层1101上形成抗反射层203。在本申请中，可使用原子层沉积的方法在蚀融合层1101上沉积一层氮化钛（TiN）作为抗反射层203。在形成抗反射层203后，移除掉部分抗反射层203和部分融合层1101。进而在阻挡层202上形成一层铝衬垫1093，作为测试电性和封装的引线端。其中，在移除抗反射层203和部分融合层1101时，保留需要与金属互连层201连接位置的抗反射层203和部分融合层1101，移除需要形成铝衬垫1093处以及除需要与金属互连层201连接位置的抗反射层203和部分融合层1101。此时，形成的铝衬垫1093可避免半导体结构短路，进而避免半导体结构失效。
综上所述，本发明提供一种半导体结构及其制作方法，在形成铝金属层时，会在铝金属层表面形成多个凸部。之后在形成铝金属层上形成一层反应层，覆盖铝金属层表面的凸部。在对铝金属层和反应层退火后，反应层和金属层融合，形成融合层，意想不到的效果是形成的融合层表面平滑，可消除热铝表面形成的晶须状缺陷。且当铝金属层应用在形成铝衬垫的过程中，避免在铝衬垫被研磨后晶须状缺陷残留而引起器件失效的问题，同时还可以降低刻蚀工艺难度。另外，当铝金属层应用形成金属栅极的过程中，该半导体结构可以为后续研磨工艺降低工艺难度。进而，本发明提供的半导体结构及其制作方法在不同的应用可起到意想不到的技术效果。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (11)
1.一种半导体结构，其特征在于，至少包括：
半导体层；
铝金属层，形成在所述半导体层上，且所述铝金属层表面形成有多个凸部；以及
反应层，设置在所述铝金属层上，所述反应层覆盖所述凸部，且在经过退火后，所述反应层与所述铝金属层反应，形成融合层。
2.根据权利要求1所述的半导体结构，其特征在于，所述反应层为钛金属层。
3.根据权利要求1所述的半导体结构，其特征在于，所述融合层的材料为铝化钛。
4.根据权利要求1所述的半导体结构，其特征在于，所述反应层的厚度为200Å~700Å。
5.一种半导体结构的制作方法，其特征在于，包括以下步骤：
提供一半导体层；
在所述半导体层上形成铝金属层，且所述铝金属层表面形成有多个凸部；
在所述铝金属层上形成层反应层，所述反应层覆盖所述凸部；以及
经过退火，所述反应层与所述铝金属层反应，形成融合层。
6.根据权利要求5所述的半导体结构的制作方法，其特征在于，当所述铝金属层用于形成金属栅极时，所述半导体层为设置在层间介质层和所述金属栅极之间的功能半导体层。
7.根据权利要求6所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括以下步骤：蚀刻所述层间介质层形成凹槽，并沿所述凹槽底部和侧壁形成所述功能半导体层，所述功能半导体层延伸至所述层间介质层表面，所述铝金属层填满所述凹槽。
8.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括以下步骤：移除所述融合层，以及高于衬底表面所述铝金属层和所述功能半导体层，位于所述凹槽中的所述铝金属层形成所述金属栅极。
9.根据权利要求5所述的半导体结构的制作方法，其特征在于，当所述铝金属层用于形成铝衬垫时，所述半导体层为设置在金属互连层上的阻挡层。
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括以下步骤：在所述融合层上形成抗反射层。
11.根据权利要求10所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括以下步骤：移除部分所述抗反射层和部分所述融合层，所述阻挡层上的所述铝金属层形成所述铝衬垫。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310796749.0A CN116525577B (zh) | 2023-07-03 | 2023-07-03 | 一种半导体结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310796749.0A CN116525577B (zh) | 2023-07-03 | 2023-07-03 | 一种半导体结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116525577A true CN116525577A (zh) | 2023-08-01 |
| CN116525577B CN116525577B (zh) | 2023-11-28 |
Family
ID=87399770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310796749.0A Active CN116525577B (zh) | 2023-07-03 | 2023-07-03 | 一种半导体结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116525577B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970018082A (ko) * | 1995-09-30 | 1997-04-30 | 김광호 | 반도체 장치의 배선 캡핑(Capping) 방법 |
| JPH1197531A (ja) * | 1997-09-17 | 1999-04-09 | Matsushita Electron Corp | 半導体装置の製造方法 |
| CN101026172A (zh) * | 2001-02-28 | 2007-08-29 | 株式会社半导体能源研究所 | 半导体器件 |
| CN101728424A (zh) * | 2008-10-24 | 2010-06-09 | 株式会社半导体能源研究所 | 氧化物半导体、薄膜晶体管和显示装置 |
| US20110114999A1 (en) * | 2009-11-13 | 2011-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Sputtering target and method for manufacturing the same, and transistor |
| CN102656691A (zh) * | 2009-12-28 | 2012-09-05 | 株式会社半导体能源研究所 | 存储器装置和半导体装置 |
| CN104752179A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN104904018A (zh) * | 2012-12-28 | 2015-09-09 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| CN105280596A (zh) * | 2014-07-10 | 2016-01-27 | 中芯国际集成电路制造(上海)有限公司 | 焊盘结构及其制作方法 |
-
2023
- 2023-07-03 CN CN202310796749.0A patent/CN116525577B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970018082A (ko) * | 1995-09-30 | 1997-04-30 | 김광호 | 반도체 장치의 배선 캡핑(Capping) 방법 |
| JPH1197531A (ja) * | 1997-09-17 | 1999-04-09 | Matsushita Electron Corp | 半導体装置の製造方法 |
| CN101026172A (zh) * | 2001-02-28 | 2007-08-29 | 株式会社半导体能源研究所 | 半导体器件 |
| CN101728424A (zh) * | 2008-10-24 | 2010-06-09 | 株式会社半导体能源研究所 | 氧化物半导体、薄膜晶体管和显示装置 |
| US20110114999A1 (en) * | 2009-11-13 | 2011-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Sputtering target and method for manufacturing the same, and transistor |
| CN102656691A (zh) * | 2009-12-28 | 2012-09-05 | 株式会社半导体能源研究所 | 存储器装置和半导体装置 |
| CN104904018A (zh) * | 2012-12-28 | 2015-09-09 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| CN104752179A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN105280596A (zh) * | 2014-07-10 | 2016-01-27 | 中芯国际集成电路制造(上海)有限公司 | 焊盘结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116525577B (zh) | 2023-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5514908A (en) | Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries | |
| US5833817A (en) | Method for improving conformity and contact bottom coverage of sputtered titanium nitride barrier layers | |
| US6228759B1 (en) | Method of forming an alloy precipitate to surround interconnect to minimize electromigration | |
| KR100449948B1 (ko) | 콘택저항을 감소시킨 콘택플러그 형성방법 | |
| US8309448B2 (en) | Method for forming buried word line in semiconductor device | |
| US5552340A (en) | Nitridation of titanium, for use with tungsten filled contact holes | |
| US20140015141A1 (en) | Backside Processing of Semiconductor Devices | |
| CN116013850A (zh) | 一种半导体结构及其制造方法 | |
| CN116525577B (zh) | 一种半导体结构及其制作方法 | |
| US20070022941A1 (en) | Method of forming a layer and method of manufacturing a semiconductor device using the same | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| CN1200455C (zh) | 浅沟渠隔离结构的制造方法 | |
| CN105244338B (zh) | 用于半导体器件的接触及其形成方法 | |
| US6893910B1 (en) | One step deposition method for high-k dielectric and metal gate electrode | |
| CN101964304B (zh) | 半导体元件的制造方法 | |
| KR100548596B1 (ko) | 반도체장치의 제조방법 | |
| JPH09102469A (ja) | 半導体装置の製造方法 | |
| US20230369105A1 (en) | Method for manufacturing semiconductor device | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| US11688601B2 (en) | Obtaining a clean nitride surface by annealing | |
| TWI841514B (zh) | 具有輔助特徵的半導體元件的製備方法 | |
| CN1444264A (zh) | 微浅绝缘沟槽结构制备法 | |
| US20050153496A1 (en) | Low stress sidewall spacer in integrated circuit technology | |
| US20230395387A1 (en) | Method for manufacturing semiconductor device | |
| US20230395388A1 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |