JPH1197531A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1197531A JPH1197531A JP25227797A JP25227797A JPH1197531A JP H1197531 A JPH1197531 A JP H1197531A JP 25227797 A JP25227797 A JP 25227797A JP 25227797 A JP25227797 A JP 25227797A JP H1197531 A JPH1197531 A JP H1197531A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium
- aluminum alloy
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 アルミニウムとチタンの反応により生じるチ
タン層表面の凹凸を平滑化することにより、表面に亀裂
のない反射防止膜をアルミニウム合金層上に形成する。 【解決手段】 基板を３００℃以上５５０℃以下に加熱
しながらアルミニウム合金層を形成した後、大気曝露せ
ず連続して、前記基板を３００℃以上５５０℃以下に加
熱しながら前記アルミニウム合金層上にチタンを堆積
し、連続してチタン層上に窒化チタン層を形成する。
タン層表面の凹凸を平滑化することにより、表面に亀裂
のない反射防止膜をアルミニウム合金層上に形成する。 【解決手段】 基板を３００℃以上５５０℃以下に加熱
しながらアルミニウム合金層を形成した後、大気曝露せ
ず連続して、前記基板を３００℃以上５５０℃以下に加
熱しながら前記アルミニウム合金層上にチタンを堆積
し、連続してチタン層上に窒化チタン層を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置の製造方法に関する。
する半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体集積回路の集積度を向上させるた
めに、多層配線構造が採用されている。図３は、２層配
線構造を有する半導体装置の断面を模式的に示してい
る。図３の半導体装置を例に取り、従来の製造方法を簡
単に説明する。
めに、多層配線構造が採用されている。図３は、２層配
線構造を有する半導体装置の断面を模式的に示してい
る。図３の半導体装置を例に取り、従来の製造方法を簡
単に説明する。
【０００３】まず、公知の技術で半導体素子（不図示）
を形成したシリコン基板１上に、絶縁膜２の堆積とその
平坦化を行った後、絶縁膜２にコンタクトホール３を開
口する。バリアメタル／コンタクトメタル層４を堆積し
た後、ＣＶＤ法によるタングステン成長とタングステン
のエッチバックによる平坦化を行う。こうして、コンタ
クトホール３の内部をタングステンプラグ５で埋め込
む。
を形成したシリコン基板１上に、絶縁膜２の堆積とその
平坦化を行った後、絶縁膜２にコンタクトホール３を開
口する。バリアメタル／コンタクトメタル層４を堆積し
た後、ＣＶＤ法によるタングステン成長とタングステン
のエッチバックによる平坦化を行う。こうして、コンタ
クトホール３の内部をタングステンプラグ５で埋め込
む。
【０００４】次に、反射防止膜（１２ｃ）／アルミニウ
ム合金層（１２ｂ）／バリアメタル膜（１２ａ）の積層
構造を有する第１層配線１２を形成する。なお、反射防
止膜１２ｃは、フォトリソグラフィ工程時において、ア
ルミニウム合金層１２ｂからの光の反射を減少させる機
能を持つ。また、バリアメタル膜１２ａは、アルミニウ
ム合金層１２ｂとシリコン基板１との反応を抑制する働
きを示す。
ム合金層（１２ｂ）／バリアメタル膜（１２ａ）の積層
構造を有する第１層配線１２を形成する。なお、反射防
止膜１２ｃは、フォトリソグラフィ工程時において、ア
ルミニウム合金層１２ｂからの光の反射を減少させる機
能を持つ。また、バリアメタル膜１２ａは、アルミニウ
ム合金層１２ｂとシリコン基板１との反応を抑制する働
きを示す。
【０００５】以下同様の工程で、絶縁膜７、絶縁膜７中
のヴィアホール８、ヴィアホール８内の密着層９および
タングステンプラグ１０を形成した後、第２層配線１３
（反射防止膜（１３ｃ）／アルミニウム合金層（１３
ｂ）／バリアメタル膜の積層構造（１３ａ））を形成す
る。
のヴィアホール８、ヴィアホール８内の密着層９および
タングステンプラグ１０を形成した後、第２層配線１３
（反射防止膜（１３ｃ）／アルミニウム合金層（１３
ｂ）／バリアメタル膜の積層構造（１３ａ））を形成す
る。
【０００６】このような工程を順次繰り返すことによ
り、３層以上の多層配線構造を実現することができる。
り、３層以上の多層配線構造を実現することができる。
【０００７】
【発明が解決しようとする課題】下地の段差部分におい
てアルミニウム合金層１２ｂおよび１３ｂの被覆性を改
善するという目的のために、アルミニウム合金層１２ｂ
および１３ｂを形成する時に基板１が加熱される。反射
防止膜１２ｃおよび１３ｃの形成工程は、アルミニウム
合金層１２ｂおよび１３ｂの堆積工程に引き続いて行わ
れるため、アルミニウム合金層１２ｂおよび１３ｂの堆
積時に基板１が加熱されていると、反射防止膜１２ｃお
よび１３ｃの形成工程は基板加熱の影響を大きく受け
る。
てアルミニウム合金層１２ｂおよび１３ｂの被覆性を改
善するという目的のために、アルミニウム合金層１２ｂ
および１３ｂを形成する時に基板１が加熱される。反射
防止膜１２ｃおよび１３ｃの形成工程は、アルミニウム
合金層１２ｂおよび１３ｂの堆積工程に引き続いて行わ
れるため、アルミニウム合金層１２ｂおよび１３ｂの堆
積時に基板１が加熱されていると、反射防止膜１２ｃお
よび１３ｃの形成工程は基板加熱の影響を大きく受け
る。
【０００８】反射防止膜１２ｃおよび１３ｃがチタン層
から形成する場合、またはチタン層を最下層とする積層
膜から形成する場合、チタンは、いったん加熱された後
のアルミニウム合金層１２ｂおよび１３ｂ上に堆積され
てゆく。チタンとアルミニウムとが反応すると、アルミ
ニウム合金層１２ｂおよび１３ｂの表面に主としてＡｌ
3Ｔｉ、Ａｌ3ＴｉまたはＡｌＴｉからなる反応生成物が
形成される。
から形成する場合、またはチタン層を最下層とする積層
膜から形成する場合、チタンは、いったん加熱された後
のアルミニウム合金層１２ｂおよび１３ｂ上に堆積され
てゆく。チタンとアルミニウムとが反応すると、アルミ
ニウム合金層１２ｂおよび１３ｂの表面に主としてＡｌ
3Ｔｉ、Ａｌ3ＴｉまたはＡｌＴｉからなる反応生成物が
形成される。
【０００９】基板１を３００℃以上に加熱しながらアル
ミニウム合金層１２ｂおよび１３ｂを形成した後、その
上に連続してチタン層を堆積すると、積層膜の表面モフ
ォロジーが悪くなる。これは、基板１の温度制御を実施
しない場合において、反応生成物がアルミニウム合金層
１２ｂおよび１３ｂ上で島状に成長するためである。そ
の結果、チタン層は不連続な膜となり、反射防止膜１２
ｃおよび１３ｃの全体に亀裂が入ることになる。このよ
うな場合、その後の工程でアルミニウム合金層１２ｂお
よび１３ｂが酸化され、配線不良が生じてしまう。
ミニウム合金層１２ｂおよび１３ｂを形成した後、その
上に連続してチタン層を堆積すると、積層膜の表面モフ
ォロジーが悪くなる。これは、基板１の温度制御を実施
しない場合において、反応生成物がアルミニウム合金層
１２ｂおよび１３ｂ上で島状に成長するためである。そ
の結果、チタン層は不連続な膜となり、反射防止膜１２
ｃおよび１３ｃの全体に亀裂が入ることになる。このよ
うな場合、その後の工程でアルミニウム合金層１２ｂお
よび１３ｂが酸化され、配線不良が生じてしまう。
【００１０】アルミニウム合金層１２ｂおよび１３ｂが
Ａｌ−Ｓｉ−Ｃｕ合金から形成されている場合は、チタ
ンはＡｌ−Ｓｉ−Ｃｕ合金中のシリコンと反応しやすい
が、Ａｌ−Ｃｕ合金から形成されている場合は、チタン
とアルミニウムとが反応するため、上記問題が信頼性の
高い多層配線構造を形成する上で大きな障害となる。
Ａｌ−Ｓｉ−Ｃｕ合金から形成されている場合は、チタ
ンはＡｌ−Ｓｉ−Ｃｕ合金中のシリコンと反応しやすい
が、Ａｌ−Ｃｕ合金から形成されている場合は、チタン
とアルミニウムとが反応するため、上記問題が信頼性の
高い多層配線構造を形成する上で大きな障害となる。
【００１１】本発明は上記問題を解決するためになされ
たものであり、その主たる目的は、表面の平滑なチタン
層をアルミニウム合金層上に形成することによって、表
面に亀裂のない反射防止膜を形成する半導体装置の製造
方法を提供することにある。
たものであり、その主たる目的は、表面の平滑なチタン
層をアルミニウム合金層上に形成することによって、表
面に亀裂のない反射防止膜を形成する半導体装置の製造
方法を提供することにある。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、アルミニウム合金層上にチタン層を
形成する工程において、チタン層の表面を平滑化するよ
うにしている。
めに、本発明では、アルミニウム合金層上にチタン層を
形成する工程において、チタン層の表面を平滑化するよ
うにしている。
【００１３】具体的には、本発明の半導体装置の製造方
法は、基板の加熱を行いながらアルミニウム合金層を形
成する工程と、前記アルミニウム合金層上に反射防止膜
を形成する工程とを包含する半導体装置の製造方法であ
って、前記反射防止膜を形成する工程は、前記アルミニ
ウム合金層の形成後に大気暴露することなく連続して前
記アルミニウム合金層上にチタン層を堆積する工程と、
前記チタン層上に窒化チタン層を堆積する工程とを含ん
でおり、前記チタン層を堆積する工程において、前記チ
タン層の表面を平滑化するための処理が実行される。
法は、基板の加熱を行いながらアルミニウム合金層を形
成する工程と、前記アルミニウム合金層上に反射防止膜
を形成する工程とを包含する半導体装置の製造方法であ
って、前記反射防止膜を形成する工程は、前記アルミニ
ウム合金層の形成後に大気暴露することなく連続して前
記アルミニウム合金層上にチタン層を堆積する工程と、
前記チタン層上に窒化チタン層を堆積する工程とを含ん
でおり、前記チタン層を堆積する工程において、前記チ
タン層の表面を平滑化するための処理が実行される。
【００１４】前記アルミニウム合金層を形成する工程
は、前記基板を３００℃以上かつ５５０℃以下の温度に
しながら実行することが好ましい。これにより、アルミ
ニウム合金層の下地表面が凹凸を有していても、アルミ
ニウム合金層の段差被覆性が改善する。その結果、アル
ミニウム合金層を含む配線が段差部分で断線しにくくな
る。
は、前記基板を３００℃以上かつ５５０℃以下の温度に
しながら実行することが好ましい。これにより、アルミ
ニウム合金層の下地表面が凹凸を有していても、アルミ
ニウム合金層の段差被覆性が改善する。その結果、アル
ミニウム合金層を含む配線が段差部分で断線しにくくな
る。
【００１５】前記平滑化処理が３００℃以上かつ５５０
℃以下の範囲で前記基板を加熱しながら前記チタン層を
堆積する処理であってもよい。チタン層堆積時に基板を
３００℃以上かつ５５０℃以下に加熱することにより、
アルミニウム合金層上に飛来したチタンがアルミニウム
合金層上を十分に拡散できるようになる。このため、チ
タン層堆積工程の終了時には、膜厚が均一で表面の凹凸
の少ないチタン層を得ることができる。基板温度が３０
０℃より低いとチタンの拡散が不十分になり、基板温度
が５５０℃より高いと融点の低いアルミニウム合金層は
変質してしまう。
℃以下の範囲で前記基板を加熱しながら前記チタン層を
堆積する処理であってもよい。チタン層堆積時に基板を
３００℃以上かつ５５０℃以下に加熱することにより、
アルミニウム合金層上に飛来したチタンがアルミニウム
合金層上を十分に拡散できるようになる。このため、チ
タン層堆積工程の終了時には、膜厚が均一で表面の凹凸
の少ないチタン層を得ることができる。基板温度が３０
０℃より低いとチタンの拡散が不十分になり、基板温度
が５５０℃より高いと融点の低いアルミニウム合金層は
変質してしまう。
【００１６】前記平滑化処理が５０ｎｍ以上かつ１００
ｎｍ以下の厚さになるように前記チタン層を堆積する処
理であってもよい。チタン層形成時に基板の加熱を行わ
なくても、５０ｎｍ以上かつ１００ｎｍ以下の厚さを有
するチタン層を堆積することにより、アルミニウムとチ
タンの反応物より生じる表面の凹凸を平坦に被覆するこ
とができる。その結果、表面の凹凸の少ないチタン層を
形成することができる。チタンが５０ｎｍより薄いと、
表面を平坦に被覆できない。本発明ではチタンの膜厚が
５０ｎｍ以上であればよいが、チタンが厚くなりすぎる
と配線抵抗が高くなるので、１００ｎｍ以下が好まし
い。
ｎｍ以下の厚さになるように前記チタン層を堆積する処
理であってもよい。チタン層形成時に基板の加熱を行わ
なくても、５０ｎｍ以上かつ１００ｎｍ以下の厚さを有
するチタン層を堆積することにより、アルミニウムとチ
タンの反応物より生じる表面の凹凸を平坦に被覆するこ
とができる。その結果、表面の凹凸の少ないチタン層を
形成することができる。チタンが５０ｎｍより薄いと、
表面を平坦に被覆できない。本発明ではチタンの膜厚が
５０ｎｍ以上であればよいが、チタンが厚くなりすぎる
と配線抵抗が高くなるので、１００ｎｍ以下が好まし
い。
【００１７】前記平滑化処理が前記基板にバイアス電圧
を印加しながらチタンをスパッタリング法により堆積す
る処理であってもよい。チタン層堆積時に半導体基板に
バイアス電圧を印加することにより、チタン層の表面を
逆スパッタしながらチタン層の堆積を行うので、形成さ
れるチタン層の表面を平滑にすることができる。逆スパ
ッタ速度は、チタン堆積速度を超えないように適宜調節
すればよい。
を印加しながらチタンをスパッタリング法により堆積す
る処理であってもよい。チタン層堆積時に半導体基板に
バイアス電圧を印加することにより、チタン層の表面を
逆スパッタしながらチタン層の堆積を行うので、形成さ
れるチタン層の表面を平滑にすることができる。逆スパ
ッタ速度は、チタン堆積速度を超えないように適宜調節
すればよい。
【００１８】前記平滑化処理が前記チタン層を堆積した
後に前記チタン層の表面をアルゴンスパッタエッチング
によってエッチングする処理であってもよい。アルミニ
ウムとチタンの反応物の影響でチタン層の表面に凹凸が
生じても、チタン層の表面をアルゴンスパッタエッチン
グすることによりチタン層の表面を平滑にすることがで
きる。なお、エッチング量が多すぎると逆に表面が荒れ
てしまうので、エッチング量は表面の凹凸に応じて適宜
調節すればよい。また、アルゴンスパッタエッチングを
行うチャンバーは、チタンの堆積を行うチャンバーと同
一でも別でもよい。
後に前記チタン層の表面をアルゴンスパッタエッチング
によってエッチングする処理であってもよい。アルミニ
ウムとチタンの反応物の影響でチタン層の表面に凹凸が
生じても、チタン層の表面をアルゴンスパッタエッチン
グすることによりチタン層の表面を平滑にすることがで
きる。なお、エッチング量が多すぎると逆に表面が荒れ
てしまうので、エッチング量は表面の凹凸に応じて適宜
調節すればよい。また、アルゴンスパッタエッチングを
行うチャンバーは、チタンの堆積を行うチャンバーと同
一でも別でもよい。
【００１９】前記アルミニウム合金層は、銅を添加した
アルミニウムから形成されていることが好ましい。エレ
クトロマイグレーション耐性が良好になるからである。
アルミニウムから形成されていることが好ましい。エレ
クトロマイグレーション耐性が良好になるからである。
【００２０】前記アルミニウム合金層を形成する前に、
半導体基板上の絶縁層にコンタクトホールを形成する工
程と、前記アルミニウム合金層を形成する前に、前記絶
縁層上にバリアメタル層を形成する工程とを更に包含し
ていてもよい。
半導体基板上の絶縁層にコンタクトホールを形成する工
程と、前記アルミニウム合金層を形成する前に、前記絶
縁層上にバリアメタル層を形成する工程とを更に包含し
ていてもよい。
【００２１】
【発明の実施の形態】図１は本発明による半導体装置の
製造方法により製造される半導体装置の配線部分を模式
的に示している。この半導体装置は、トランジスタ等の
半導体素子（不図示）が形成されたシリコン基板１の上
に形成された２層配線構造を備えている。より詳細に
は、シリコン基板１の上には、不図示の半導体素子を覆
うように第１絶縁膜２が形成されており、第１絶縁膜２
の所定位置にはコンタクトホール３が設けられている。
コンタクトホール３はシリコン基板１に形成された不純
物拡散領域（またはポリシリコン配線等の非アルミニウ
ム配線）に到達しており、その内壁にはバリアメタル／
コンタクトメタル層４が設けられている。コンタクトホ
ール３の内部は、タングステンプラグ５で埋め込まれて
いる。タングステンプラグ５の上面と第１絶縁膜２の上
面との間には大きな段差がなく、平坦化がはかられてい
る。シリコン基板１の不純物拡散領域等（不図示）は、
コンタクトホール３内のメタルを介して、絶縁膜２上の
第１層配線６と電気的に接続されている。この第１層配
線６は、基板１に近い側から、Ｔｉ（チタン）層６ａ、
ＴｉＮ（窒化チタン）層６ｂ、Ａｌ−Ｃｕ層６ｃ、Ｔｉ
層６ｄおよびＴｉＮ層６ｅを含む多層層から形成されて
いる。Ｔｉ層６ａおよびＴｉＮ層６ｂによってバリアメ
タルが構成され、Ｔｉ層６ｄおよびＴｉＮ層６ｅによっ
て反射防止膜が構成されている。
製造方法により製造される半導体装置の配線部分を模式
的に示している。この半導体装置は、トランジスタ等の
半導体素子（不図示）が形成されたシリコン基板１の上
に形成された２層配線構造を備えている。より詳細に
は、シリコン基板１の上には、不図示の半導体素子を覆
うように第１絶縁膜２が形成されており、第１絶縁膜２
の所定位置にはコンタクトホール３が設けられている。
コンタクトホール３はシリコン基板１に形成された不純
物拡散領域（またはポリシリコン配線等の非アルミニウ
ム配線）に到達しており、その内壁にはバリアメタル／
コンタクトメタル層４が設けられている。コンタクトホ
ール３の内部は、タングステンプラグ５で埋め込まれて
いる。タングステンプラグ５の上面と第１絶縁膜２の上
面との間には大きな段差がなく、平坦化がはかられてい
る。シリコン基板１の不純物拡散領域等（不図示）は、
コンタクトホール３内のメタルを介して、絶縁膜２上の
第１層配線６と電気的に接続されている。この第１層配
線６は、基板１に近い側から、Ｔｉ（チタン）層６ａ、
ＴｉＮ（窒化チタン）層６ｂ、Ａｌ−Ｃｕ層６ｃ、Ｔｉ
層６ｄおよびＴｉＮ層６ｅを含む多層層から形成されて
いる。Ｔｉ層６ａおよびＴｉＮ層６ｂによってバリアメ
タルが構成され、Ｔｉ層６ｄおよびＴｉＮ層６ｅによっ
て反射防止膜が構成されている。
【００２２】第１絶縁膜２の上には、第１層配線６を覆
うように第２絶縁膜７が堆積されている。第２絶縁膜７
にはヴィアホール８が形成されており、ヴィアホール８
の内壁には密着層９が設けられている。ヴィアホール８
の内部はタングステンプラグ１０で埋め込まれている。
タングステンプラグ１０の上面と第２絶縁膜７の上面と
の間にも段差はなく、平坦化がはかられている。第１層
配線６は、ヴィアホール８内のメタルを介して、第２絶
縁膜７上の第２層配線１１と電気的に接続されている。
第２層配線１１は、基板に近い側から、Ｔｉ層１１ａ、
ＴｉＮ層１１ｂ、Ａｌ−Ｃｕ層１１ｃ、Ｔｉ層１１ｄお
よびＴｉＮ層１１ｅを含む多層膜から形成されている。
Ｔｉ層１１ａおよびＴｉＮ層１１ｂによってバリアメタ
ルが構成され、Ｔｉ層１１ｄおよびＴｉＮ層１１ｅによ
って反射防止膜が構成されている。
うように第２絶縁膜７が堆積されている。第２絶縁膜７
にはヴィアホール８が形成されており、ヴィアホール８
の内壁には密着層９が設けられている。ヴィアホール８
の内部はタングステンプラグ１０で埋め込まれている。
タングステンプラグ１０の上面と第２絶縁膜７の上面と
の間にも段差はなく、平坦化がはかられている。第１層
配線６は、ヴィアホール８内のメタルを介して、第２絶
縁膜７上の第２層配線１１と電気的に接続されている。
第２層配線１１は、基板に近い側から、Ｔｉ層１１ａ、
ＴｉＮ層１１ｂ、Ａｌ−Ｃｕ層１１ｃ、Ｔｉ層１１ｄお
よびＴｉＮ層１１ｅを含む多層膜から形成されている。
Ｔｉ層１１ａおよびＴｉＮ層１１ｂによってバリアメタ
ルが構成され、Ｔｉ層１１ｄおよびＴｉＮ層１１ｅによ
って反射防止膜が構成されている。
【００２３】なお、図１には、２層配線構造を持つ半導
体装置が示されているが、本発明による半導体装置の製
造方法は、３層配線以上の多層構造を持った半導体装置
の製造にも適用できる。
体装置が示されているが、本発明による半導体装置の製
造方法は、３層配線以上の多層構造を持った半導体装置
の製造にも適用できる。
【００２４】次に、図２（ａ）から（ｄ）を参照しなが
ら、本発明による半導体装置の製造方法を説明する。
ら、本発明による半導体装置の製造方法を説明する。
【００２５】（第１の実施形態）まず、 図２（ａ）に
示すように、不図示の半導体素子を形成したシリコン基
板１上に、厚さ２．０μｍの第１絶縁膜２を堆積した
後、その平坦化を行う。次に、第１絶縁膜２にコンタク
トホール（ホール径０．８μｍ）３を開口した後、スパ
ッタ法によってバリアメタル／コンタクトメタル層４を
堆積する。本実施形態では、バリアメタル／コンタクト
メタル層４として、ＴｉＮ（膜厚５０ｎｍ）／Ｔｉ（膜
厚７０ｎｍ）積層膜を用いる。この後、ＣＶＤ法によっ
てＷ成長層を堆積した後、このタングステン成長層をエ
ッチバックによって平坦化する。こうして、コンタクト
ホール３にタングステンプラグ５を埋め込むことができ
る。
示すように、不図示の半導体素子を形成したシリコン基
板１上に、厚さ２．０μｍの第１絶縁膜２を堆積した
後、その平坦化を行う。次に、第１絶縁膜２にコンタク
トホール（ホール径０．８μｍ）３を開口した後、スパ
ッタ法によってバリアメタル／コンタクトメタル層４を
堆積する。本実施形態では、バリアメタル／コンタクト
メタル層４として、ＴｉＮ（膜厚５０ｎｍ）／Ｔｉ（膜
厚７０ｎｍ）積層膜を用いる。この後、ＣＶＤ法によっ
てＷ成長層を堆積した後、このタングステン成長層をエ
ッチバックによって平坦化する。こうして、コンタクト
ホール３にタングステンプラグ５を埋め込むことができ
る。
【００２６】次に、図２（ｂ）に示すように、Ｔｉ層
（膜厚２０ｎｍ）６ａ、ＴｉＮ層（膜厚２０ｎｍ）６
ｂ、Ａｌ−Ｃｕ層（膜厚４００ｎｍ）６ｃ、Ｔｉ層（膜
厚３０ｎｍ）６ｄ、ＴｉＮ層（膜厚３０ｎｍ）６ｅを、
順次、スパッタ法により堆積する。この堆積は、シリコ
ン基板１を大気曝露させることなく行う。具体的には、
複数のプロセスチャンバを備えた層堆積装置内において
基板１の真空連続搬送を行い、所望のチャンバー内で堆
積工程を順次行う。こうして堆積した積層膜（ＴｉＮ／
Ｔｉ／Ａｌ−Ｃｕ／ＴｉＮ／Ｔｉ）をリソグラフィーお
よびエッチング技術によってパターニングし、第１層配
線６を形成する。
（膜厚２０ｎｍ）６ａ、ＴｉＮ層（膜厚２０ｎｍ）６
ｂ、Ａｌ−Ｃｕ層（膜厚４００ｎｍ）６ｃ、Ｔｉ層（膜
厚３０ｎｍ）６ｄ、ＴｉＮ層（膜厚３０ｎｍ）６ｅを、
順次、スパッタ法により堆積する。この堆積は、シリコ
ン基板１を大気曝露させることなく行う。具体的には、
複数のプロセスチャンバを備えた層堆積装置内において
基板１の真空連続搬送を行い、所望のチャンバー内で堆
積工程を順次行う。こうして堆積した積層膜（ＴｉＮ／
Ｔｉ／Ａｌ−Ｃｕ／ＴｉＮ／Ｔｉ）をリソグラフィーお
よびエッチング技術によってパターニングし、第１層配
線６を形成する。
【００２７】なお、Ａｌ−Ｃｕ層６ｃの堆積に際して
は、ヒーターにより加熱されたガスを基板１に吹き付け
ることによって基板１を加熱する。堆積中、基板温度は
３００℃から５５０℃の範囲内に制御する。
は、ヒーターにより加熱されたガスを基板１に吹き付け
ることによって基板１を加熱する。堆積中、基板温度は
３００℃から５５０℃の範囲内に制御する。
【００２８】上述のように、本実施形態では、基板を加
熱しながらＡｌ−Ｃｕ層６ｃを堆積した後、Ａｌ−Ｃｕ
層６ｃの上にＴｉ層６ｄを堆積する工程を行っている。
この工程を従来技術と同様の方法で行うと、Ｔｉ層６ｄ
の膜質を劣化させるおれがある。そこで、本実施形態で
は、Ａｌ−Ｃｕ層６ｃの堆積に際して行った基板加熱方
法と同様の方法で、Ｔｉ層６ｄを堆積する際も基板１の
加熱を行っている。このときの基板温度は、３００℃か
ら５５０℃の範囲内に制御する。
熱しながらＡｌ−Ｃｕ層６ｃを堆積した後、Ａｌ−Ｃｕ
層６ｃの上にＴｉ層６ｄを堆積する工程を行っている。
この工程を従来技術と同様の方法で行うと、Ｔｉ層６ｄ
の膜質を劣化させるおれがある。そこで、本実施形態で
は、Ａｌ−Ｃｕ層６ｃの堆積に際して行った基板加熱方
法と同様の方法で、Ｔｉ層６ｄを堆積する際も基板１の
加熱を行っている。このときの基板温度は、３００℃か
ら５５０℃の範囲内に制御する。
【００２９】このようにＴｉ層６ｄの堆積時に基板温度
を３００℃から５５０℃の範囲内に制御することによっ
て、Ａｌ−Ｃｕ層６ｃ上に飛来したチタンがＡｌ−Ｃｕ
層６ｃ上を十分に拡散できるようになる。この結果、Ｔ
ｉ層６ｄの堆積終了時には、膜厚が均一で表面の凹凸の
少ないＴｉ層６ｄを形成することができる。
を３００℃から５５０℃の範囲内に制御することによっ
て、Ａｌ−Ｃｕ層６ｃ上に飛来したチタンがＡｌ−Ｃｕ
層６ｃ上を十分に拡散できるようになる。この結果、Ｔ
ｉ層６ｄの堆積終了時には、膜厚が均一で表面の凹凸の
少ないＴｉ層６ｄを形成することができる。
【００３０】なお、Ｔｉ層６ｄの堆積時の基板温度が３
００℃より低いと、チタンの拡散が不十分になる。他
方、基板温度が５５０℃より高いと、融点の低いＡｌ−
Ｃｕ層６ｃが変質してしまう。
００℃より低いと、チタンの拡散が不十分になる。他
方、基板温度が５５０℃より高いと、融点の低いＡｌ−
Ｃｕ層６ｃが変質してしまう。
【００３１】次に、図２（ｃ）に示すように、第１層配
線６を覆うように第２絶縁膜（膜厚１．０μｍ）７を堆
積した後、第２絶縁膜７にヴィアホール（ホール径０．
８μｍ）８を開口する。ヴィアホール８の内側に密着層
（ＴｉＮ層）９を形成した後、ヴィアホール８の内部を
タングステンプラグ１０で埋め込む。
線６を覆うように第２絶縁膜（膜厚１．０μｍ）７を堆
積した後、第２絶縁膜７にヴィアホール（ホール径０．
８μｍ）８を開口する。ヴィアホール８の内側に密着層
（ＴｉＮ層）９を形成した後、ヴィアホール８の内部を
タングステンプラグ１０で埋め込む。
【００３２】次に、図２（ｄ）に示すように、Ｔｉ層
（膜厚２０ｎｍ）１１ａ、ＴｉＮ層（膜厚２０ｎｍ）１
１ｂ、Ａｌ−Ｃｕ層（膜厚４００ｎｍ）１１ｃ、Ｔｉ層
（膜厚３０ｎｍ）１１ｄ、ＴｉＮ層（膜厚３０ｎｍ）１
１ｅを、順次、スパッタ法により堆積する。この堆積
も、シリコン基板１を大気曝露させることなく、層堆積
装置内にて真空連続搬送を行い、所望のチャンバー内で
順次行う。この後、リソグラフィーおよびエッチング技
術によって、これらの多層膜をパターニングし、第２層
配線１１を形成する。
（膜厚２０ｎｍ）１１ａ、ＴｉＮ層（膜厚２０ｎｍ）１
１ｂ、Ａｌ−Ｃｕ層（膜厚４００ｎｍ）１１ｃ、Ｔｉ層
（膜厚３０ｎｍ）１１ｄ、ＴｉＮ層（膜厚３０ｎｍ）１
１ｅを、順次、スパッタ法により堆積する。この堆積
も、シリコン基板１を大気曝露させることなく、層堆積
装置内にて真空連続搬送を行い、所望のチャンバー内で
順次行う。この後、リソグラフィーおよびエッチング技
術によって、これらの多層膜をパターニングし、第２層
配線１１を形成する。
【００３３】本実施形態では、第１層配線６を形成する
ときの条件と同じ条件で第２層配線１１を形成してい
る。すなわち、Ａｌ−Ｃｕ層１１ｃとＴｉ層１１ｄの堆
積時に、基板温度を３００℃から５５０℃の範囲内に制
御している。
ときの条件と同じ条件で第２層配線１１を形成してい
る。すなわち、Ａｌ−Ｃｕ層１１ｃとＴｉ層１１ｄの堆
積時に、基板温度を３００℃から５５０℃の範囲内に制
御している。
【００３４】本実施形態の製造方法によれば、チタン堆
積時に基板温度を３００℃から５５０℃の範囲内にする
ことによって、Ａｌ−Ｃｕ層６ｃおよび１１ｃ上に飛来
したチタンがＡｌ−Ｃｕ層６ｃおよび１１ｃ上を十分に
拡散できるようにしている。このため、チタン堆積終了
時には、膜厚が均一で表面の凹凸の少ないＴｉ層６ｄお
よび１１ｄを形成することができる。こうして形成した
Ｔｉ層上に堆積されるＴｉＮ６ｅおよび１１ｅ層は、下
地Ｔｉ層の表面形状を反映するので、亀裂のない反射防
止膜を形成することができる。
積時に基板温度を３００℃から５５０℃の範囲内にする
ことによって、Ａｌ−Ｃｕ層６ｃおよび１１ｃ上に飛来
したチタンがＡｌ−Ｃｕ層６ｃおよび１１ｃ上を十分に
拡散できるようにしている。このため、チタン堆積終了
時には、膜厚が均一で表面の凹凸の少ないＴｉ層６ｄお
よび１１ｄを形成することができる。こうして形成した
Ｔｉ層上に堆積されるＴｉＮ６ｅおよび１１ｅ層は、下
地Ｔｉ層の表面形状を反映するので、亀裂のない反射防
止膜を形成することができる。
【００３５】第１層配線６および第２層配線１１を形成
した後、走査型電子顕微鏡（ＳＥＭ）によって配線表面
（特に反射防止膜）の亀裂の有無を確認したところ、配
線表面に亀裂は形成されていないことがわかった。
した後、走査型電子顕微鏡（ＳＥＭ）によって配線表面
（特に反射防止膜）の亀裂の有無を確認したところ、配
線表面に亀裂は形成されていないことがわかった。
【００３６】以下の表１に本発明の実施例および比較例
の作製条件ならびに亀裂の有無を示す。
の作製条件ならびに亀裂の有無を示す。
【００３７】
【表１】
【００３８】表１からわかるように、Ｔｉ層６ｄおよび
１１ｄの堆積時の基板温度が３００℃または５５０℃に
なるように制御された実施例１から４では、反射防止膜
に亀裂は形成されなかったが、基板温度の制御を行わな
かった比較例１では亀裂が観察された。
１１ｄの堆積時の基板温度が３００℃または５５０℃に
なるように制御された実施例１から４では、反射防止膜
に亀裂は形成されなかったが、基板温度の制御を行わな
かった比較例１では亀裂が観察された。
【００３９】（第２の実施形態）本発明の第２の実施形
態による半導体装置の製造方法は、アルミニウム合金層
堆積後のＴｉ層堆積方法においてのみ、第１の実施形態
による半導体装置の製造方法と異なる。他の工程は、第
１の実施形態の工程と同様である。従って、以下におい
ては、第１の実施形態と異なる工程を説明し、他の工程
の説明は省略する。
態による半導体装置の製造方法は、アルミニウム合金層
堆積後のＴｉ層堆積方法においてのみ、第１の実施形態
による半導体装置の製造方法と異なる。他の工程は、第
１の実施形態の工程と同様である。従って、以下におい
ては、第１の実施形態と異なる工程を説明し、他の工程
の説明は省略する。
【００４０】ここでも、図２を参照する。まず、第１の
実施形態で用いた工程により、図２（ａ）に示す構造を
作成した後、図２（ｂ）に示す第１層配線６を形成す
る。第１の実施形態と異なる点は、基板１を３００℃か
ら５５０℃の範囲に加熱しながらＡｌ−Ｃｕ層６ｃを形
成した後、本実施形態では、Ａｌ−Ｃｕ層６ｃの上に５
０ｎｍから１００ｎｍの範囲内に厚さを有するＴｉ層６
ｄを堆積する点にある。本実施形態では、Ｔｉ層６ｄの
堆積時に基板加熱を行っていない。Ｔｉ層６ｄの形成時
に基板の加熱を行わなくても、５０ｎｍ以上１００ｎｍ
以下の厚さを持つチタンを堆積することによって、アル
ミニウムとチタンの反応物に起因する表面の凹凸を平坦
に被覆することができ、表面の凹凸の少ないＴｉ層６ｄ
を形成することができる。チタンが５０ｎｍより薄い
と、表面を平坦に被覆できない。本発明ではチタンの膜
厚が５０ｎｍ以上であればよいが、チタンが厚くなりす
ぎると配線抵抗が高くなるので、１００ｎｍ以下が好ま
しい。
実施形態で用いた工程により、図２（ａ）に示す構造を
作成した後、図２（ｂ）に示す第１層配線６を形成す
る。第１の実施形態と異なる点は、基板１を３００℃か
ら５５０℃の範囲に加熱しながらＡｌ−Ｃｕ層６ｃを形
成した後、本実施形態では、Ａｌ−Ｃｕ層６ｃの上に５
０ｎｍから１００ｎｍの範囲内に厚さを有するＴｉ層６
ｄを堆積する点にある。本実施形態では、Ｔｉ層６ｄの
堆積時に基板加熱を行っていない。Ｔｉ層６ｄの形成時
に基板の加熱を行わなくても、５０ｎｍ以上１００ｎｍ
以下の厚さを持つチタンを堆積することによって、アル
ミニウムとチタンの反応物に起因する表面の凹凸を平坦
に被覆することができ、表面の凹凸の少ないＴｉ層６ｄ
を形成することができる。チタンが５０ｎｍより薄い
と、表面を平坦に被覆できない。本発明ではチタンの膜
厚が５０ｎｍ以上であればよいが、チタンが厚くなりす
ぎると配線抵抗が高くなるので、１００ｎｍ以下が好ま
しい。
【００４１】この後は、第１の実施形態について説明し
た各工程を経て、図２（ｄ）に示すように第２層配線１
１の形成工程を行うことになる。第２層配線１１の形成
工程も、上記の第１層配線６の形成工程と同様に行えば
よい。
た各工程を経て、図２（ｄ）に示すように第２層配線１
１の形成工程を行うことになる。第２層配線１１の形成
工程も、上記の第１層配線６の形成工程と同様に行えば
よい。
【００４２】本発明の実施例および比較例の作製条件な
らびに亀裂の有無を(表２)に示す。
らびに亀裂の有無を(表２)に示す。
【００４３】
【表２】
【００４４】表２からわかるように、Ｔｉ層６ｄおよび
１１ｄの膜厚を５０ｎｍ、７５ｎｍまたは１００ｎｍに
なるように制御した実施例５から７では、反射防止膜に
亀裂は形成されなかったが、Ｔｉ層６ｄおよび１１ｄの
膜厚を３０ｎｍにした比較例２では亀裂が観察された。
１１ｄの膜厚を５０ｎｍ、７５ｎｍまたは１００ｎｍに
なるように制御した実施例５から７では、反射防止膜に
亀裂は形成されなかったが、Ｔｉ層６ｄおよび１１ｄの
膜厚を３０ｎｍにした比較例２では亀裂が観察された。
【００４５】（第３の実施形態）本発明の第３の実施形
態による半導体装置の製造方法は、アルミニウム合金層
堆積後のＴｉ層堆積方法においてのみ、第１の実施形態
による半導体装置の製造方法と異なる。他の工程は、第
１の実施形態の工程と同様である。従って、以下におい
ては、第１の実施形態と異なる工程を説明し、他の工程
の説明は省略する。
態による半導体装置の製造方法は、アルミニウム合金層
堆積後のＴｉ層堆積方法においてのみ、第１の実施形態
による半導体装置の製造方法と異なる。他の工程は、第
１の実施形態の工程と同様である。従って、以下におい
ては、第１の実施形態と異なる工程を説明し、他の工程
の説明は省略する。
【００４６】まず、第１の実施形態で用いた工程によ
り、図２（ａ）に示す構造を作成した後、図２（ｂ）に
示す第１層配線６を形成する。第１の実施形態と異なる
点は、基板を３００℃から５５０℃の範囲に加熱しなが
らＡｌ−Ｃｕ層６ｃを形成した後、本実施形態では、Ａ
ｌ−Ｃｕ層６ｃの上にＴｉ層６ｄを堆積する工程におい
て、チタンターゲットに１ｋＷのＤＣ電圧を印加し、基
板１にはＲＦバイアス電圧３００Ｗを印加しながらスパ
ッタを行う点にある。チタンの膜厚は、スパッタ時間で
制御するが、基板にバイアス電圧を印加しない場合の膜
厚３０ｎｍに相当する時間だけ堆積を行った。なおＴｉ
層６ｄ堆積時の基板温度は制御しなかった。第２層配線
１１も同様の方法で形成する。
り、図２（ａ）に示す構造を作成した後、図２（ｂ）に
示す第１層配線６を形成する。第１の実施形態と異なる
点は、基板を３００℃から５５０℃の範囲に加熱しなが
らＡｌ−Ｃｕ層６ｃを形成した後、本実施形態では、Ａ
ｌ−Ｃｕ層６ｃの上にＴｉ層６ｄを堆積する工程におい
て、チタンターゲットに１ｋＷのＤＣ電圧を印加し、基
板１にはＲＦバイアス電圧３００Ｗを印加しながらスパ
ッタを行う点にある。チタンの膜厚は、スパッタ時間で
制御するが、基板にバイアス電圧を印加しない場合の膜
厚３０ｎｍに相当する時間だけ堆積を行った。なおＴｉ
層６ｄ堆積時の基板温度は制御しなかった。第２層配線
１１も同様の方法で形成する。
【００４７】薄膜堆積終了後、ＳＥＭにより配線の表面
を観察した。基板１にバイアス電圧を印加しない比較例
（表２の比較例２に対応）では反射防止膜の表面に亀裂
が見られたが、基板１にバイアス電圧を印加した本実施
形態では表面に亀裂は見られなかった。
を観察した。基板１にバイアス電圧を印加しない比較例
（表２の比較例２に対応）では反射防止膜の表面に亀裂
が見られたが、基板１にバイアス電圧を印加した本実施
形態では表面に亀裂は見られなかった。
【００４８】(第４の実施形態)本発明の第４の実施形態
による半導体装置の製造方法は、アルミニウム合金層堆
積後のＴｉ層堆積方法においてのみ、第１の実施形態に
よる半導体装置の製造方法と異なる。従って、第１の実
施形態と異なる工程を説明し、他の工程の説明は省略す
る。
による半導体装置の製造方法は、アルミニウム合金層堆
積後のＴｉ層堆積方法においてのみ、第１の実施形態に
よる半導体装置の製造方法と異なる。従って、第１の実
施形態と異なる工程を説明し、他の工程の説明は省略す
る。
【００４９】第１の実施形態で用いた工程により、図２
（ａ）に示す構造を作成した後、図２（ｂ）に示すよう
に第１層配線６を形成する。第１の実施形態と異なる点
は、基板１を３００℃から５５０℃の範囲に加熱しなが
らＡｌ−Ｃｕ層６ｃを形成した後、厚さ３０ｎｍのＴｉ
層６ｄの堆積し、その後に、アルゴンスパッタエッチン
グを行う点にある。Ｔｉ層６ｄ堆積時の基板温度は制御
しない。アルゴンスパッタエッチングは、膜厚が一様で
表面の平滑なＴｉ層を１０ｎｍエッチングできる時間だ
け行った。
（ａ）に示す構造を作成した後、図２（ｂ）に示すよう
に第１層配線６を形成する。第１の実施形態と異なる点
は、基板１を３００℃から５５０℃の範囲に加熱しなが
らＡｌ−Ｃｕ層６ｃを形成した後、厚さ３０ｎｍのＴｉ
層６ｄの堆積し、その後に、アルゴンスパッタエッチン
グを行う点にある。Ｔｉ層６ｄ堆積時の基板温度は制御
しない。アルゴンスパッタエッチングは、膜厚が一様で
表面の平滑なＴｉ層を１０ｎｍエッチングできる時間だ
け行った。
【００５０】薄膜堆積終了後、ＳＥＭにより配線の表面
を観察した。アルゴンスパッタエッチングを行わない比
較例（表２の比較例２に対応）では表面に亀裂が見られ
たが、チタン堆積後にアルゴンスパッタエッチングを行
った本実施形態では反射防止膜の表面に亀裂は見られな
かった。
を観察した。アルゴンスパッタエッチングを行わない比
較例（表２の比較例２に対応）では表面に亀裂が見られ
たが、チタン堆積後にアルゴンスパッタエッチングを行
った本実施形態では反射防止膜の表面に亀裂は見られな
かった。
【００５１】なお、上記いずれの実施形態においても、
アルミニウムに銅を添加したＡｌ−Ｃｕ層をアルミニウ
ム合金層として用いているが、他のアルミニウム合金層
を用いても本発明の効果は得られる。特に、チタンとア
ルミニウムとが反応しやすい形態のアルミニウム合金か
らなる層を用いる場合に、本発明の効果が顕著となるの
は言うまでもない。
アルミニウムに銅を添加したＡｌ−Ｃｕ層をアルミニウ
ム合金層として用いているが、他のアルミニウム合金層
を用いても本発明の効果は得られる。特に、チタンとア
ルミニウムとが反応しやすい形態のアルミニウム合金か
らなる層を用いる場合に、本発明の効果が顕著となるの
は言うまでもない。
【００５２】また、いずれの実施形態においても、アル
ミニウム合金層の下地層としてバリアメタル／コンタク
トメタル層を使用しているが、本発明の主目的は、アル
ミニウム合金層と、その上に堆積するＴｉ層との反応に
よって生じる問題を解決することにあるので、アルミニ
ウム合金層の下地層（バリアメタル膜）の存否やその種
類は問わない。また、同様の理由から、アルミニウム合
金層上にＴｉ層を形成した後、その上にどのような層を
堆積するかは、適宜適当な材料からなる層が選択される
ものであり、上記実施形態で用いたＴｉＮ層に限定され
るものではない。
ミニウム合金層の下地層としてバリアメタル／コンタク
トメタル層を使用しているが、本発明の主目的は、アル
ミニウム合金層と、その上に堆積するＴｉ層との反応に
よって生じる問題を解決することにあるので、アルミニ
ウム合金層の下地層（バリアメタル膜）の存否やその種
類は問わない。また、同様の理由から、アルミニウム合
金層上にＴｉ層を形成した後、その上にどのような層を
堆積するかは、適宜適当な材料からなる層が選択される
ものであり、上記実施形態で用いたＴｉＮ層に限定され
るものではない。
【００５３】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、基板の加熱を行いながらア
ルミニウム合金層を堆積した後に連続してチタン層を堆
積しても、チタン層の表面を平滑化するため、表面に亀
裂のない反射防止膜を形成することができる。
体装置の製造方法によれば、基板の加熱を行いながらア
ルミニウム合金層を堆積した後に連続してチタン層を堆
積しても、チタン層の表面を平滑化するため、表面に亀
裂のない反射防止膜を形成することができる。
【００５４】また、チタン層堆積時に半導体基板を３０
０℃以上かつ５５０℃以下に加熱することにより、アル
ミニウム合金層上に飛来したチタンがアルミニウム合金
層上を十分に拡散させることができ、チタン層堆積工程
の終了時には、膜厚が均一で表面の凹凸の少ないチタン
層を得ることができる。
０℃以上かつ５５０℃以下に加熱することにより、アル
ミニウム合金層上に飛来したチタンがアルミニウム合金
層上を十分に拡散させることができ、チタン層堆積工程
の終了時には、膜厚が均一で表面の凹凸の少ないチタン
層を得ることができる。
【００５５】チタン層形成時に半導体基板の加熱を行わ
なくても、５０ｎｍ以上かつ１００ｎｍ以下の厚さを有
するチタン層を堆積することにより、アルミニウムとチ
タンの反応物より生じる表面の凹凸を平坦に被覆するこ
とができる。その結果、表面の凹凸の少ないチタン層を
形成することができる。
なくても、５０ｎｍ以上かつ１００ｎｍ以下の厚さを有
するチタン層を堆積することにより、アルミニウムとチ
タンの反応物より生じる表面の凹凸を平坦に被覆するこ
とができる。その結果、表面の凹凸の少ないチタン層を
形成することができる。
【００５６】チタン層堆積時に半導体基板にバイアス電
圧を印加することにより、チタン層の表面を逆スパッタ
しながらチタン層の堆積を行うと、形成されるチタン層
の表面を平滑にすることができる。
圧を印加することにより、チタン層の表面を逆スパッタ
しながらチタン層の堆積を行うと、形成されるチタン層
の表面を平滑にすることができる。
【００５７】さらに、前記チタン層を堆積した後に、前
記チタン層の表面をアルゴンスパッタエッチングによっ
て処理すると、アルミニウムとチタンの反応物の影響で
チタン層の表面に凹凸が生じても、チタン層の表面をア
ルゴンスパッタエッチングすることによりチタン層の表
面を平滑にすることができる。
記チタン層の表面をアルゴンスパッタエッチングによっ
て処理すると、アルミニウムとチタンの反応物の影響で
チタン層の表面に凹凸が生じても、チタン層の表面をア
ルゴンスパッタエッチングすることによりチタン層の表
面を平滑にすることができる。
【００５８】このように、本発明によれば、チタン層の
表面を平滑に形成することによって、表面に亀裂のない
反射防止膜をアルミニウム合金層上に形成することがで
きる。その結果、信頼性の高い多層配線構造を持った半
導体装置を提供できる。
表面を平滑に形成することによって、表面に亀裂のない
反射防止膜をアルミニウム合金層上に形成することがで
きる。その結果、信頼性の高い多層配線構造を持った半
導体装置を提供できる。
【図１】本発明による半導体装置の製造方法により製造
される半導体装置の主要部を示す断面図である。
される半導体装置の主要部を示す断面図である。
【図２】（ａ）から（ｄ）は、本発明による半導体装置
の製造方法の主要な工程を示す断面図である。
の製造方法の主要な工程を示す断面図である。
【図３】従来の半導体装置の製造方法を説明するための
半導体装置の断面図である。
半導体装置の断面図である。
１ シリコン基板 ２ 絶縁膜 ３ コンタクトホール ４ バリアメタル／コンタクトメタル層 ５ タングステンプラグ ６ 第１層配線 ６ａ Ｔｉ層 ６ｂ ＴｉＮ層 ６ｃ Ａｌ−Ｃｕ層 ６ｄ Ｔｉ層 ６ｅ ＴｉＮ層 ７ 絶縁膜 ８ ヴィアホール ９ 密着層 １０ タングステンプラグ １１ 第２層配線 １１ａ Ｔｉ層 １１ｂ ＴｉＮ層 １１ｃ Ａｌ−Ｃｕ層 １１ｄ Ｔｉ層 １１ｅ ＴｉＮ層 １２ 第１層配線 １３ 第２層配線
Claims (8)
- 【請求項１】 基板の加熱を行いながらアルミニウム合
金層を形成する工程と、前記アルミニウム合金層上に反
射防止膜を形成する工程とを包含する半導体装置の製造
方法であって、 前記反射防止膜を形成する工程は、前記アルミニウム合
金層の形成後に大気暴露することなく連続して前記アル
ミニウム合金層上にチタン層を堆積する工程と、前記チ
タン層上に窒化チタン層を堆積する工程とを含んでお
り、 前記チタン層を堆積する工程において、前記チタン層の
表面を平滑化するための処理が実行されることを特徴と
する半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法で
あって、 前記アルミニウム合金層を形成する工程は、前記基板を
３００℃以上かつ５５０℃以下の温度にしながら実行す
ることを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項２記載の半導体装置の製造方法で
あって、 前記平滑化処理が３００℃以上かつ５５０℃以下の範囲
で前記基板を加熱しながら前記チタン層を堆積する処理
であることを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項２記載の半導体装置の製造方法で
あって、 前記平滑化処理が５０ｎｍ以上かつ１００ｎｍ以下の厚
さになるように前記チタン層を堆積する処理であること
を特徴とする半導体装置の製造方法。 - 【請求項５】 請求項２記載の半導体装置の製造方法で
あって、 前記平滑化処理が前記基板にバイアス電圧を印加しなが
らチタンをスパッタリング法により堆積する処理である
ことを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項２記載の半導体装置の製造方法で
あって、 前記平滑化処理が前記チタン層を堆積した後に前記チタ
ン層の表面をアルゴンスパッタエッチングによってエッ
チングする処理であることを特徴とする半導体装置の製
造方法。 - 【請求項７】 請求項３から６のいずれかに記載の半導
体装置の製造方法であって、 前記アルミニウム合金層は、銅を添加したアルミニウム
から形成されていることを特徴とする半導体装置の製造
方法。 - 【請求項８】 請求項１記載の半導体装置の製造方法で
あって、 前記アルミニウム合金層を形成する前に、半導体基板上
の絶縁層にコンタクトホールを形成する工程と、 前記アルミニウム合金層を形成する前に、前記絶縁層上
にバリアメタル層を形成する工程と、 を更に包含することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25227797A JPH1197531A (ja) | 1997-09-17 | 1997-09-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25227797A JPH1197531A (ja) | 1997-09-17 | 1997-09-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197531A true JPH1197531A (ja) | 1999-04-09 |
Family
ID=17235015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25227797A Withdrawn JPH1197531A (ja) | 1997-09-17 | 1997-09-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197531A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100373708B1 (ko) * | 2000-07-24 | 2003-02-25 | 아남반도체 주식회사 | 반도체 소자의 금속 배선층 형성 방법 |
| CN1316613C (zh) * | 2003-06-19 | 2007-05-16 | 旺宏电子股份有限公司 | 半导体的三明治抗反射结构金属层及其制程 |
| WO2015031473A1 (en) * | 2013-08-28 | 2015-03-05 | Cavendish Kinetics, Inc | Rf mems electrodes with limited grain growth |
| JPWO2018042732A1 (ja) * | 2016-08-29 | 2019-09-05 | 国立大学法人東北大学 | 磁気トンネル接合素子およびその製造方法 |
| CN112996869A (zh) * | 2018-11-16 | 2021-06-18 | 田中贵金属工业株式会社 | 具备金属配线的导电基板和该导电基板的制造方法、以及金属配线形成用金属油墨 |
| CN116525577A (zh) * | 2023-07-03 | 2023-08-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制作方法 |
-
1997
- 1997-09-17 JP JP25227797A patent/JPH1197531A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100373708B1 (ko) * | 2000-07-24 | 2003-02-25 | 아남반도체 주식회사 | 반도체 소자의 금속 배선층 형성 방법 |
| CN1316613C (zh) * | 2003-06-19 | 2007-05-16 | 旺宏电子股份有限公司 | 半导体的三明治抗反射结构金属层及其制程 |
| WO2015031473A1 (en) * | 2013-08-28 | 2015-03-05 | Cavendish Kinetics, Inc | Rf mems electrodes with limited grain growth |
| US10301173B2 (en) | 2013-08-28 | 2019-05-28 | Cavendish Kinetics, Inc. | RF MEMS electrodes with limited grain growth |
| JPWO2018042732A1 (ja) * | 2016-08-29 | 2019-09-05 | 国立大学法人東北大学 | 磁気トンネル接合素子およびその製造方法 |
| US10833256B2 (en) | 2016-08-29 | 2020-11-10 | Tohoku University | Magnetic tunnel junction element and method for manufacturing same |
| CN112996869A (zh) * | 2018-11-16 | 2021-06-18 | 田中贵金属工业株式会社 | 具备金属配线的导电基板和该导电基板的制造方法、以及金属配线形成用金属油墨 |
| CN112996869B (zh) * | 2018-11-16 | 2022-09-20 | 田中贵金属工业株式会社 | 具备金属配线的导电基板和该导电基板的制造方法、以及金属配线形成用金属油墨 |
| CN116525577A (zh) * | 2023-07-03 | 2023-08-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制作方法 |
| CN116525577B (zh) * | 2023-07-03 | 2023-11-28 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0506129B1 (en) | Process for forming an electrical contact through an insulation layer to a silicon semiconductor wafer thereunder | |
| US20040058531A1 (en) | Method for preventing metal extrusion in a semiconductor structure. | |
| US5723362A (en) | Method of forming interconnection | |
| JP3586899B2 (ja) | 半導体装置およびその製造方法 | |
| US6309964B1 (en) | Method for forming a copper damascene structure over tungsten plugs with improved adhesion, oxidation resistance, and diffusion barrier properties using nitridation of the tungsten plug | |
| TWI225684B (en) | Method of improving a barrier layer in a via or contact opening | |
| JPH1197531A (ja) | 半導体装置の製造方法 | |
| JP2003092271A (ja) | 半導体装置及びその製造方法 | |
| JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
| JPH0577290B2 (ja) | ||
| KR100364260B1 (ko) | 반도체 집적 회로의 제조 방법 | |
| JP2697796B2 (ja) | 半導体装置の製造方法 | |
| KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| JPH0562967A (ja) | 半導体装置の製造方法 | |
| JP2004513508A (ja) | 半導体基板においてアルミニウム充填バイア上にアルミニウムラインを形成する方法 | |
| JP3421861B2 (ja) | 半導体装置の製造方法 | |
| US6309963B1 (en) | Method for manufacturing semiconductor device | |
| JPH1197445A (ja) | 半導体装置及びその製造方法 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JPH0590203A (ja) | 半導体装置の製造方法 | |
| JP3767522B2 (ja) | 多層配線形成法 | |
| JP2753098B2 (ja) | 半導体装置の製造方法 | |
| JP3378693B2 (ja) | 半導体装置の製造方法 | |
| JPH0677332A (ja) | 半導体装置の製造方法 | |
| JP2000223441A (ja) | 電子装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |