JPH1197445A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH1197445A
JPH1197445A JP27209797A JP27209797A JPH1197445A JP H1197445 A JPH1197445 A JP H1197445A JP 27209797 A JP27209797 A JP 27209797A JP 27209797 A JP27209797 A JP 27209797A JP H1197445 A JPH1197445 A JP H1197445A
Authority
JP
Japan
Prior art keywords
layer
titanium
semiconductor device
aluminum alloy
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27209797A
Other languages
English (en)
Inventor
Tatsuya Yamada
達也 山田
Takenobu Kishida
剛信 岸田
Kazuya Yoshimoto
和也 吉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP27209797A priority Critical patent/JPH1197445A/ja
Publication of JPH1197445A publication Critical patent/JPH1197445A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 アルミニウム合金層の上に形成した窒化チタ
ン/チタン積層膜の表面粗れを防ぎ、これらの層を含む
配線の信頼性を向上する。 【解決手段】 第1層アルミニウム配線4として、Al
-Cu層4cとチタン層4dとの間に窒化チタン系化合
物5を挟んだ構造を採用することにより、チタン/Al
-Cu界面反応を防ぐ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層化に適した配
線構造を有する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】半導体集積回路の集積度を向上させるた
めに、多層配線構造が採用されている。図3は、2層配
線構造を有する半導体装置の断面を模式的に示してい
る。
【0003】半導体素子(不図示)が形成されたシリコ
ン基板1上に第1絶縁膜2の堆積とその平坦化を行った
後、第1絶縁膜2にコンタクトホールが開口される。バ
リアメタル/コンタクトメタル層を堆積した後、CVD
法によるタングステン(W)成長とタングステンのエッ
チバックによる平坦化が行われる。こうして、コンタク
トホールの内部がタングステンプラグで埋め込まれる。
このあと、反射防止膜/アルミニウム合金層/バリアメ
タル膜の積層構造を有する第1層配線9が形成される。
この例では、バリアメタル膜はチタン層9aおよび窒化
チタン層9bとから形成され、アルミニウム合金層9c
はAl-Cu層から形成され、反射防止膜はチタン層9
dおよび窒化チタン層9eから形成される。基板1を加
熱しながらアルミニウム合金層9cを堆積した後、これ
に連続してチタン層9dが堆積される。
【0004】以下同様の工程を繰り返すことにより、第
2絶縁膜、絶縁膜中のヴィアホール、ヴィアホール内の
密着層およびタングステンプラグを形成した後、第2層
配線11(反射防止膜/アルミニウム合金層/バリアメ
タル膜の積層構造)が形成される。この例では、第2層
配線11のバリアメタル膜はチタン層11aおよび窒化
チタン層11bとから形成され、アルミニウム合金層1
1cはAl-Cu層から形成され、反射防止膜はチタン
層11dおよび窒化チタン層11eから形成される。
【0005】第1層配線9および第2層配線11の形成
は、スパッタ装置内で各金属層を連続して堆積すること
によって実行される。特にアルミニウム合金層9cおよ
び11cの堆積は、段差被覆性向上のために基板を加熱
しながら行われる。
【0006】このような工程を順次繰り返すことによ
り、3層以上の多層配線構造を実現することができる。
【0007】
【発明が解決しようとする課題】図4は、第1層配線お
よび第2層配線として機能する積層膜(窒化チタン/チ
タン/Al-Cu/窒化チタン/チタン積層膜)を半導
体基板上に堆積した後における、積層膜の表面SEM写
真を示している。
【0008】図4によれば、積層膜の表面が粗れている
ことがよく分かる。このような表面粗れを示す積層膜の
パターニングによって配線を形成した場合、配線の表面
に、図3に示すようなスリット12が入り、断線に到る
危険性がある。
【0009】図3を参照しながら、この原因を説明す
る。
【0010】上述の従来技術によれば、基板1を加熱し
ながらアルミニウム合金層9cを堆積した後、これに連
続してチタン層9dを堆積している。そのため、堆積し
つつあるチタン層9dと下地アルミニウム合金層9cと
の界面において、TiとAlの反応が活発に生じる。従
って、チタン層9dの堆積初期段階において、Al3
i10の凝集が起こり、これが成長する。チタン層9d
及び窒化チタン層9eの表面形状は、チタン層9dと下
地アルミニウム合金層9cの界面に凝集・成長したAl
3Ti10の影響を受け、劣化する。その結果、積層膜
に大きな表面粗れが生じ、パターニングによって形成さ
れたアルミニウム配線の信頼性が著しく低下してしま
う。
【0011】本発明は上記の課題に鑑み、その主たる目
的は、窒化チタン/チタン/Al-Cu/窒化チタン/
チタン積層膜の表面粗れが抑えられた半導体装置及びそ
の製造方法を提供することにある。
【0012】
【課題を解決するための手段】本発明の半導体装置は、
アルミニウム合金層と、前記アルミニウム合金層上に堆
積したチタン層と、前記チタン層上に堆積した窒化チタ
ン層と含む配線を備えた半導体装置であって、前記アル
ミニウム合金層と前記チタン層と間に窒化チタン系化合
物が分布している。
【0013】このように前記アルミニウム合金層と前記
チタン層と間に窒化チタン系化合物が分布していること
により、チタン層とアルミニウム合金層との界面におけ
るチタンとアルミニウムの反応が抑制される。この結
果、チタン層および窒化チタン層にスリット等の亀裂が
入ることが抑制され、配線が断線しにくくなる。
【0014】前記窒化チタン系化合物は連続した膜を形
成していなくてもよい。
【0015】前記窒化チタン系化合物の全体に含まれる
チタン原子の量は、膜厚が4nm以下の連続したチタン
層に含まれるチタン原子の量に相当する構成とすること
が好ましい。
【0016】前記アルミニウム合金層は、銅を添加した
アルミニウムから形成されている構成とすることができ
る。
【0017】前記チタン層と前記窒化チタン層は、製造
工程中に前記アルミニウム合金に照射される光に対して
反射防止膜として機能する構成とすることができる。
【0018】前記配線が多層配線の少なくとも一つのレ
ベルを構成している構成とすることができる。
【0019】本発明の半導体装置の製造方法は、アルミ
ニウム合金層を形成する工程と、スパッタ法によって前
記アルミニウム合金層上にチタン層を堆積する工程と、
スパッタ法によって前記チタン層上に窒化チタン層を堆
積する工程とを包含する半導体装置の製造方法であっ
て、前記チタン層を堆積する工程において、チタンター
ゲットを用いてスパッタ堆積を行う際に、前記チタンタ
ーゲットの表面が窒化されている状態からスパッタ堆積
を開始し、それによって前記アルミニウム合金層上に窒
化チタン系化合物を分布させる。
【0020】前記アルミニウム合金層を形成する工程
は、前記アルミニウム合金層を支持する基板を加熱しな
がら実行することが好ましい。
【0021】前記窒化チタン層の堆積は、前記チタン層
の堆積を行うスパッタチャンバにおいて、前記チタン層
の堆積に連続して実行する構成とすることができる。
【0022】前記アルミニウム合金層は、銅を添加した
アルミニウムから形成してもよい。
【0023】本発明の他の半導体装置の製造方法は、ア
ルミニウム合金層を形成する工程と、スパッタ法によっ
て前記アルミニウム合金層上にチタン層を堆積する工程
と、前記チタン層上に窒化チタン層を堆積する工程とを
包含する半導体装置の製造方法であって、前記チタン層
を堆積する工程は、前記チタン層よりも薄い第1チタン
層部分を堆積する工程と、前記第1チタン層部分に対し
て窒化処理を施す工程と、前記窒化処理後に第2チタン
層部分を堆積することによって、前記チタン層の堆積を
完了する工程と、を包含する。
【0024】なお、第1窒化チタン層部分は、連続した
膜である必要はない。窒化チタン化合物形成に必要なチ
タンをアルミニウム合金層の表面に供給できればよい。
【0025】前記窒化処理は、前記第1チタン層部分に
対して窒素ガスを主成分としたプラズマを照射すること
によって実行する構成とすることができる。
【0026】前記窒化処理は、前記第1チタン層部分堆
積後に、第1チタン層部分を窒素雰囲気に曝すことによ
って実行する構成とすることができる。
【0027】前記アルミニウム合金層を形成する工程
は、前記アルミニウム合金層を支持する基板を加熱しな
がら実行することが好ましい。
【0028】前記第1チタン層部分の厚さを4nm以下
とすることが好ましい。
【0029】前記アルミニウム合金層は、銅を添加した
アルミニウムから形成することができる。
【0030】前記窒化チタン層を形成する工程は、前記
チタン層の堆積を行うスパッタチャンバにおいて、前記
チタン層の堆積後に連続して実行する構成とすることが
できる。
【0031】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。
【0032】図1(a)から(e)は、本発明の第1の
実施形態を説明するための工程断面図である。図1
(d)は、本発明による半導体装置の断面を示してい
る。なお、図2は、本発明による半導体装置の第1層配
線および第2層配線として機能する積層膜(窒化チタン
/チタン/Al-Cu/窒化チタン/チタン積層膜)を
基板上に堆積した後における、積層膜の表面SEM写真
を示している。
【0033】図1(e)の半導体装置は、トランジスタ
等の半導体素子(不図示)が形成されたシリコン基板1
の上に2層配線構造を備えている。より詳細には、シリ
コン基板1の上には、不図示の半導体素子を覆うように
第1絶縁膜2が形成されており、第1絶縁膜2の所定位
置にはコンタクトホール3が設けられている。コンタク
トホール3はシリコン基板1に形成された不図示の不純
物拡散領域(または多結晶シリコン配線など)に到達し
ており、その内壁にはバリアメタル/コンタクトメタル
層31が設けられている。コンタクトホール3の内部
は、タングステンプラグ32で埋め込まれている。タン
グステンプラグ32の上面と第1絶縁膜2の上面との間
には段差がなく、平坦化がはかられている。シリコン基
板1の不純物拡散領域は、コンタクトホール3内のメタ
ル(31および32)を介して、絶縁膜2上の第1層配
線4と電気的に接続されている。この第1層配線4は、
基板1に近い側から、チタン(Ti)層4a、窒化チタ
ン(TiN)層4b、Al-Cu層4c、チタン(T
i)層4d、および窒化チタン(TiN)層4eを含む
積層膜から形成されている。第1絶縁膜2の上には、第
1層配線4を覆うように第2絶縁膜6が堆積されてい
る。第2絶縁膜6にはヴィアホール7が形成されてお
り、ヴィアホール7の内壁には密着層が設けられてい
る。ヴィアホール7の内部はタングステンプラグで埋め
込まれている。タングステンプラグの上面と第2絶縁膜
6の上面との間にも段差はなく、平坦化がはかられてい
る。第1層配線4は、ヴィアホール7内のメタルを介し
て、第2絶縁膜6上の第2層配線8と電気的に接続され
ている。第2層配線8は、基板1から近い側から、チタ
ン(Ti)層8a、窒化チタン(TiN)層8b、Al
-Cu層8c、チタン(Ti)層8d、および窒化チタ
ン(TiN)層8eを含む積層膜から形成されている。
【0034】上述のように、各レベルの配線において、
Al-Cu層4cおよび8cとチタン層4dおよび8d
との間には窒化チタン系化合物5が介在しており、その
ことによって、AlとTiの反応によるAl3Tiの凝
集・成長が抑えられている。
【0035】なお、図1(e)には、2層配線構造を持
つ半導体装置が示されているが、本発明は、3層配線以
上の多層構造を持った半導体装置にも適用できることは
言うまでもない。
【0036】次に、本発明による半導体装置の製造方法
を説明する。
【0037】まず、 図1(a)に示すように、不図示
の半導体素子を形成したシリコン基板1上に、厚さ2.
0μmの第1絶縁膜2を堆積した後、その平坦化を行
う。次に、第1絶縁膜2にコンタクトホール(ホール径
0.8μm)3を開口した後、スパッタ法によってバリ
アメタル/コンタクトメタル層31を堆積する。本実施
形態では、バリアメタル/コンタクトメタル層31とし
て、窒化チタン(膜厚50nm)/チタン(膜厚70n
m)積層膜を用いる。この後、CVD法によってタング
ステン膜を堆積した後、このタングステン膜をエッチバ
ックによって平坦化する。こうして、コンタクトホール
3にタングステンプラグ32を埋め込むことができる。
【0038】次に、図1(b)に示すように、チタン層
(膜厚25nm)4aおよび窒化チタン層(膜厚25n
m)4bを堆積した後、Al-Cu層(膜厚500n
m)4c、チタン層(膜厚30nm)4dおよび窒化チ
タン層(膜厚30nm)4eを、順次、スパッタ法によ
り堆積する。こうして、図1(c)に示すような積層膜
を形成する。これら導電層の堆積は、シリコン基板1を
大気曝露させることなく、薄膜堆積装置内にて真空連続
搬送を行い、所望のチャンバー内で順次行う。チタン層
4aおよび窒化チタン層4bによってバリアメタルが構
成される。また、チタン層4dおよび窒化チタン層4e
によって反射防止膜が構成される。Al-Cu層4cの
堆積に際しては、基板1の加熱を行う。これは、基板温
度を高くすることによって、Al-Cu層4cの段差被
覆性を向上させるためである。基板1の加熱方法として
は、たとえば、ヒーターにより加熱したガスを基板1に
吹き付ける方法がある。Al-Cu層4cの堆積時の基
板温度は、300℃から550℃の範囲内に制御するこ
とが好ましい。本実施形態では、基板温度を350℃に
制御している。
【0039】なお、チタン層4a、窒化チタン層4b、
チタン層4dおよび窒化チタン層4eの堆積は、同一の
スパッタチャンバ内で実行している。このため、窒化チ
タン層4bの堆積中に、チタン堆積用のチタンターゲッ
トの表面が薄く窒化される。その窒化の程度は、4nm
以下の連続したチタン層を堆積する条件でチタンターゲ
ットをスパッタした場合に、チタンターゲット表面の薄
い窒化層がほぼ完全にターゲット表面から除去される程
度である。本実施形態では、このチタンターゲット表面
に形成される薄い窒化層を積極的に利用して、窒化チタ
ン系化合物5を形成している。そうすることにより、窒
化チタン系化合物を形成する前に、特別にチタンターゲ
ットの表面を窒化する工程が不要になる。また、従来、
チタン層4dの堆積前には、チタンターゲット表面をク
リーニングする工程が行われていたが、本実施形態で
は、そのような単なるクリーニング工程を行う必要はな
くなる。
【0040】更に、本実施形態の方法で形成された窒化
チタン系化合物5の量は、チタンとアルミニウムとの反
応を抑制するのに充分であるし、また、これ以上厚く窒
化チタン系化合物5を形成することは半導体装置の特性
劣化(上層配線とのコンタクト抵抗増加、反射防止膜の
機能低下など)をもたらす可能性があるため好ましくな
い。
【0041】上記金属層の積層が終了した後、リソグラ
フィーおよびドライエッチング技術によってこれらの積
層膜をパターニングし、第1層配線4を形成する。
【0042】上述のように、本実施形態では、チタン層
4dの堆積工程において、まず、チャンバー内に設置さ
れているチタンターゲットの表面が極薄く窒化されてい
る状態からスパッタ堆積を開始する。そうすることによ
って、Al-Cu層4cの表面に窒化チタン系化合物5
を意図的に分布させることができる。その後、表面に窒
化チタン系化合物5が分布する状態にあるAl-Cu層
4c上にチタン層4dの堆積を行い、引き続いて窒化チ
タン層4eを堆積する。チタン層4dの堆積時点では、
特に基板の加熱や冷却などの温度制御は行っていない。
【0043】次に、図1(d)に示すように、第1層配
線4を覆うように第2絶縁膜(膜厚1.0μm)6を堆
積した後、第2絶縁膜7にヴィアホール(ホール径0.
8μm)8を開口する。ヴィアホール8の内側に密着層
(窒化チタン層)71を形成した後、ヴィアホール8の
内部をタングステンプラグ72で埋め込む。
【0044】次に、図1(e)に示すように、チタン層
(膜厚20nm)8a、窒化チタン層(膜厚20nm)
8b、Al-Cu層(膜厚400nm)8c、チタン層
(膜厚30nm)8d、窒化チタン層(膜厚30nm)
8eを、順次、スパッタ法により堆積する。この堆積
も、シリコン基板1を大気曝露させることなく、薄膜堆
積装置内にて真空連続搬送を行い、所望のチャンバー内
で順次行う。ここでは、チタン層8aおよび窒化チタン
層8bによってバリアメタルが構成され、チタン層8d
および窒化チタン層8eによって反射防止膜が構成され
ている。
【0045】本実施形態では、第1層配線4を形成する
ときの条件と同じ条件で第2層配線8を形成している。
このように順次同様な工程を繰り返して、本発明の配線
構造で多層配線(3層、4層…)を形成させていくこと
ができる。
【0046】図2は、本発明の製造方法によって形成さ
れたTiN/Ti/Al-Cu/TiN/Ti積層膜の
堆積後の表面SEM写真を示している。チタン層4dと
Al-Cu層4cとの間に窒化チタン系化合物5が介在
しているため、図4と比較して明らかにTiN/Ti/
Al-Cu/TiN/Ti積層膜の表面粗れが抑制され
ていることがわかる。
【0047】本実施形態によれば、チタン層4d(8
d)の形成初期段階において、Al-Cu層4c(8
c)の表面に窒化チタン系化合物5が分布するため、A
l-Cu層4c(8c)上にチタンターゲットから飛来
するTiはAlとほとんど反応しない。このため、Al
-Cu層4c(8c)の形成時に基板1を加熱していて
も、チタン層4d(8d)の表面形状が劣化することが
抑制される。
【0048】(第2の実施形態)次に、本発明の第2の
実施形態を説明する。
【0049】本実施形態と第1の実施形態との相違点
は、Al-Cu層堆積後のチタン層堆積方法にある。従
って、この相違点にかかる部分だけを以下に説明し、他
の工程の説明は省略する。
【0050】本実施形態では、Al-Cu層4c(8
c)の堆積後に、厚さ4nmの第1チタン層部分を形成
する。その後、窒素ガスを主成分としたプラズマを第1
チタン層部分に照射することによって、Al-Cu層4
c(8c)の表面に窒化チタン系化合物5を形成する。
【0051】この後、チタンの堆積を行い、窒化チタン
系化合物を覆うように第2チタン層部分を形成する。こ
うして、チタン層4d(8d)の堆積を完了する。この
ように、本実施形態では、チタン層4d(8d)を形成
する際して、チタンの堆積を2回に分けて行う。しか
も、1回目のチタン堆積と2回目のチタン堆積との間に
おいて、1回目のチタン堆積により形成した薄いチタン
層部分(第1チタン層部分)に対して窒化処理を行って
いる。第1チタン層部分のほとんどが窒化されている場
合は、第2チタン層部分が実質的にチタン層4d(8
d)を構成していることになる。チタン層4d(8d)
の形成初期段階において、Al-Cu層4c(8c)の
表面に窒化チタン系化合物が分布するため、Al-Cu
層4c(8c)上に飛来するチタンはアルミニウムとほ
とんど反応することがない。このため、Al-Cu層4
c(8c)の形成時に、基板1を加熱することによって
Al-Cu層4c(8c)の段差被覆性を向上させる場
合も、Al-Cu層4c(8c)の堆積後に基板の温度
を低下させることなく、チタン層4d(8d)の堆積を
速やかに実行できる。
【0052】なお、窒化チタン層の堆積工程は、チタン
層の堆積を行ったスパッタチャンバにおいて、チタン層
の堆積工程に連続して実行する。
【0053】(第3の実施形態)次に、本発明の第3の
実施形態を説明する。
【0054】本実施形態と第1の実施形態との相違点
は、Al-Cu層堆積後の、チタン層堆積工程にある。
従って、この相違点にかかる部分だけを以下に説明し、
他の工程の説明は省略する。
【0055】本実施形態では、Al-Cu層4c(8
c)の堆積後に、厚さ4nmの第1チタン層部分を形成
する。その後、窒素雰囲気中に放置し、チタンのゲッタ
ー効果により、Al-Cu層4c(8c)の表面に窒化
チタン系化合物5を形成する。
【0056】この後、チタンの堆積を行い、チタン層の
堆積を完了する。その後、チタン層の堆積を行ったスパ
ッタチャンバにおいて、チタン層の堆積に連続して窒化
チタン層の堆積工程を実行する。本実施形態において
も、第2の実施形態について述べたことが当てはまる。
【0057】なお、上記第2及び第3の実施形態におい
て、チタン層堆積の初期段階に形成する第1チタン層部
分が連続した膜である必要はない。第1チタン層部分の
形成は、窒化チタン化合物の形成に必要なチタンをアル
ミニウム合金層の表面に供給することを目的としている
からである。
【0058】また、第2および第3の実施形態で採用し
た窒化チタン化合物の形成方法以外の方法を用いて窒化
チタン系化合物を形成してもよい。薄い第1チタン層部
分に対して何らかの窒化処理を施せば、窒化チタン系化
合物を得ることができる。ただ、第1チタン層部分の厚
さが4nmを越えると、チタンは窒化チタン系化合物の
形成に寄与する以外に、アルミニウムとの反応にも寄与
することになる。このため、形成する第1チタン層部分
の厚さは十分に薄くする必要があり、厚さを4nmまた
はそれ以下にすることが好ましい。
【0059】
【発明の効果】以上のように本発明の半導体装置によれ
ば、アルミニウム合金層とチタン層と間に窒化チタン系
化合物が分布していることにより、アルミニウム合金層
とチタン層との界面におけるチタンとアルミニウムの反
応が抑制され。その結果、チタン層および窒化チタン層
にスリット等の亀裂が入ることが抑制され、配線が断線
しにくくなる。
【0060】本発明の半導体装置の製造方法によれば、
アルミニウム合金層の上にチタン層を堆積する工程にお
いて、チタンターゲットを用いてスパッタ堆積を行う際
に、チタンターゲットの表面が窒化されている状態から
スパッタ堆積を開始する。そのため、アルミニウム合金
層上に窒化チタン系化合物を分布させることができる。
アルミニウム合金層上に窒化チタン系化合物を分布させ
ることで、チタンとアルミニウムとの反応を抑制し、表
面モフォロジーの良好なチタン層および窒化チタン層を
形成することが可能になる。そのため、断線しにくい配
線が得られる。
【0061】アルミニウム合金層を形成する工程が前記
アルミニウム合金層を支持する基板を加熱しながら実行
する場合、アルミニウム合金層の段差被覆性は向上する
が、チタンとアルミニウムとの反応が生じやすくなる。
しかし、窒化チタン系化合物の存在がチタンとアルミニ
ウムとの反応を充分に抑制するため、高い集積度を持っ
た半導体装置の製造に特に適している。
【0062】本発明の他の半導体装置の製造方法によれ
ば、チタン層を堆積する工程において、チタン層よりも
薄い第1チタン層部分を堆積する工程と、前記第1チタ
ン層部分に対して窒化処理を施す工程と、前記窒化処理
後に第2チタン層部分を堆積することによって、前記チ
タン層の堆積を完了する工程とを包含しているため、必
要な窒化チタン系化合物をチタン層とアルミニウム合金
層との間に分布させることができる。
【0063】このように本発明によれば、高い信頼性を
持った多層配線が得られ、集積度の向上した半導体装置
を提供できる。
【図面の簡単な説明】
【図1】(a)から(e)は、本発明による半導体装置
の製造方法を示す工程断面図である。
【図2】本発明の製造方法を用いて作成した窒化チタン
/チタン/Al-Cu/窒化チタン/チタン積層膜の表
面SEM写真である。
【図3】半導体装置の従来例を示す断面図である。
【図4】従来の製造方法を用いて作成した窒化チタン/
チタン/Al-Cu/窒化チタン/チタン積層膜の表面
SEM写真である。
【符号の説明】
1 シリコン基板 2 絶縁膜 3 コンタクトホール 4 第1層アルミニウム配線 4a チタン層 4b 窒化チタン層 4c Al-Cu層 4d チタン層 4e 窒化チタン層 5 窒化チタン系化合物 6 絶縁膜2 7 ヴィアホール 8 第2層アルミニウム配線 8a チタン層 8b 窒化チタン層 8c Al-Cu層 8d チタン層 8e 窒化チタン層 9 第1層アルミニウム配線 9a チタン層 9b 窒化チタン層 9c Al-Cu層 9d チタン層 9e 窒化チタン層 10 Al3Ti 11 第2層アルミニウム配線 11a チタン層 11b 窒化チタン層 11c Al-Cu層 11d チタン層 11e 窒化チタン層 12 スリット

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 アルミニウム合金層と、前記アルミニウ
    ム合金層上に堆積したチタン層と、前記チタン層上に堆
    積した窒化チタン層と含む配線を備えた半導体装置であ
    って、 前記アルミニウム合金層と前記チタン層と間に窒化チタ
    ン系化合物が分布していることを特徴とする半導体装
    置。
  2. 【請求項2】 請求項1記載の半導体装置であって、 前記窒化チタン系化合物は連続した膜を形成していない
    ことを特徴とする半導体装置。
  3. 【請求項3】 請求項1または2のいずれかに記載の半
    導体装置であって、 前記窒化チタン系化合物の全体に含まれるチタン原子の
    量は、膜厚が4nm以下の連続したチタン層に含まれる
    チタン原子の量に相当することを特徴とする半導体装
    置。
  4. 【請求項4】 請求項1から3のいずれかに記載の半導
    体装置であって、 前記アルミニウム合金層は、銅を添加したアルミニウム
    から形成されていることを特徴とする半導体装置。
  5. 【請求項5】 請求項1から4のいずれかに記載の半導
    体装置であって、 前記チタン層と前記窒化チタン層は、製造工程中に前記
    アルミニウム合金に照射される光に対して反射防止膜と
    して機能することを特徴とする半導体装置。
  6. 【請求項6】 請求項1から5のいずれかに記載の半導
    体装置であって、 前記配線が多層配線の少なくとも一つのレベルを構成し
    ていることを特徴とする半導体装置。
  7. 【請求項7】 アルミニウム合金層を形成する工程と、
    スパッタ法によって前記アルミニウム合金層上にチタン
    層を堆積する工程と、スパッタ法によって前記チタン層
    上に窒化チタン層を堆積する工程とを包含する半導体装
    置の製造方法であって、 前記チタン層を堆積する工程において、チタンターゲッ
    トを用いてスパッタ堆積を行う際に、前記チタンターゲ
    ットの表面が窒化されている状態からスパッタ堆積を開
    始し、それによって前記アルミニウム合金層上に窒化チ
    タン系化合物を分布させることを特徴とする半導体装置
    の製造方法。
  8. 【請求項8】 請求項7記載の半導体装置の製造方法で
    あって、 前記アルミニウム合金層を形成する工程は、前記アルミ
    ニウム合金層を支持する基板を加熱しながら実行するこ
    とを特徴とする半導体装置の製造方法。
  9. 【請求項9】 請求項7または8のいずれかに記載の半
    導体装置の製造方法であって、 前記窒化チタン層の堆積は、前記チタン層の堆積を行う
    スパッタチャンバにおいて、前記チタン層の堆積に連続
    して実行することを特徴とする半導体装置の製造方法。
  10. 【請求項10】 請求項7から9のいずれかに記載の半
    導体装置の製造方法であって、 前記アルミニウム合金層は、銅が添加されたアルミニウ
    ムから形成されていることを特徴とする半導体装置の製
    造方法。
  11. 【請求項11】 アルミニウム合金層を形成する工程
    と、スパッタ法によって前記アルミニウム合金層上にチ
    タン層を堆積する工程と、前記チタン層上に窒化チタン
    層を堆積する工程とを包含する半導体装置の製造方法で
    あって、 前記チタン層を堆積する工程は、 前記チタン層よりも薄い第1チタン層部分を堆積する工
    程と、 前記第1チタン層部分に対して窒化処理を施す工程と、 前記窒化処理後に第2チタン層部分を堆積することによ
    って、前記チタン層の堆積を完了する工程と、 を包含することを特徴とする半導体装置の製造方法。
  12. 【請求項12】 請求項11記載の半導体装置の製造方
    法であって、 前記窒化処理は、前記第1チタン層部分に対して窒素ガ
    スを主成分としたプラズマを照射することによって実行
    することを特徴とする半導体装置の製造方法。
  13. 【請求項13】 請求項11記載の半導体装置の製造方
    法であって、 前記窒化処理は、前記第1チタン層部分堆積後に、第1
    チタン層部分を窒素雰囲気に曝すことによって実行する
    ことを特徴とする半導体装置の製造方法。
  14. 【請求項14】 請求項11記載の半導体装置の製造方
    法であって、 前記アルミニウム合金層を形成する工程は、前記アルミ
    ニウム合金層を支持する基板を加熱しながら実行するこ
    とを特徴とする半導体装置の製造方法。
  15. 【請求項15】 請求項11記載の半導体装置の製造方
    法であって、 前記第1チタン層部分の厚さを4nm以下とすることを
    特徴とする半導体装置の製造方法。
  16. 【請求項16】 請求項11記載の半導体装置の製造方
    法であって、 前記アルミニウム合金層は、銅が添加されたアルミニウ
    ムから形成されていることを特徴とする半導体装置の製
    造方法。
  17. 【請求項17】 請求項11記載の半導体装置の製造方
    法であって、 前記窒化チタン層を形成する工程は、前記チタン層の堆
    積を行うスパッタチャンバにおいて、前記チタン層の堆
    積後に連続して実行することを特徴とする半導体装置の
    製造方法。
JP27209797A 1997-09-17 1997-09-17 半導体装置及びその製造方法 Withdrawn JPH1197445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27209797A JPH1197445A (ja) 1997-09-17 1997-09-17 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27209797A JPH1197445A (ja) 1997-09-17 1997-09-17 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1197445A true JPH1197445A (ja) 1999-04-09

Family

ID=17509046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27209797A Withdrawn JPH1197445A (ja) 1997-09-17 1997-09-17 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH1197445A (ja)

Similar Documents

Publication Publication Date Title
US5963827A (en) Method for producing via contacts in a semiconductor device
US6955983B2 (en) Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer
US7297640B2 (en) Method for reducing argon diffusion from high density plasma films
US6538324B1 (en) Multi-layered wiring layer and method of fabricating the same
US6207557B1 (en) Method of forming multilayer titanium nitride film by multiple step chemical vapor deposition process and method of manufacturing semiconductor device using the same
JP2845788B2 (ja) コンタクトホールのプラグ形成方法
EP1313140A1 (en) Method of forming a liner for tungsten plugs
US6964922B2 (en) Methods for forming metal interconnections for semiconductor devices having multiple metal depositions
US20080169570A1 (en) Method for manufacturing a semiconductor device using a reflow sputtering technique
KR100433846B1 (ko) 반도체장치의 금속도전막 형성방법
KR100319588B1 (ko) 배선구조의 형성방법
US6077782A (en) Method to improve the texture of aluminum metallization
US6844627B2 (en) Metal film semiconductor device and a method for forming the same
JP2003092271A (ja) 半導体装置及びその製造方法
US5750439A (en) Method of making aluminum alloy wiring with less silicon nodule
US7135399B2 (en) Deposition method for wiring thin film
JPH09172070A (ja) 半導体装置の製造方法
KR100364260B1 (ko) 반도체 집적 회로의 제조 방법
US6548398B1 (en) Production method of semiconductor device and production device therefor
JPH1197445A (ja) 半導体装置及びその製造方法
JPH1197531A (ja) 半導体装置の製造方法
KR20070082887A (ko) 반도체 장치 및 그 제조방법
US7488681B2 (en) Method for fabricating Al metal line
JPH10106972A (ja) 電極配線構造の製造方法
JPH08139190A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041207