JPH10106972A - 電極配線構造の製造方法 - Google Patents
電極配線構造の製造方法Info
- Publication number
- JPH10106972A JPH10106972A JP25493696A JP25493696A JPH10106972A JP H10106972 A JPH10106972 A JP H10106972A JP 25493696 A JP25493696 A JP 25493696A JP 25493696 A JP25493696 A JP 25493696A JP H10106972 A JPH10106972 A JP H10106972A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium nitride
- nitride layer
- aluminum alloy
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 窒化チタンをバリアメタルとして使用し、そ
の上にＡｌ合金層を形成する場合、バリアメタルのバリ
ア性を向上させ、しかもＡｌ合金層の埋め込み性を良好
にしてステップカバレッジを向上させる。 【解決手段】 シリコン基板１０上に、層間絶縁膜１１
を形成し、コンタクトホール１２を形成する（図１
（ａ））。この後、チタン層１３、第１窒化チタン層１
９、第２窒化チタン層１４、Ａｌ合金層１５を真空中で
連続的にスパッタ成膜する（図１（ｂ））。続いて、Ａ
ｌ合金層１５のリフロー処理を行う（図１（ｃ））。こ
のリフロー熱処理中に、窒化チタン層１４とＡｌ合金層
１５の間にチタンとアルミニウムの金属間化合物である
歪み緩和層１７が形成される。この後、反射防止膜とし
てのチタン層２０、窒化チタン層２１を形成し、パター
ニングを行った後、保護膜１６を形成する（図１
（ｄ）、（ｅ））。
の上にＡｌ合金層を形成する場合、バリアメタルのバリ
ア性を向上させ、しかもＡｌ合金層の埋め込み性を良好
にしてステップカバレッジを向上させる。 【解決手段】 シリコン基板１０上に、層間絶縁膜１１
を形成し、コンタクトホール１２を形成する（図１
（ａ））。この後、チタン層１３、第１窒化チタン層１
９、第２窒化チタン層１４、Ａｌ合金層１５を真空中で
連続的にスパッタ成膜する（図１（ｂ））。続いて、Ａ
ｌ合金層１５のリフロー処理を行う（図１（ｃ））。こ
のリフロー熱処理中に、窒化チタン層１４とＡｌ合金層
１５の間にチタンとアルミニウムの金属間化合物である
歪み緩和層１７が形成される。この後、反射防止膜とし
てのチタン層２０、窒化チタン層２１を形成し、パター
ニングを行った後、保護膜１６を形成する（図１
（ｄ）、（ｅ））。
Description
【０００１】
【発明の属する技術分野】本発明は、アルミニウム合金
配線層（以下Ａｌ合金層という）を用いて半導体装置の
電極配線を形成する電極配線構造の製造方法に関する。
配線層（以下Ａｌ合金層という）を用いて半導体装置の
電極配線を形成する電極配線構造の製造方法に関する。
【０００２】
【従来の技術】近年、素子の高集積化に伴い、微細化や
他層化が必須の技術となってきており、微細化するにつ
れてＡｌ合金層の線幅も細く設計されている。このよう
にＡｌ合金層の線幅が細くなると、保護膜の形成による
圧縮応力によってＡｌ合金層内にＡｌボイドが発生す
る。
他層化が必須の技術となってきており、微細化するにつ
れてＡｌ合金層の線幅も細く設計されている。このよう
にＡｌ合金層の線幅が細くなると、保護膜の形成による
圧縮応力によってＡｌ合金層内にＡｌボイドが発生す
る。
【０００３】本出願人は、半導体基板上に窒化チタン層
を組成に含むバリアメタル上にＡｌ合金層を形成し、窒
化チタン層の成膜条件に工夫を凝らして、バリアメタル
とＡｌ合金層の間に、窒化チタンとアルミニウムを組成
に含む金属間化合物である歪み緩和層を形成し、この歪
み緩和層によって、Ａｌ合金層の配向性に係わらずＡｌ
合金層内におけるＡｌボイドの発生を抑制できるものを
提案した（特開平８−７８４１６号公報）。
を組成に含むバリアメタル上にＡｌ合金層を形成し、窒
化チタン層の成膜条件に工夫を凝らして、バリアメタル
とＡｌ合金層の間に、窒化チタンとアルミニウムを組成
に含む金属間化合物である歪み緩和層を形成し、この歪
み緩和層によって、Ａｌ合金層の配向性に係わらずＡｌ
合金層内におけるＡｌボイドの発生を抑制できるものを
提案した（特開平８−７８４１６号公報）。
【０００４】このものの製造方法の概要について図３に
従って説明する。まず、図３（ａ）に示すように、シリ
コン基板１０上に層間絶縁膜１１を形成し、コンタクト
ホール１２を形成する。そして、図３（ｂ）に示すよう
に、スパッタリング法によりチタン層１３を成膜し、続
いて反応性スパッタリング法により窒化チタン層１４を
成膜し、さらにスパッタリング法によりＡｌ合金層１５
を成膜し、その一部がシリコン基板と電気接続するよう
にする。その際、チタン層１３、窒化チタン層１４、Ａ
ｌ合金層１５は、途中大気暴露せずに、真空中で連続的
に成膜している。
従って説明する。まず、図３（ａ）に示すように、シリ
コン基板１０上に層間絶縁膜１１を形成し、コンタクト
ホール１２を形成する。そして、図３（ｂ）に示すよう
に、スパッタリング法によりチタン層１３を成膜し、続
いて反応性スパッタリング法により窒化チタン層１４を
成膜し、さらにスパッタリング法によりＡｌ合金層１５
を成膜し、その一部がシリコン基板と電気接続するよう
にする。その際、チタン層１３、窒化チタン層１４、Ａ
ｌ合金層１５は、途中大気暴露せずに、真空中で連続的
に成膜している。
【０００５】Ａｌ合金層１５を成膜後、図３（ｃ）に示
すように、チタン層１３、窒化チタン層１４、Ａｌ合金
層１５をパターニングし、シリコン基板１０、チタン層
１３、窒化チタン層１４、およびＡｌ合金層１５の電気
的接続部の抵抗を小さくするために、４００℃から４８
０℃の熱処理を行う。さらに、図３（ｄ）に示すよう
に、保護膜１６を、３００℃から４８０℃の温度下でＣ
ＶＤ法あるいはスパッタリング法に形成する。
すように、チタン層１３、窒化チタン層１４、Ａｌ合金
層１５をパターニングし、シリコン基板１０、チタン層
１３、窒化チタン層１４、およびＡｌ合金層１５の電気
的接続部の抵抗を小さくするために、４００℃から４８
０℃の熱処理を行う。さらに、図３（ｄ）に示すよう
に、保護膜１６を、３００℃から４８０℃の温度下でＣ
ＶＤ法あるいはスパッタリング法に形成する。
【０００６】ここで、図３（ｃ）、（ｄ）の工程におけ
る熱処理中に、窒化チタン層１４からＡｌ合金層１５に
チタンが拡散し、チタンとアルミニウムの金属間化合物
（Ａｌ3 Ｔｉ）反応層１７が形成される。また、チタン
層１３とシリコン基板１０の間にチタンシリサイド層１
８が形成される。ここで、窒化チタン層１４を、窒素ガ
スが供給されチタンをターゲットとするスパッタリング
装置内で、ＤＣパワー密度５．５Ｗ／ｃｍ2 以下の条件
で反応性スパッタリングすることにより、金属間化合物
反応層１７の厚さを１０ｎｍ以上にして歪み緩和層にす
ることができ、Ａｌ合金層１５内におけるＡｌボイドの
発生を抑制することができる。
る熱処理中に、窒化チタン層１４からＡｌ合金層１５に
チタンが拡散し、チタンとアルミニウムの金属間化合物
（Ａｌ3 Ｔｉ）反応層１７が形成される。また、チタン
層１３とシリコン基板１０の間にチタンシリサイド層１
８が形成される。ここで、窒化チタン層１４を、窒素ガ
スが供給されチタンをターゲットとするスパッタリング
装置内で、ＤＣパワー密度５．５Ｗ／ｃｍ2 以下の条件
で反応性スパッタリングすることにより、金属間化合物
反応層１７の厚さを１０ｎｍ以上にして歪み緩和層にす
ることができ、Ａｌ合金層１５内におけるＡｌボイドの
発生を抑制することができる。
【０００７】また、上記公報に記載された第２実施形態
においては、アロイスパイクを防止するために、窒化チ
タン層１４の下層に、アロイスパイク防止用の別の窒化
チタン層を形成している。以下、アロイスパイク防止用
の窒化チタン層を第１窒化チタン層といい、上記した窒
化チタン層１４を第２窒化チタン層という。具体的に
は、第１窒化チタン層を６．９６Ｗ／ｃｍ2 以上のＤＣ
パワー密度でスパッタ成膜し、第２窒化チタン層を５．
５Ｗ／ｃｍ2 以下のＤＣパワー密度でスパッタ成膜し
て、第１、第２窒化チタン層を物性の異なる膜としてい
る。この場合、第１窒化チタン層は結晶性の高い緻密な
膜となるため、アロイスパイクの発生を抑制することが
できる。なお、ＤＣパワー密度（以下、単にパワー密度
という）とは、スパッタリング装置において、ターゲッ
トとヒータ間に印加する電力をターゲットの面積で割っ
たものをいう。
においては、アロイスパイクを防止するために、窒化チ
タン層１４の下層に、アロイスパイク防止用の別の窒化
チタン層を形成している。以下、アロイスパイク防止用
の窒化チタン層を第１窒化チタン層といい、上記した窒
化チタン層１４を第２窒化チタン層という。具体的に
は、第１窒化チタン層を６．９６Ｗ／ｃｍ2 以上のＤＣ
パワー密度でスパッタ成膜し、第２窒化チタン層を５．
５Ｗ／ｃｍ2 以下のＤＣパワー密度でスパッタ成膜し
て、第１、第２窒化チタン層を物性の異なる膜としてい
る。この場合、第１窒化チタン層は結晶性の高い緻密な
膜となるため、アロイスパイクの発生を抑制することが
できる。なお、ＤＣパワー密度（以下、単にパワー密度
という）とは、スパッタリング装置において、ターゲッ
トとヒータ間に印加する電力をターゲットの面積で割っ
たものをいう。
【０００８】
【発明が解決しようとする課題】本発明者等は、上記し
た電極配線構造に対しさらに検討を進めたところ、素子
の微細化を進めると、Ａｌ合金層のステップカバレッジ
が悪くなってしまうという問題があることが判明した。
通常、Ａｌ合金層をリフローすることによって、Ａｌ合
金層のコンタクトホールへの埋め込み性を向上させ、ス
テップカバレッジを良好にすることができるが、窒化チ
タンをバリアメタルとして使用し、その上に形成された
Ａｌ合金層をリフローする場合、電子情報通信学会論文
誌 Ｃ−ＩＩ Ｖｏｌ．Ｊ７８−Ｃ−ＩＩ Ｎｏ．５
ｐｐ．２７３−２８０ １９９５年５月号の第２７６頁
〜第２７７頁に指摘されているように、バリアメタルの
バリア性を向上させるために熱処理が不可欠であり、そ
のためにＡｌ合金層の形成前に窒化チタン層が一旦大気
に曝され、その結果、窒化チタン層の表面が酸化しＡｌ
合金層のぬれ性が低下して、リフローの際のＡｌ合金層
の埋め込み性が低下する問題点がある。そこで、このも
のでは、リフロー下地を検討することによりＡｌ合金層
の埋め込み性を改善することが提案されている。
た電極配線構造に対しさらに検討を進めたところ、素子
の微細化を進めると、Ａｌ合金層のステップカバレッジ
が悪くなってしまうという問題があることが判明した。
通常、Ａｌ合金層をリフローすることによって、Ａｌ合
金層のコンタクトホールへの埋め込み性を向上させ、ス
テップカバレッジを良好にすることができるが、窒化チ
タンをバリアメタルとして使用し、その上に形成された
Ａｌ合金層をリフローする場合、電子情報通信学会論文
誌 Ｃ−ＩＩ Ｖｏｌ．Ｊ７８−Ｃ−ＩＩ Ｎｏ．５
ｐｐ．２７３−２８０ １９９５年５月号の第２７６頁
〜第２７７頁に指摘されているように、バリアメタルの
バリア性を向上させるために熱処理が不可欠であり、そ
のためにＡｌ合金層の形成前に窒化チタン層が一旦大気
に曝され、その結果、窒化チタン層の表面が酸化しＡｌ
合金層のぬれ性が低下して、リフローの際のＡｌ合金層
の埋め込み性が低下する問題点がある。そこで、このも
のでは、リフロー下地を検討することによりＡｌ合金層
の埋め込み性を改善することが提案されている。
【０００９】本発明は、窒化チタンをバリアメタルとし
て使用し、その上にＡｌ合金層を形成する場合、上記し
た論文に指摘されているような、窒化チタン層の大気暴
露による問題を生じることなく、バリアメタルのバリア
性を向上させ、しかもＡｌ合金層の埋め込み性を良好に
してステップカバレッジを向上させることを目的とす
る。
て使用し、その上にＡｌ合金層を形成する場合、上記し
た論文に指摘されているような、窒化チタン層の大気暴
露による問題を生じることなく、バリアメタルのバリア
性を向上させ、しかもＡｌ合金層の埋め込み性を良好に
してステップカバレッジを向上させることを目的とす
る。
【００１０】
【課題を解決するための手段】本発明者等は、先に提案
した特開平８−７８４１６号公報に記載のものにおい
て、第１窒化チタン層と第２窒化チタン層を設けること
により、Ａｌ合金層の形成前に、一旦大気に曝さなくて
も、アロイスパイクの発生を抑制してバリア性を高くす
ることができる点に着目し、このものの製造方法を変更
することにより上記目的を達成することを検討した。
した特開平８−７８４１６号公報に記載のものにおい
て、第１窒化チタン層と第２窒化チタン層を設けること
により、Ａｌ合金層の形成前に、一旦大気に曝さなくて
も、アロイスパイクの発生を抑制してバリア性を高くす
ることができる点に着目し、このものの製造方法を変更
することにより上記目的を達成することを検討した。
【００１１】このような検討を基になされた請求項１乃
至３に記載の発明においては、第１窒化チタン層（１
９）、第２窒化チタン層（１４）、Ａｌ合金層（１５）
を真空中で連続して成膜するとともに、さらに真空中で
Ａｌ合金層をリフローし、このリフロー後に第１窒化チ
タン層、第２窒化チタン層およびＡｌ合金層のパターニ
ングを行うようにしたことを特徴としている。
至３に記載の発明においては、第１窒化チタン層（１
９）、第２窒化チタン層（１４）、Ａｌ合金層（１５）
を真空中で連続して成膜するとともに、さらに真空中で
Ａｌ合金層をリフローし、このリフロー後に第１窒化チ
タン層、第２窒化チタン層およびＡｌ合金層のパターニ
ングを行うようにしたことを特徴としている。
【００１２】Ａｌ合金層のリフロー中に第２窒化チタン
層の窒化チタンとアルミニウム合金配線層のアルミニウ
ムにより金属間化合物反応層（１７）が形成される。こ
の金属間化合物反応層とリフローされたＡｌ合金層との
濡れ性が良好であるため、Ａｌ合金層の埋め込み性を良
好にしてステップカバレッジを向上させることができ
る。また、第１窒化チタン層、第２窒化チタン層および
Ａｌ合金層の形成、およびＡｌ合金層のリフローを真空
中で連続して行っているから、窒化チタン層の大気暴露
による問題を生じることなくバリアメタルのバリア性を
向上させることができる。
層の窒化チタンとアルミニウム合金配線層のアルミニウ
ムにより金属間化合物反応層（１７）が形成される。こ
の金属間化合物反応層とリフローされたＡｌ合金層との
濡れ性が良好であるため、Ａｌ合金層の埋め込み性を良
好にしてステップカバレッジを向上させることができ
る。また、第１窒化チタン層、第２窒化チタン層および
Ａｌ合金層の形成、およびＡｌ合金層のリフローを真空
中で連続して行っているから、窒化チタン層の大気暴露
による問題を生じることなくバリアメタルのバリア性を
向上させることができる。
【００１３】また、請求項４に記載の発明においては、
請求項１に記載の発明を第１電極配線とし、第２電極配
線を形成するために、第３窒化チタン層（２３）および
第２Ａｌ合金層（２４）を真空中で成膜し、さらに真空
中で連続して第２Ａｌ合金層をリフローし、その後パタ
ーニングを行うようにしたことを特徴としている。この
ことにより、第２電極配線についてもステップカバレッ
ジを向上させることができ、従って、バリアメタルのバ
リア性を向上させるとともに、Ａｌ合金層のステップカ
バレッジを向上させた多層電極配線構造とすることがで
きる。
請求項１に記載の発明を第１電極配線とし、第２電極配
線を形成するために、第３窒化チタン層（２３）および
第２Ａｌ合金層（２４）を真空中で成膜し、さらに真空
中で連続して第２Ａｌ合金層をリフローし、その後パタ
ーニングを行うようにしたことを特徴としている。この
ことにより、第２電極配線についてもステップカバレッ
ジを向上させることができ、従って、バリアメタルのバ
リア性を向上させるとともに、Ａｌ合金層のステップカ
バレッジを向上させた多層電極配線構造とすることがで
きる。
【００１４】なお、特許請求の範囲および課題を解決す
るための手段の欄で記載した括弧内の符号は、後述する
実施形態記載の具体的構成要素との対応関係を示すため
のものである。
るための手段の欄で記載した括弧内の符号は、後述する
実施形態記載の具体的構成要素との対応関係を示すため
のものである。
【００１５】
（第１実施形態）図１に、本発明の第１実施形態におけ
る電極配線を用いた半導体装置の製造工程を示す。な
お、この図１において、図３に示すものと同一符号を付
した部分は同一のものを示す。
る電極配線を用いた半導体装置の製造工程を示す。な
お、この図１において、図３に示すものと同一符号を付
した部分は同一のものを示す。
【００１６】まず、図１（ａ）に示すように、シリコン
基板１０上にＣＶＤ法やスパッタリング法により、ＰＳ
Ｇ膜等の層間絶縁膜１１を形成し、ホトリソグラフィー
により、コンタクトホール１２を形成する。そして、図
１（ｂ）の工程で、スパッタリング装置を用い、スパッ
タリング法により２０ｎｍの厚さのチタン層１３を成膜
し、アルゴンと窒素の混合ガス雰囲気中でＴｉをスパッ
タリングする反応性スパッタリング法により厚さ７０ｎ
ｍの第１窒化チタン層１９と厚さ３０ｎｍの第２窒化チ
タン層１４を成膜し、さらにスパッタリング法により４
５０ｎｍの厚さのＡｌ−１％Ｓｉ−０．５％Ｃｕ等のＡ
ｌ合金層１５を連続的に成膜する。
基板１０上にＣＶＤ法やスパッタリング法により、ＰＳ
Ｇ膜等の層間絶縁膜１１を形成し、ホトリソグラフィー
により、コンタクトホール１２を形成する。そして、図
１（ｂ）の工程で、スパッタリング装置を用い、スパッ
タリング法により２０ｎｍの厚さのチタン層１３を成膜
し、アルゴンと窒素の混合ガス雰囲気中でＴｉをスパッ
タリングする反応性スパッタリング法により厚さ７０ｎ
ｍの第１窒化チタン層１９と厚さ３０ｎｍの第２窒化チ
タン層１４を成膜し、さらにスパッタリング法により４
５０ｎｍの厚さのＡｌ−１％Ｓｉ−０．５％Ｃｕ等のＡ
ｌ合金層１５を連続的に成膜する。
【００１７】この場合、第１窒化チタン層１９に対して
は、設定温度：２７０°Ｃ、総ガス圧：５．５ｍＴｏｒ
ｒ、Ｎ2 −Ａｒガス流量比：１：１、パワー密度：８．
７Ｗ／ｃｍ2 の条件で成膜し、第２窒化チタン層１４に
対しては、設定温度：２７０°Ｃ、総ガス圧：５．５ｍ
Ｔｏｒｒ、Ｎ2 −Ａｒガス流量比：１：１、パワー密
度：４．４Ｗ／ｃｍ2 の条件で成膜し、Ａｌ配線層１５
に対しては、設定温度：１５０°Ｃ、Ａｒガス圧：２ｍ
Ｔｏｒｒ、パワー密度：１０．６Ｗ／ｃｍ2 の条件で成
膜している。第１窒化チタン層１９を、特開平８−７８
４１６号公報に記載されたものと実質的に同じ成膜条件
で形成することにより、結晶性の高い緻密な膜となり、
アロイスパイクの発生を抑制することができる。
は、設定温度：２７０°Ｃ、総ガス圧：５．５ｍＴｏｒ
ｒ、Ｎ2 −Ａｒガス流量比：１：１、パワー密度：８．
７Ｗ／ｃｍ2 の条件で成膜し、第２窒化チタン層１４に
対しては、設定温度：２７０°Ｃ、総ガス圧：５．５ｍ
Ｔｏｒｒ、Ｎ2 −Ａｒガス流量比：１：１、パワー密
度：４．４Ｗ／ｃｍ2 の条件で成膜し、Ａｌ配線層１５
に対しては、設定温度：１５０°Ｃ、Ａｒガス圧：２ｍ
Ｔｏｒｒ、パワー密度：１０．６Ｗ／ｃｍ2 の条件で成
膜している。第１窒化チタン層１９を、特開平８−７８
４１６号公報に記載されたものと実質的に同じ成膜条件
で形成することにより、結晶性の高い緻密な膜となり、
アロイスパイクの発生を抑制することができる。
【００１８】なお、チタン層１３、第１窒化チタン層１
９、第２窒化チタン層１４、Ａｌ合金層１５は、途中大
気暴露せずに、真空中で連続的に成膜してため、各層の
内部および層の界面には、酸素はほとんど存在せず、約
１ａｔ％以下の濃度となっている。この後、同じスパッ
タリング装置内で真空搬送し、別のチャンバにてリフロ
ーを行う。このリフローは、第１、第２窒化チタン層１
９、１４よりも高い温度で行い、具体的には設定温度を
５２５℃（もしくは５００℃前後）とする。また、Ａｒ
ガス圧を２ｍＴｏｒｒとして３分間行う。このリフロー
により、Ａｌ合金層１５は、図１（ｃ）に示すような形
状になる。
９、第２窒化チタン層１４、Ａｌ合金層１５は、途中大
気暴露せずに、真空中で連続的に成膜してため、各層の
内部および層の界面には、酸素はほとんど存在せず、約
１ａｔ％以下の濃度となっている。この後、同じスパッ
タリング装置内で真空搬送し、別のチャンバにてリフロ
ーを行う。このリフローは、第１、第２窒化チタン層１
９、１４よりも高い温度で行い、具体的には設定温度を
５２５℃（もしくは５００℃前後）とする。また、Ａｒ
ガス圧を２ｍＴｏｒｒとして３分間行う。このリフロー
により、Ａｌ合金層１５は、図１（ｃ）に示すような形
状になる。
【００１９】また、このリフロー熱処理中に、窒化チタ
ン層１４からＡｌ合金層１５にチタンが拡散し、チタン
とアルミニウムの金属間化合物（Ａｌ3 Ｔｉ）反応層１
７が形成される。この金属間化合物反応層１７は、特開
平８−７８４１６号公報に記載されている厚さ１０ｎｍ
以上の歪み緩和層で、Ａｌ合金層１５内のＡｌボイドの
発生を抑制する。
ン層１４からＡｌ合金層１５にチタンが拡散し、チタン
とアルミニウムの金属間化合物（Ａｌ3 Ｔｉ）反応層１
７が形成される。この金属間化合物反応層１７は、特開
平８−７８４１６号公報に記載されている厚さ１０ｎｍ
以上の歪み緩和層で、Ａｌ合金層１５内のＡｌボイドの
発生を抑制する。
【００２０】また、リフローＡｌとＡｌ3 Ｔｉとの濡れ
性が良好であるため、リフローＡｌの埋め込み性を向上
させることができる。この場合、Ａｌ3 Ｔｉの形成が不
安定であるとリフローＡｌの埋め込み性が低下するた
め、Ａｌ3 Ｔｉを安定して形成するためには、リフロー
温度を実温で３９０℃以上にする必要がある。なお、実
温とは、リフローを行う場合のウエハ状態での半導体基
板の温度で、スパッタ装置内での設定温度より低くな
り、設定温度を５２５℃とした場合、実温は４６５℃に
なる。また、設定温度を５００℃前後とした場合には、
実温は約４４５℃になる。
性が良好であるため、リフローＡｌの埋め込み性を向上
させることができる。この場合、Ａｌ3 Ｔｉの形成が不
安定であるとリフローＡｌの埋め込み性が低下するた
め、Ａｌ3 Ｔｉを安定して形成するためには、リフロー
温度を実温で３９０℃以上にする必要がある。なお、実
温とは、リフローを行う場合のウエハ状態での半導体基
板の温度で、スパッタ装置内での設定温度より低くな
り、設定温度を５２５℃とした場合、実温は４６５℃に
なる。また、設定温度を５００℃前後とした場合には、
実温は約４４５℃になる。
【００２１】また、金属間化合物反応層１７の厚さはＡ
ｌボイドの抑制という点からすれば１０ｎｍ以上必要で
あるが、リフローＡｌとＡｌ3 Ｔｉとの濡れ性を良好に
するという点からすれば１ｎｍ以上あればよい。このリ
フロー後、反射防止膜としての厚さ１５ｎｍのチタン層
２０と厚さ３０ｎｍの窒化チタン層２１を、さらに真空
中で連続成膜し、図１（ｄ）に示す構造とする。
ｌボイドの抑制という点からすれば１０ｎｍ以上必要で
あるが、リフローＡｌとＡｌ3 Ｔｉとの濡れ性を良好に
するという点からすれば１ｎｍ以上あればよい。このリ
フロー後、反射防止膜としての厚さ１５ｎｍのチタン層
２０と厚さ３０ｎｍの窒化チタン層２１を、さらに真空
中で連続成膜し、図１（ｄ）に示す構造とする。
【００２２】上記した真空中での連続成膜工程を経た
後、図１（ｅ）にように、チタン層１３、窒化チタン層
１４、Ａｌ合金層１５、チタン層２０、窒化チタン層２
１をパターニングし、さらに、保護膜としての絶縁膜
（窒化膜等）１６を、３００℃から４８０℃の温度下で
ＣＶＤ法あるいはスパッタリング法に形成する。この保
護膜形成時に、図示しないが、チタン層１３とシリコン
基板１０の間にチタンシリサイド層１８が形成される。
後、図１（ｅ）にように、チタン層１３、窒化チタン層
１４、Ａｌ合金層１５、チタン層２０、窒化チタン層２
１をパターニングし、さらに、保護膜としての絶縁膜
（窒化膜等）１６を、３００℃から４８０℃の温度下で
ＣＶＤ法あるいはスパッタリング法に形成する。この保
護膜形成時に、図示しないが、チタン層１３とシリコン
基板１０の間にチタンシリサイド層１８が形成される。
【００２３】上記した製造方法を用いることにより、第
１窒化チタン層１９、第２窒化チタン層１４およびＡｌ
合金層１５の形成、およびＡｌ合金層１５のリフローを
真空中で連続して行っているから、アロイスパイクを抑
制してバリアメタルのバリア性を向上させ、Ａｌ合金層
１５の埋め込み性を良好にしてステップカバレッジを向
上させることができる。
１窒化チタン層１９、第２窒化チタン層１４およびＡｌ
合金層１５の形成、およびＡｌ合金層１５のリフローを
真空中で連続して行っているから、アロイスパイクを抑
制してバリアメタルのバリア性を向上させ、Ａｌ合金層
１５の埋め込み性を良好にしてステップカバレッジを向
上させることができる。
【００２４】なお、上述したように、本実施形態におい
ては、Ａｌ配線層１５と第２窒化チタン１４を反応させ
ることでリフロー処理によってステップカバレッジを良
好にできたが、このようにＡｌ配線層１５と第２窒化チ
タン１４との反応性を良好にするためには特開平８−７
８４１６号公報の図３に示されているようにスパッタリ
ング装置のＤＣパワー密度を５．５Ｗ／ｃｍ2 以下とす
ることが好ましい。なお、ＤＣパワー密度とは、スパッ
タリング装置内においてＴｉターゲットとスパッタリン
グ装置のヒータ間に印加する電力をＴｉターゲットの面
積で割った値とする。
ては、Ａｌ配線層１５と第２窒化チタン１４を反応させ
ることでリフロー処理によってステップカバレッジを良
好にできたが、このようにＡｌ配線層１５と第２窒化チ
タン１４との反応性を良好にするためには特開平８−７
８４１６号公報の図３に示されているようにスパッタリ
ング装置のＤＣパワー密度を５．５Ｗ／ｃｍ2 以下とす
ることが好ましい。なお、ＤＣパワー密度とは、スパッ
タリング装置内においてＴｉターゲットとスパッタリン
グ装置のヒータ間に印加する電力をＴｉターゲットの面
積で割った値とする。
【００２５】また、発明者らが実験を行ったところ、Ａ
ｌ配線層１５と第２窒化チタン１４とを反応させてＡｌ
配線層１５の濡れ性がよくなっても、反応によりＡｌ3
Ｔｉが形成されてその上にＡｌ配線層が全く存在しなく
なった場合には、その領域上でのＡｌ配線層１５のリフ
ロー処理による流動性が失われてＡｌ3 Ｔｉだけの領域
が残るようになり良好なステップカバレッジが得られな
いことがわかった。従って、Ａｌ配線層１５のスパッタ
リング時の膜厚はその後のリフロー処理において形成さ
れる反応生成物（Ａｌ3 Ｔｉ等の金属間化合物）の膜厚
よりも厚く堆積する必要がある。
ｌ配線層１５と第２窒化チタン１４とを反応させてＡｌ
配線層１５の濡れ性がよくなっても、反応によりＡｌ3
Ｔｉが形成されてその上にＡｌ配線層が全く存在しなく
なった場合には、その領域上でのＡｌ配線層１５のリフ
ロー処理による流動性が失われてＡｌ3 Ｔｉだけの領域
が残るようになり良好なステップカバレッジが得られな
いことがわかった。従って、Ａｌ配線層１５のスパッタ
リング時の膜厚はその後のリフロー処理において形成さ
れる反応生成物（Ａｌ3 Ｔｉ等の金属間化合物）の膜厚
よりも厚く堆積する必要がある。
【００２６】さらに、発明者らが実験を行ったところ、
ステップカバレッジを良好にするためには上述したよう
にＡｌ配線層１５と反応性の良い第２窒化チタン１４を
用いてＡｌ配線層１５を所定の膜厚となるよう堆積する
だけではステップカバレッジを良好にするために十分で
ないことがわかった。すなわち、Ａｌ配線層１５のスパ
ッタリング後の膜厚がスパッタリング時の基板温度（ヒ
ータ温度）に依存することが判明し、この基板温度を制
御する必要があることがわかった。基板温度を高く設定
した場合にその後のリフロー処理においてステップカバ
レッジにかなりばらつきが生じ、再現性の悪いものとな
ることがわかった。これは、基板温度が高い場合にＡｌ
配線材料がスパッタリングによりコンタクトホールに付
着する際に凝集し、コンタクトホールの段差の上部にボ
ールのように集まる現象が起こり、この現象によりコン
タクトホールの段差の底部とその周辺のＡｌ配線材料の
膜厚が薄くなり、さらにこの集まったＡｌ配線材料がマ
スクとなってコンタクトホール底部にスパッタリングさ
れたＡｌ原子が到達できなくなることによって生ずるた
めである。
ステップカバレッジを良好にするためには上述したよう
にＡｌ配線層１５と反応性の良い第２窒化チタン１４を
用いてＡｌ配線層１５を所定の膜厚となるよう堆積する
だけではステップカバレッジを良好にするために十分で
ないことがわかった。すなわち、Ａｌ配線層１５のスパ
ッタリング後の膜厚がスパッタリング時の基板温度（ヒ
ータ温度）に依存することが判明し、この基板温度を制
御する必要があることがわかった。基板温度を高く設定
した場合にその後のリフロー処理においてステップカバ
レッジにかなりばらつきが生じ、再現性の悪いものとな
ることがわかった。これは、基板温度が高い場合にＡｌ
配線材料がスパッタリングによりコンタクトホールに付
着する際に凝集し、コンタクトホールの段差の上部にボ
ールのように集まる現象が起こり、この現象によりコン
タクトホールの段差の底部とその周辺のＡｌ配線材料の
膜厚が薄くなり、さらにこの集まったＡｌ配線材料がマ
スクとなってコンタクトホール底部にスパッタリングさ
れたＡｌ原子が到達できなくなることによって生ずるた
めである。
【００２７】発明者らの実験によると基板温度が１２０
℃、１５０℃、１８０℃付近まではＡｌ配線材料の凝集
はあまり観測されなかったが、基板温度が１８０℃を過
ぎるとＡｌ配線材料の凝集が観測されるようになり、２
３０℃ではかなりＡｌ配線材料の凝集が観測された。実
際、基板温度を１５０℃としてリフローを行った場合
と、基板温度を２３０℃としてリフローを行った場合と
でステップカバレッジを比較したところ、前者の場合に
はステップカバレッジも良好で、かつ、ばらつきがほと
んどなく再現性が良好であることがわかったが、後者の
場合にはステップカバレッジの良好なものも存在した
が、ばらつきがひどく、再現性が悪いことが分かった。
従って、Ａｌ配線の膜厚を確保するためにはＡｌ配線材
料の基板温度を１８０℃以下にすることが望ましい。
尚、基板の加熱方法はスッパッタリング装置内のヒータ
によって温められたＡｒガスによるガス加熱方式であ
る。
℃、１５０℃、１８０℃付近まではＡｌ配線材料の凝集
はあまり観測されなかったが、基板温度が１８０℃を過
ぎるとＡｌ配線材料の凝集が観測されるようになり、２
３０℃ではかなりＡｌ配線材料の凝集が観測された。実
際、基板温度を１５０℃としてリフローを行った場合
と、基板温度を２３０℃としてリフローを行った場合と
でステップカバレッジを比較したところ、前者の場合に
はステップカバレッジも良好で、かつ、ばらつきがほと
んどなく再現性が良好であることがわかったが、後者の
場合にはステップカバレッジの良好なものも存在した
が、ばらつきがひどく、再現性が悪いことが分かった。
従って、Ａｌ配線の膜厚を確保するためにはＡｌ配線材
料の基板温度を１８０℃以下にすることが望ましい。
尚、基板の加熱方法はスッパッタリング装置内のヒータ
によって温められたＡｒガスによるガス加熱方式であ
る。
【００２８】以上をまとめると、Ａｌ配線材料の下地を
上述した第２窒化チタンとし、Ａｌ配線材料のスパッタ
リング時の基板温度を１８０℃以下とし、その膜厚を堆
積後のリフロー処理において生成される反応性生物より
も厚くなるように堆積して上述したリフロー処理を行う
ことにより、確実にステップカバレッジを良好にするこ
とができる。 （第２実施形態）上記した第１実施形態では１層の電極
配線構造としたが、本実施形態では電極配線を２層にし
た多層電極配線構造としている。
上述した第２窒化チタンとし、Ａｌ配線材料のスパッタ
リング時の基板温度を１８０℃以下とし、その膜厚を堆
積後のリフロー処理において生成される反応性生物より
も厚くなるように堆積して上述したリフロー処理を行う
ことにより、確実にステップカバレッジを良好にするこ
とができる。 （第２実施形態）上記した第１実施形態では１層の電極
配線構造としたが、本実施形態では電極配線を２層にし
た多層電極配線構造としている。
【００２９】このものの製造方法について図２に従って
説明する。まず、第１実施形態と同様に、チタン層１
３、第１窒化チタン層１９、第２窒化チタン層１４、Ａ
ｌ合金層１５、チタン層２０、窒化チタン層２１を形成
し、パターニングして第１電極配線を形成する。その上
に層間絶縁膜２２を形成し、ホトリソグラフィーによ
り、層間絶縁膜２２にビアホールを形成する。この後、
層間絶縁膜２２上に、窒化チタン層２３およびＡｌ合金
層２４を形成して、図２（ａ）に示す構造とする。
説明する。まず、第１実施形態と同様に、チタン層１
３、第１窒化チタン層１９、第２窒化チタン層１４、Ａ
ｌ合金層１５、チタン層２０、窒化チタン層２１を形成
し、パターニングして第１電極配線を形成する。その上
に層間絶縁膜２２を形成し、ホトリソグラフィーによ
り、層間絶縁膜２２にビアホールを形成する。この後、
層間絶縁膜２２上に、窒化チタン層２３およびＡｌ合金
層２４を形成して、図２（ａ）に示す構造とする。
【００３０】この場合、窒化チタン層２３およびＡｌ合
金層２４は、第１電極配線における第２窒化チタン層１
４およびＡｌ合金層１５と同じ成膜条件で形成する。こ
の後、第１実施形態と同様に、連続して真空中でリフロ
ーを行う。このリフローにより、Ａｌ合金層２４は、図
２（ｂ）に示すような形状になる。また、このリフロー
熱処理中に、窒化チタン層２３およびＡｌ合金層２４の
間に、金属間化合物反応層２５が形成される。そして、
Ａｌ合金層２４の上に反射防止膜としての窒化チタン層
２６を形成し、図２（ｂ）に示す構造とする。
金層２４は、第１電極配線における第２窒化チタン層１
４およびＡｌ合金層１５と同じ成膜条件で形成する。こ
の後、第１実施形態と同様に、連続して真空中でリフロ
ーを行う。このリフローにより、Ａｌ合金層２４は、図
２（ｂ）に示すような形状になる。また、このリフロー
熱処理中に、窒化チタン層２３およびＡｌ合金層２４の
間に、金属間化合物反応層２５が形成される。そして、
Ａｌ合金層２４の上に反射防止膜としての窒化チタン層
２６を形成し、図２（ｂ）に示す構造とする。
【００３１】そして、窒化チタン層２３およびＡｌ合金
層２４をパターニングし、その上に保護膜２７を、第１
実施形態の保護膜１６と同様に、３００℃から４８０℃
の温度下でＣＶＤ法あるいはスパッタリング法に形成し
て、図２（ｃ）に示す多層電極配線の構造を得る。上記
した製造方法によれば、第１実施形態と同様、バリアメ
タルのバリア性を向上させるとともに、第１電極配線層
のみならず第２電極配線層についてもステップカバレッ
ジを向上させたものとすることができる。
層２４をパターニングし、その上に保護膜２７を、第１
実施形態の保護膜１６と同様に、３００℃から４８０℃
の温度下でＣＶＤ法あるいはスパッタリング法に形成し
て、図２（ｃ）に示す多層電極配線の構造を得る。上記
した製造方法によれば、第１実施形態と同様、バリアメ
タルのバリア性を向上させるとともに、第１電極配線層
のみならず第２電極配線層についてもステップカバレッ
ジを向上させたものとすることができる。
【００３２】なお、Ａｌ合金層１５、２４としては、Ａ
ｌ−Ｓｉ−Ｃｕに限らず、例えばアルミニウム金属やＡ
ｌ−Ｔｉ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｔ
ｉ、Ａｌ−Ｃｕ−Ｔｉ等の他の合金を用いても良い。
ｌ−Ｓｉ−Ｃｕに限らず、例えばアルミニウム金属やＡ
ｌ−Ｔｉ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｔ
ｉ、Ａｌ−Ｃｕ−Ｔｉ等の他の合金を用いても良い。
【図１】本発明の第１実施形態に係る電極配線構造の製
造工程を示す工程図である。
造工程を示す工程図である。
【図２】本発明の第２実施形態に係る電極配線構造の製
造工程を示す工程図である。
造工程を示す工程図である。
【図３】従来の電極配線構造の製造工程を示す工程図で
ある。
ある。
１０…シリコン基板、１１、２２…層間絶縁膜、１４…
第１窒化チタン層、１５…Ａｌ合金層（第１Ａｌ合金
層）、１７、２５…金属間化合物反応層、１９…第２窒
化チタン層、２３…窒化チタン層（第３窒化チタン
層）、２４…Ａｌ合金層（第２Ａｌ合金層）、１６、２
７…保護膜。
第１窒化チタン層、１５…Ａｌ合金層（第１Ａｌ合金
層）、１７、２５…金属間化合物反応層、１９…第２窒
化チタン層、２３…窒化チタン層（第３窒化チタン
層）、２４…Ａｌ合金層（第２Ａｌ合金層）、１６、２
７…保護膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山内 毅 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 磯部 良彦 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内
Claims (4)
- 【請求項１】 半導体基板（１０）上に、コンタクトホ
ール（１２）を有する層間絶縁膜（１１）を形成する工
程と、 前記層間絶縁膜上に、アロイスパイク防止用の第１窒化
チタン層（１９）と、この第１窒化チタン層の上に第２
窒化チタン層（１４）を成膜し、さらにこの第２窒化チ
タン層の上にアルミニウム合金配線層（１５）を成膜す
る工程と、 前記第１窒化チタン層、前記第２窒化チタン層および前
記アルミニウム合金配線層をパターニングする工程とを
有してなる電極配線構造の製造方法において、 前記パターニング工程の前に、前記アルミニウム合金配
線層をリフローする工程を備え、 前記第１窒化チタン層、前記第２窒化チタン層および前
記アルミニウム合金配線層の成膜、および前記アルミニ
ウム合金配線層のリフローを、真空中で連続して行うこ
とを特徴とする電極配線構造の製造方法。 - 【請求項２】 前記第１窒化チタン層、前記第２窒化チ
タン層および前記アルミニウム合金配線層の成膜、およ
び前記アルミニウム合金配線層のリフローをスパッタリ
ング装置を用いて行い、前記第１、第２窒化チタン層１
の成膜温度より高い温度で前記リフローを行うことを特
徴とする請求項１に記載の電極配線構造の製造方法。 - 【請求項３】 前記リフロー時の前記半導体基板の温度
を３９０℃以上にすることを特徴とする請求項２に記載
の電極配線構造の製造方法。 - 【請求項４】 半導体基板（１０）上に、コンタクトホ
ール（１２）を有する第１層間絶縁膜（１１）を形成す
る工程と、 前記第１層間絶縁膜上に、アロイスパイク防止用の第１
窒化チタン層（１９）と、この第１窒化チタン層の上に
第２窒化チタン層（１４）を成膜し、さらにこの第２窒
化チタン層の上に第１アルミニウム合金配線層（１５）
を成膜し、この後、前記第１アルミニウム合金配線層を
リフローする工程と、 前記第１窒化チタン層、前記第２窒化チタン層および前
記アルミニウム合金配線層をパターニングして第１電極
配線を形成する工程と、 この第１電極配線上に開口したビアホールを有する第２
層間絶縁膜（２２）を形成する工程と、 前記第２層間絶縁膜上に前記ビアホールを含んで、第３
窒化チタン層（２３）を成膜し、さらにこの第３窒化チ
タン層の上に第２アルミニウム合金配線層（２４）を成
膜し、この後、前記第２アルミニウム合金配線層をリフ
ローする工程と、 前記第３窒化チタン層と第２アルミニウム合金配線層を
パターニングして第２電極配線を形成する工程とを有
し、 前記第１窒化チタン層、前記第２窒化チタン層および前
記アルミニウム合金配線層の成膜、および前記アルミニ
ウム合金配線層のリフローを真空中で連続して行い、 前記第３窒化チタン層と前記第２アルミニウム合金配線
層の成膜、および前記第２アルミニウム合金配線層のリ
フローも真空中で連続して行うことを特徴とする多層電
極配線構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25493696A JPH10106972A (ja) | 1996-09-26 | 1996-09-26 | 電極配線構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25493696A JPH10106972A (ja) | 1996-09-26 | 1996-09-26 | 電極配線構造の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10106972A true JPH10106972A (ja) | 1998-04-24 |
Family
ID=17271921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25493696A Pending JPH10106972A (ja) | 1996-09-26 | 1996-09-26 | 電極配線構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10106972A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6650017B1 (en) | 1999-08-20 | 2003-11-18 | Denso Corporation | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime |
| KR100510465B1 (ko) * | 1998-05-12 | 2005-10-24 | 삼성전자주식회사 | 반도체장치의 배리어 금속막 형성방법 |
| KR100702780B1 (ko) * | 2000-01-31 | 2007-04-03 | 주식회사 하이닉스반도체 | 반도체 장치의 배선 형성방법 |
| JP2007514557A (ja) * | 2003-12-19 | 2007-06-07 | コミサリア、ア、レネルジ、アトミク | 密封されたキャビティおよびプラグを備えるマイクロ部品及びそのようなマイクロ部品の製造方法 |
| JP2016058630A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社デンソー | 半導体装置の製造方法 |
-
1996
- 1996-09-26 JP JP25493696A patent/JPH10106972A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100510465B1 (ko) * | 1998-05-12 | 2005-10-24 | 삼성전자주식회사 | 반도체장치의 배리어 금속막 형성방법 |
| US6650017B1 (en) | 1999-08-20 | 2003-11-18 | Denso Corporation | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime |
| US6908857B2 (en) | 1999-08-20 | 2005-06-21 | Denso Corporation | Method of manufacturing semiconductor device |
| KR100702780B1 (ko) * | 2000-01-31 | 2007-04-03 | 주식회사 하이닉스반도체 | 반도체 장치의 배선 형성방법 |
| JP2007514557A (ja) * | 2003-12-19 | 2007-06-07 | コミサリア、ア、レネルジ、アトミク | 密封されたキャビティおよびプラグを備えるマイクロ部品及びそのようなマイクロ部品の製造方法 |
| JP2016058630A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社デンソー | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2545184B2 (ja) | 半導体装置およびその製造方法 | |
| JP3435194B2 (ja) | 半導体装置の配線層形成方法及び半導体装置 | |
| US5290731A (en) | Aluminum metallization method | |
| JP3006735B2 (ja) | 半導体装置およびその製造方法 | |
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| US5747360A (en) | Method of metalizing a semiconductor wafer | |
| JPH04320024A (ja) | 半導体装置の製造方法 | |
| EP0866498B1 (en) | Method of manufacturing a semiconductor device having aluminum contacts or vias | |
| JPH077077A (ja) | 半導体装置及びその製造方法 | |
| JPH07201984A (ja) | アルミニウムコンタクト形成方法 | |
| JP3021336B2 (ja) | 半導体素子の配線層形成方法 | |
| JP3122845B2 (ja) | 半導体装置の金属配線形成方法 | |
| JP2000049162A (ja) | 半導体装置の製造方法 | |
| JPH1074707A (ja) | アルミニウム接触用チタニウム・アルミナイド湿潤層 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| JPH10106972A (ja) | 電極配線構造の製造方法 | |
| JP2950218B2 (ja) | 半導体装置の製造方法 | |
| JPH07115073A (ja) | 半導体装置の製造方法 | |
| JP3328358B2 (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP3137719B2 (ja) | 半導体装置の製造方法 | |
| JP2981366B2 (ja) | 半導体装置の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JP3263611B2 (ja) | 銅薄膜製造方法、銅配線製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040601 Free format text: JAPANESE INTERMEDIATE CODE: A02 |