JP2587335B2 - 金属薄膜の平坦化形成方法 - Google Patents
金属薄膜の平坦化形成方法Info
- Publication number
- JP2587335B2 JP2587335B2 JP3275591A JP27559191A JP2587335B2 JP 2587335 B2 JP2587335 B2 JP 2587335B2 JP 3275591 A JP3275591 A JP 3275591A JP 27559191 A JP27559191 A JP 27559191A JP 2587335 B2 JP2587335 B2 JP 2587335B2
- Authority
- JP
- Japan
- Prior art keywords
- metal thin
- thin film
- chamber
- thickness
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は高集積半導体素子製造
工程で金属薄膜の平坦化方法に関するものであり、特
に、コンタクトホール等に起因して発生されたステップ
カバリッジを向上するため、コンタクトホールが形成さ
れた段差構造上部に第１チャンバを用いて低い温度で一
段階に第１金属薄膜を予め定められる厚さに蒸着し、そ
の上に再び高い温度で第２チャンバを用いて２段階に第
２金属薄膜を予め定められる厚さに蒸着した金属薄膜を
平坦化させる方法に関する。
工程で金属薄膜の平坦化方法に関するものであり、特
に、コンタクトホール等に起因して発生されたステップ
カバリッジを向上するため、コンタクトホールが形成さ
れた段差構造上部に第１チャンバを用いて低い温度で一
段階に第１金属薄膜を予め定められる厚さに蒸着し、そ
の上に再び高い温度で第２チャンバを用いて２段階に第
２金属薄膜を予め定められる厚さに蒸着した金属薄膜を
平坦化させる方法に関する。
【０００２】半導体素子の集積度が増加するほどコンタ
クト面積は減少し、それに対してアスペクト比（傾き程
度）は増加する。一般的に、コンタクトホール面積は少
なくアスペクト比が大きいほど金属薄膜のステップカバ
リッジは減少して素子の信頼性を落とす。金属薄膜蒸着
時、チャンバの温度、電力、圧力等は金属薄膜のステッ
プカバリッジに影響を及ぼし得る主要な要因である。電
力と圧力を調節して金属薄膜のステップカバリッジを改
善できるが、そこには限界がある。また温度を調節して
ステップカバリッジを改善することができるが、この方
法では、温度が過度に高い場合コンタクトホールまたは
ビアホール側壁の金属が拡散され金属線が切れることに
なる。その反面、温度が低い場合は金属線は連結される
か、シャドウ効果によってステップカバリッジは単に１
０％内外となる問題点がある。
クト面積は減少し、それに対してアスペクト比（傾き程
度）は増加する。一般的に、コンタクトホール面積は少
なくアスペクト比が大きいほど金属薄膜のステップカバ
リッジは減少して素子の信頼性を落とす。金属薄膜蒸着
時、チャンバの温度、電力、圧力等は金属薄膜のステッ
プカバリッジに影響を及ぼし得る主要な要因である。電
力と圧力を調節して金属薄膜のステップカバリッジを改
善できるが、そこには限界がある。また温度を調節して
ステップカバリッジを改善することができるが、この方
法では、温度が過度に高い場合コンタクトホールまたは
ビアホール側壁の金属が拡散され金属線が切れることに
なる。その反面、温度が低い場合は金属線は連結される
か、シャドウ効果によってステップカバリッジは単に１
０％内外となる問題点がある。
【０００３】さらに、従来技術の単一のスパッタリング
チャンバで所定の厚さの薄膜を形成するため、金属薄膜
の平坦化が不完全であった。
チャンバで所定の厚さの薄膜を形成するため、金属薄膜
の平坦化が不完全であった。
【０００４】したがって、本発明の目的は、従来技術で
所定の厚さの金属薄膜を蒸着して発生されるステップカ
バリッジの問題点を改善するため、２個のチャンバを用
いて各々異なる温度条件を用いて連続的に金属薄膜を蒸
着する金属薄膜の平坦化形成方法を提供することであ
る。
所定の厚さの金属薄膜を蒸着して発生されるステップカ
バリッジの問題点を改善するため、２個のチャンバを用
いて各々異なる温度条件を用いて連続的に金属薄膜を蒸
着する金属薄膜の平坦化形成方法を提供することであ
る。
【０００５】この発明による段差構造を有する半導体素
子上部に金属薄膜を平坦化して形成する方法によれば、
ウェハを提供する段階と、前記ウェハ上部に導電層およ
び絶縁膜を順次形成する段階と、前記導電層の一部が露
出されるように絶縁膜の一部をエッチングして、コンタ
クトホールを形成し、それによってウェハ上部に段差を
有する構造を形成する段階と、前記構造のウェハを第１
チャンバ内に提供して予め定められた温度で前記絶縁膜
から、予め定められる時間の間にガス抜きする段階と、
前記コンタクトホールを通じて第１金属薄膜を前記一部
が露出された導電層に接触されるように、前記第１チャ
ンバ内の温度を予め定められる温度で前記絶縁膜および
コンタクトホールを含む全体構造上部に最終的に形成し
ようとする予定の厚さの１０−５０％程度の厚さを有す
る第１金属薄膜を形成する段階と、前記構造のウェハを
第２チャンバ内に真っ直ぐに移動させる段階と、前記第
２チャンバ内の温度を前記予め定められる温度以下で前
記第１金属薄膜上部に最終的に形成しようとする予定の
厚さの残りの５０−９０％の厚さを有する第１金属薄膜
を形成する段階とを含み、段差構造のウェハ上に第１お
よび第２金属薄膜からなる金属薄膜を平坦化して形成す
ることを特徴とする。
子上部に金属薄膜を平坦化して形成する方法によれば、
ウェハを提供する段階と、前記ウェハ上部に導電層およ
び絶縁膜を順次形成する段階と、前記導電層の一部が露
出されるように絶縁膜の一部をエッチングして、コンタ
クトホールを形成し、それによってウェハ上部に段差を
有する構造を形成する段階と、前記構造のウェハを第１
チャンバ内に提供して予め定められた温度で前記絶縁膜
から、予め定められる時間の間にガス抜きする段階と、
前記コンタクトホールを通じて第１金属薄膜を前記一部
が露出された導電層に接触されるように、前記第１チャ
ンバ内の温度を予め定められる温度で前記絶縁膜および
コンタクトホールを含む全体構造上部に最終的に形成し
ようとする予定の厚さの１０−５０％程度の厚さを有す
る第１金属薄膜を形成する段階と、前記構造のウェハを
第２チャンバ内に真っ直ぐに移動させる段階と、前記第
２チャンバ内の温度を前記予め定められる温度以下で前
記第１金属薄膜上部に最終的に形成しようとする予定の
厚さの残りの５０−９０％の厚さを有する第１金属薄膜
を形成する段階とを含み、段差構造のウェハ上に第１お
よび第２金属薄膜からなる金属薄膜を平坦化して形成す
ることを特徴とする。
【０００６】この発明の一実施例によれば、前記絶縁膜
およびコンタクトホールを含む全体構造上部に形成され
る第１金属膜は最終的に形成しようとする予定の厚さの
３０％程度の厚さで形成して、前記第１金属膜上部に形
成する第２金属膜は最終的に形成しようとする予定の厚
さの７０％程度の厚さで形成することを特徴とする。
およびコンタクトホールを含む全体構造上部に形成され
る第１金属膜は最終的に形成しようとする予定の厚さの
３０％程度の厚さで形成して、前記第１金属膜上部に形
成する第２金属膜は最終的に形成しようとする予定の厚
さの７０％程度の厚さで形成することを特徴とする。
【０００７】この発明による前記第１および第２チャン
バ内の条件は真空度が５．０×１０ - 8 Ｔｏｒｒ以下、
電力は５ＫＷ未満、チャンバ内に注入されるアルゴンガ
ス圧力は７ｍ Ｔｏｒｒで維持されるのを特徴とする。
バ内の条件は真空度が５．０×１０ - 8 Ｔｏｒｒ以下、
電力は５ＫＷ未満、チャンバ内に注入されるアルゴンガ
ス圧力は７ｍ Ｔｏｒｒで維持されるのを特徴とする。
【０００８】この発明による前記絶縁膜からガス抜きす
る段階は、前記第１チャンバ内の温度を４００℃以上の
温度で２分間実施することを特徴とする。
る段階は、前記第１チャンバ内の温度を４００℃以上の
温度で２分間実施することを特徴とする。
【０００９】本発明による前記第１金属薄膜を形成する
段階は、前記第１チャンバ内の温度を１５０℃以下の温
度で実施することを特徴とする。
段階は、前記第１チャンバ内の温度を１５０℃以下の温
度で実施することを特徴とする。
【００１０】本発明による前記第２金属薄膜を形成する
段階は、前記第２チャンバ内の温度を４００℃以上の温
度で実施することを特徴とする。
段階は、前記第２チャンバ内の温度を４００℃以上の温
度で実施することを特徴とする。
【００１１】以下、添付の図面を参照して本発明を詳細
に説明する。第１図は、ウェハ１０の上部に導電層１を
形成しその上部に絶縁膜２、たとえば、酸化膜を形成す
る。そして、コンタクトマスク工程を利用して、前記絶
縁膜２の一部をドライエッチングにより除去してコンタ
クトホール５を形成し、前記導電層１の一部を露出させ
た状態の断面図である。
に説明する。第１図は、ウェハ１０の上部に導電層１を
形成しその上部に絶縁膜２、たとえば、酸化膜を形成す
る。そして、コンタクトマスク工程を利用して、前記絶
縁膜２の一部をドライエッチングにより除去してコンタ
クトホール５を形成し、前記導電層１の一部を露出させ
た状態の断面図である。
【００１２】したがって、図面を参照すると、ウェハ１
０上部に導電層１と、コンタクトホール５を有する絶縁
膜２に起因して段差を持つ構造７が形成される。
０上部に導電層１と、コンタクトホール５を有する絶縁
膜２に起因して段差を持つ構造７が形成される。
【００１３】第２図は、第１チャンバ（図示せず）内に
前記構造のウェハを提供する。そして、チャンバ内の温
度を４００℃以上で前記絶縁膜２から、約２分程度ガス
抜きする。その後、常温まで温度を下げて、前記絶縁膜
２およびコンタクトホール５上部に１５０℃以下の温度
条件で第１金属薄膜（たとえば、アルミニウムまたはア
ルミニウム合金）３を、最終的に生成しようと予定され
た厚さ（たとえば第１金属薄膜の厚さと以降に形成され
る第２金属薄膜の厚さの和）の約３０％程度だけ蒸着さ
せ、一部が露出された導電層１に接続した状態である。
前記構造のウェハを提供する。そして、チャンバ内の温
度を４００℃以上で前記絶縁膜２から、約２分程度ガス
抜きする。その後、常温まで温度を下げて、前記絶縁膜
２およびコンタクトホール５上部に１５０℃以下の温度
条件で第１金属薄膜（たとえば、アルミニウムまたはア
ルミニウム合金）３を、最終的に生成しようと予定され
た厚さ（たとえば第１金属薄膜の厚さと以降に形成され
る第２金属薄膜の厚さの和）の約３０％程度だけ蒸着さ
せ、一部が露出された導電層１に接続した状態である。
【００１４】ここで、１５０℃未満で第１金属薄膜を蒸
着する理由はコンタクトホール５側壁で金属薄膜が部分
的に切れずに連結されるようにするためである。
着する理由はコンタクトホール５側壁で金属薄膜が部分
的に切れずに連結されるようにするためである。
【００１５】第３図は、前記工程後に連続的に前記ウェ
ハをさらにまた第２チャンバ（図示せず）に移動させ
る。そして、チャンバ内の温度を４００℃以上の温度で
約１分間加熱させる。その後、同温度条件で前記第１金
属薄膜３上部に第２金属薄膜４（アルミニウムまたはア
ルミニウム合金）を、形成しようとする予定の厚さの残
りの厚さである７０％を蒸着させた断面図である。した
がって、第３図に示したようなコンタクトホール１０上
部で第１および第２金属薄膜（３および４）からなる金
属薄膜６が平坦に形成されることがわかる。
ハをさらにまた第２チャンバ（図示せず）に移動させ
る。そして、チャンバ内の温度を４００℃以上の温度で
約１分間加熱させる。その後、同温度条件で前記第１金
属薄膜３上部に第２金属薄膜４（アルミニウムまたはア
ルミニウム合金）を、形成しようとする予定の厚さの残
りの厚さである７０％を蒸着させた断面図である。した
がって、第３図に示したようなコンタクトホール１０上
部で第１および第２金属薄膜（３および４）からなる金
属薄膜６が平坦に形成されることがわかる。
【００１６】ここで、注目すべきことは、前記第２図お
よび第３図で説明した工程は２個のスパッタリング装備
を利用して連続的に実施し、前記の工程中にスパッタリ
ング装備のチャンバ内の条件は真空度が５．０×１０
- 8 Ｔｏｒｒ以下、前記チャンバ内に注入されるアルゴ
ンガスの圧力は７ｍ Ｔｏｒｒであり、スパッタリング
装備の電力は５ＫＷ未満で維持される。
よび第３図で説明した工程は２個のスパッタリング装備
を利用して連続的に実施し、前記の工程中にスパッタリ
ング装備のチャンバ内の条件は真空度が５．０×１０
- 8 Ｔｏｒｒ以下、前記チャンバ内に注入されるアルゴ
ンガスの圧力は７ｍ Ｔｏｒｒであり、スパッタリング
装備の電力は５ＫＷ未満で維持される。
【００１７】上の説明において、本願発明は３０％の第
１金属薄膜と７０％の第２金属薄膜を連続的に互いに異
なるチャンバ内で形成して最終的に形成しようとする平
坦化された金属薄膜を得たが、さらにまた他の実施例と
して、前記第１金属薄膜は１０〜５０％で前記第２金属
薄膜は５０〜９０％で形成する方法を用いることもでき
る。
１金属薄膜と７０％の第２金属薄膜を連続的に互いに異
なるチャンバ内で形成して最終的に形成しようとする平
坦化された金属薄膜を得たが、さらにまた他の実施例と
して、前記第１金属薄膜は１０〜５０％で前記第２金属
薄膜は５０〜９０％で形成する方法を用いることもでき
る。
【００１８】上記のように、本発明は金属薄膜のステッ
プカバリッジがほぼ１００％程度に金属薄膜の平坦化が
実現され、金属薄膜の平坦化および単位面積当たりの金
属薄膜のグレインサイズの増加で金属線が切れる現象
（エレクトロマイグレーション）を抑制して素子の信頼
性を向上させ、また、半導体製造工程上から数カ所で発
生し得るヒルロック現象を抑制する効果もある。
プカバリッジがほぼ１００％程度に金属薄膜の平坦化が
実現され、金属薄膜の平坦化および単位面積当たりの金
属薄膜のグレインサイズの増加で金属線が切れる現象
（エレクトロマイグレーション）を抑制して素子の信頼
性を向上させ、また、半導体製造工程上から数カ所で発
生し得るヒルロック現象を抑制する効果もある。
【図１】導電層上部にコンタクトホールが形成された絶
縁膜を示す断面図。
縁膜を示す断面図。
【図２】コンタクトホールおよび絶縁膜上部に第１金属
薄膜が蒸着されたことを示す断面図。
薄膜が蒸着されたことを示す断面図。
【図３】第１金属薄膜上部に第２金属薄膜が蒸着されて
平坦化されたことを示す断面図。
平坦化されたことを示す断面図。
１：導電層 ２：絶縁膜 ３：第１金属薄膜 ４：第２金属薄膜 ５：コンタクトホール ６：金属薄膜 １０：ウェハ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−73745（ＪＰ，Ａ) 特開 昭64−67963（ＪＰ，Ａ) 特開 昭60−91627（ＪＰ，Ａ) 特開 平３−96276（ＪＰ，Ａ) 特開 平２−140923（ＪＰ，Ａ) 特開 平２−102525（ＪＰ，Ａ) 特開 平２−219224（ＪＰ，Ａ) 特開 平２−125423（ＪＰ，Ａ) 特開 平２−12917（ＪＰ，Ａ) 特開 昭63−261853（ＪＰ，Ａ) 特開 昭62−274640（ＪＰ，Ａ) 特開 昭62−136018（ＪＰ，Ａ) 特開 昭60−138917（ＪＰ，Ａ)
Claims (8)
- 【請求項１】 段差構造を有する半導体素子の上部に
金属薄膜を平坦化して形成する方法であって、 ウェハを提供する段階と、 前記ウェハ上部に導電層および絶縁膜を順次形成する段
階と、 前記導電層の一部が露出されるように絶縁膜の一部をエ
ッチングしてコンタクトホールを形成し、それによって
ウェハ上部に段差を有する構造を形成する段階と、 前記構造のウェハを第１チャンバ内に提供して予め定め
られた温度で、前記絶縁膜から予め定められる時間の間
にガス抜きする段階と、 前記コンタクトホールを通じて第１金属薄膜を前記一部
が露出された導電層に接続されるように、前記第１チャ
ンバ内の温度を第１の予め定められる温度で前記絶縁膜
およびコンタクトホールを含む全体構造上部に最終的に
形成しようとする予定の厚さの１０〜５０％程度の厚さ
を有する第１金属薄膜を形成する段階と、 前記構造のウェハを第２チャンバ内にまっすぐに移動す
る段階と、 前記第２チャンバ内の温度を前記第１の予め定められる
温度よりも高い第２の予め定められる温度にして、前記
第１金属薄膜上部に最終的に形成しようとする予定の厚
さの残りの５０〜９０％の厚さを持つ第２金属薄膜を形
成する段階とを含み、段差構造のウェハ上に第１および
第２金属薄膜からなる金属薄膜を平坦化して形成するこ
とを特徴とする、金属薄膜の平坦化形成方法。 - 【請求項２】 前記絶縁膜は酸化膜を用いることを特徴
とする、請求項１記載の金属薄膜の平坦化形成方法。 - 【請求項３】 前記第１および第２の金属薄膜はアルミ
ニウムまたはアルミニウム合金を用いることを特徴とす
る、請求項１記載の金属薄膜の平坦化形成方法。 - 【請求項４】 前記第１および第２チャンバ内の条件
は、真空度が５．０×１０−８Ｔｏｒｒ以下、電力は５
ＫＷ未満、チャンバ内に注入されるアルゴンガス圧力は
７ｍ Ｔｏｒｒに維持されるのを特徴とする、請求項１
記載の金属薄膜の平坦化形成方法。 - 【請求項５】 前記絶縁膜からガス抜きする段階は、 前記第１チャンバ内の温度を４００℃以上の温度で２分
間実施することを特徴とする、請求項１記載の金属薄膜
の平坦化形成方法。 - 【請求項６】 前記第１金属薄膜を形成する段階は、 前記第１チャンバ内の温度を１５０℃以下の温度で実施
することを特徴とする、請求項１記載の金属薄膜の平坦
化形成方法。 - 【請求項７】 前記第２金属薄膜を形成する段階は、 前記第２チャンバ内の温度を４００℃以上の温度で実施
することを特徴とする、請求項１記載の金属薄膜の平坦
化形成方法。 - 【請求項８】 前記第１金属薄膜を最終的に形成しよう
とする予定の厚さの３０％の厚さを形成し、 前記第２金属薄膜は最終的に形成しようとする予定され
た厚さの７０％の厚さを形成することを特徴とする、請
求項１記載の金属薄膜の平坦化形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900017093A KR930005238B1 (ko) | 1990-10-25 | 1990-10-25 | 금속박막의 평탄화 형성방법 |
| KR90-17093 | 1990-10-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04264729A JPH04264729A (ja) | 1992-09-21 |
| JP2587335B2 true JP2587335B2 (ja) | 1997-03-05 |
Family
ID=19305142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3275591A Expired - Fee Related JP2587335B2 (ja) | 1990-10-25 | 1991-10-23 | 金属薄膜の平坦化形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5200030A (ja) |
| JP (1) | JP2587335B2 (ja) |
| KR (1) | KR930005238B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5346587A (en) * | 1993-08-12 | 1994-09-13 | Micron Semiconductor, Inc. | Planarization of a gate electrode for improved gate patterning over non-planar active area isolation |
| US5432073A (en) * | 1993-09-27 | 1995-07-11 | United Microelectronics Corporation | Method for metal deposition without poison via |
| JP3382031B2 (ja) * | 1993-11-16 | 2003-03-04 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH07245343A (ja) * | 1994-03-03 | 1995-09-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5658830A (en) * | 1996-07-12 | 1997-08-19 | Vanguard International Semiconductor Corporation | Method for fabricating interconnecting lines and contacts using conformal deposition |
| JP2000150653A (ja) * | 1998-09-04 | 2000-05-30 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR100433846B1 (ko) | 2001-05-23 | 2004-06-04 | 주식회사 하이닉스반도체 | 반도체장치의 금속도전막 형성방법 |
| KR100439475B1 (ko) * | 2001-09-28 | 2004-07-09 | 삼성전자주식회사 | 금속층 적층방법 및 장치 |
| US20060009030A1 (en) * | 2004-07-08 | 2006-01-12 | Texas Instruments Incorporated | Novel barrier integration scheme for high-reliability vias |
| CN107275278A (zh) | 2016-04-07 | 2017-10-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4508609A (en) * | 1983-09-26 | 1985-04-02 | Exxon Research & Engineering Co. | Method for sputtering a PIN microcrystalline/amorphous silicon semiconductor device with the P and N-layers sputtered from boron and phosphorous heavily doped targets |
| US4631806A (en) * | 1985-05-22 | 1986-12-30 | Gte Laboratories Incorporated | Method of producing integrated circuit structures |
| US4812419A (en) * | 1987-04-30 | 1989-03-14 | Hewlett-Packard Company | Via connection with thin resistivity layer |
| JPS6467963A (en) * | 1987-09-09 | 1989-03-14 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPS6473745A (en) * | 1987-09-16 | 1989-03-20 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| FR2630588A1 (fr) * | 1988-04-22 | 1989-10-27 | Philips Nv | Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee |
| US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
-
1990
- 1990-10-25 KR KR1019900017093A patent/KR930005238B1/ko not_active IP Right Cessation
-
1991
- 1991-10-23 JP JP3275591A patent/JP2587335B2/ja not_active Expired - Fee Related
- 1991-10-23 US US07/780,891 patent/US5200030A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR930005238B1 (ko) | 1993-06-16 |
| KR920008891A (ko) | 1992-05-28 |
| US5200030A (en) | 1993-04-06 |
| JPH04264729A (ja) | 1992-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6015749A (en) | Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure | |
| JP3326698B2 (ja) | 集積回路装置の製造方法 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US5374591A (en) | Method of making a metal plug | |
| EP0866498B1 (en) | Method of manufacturing a semiconductor device having aluminum contacts or vias | |
| JPH01252763A (ja) | 金属珪化物形成方法 | |
| JP3021336B2 (ja) | 半導体素子の配線層形成方法 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| JPH0818028A (ja) | 半導体装置およびその製造方法 | |
| JP2003031658A (ja) | 半導体装置の金属導電膜の製造方法 | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JPH06181212A (ja) | 半導体装置の製造方法 | |
| JP2004000006U6 (ja) | 半導体装置 | |
| US6277729B1 (en) | Method of manufacturing transistor barrier layer | |
| US5985758A (en) | Method for forming metal lines of semiconductor devices | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH09172017A (ja) | 半導体装置の製造方法 | |
| JP2855110B2 (ja) | 半導体素子のコンタクトホール形成方法 | |
| US5502004A (en) | Method for manufacturing a semiconductor device with heat treated diffusion layers | |
| US5149672A (en) | Process for fabricating integrated circuits having shallow junctions | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JP3376965B2 (ja) | 半導体装置及びその製造方法 | |
| JP3178867B2 (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960820 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |