JP2003031658A - 半導体装置の金属導電膜の製造方法 - Google Patents

半導体装置の金属導電膜の製造方法

Info

Publication number
JP2003031658A
JP2003031658A JP2002147281A JP2002147281A JP2003031658A JP 2003031658 A JP2003031658 A JP 2003031658A JP 2002147281 A JP2002147281 A JP 2002147281A JP 2002147281 A JP2002147281 A JP 2002147281A JP 2003031658 A JP2003031658 A JP 2003031658A
Authority
JP
Japan
Prior art keywords
metal
semiconductor device
film
manufacturing
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002147281A
Other languages
English (en)
Inventor
Jong-Ho Yun
ホー ユン ジョン
Sung-Gon Jin
ゴン ジン スン
Ku-Young Kim
ヤン キム ク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003031658A publication Critical patent/JP2003031658A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 本発明はコンタクトホールの底面と側壁面の
段差被覆性を向上させて半導体装置の金属配線の断線に
よる不良の発生を防止して経済的な利益を得ることがで
きる半導体装置の金属導電膜の製造方法を提供する。 【解決手段】 本発明に係る半導体装置の金属導電膜を
形成する方法は、コンタクトホールなどに残留する自然
酸化膜をＲＦプラズマエッチング法で除去する段階と、
コンタクトホールに層間絶縁膜との接合性を向上させる
ための金属接合層２０を積層する段階と、コンタクトホ
ールの内部に段差被覆性を向上させるため低圧で第１金
属膜２２を積層する段階と、第１金属膜２２の上面に更
に第２金属膜２４を所定の厚さで積層する段階とを含め
ており、その結果、平坦な金属導電膜を形成することが
できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の金属導
電膜の製造方法に関するもので、詳しくは、コンタクト
ホール等に残留した自然酸化膜をＲＦプラズマ法でエッ
チングし、コンタクトホールの内壁面に層間絶縁膜との
接合性を向上するために金属接合層を積層し、コンタク
トホールの内部に段差被覆性(step coverage)を向上す
るために低圧で第１金属膜を積層し、更に第２金属膜を
所定の厚さで積層して金属導電膜を平坦化する半導体装
置の金属導電膜を形成する方法に関するものである。
【０００２】
【従来の技術】一般的に、半導体素子の集積度が高まる
ことに伴ってコンタクトホールの面積は減少し、且つ、
エッチング部の傾斜度を表すアスペクト比（aspect rat
io）は増加するようになる。通常的に、コンタクトホー
ルの面積か狭くてアスペクト比が高いほど、コンタクト
ホールの段差被覆性が悪くなる。その結果、電流の流れ
が悪くなり抵抗値が低下するなど、半導体装置の信頼性
が低下するようになる。
【０００３】前記コンタクトホールに金属膜を蒸着する
時、温度、電力及び圧力などは金属膜の段差被覆性に影
響を及ぼすファクター(factor)である。その中で、電力
と圧力のファクターだけを調節して金属膜の段差被覆性
を改善することもできるが、それだけでは段差被覆性の
改善に限界がある。又、温度を調節して段差被覆性を改
善することもできるが、温度が高すぎるとコンタクトホ
ールの側壁に積層された金属膜から金属成分が他の部分
（たとえば、層間絶縁膜など）へ拡散して金属線が断線
される。また、温度が低すぎると金属線の断線の問題は
なくなるが、金属の流動性（flowing）が悪くなる影の
効果（shadowing effect）によって段差被覆性がよくな
る短所があった。
【０００４】このように、２５６Ｍ又はその以上の高集
積メモリ素子の金属配線の接続工程で、コンタクトホー
ルの内部に化学蒸着法（ＣＶＤ;Chemical Vapor Deposi
tion）を利用してタングステン（Ｗ）層を蒸着した後、
エッチバック(etch-back)を施してタングステン層を平
坦化させる方法を適用してきた。
【０００５】しかし、コンタクトホールの内部にタング
ステンを積層してエッチバックする方法は、工程の段階
の数が多くため半導体装置の製造費用が高まる問題があ
った。また、エッチバック工程を精密に制御するこどが
できないとタングステンが過度にエッチングされる問題
もあった。
【０００６】さらに、タングステンの抵抗値がアルミニ
ウム及び銅に比べ相対的に大きいので、コンタクト抵抗
が増加する問題もあった。
【０００７】
【発明が解決しようとする課題】したがって、前述の問
題を解決するための本発明の目的は、コンタクトホール
などに残留する自然酸化膜をＲＦプラズマエッチング法
を利用して除去し、コンタクトホールの内壁に層間絶縁
膜との接合性を向上させるための金属接合層を積層し、
コンタクトホールの内部に段差被覆性を向上させるため
低圧で第１金属膜を所定の厚さで積層した後、更に第２
金属膜を所定の厚さで積層して金属導電膜を平坦化する
ことができる半導体装置の金属導電膜の製造方法を提供
することにある。
【０００８】本発明の他の目的は、コンタクトホールの
底面及び側面の段差被覆性を向上させることができる半
導体装置の金属導電膜の製造方法を提供することにあ
る。
【０００９】また、本発明のもう他の目的は、半導体装
置の金属配線の断線による不良の発生を防止して経済的
な利益を得ることができる半導体装置の金属導電膜の製
造方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置の金
属導電膜の製造方法は、所定の下部構造を有するウェー
ハの上面に下部導電層及び層間絶縁膜を順次積層する段
階と、層間絶縁膜の所定の部位をエッチングして下部導
電層の上面が露出されるようにコンタクトホールを形成
する段階と、コンタクトホールと層間絶縁膜に含まれて
いる水分を脱ガス処理して除去する段階と、コンタクト
ホールと層間絶縁膜の全表面上に金属接合層を形成する
段階と、金属接合層の上面に第１金属層を形成する段階
と、第１金属層上に第２金属層を形成する段階と、第２
金属層の上面に反射防止膜を積層した後、マスキングエ
ッチングでパターンを形成する段階と、を含むことを特
徴とする。
【００１１】また、本発明の製造方法において、層間接
合膜は、ＳＯＧ膜、ＨＳＱ膜、ＨＤＰ酸化膜のいずれか
で形成されることを特徴とする。
【００１２】更に、本発明の製造方法において、層間絶
縁膜がＳＯＧ膜である場合、層間絶縁膜の厚さは、５
０．０〜４００．０ｎｍ（５００〜４０００Å）になる
ようにエッチバックを施すことを特徴とする。
【００１３】更に、本発明の製造方法において、脱ガス
処理の段階の以後、コンタクトホールの底面に露出され
た下部導電層に残留した自然酸化膜を除去するためのエ
ッチングを行う段階を更に含むことを特徴とする。
【００１４】更に、本発明の製造方法において、自然酸
化膜を除去する時、ＲＦプラズマエッチングで行うこと
を特徴とする。
【００１５】更に、本発明の製造方法において、金属接
合層は、チタニウム、チタニウム合金、窒化チタニウ
ム、チタニウム／窒化チタニウムのいずれかで形成され
ることを特徴とする。
【００１６】更に、本発明の製造方法において、金属接
合層の形成時、工程の条件は、ＤＣパワー５〜２０Ｋ
Ｗ、不活性ガス供給量１０〜２００ｃｍ3／ｍｉｎ（１
０〜２００ｓｃｃｍ）、温度５〜４００℃、２６６６．
４〜１３３３２ｍＰａ（圧力２０〜１００ｍＴｏｒｒ）
であり、形成される金属接合層の厚さは３０．０〜１０
０．０ｎｍ（３００〜１０００Å）であることを特徴と
する。
【００１７】更に、本発明の製造方法において、金属接
合層は、ＤＣパワー１２ＫＷ、不活性ガス供給量５０〜
１００ｃｍ3／ｍｉｎ（５０〜１００ｓｃｃｍ）、温度
２００〜３００℃、圧力５３３２．８〜７９９９．２ｍ
Ｐａ（４０〜６０ｍＴｏｒｒ）の条件下で形成されるこ
とを特徴とする。
【００１８】更に、本発明の製造方法において、金属接
合層の形成時、温度は常温から開始することを特徴とす
る。
【００１９】更に、本発明の製造方法において、第１金
属層及び第２金属層は、アルミニウム又はアルミニウム
合金で形成することを特徴とする。
【００２０】更に、本発明の製造方法において、第１金
属層の厚さは、２５０．０〜３００．０ｎｍ（２５００
〜３０００Å）であることを特徴とする。
【００２１】更に、本発明の製造方法において、第１金
属層の形成時、ＤＣパワー１〜２０ＫＷ、不活性ガスの
供給量１〜５００ｃｍ3／ｍｉｎ（１〜５００ｓｃｃ
ｍ）、温度１０〜４００℃の条件下で蒸着工程を行うこ
とを特徴とする。
【００２２】更に、本発明の製造方法において、不活性
ガスは、アルゴンであることを特徴とする。
【００２３】更に、本発明の製造方法において、第１金
属層は、圧力１．３３３２〜９３．３２４ｍＰａ（０．
０１〜０．７ｍＴｏｒｒ）の範囲で蒸着することを特徴
とする。
【００２４】更に、本発明の製造方法において、第１金
属層の蒸着圧力は、１．３３３２〜６６．６６０ｍＰａ
（０．０１〜０．５ｍＴｏｒｒ）の範囲であることを特
徴とする。
【００２５】更に、本発明の製造方法において、第１金
属層の蒸着時、温度は常温から開始することを特徴とす
る。
【００２６】更に、本発明の製造方法において、第１金
属層の蒸着後、第１金属層が形成された構造のウェーハ
を常温で冷却する段階を更に含むことを特徴とする。
【００２７】更に、本発明の製造方法において、第２金
属層の形成前、ウェーハを１０〜３００秒の間、ウェー
ハの温度が２００〜３００℃になるように予熱する段階
を更に含むことを特徴とする。
【００２８】更に、本発明の製造方法において、第２金
属層の形成時、ＤＣパワーは１〜２０ＫＷ、不活性ガス
の供給量は１〜１０００ｃｍ3／ｍｉｎ（１〜１０００
ｓｃｃｍ）の条件下で蒸着工程を行うことを特徴とす
る。
【００２９】更に、本発明の製造方法において、不活性
ガスは、アルゴンであることを特徴とする。
【００３０】更に、本発明の製造方法において、第２金
属層の蒸着時、４５０〜５５０℃の温度で蒸着を行うこ
とを特徴とする。
【００３１】更に、本発明の製造方法において、第２金
属層の形成後、ウェーハを常温で冷却する段階を更に含
むことを特徴とする。
【００３２】更に、本発明の製造方法において、反射防
止膜は、チタニウム／窒化チタニウムであることを特徴
とする。
【００３３】前述の目的を達成するために、本発明の半
導体装置の金属膜の製造方法は、所定の下部構造を有す
るウェーハの上面に下部導電層及び層間絶縁膜を順次積
層する段階と、層間絶縁膜の所定の部位をエッチングし
て下部導電層の上面が露出されるようにコンタクトホー
ルを形成する段階と、コンタクトホールと層間絶縁膜に
含まれている水分を脱ガス処理して除去する段階と、コ
ンタクトホールと層間絶縁膜の全表面上に金属接合層を
形成する段階と、金属接合層の上面に第１金属層を形成
する段階と、第１金属層上に第２金属層を形成する段階
と、第２金属層の上面に反射防止膜を積層した後、マス
キングエッチングでパターンを形成する段階とを含むこ
とを特徴とする。
【００３４】本発明の半導体装置の金属膜の製造方法
は、層間接合膜はＳＯＧ膜、ＨＳＱ膜、ＨＤＰ酸化膜の
中でいずれかで形成できる。
【００３５】本発明の半導体装置の金属膜の製造方法
は、脱ガス処理の段階の以後、コンタクトホールの底面
に露出された下部導電層に残留した自然酸化膜を除去す
るためのエッチングを行う段階を更に含み、自然酸化膜
を除去する時、ＲＦプラズマエッチングで行うことが好
ましい。
【００３６】本発明によると、金属接合層をチタニウ
ム、チタニウム合金、窒化チタニウム、チタニウム／窒
化チタニウムのいずれかで形成できるし、この時、工程
条件は、ＤＣパワー５〜２０ＫＷ、不活性ガス供給量１
０〜２００ｓｃｃｍ、温度５〜４００℃、圧力２０〜１
００ｍＴｏｒｒであり、形成される金属接合層の厚さは
３００〜１０００Åであることが好ましい。
【００３７】第１金属層及び第２金属層は、アルミニウ
ム又はアルミニウム合金を用いることが好ましく、この
時上記第１金属層の厚さは２５００〜３０００Å程が良
い。
【００３８】第１金属層の形成時、ＤＣパワー１〜２０
ＫＷ、不活性ガスの供給量１〜５００ｓｃｃｍ、蒸着温
度１０〜４００℃、圧力0.01〜0.7ｍＴｏｒｒの条件下
で蒸着工程を行うことが好ましい。
【００３９】更に、第２金属層の形成時には、ＤＣパワ
ーは１〜２０ＫＷ、不活性ガスの供給量１〜１０００ｓ
ｃｃｍ、４５０〜５５０℃の条件下で蒸着工程を行うこ
とが好ましい。
【００４０】また、上記第１金属層及び第２金属層の蒸
着に用いる不活性ガスはアルゴンが好ましい。
【００４１】また、第２金属層の形成後、常温に冷却す
る段階を更に含み得る。
【００４２】本発明によると、反射防止膜は、チタニウ
ム／窒化チタニウムの積層膜であることが好ましい。
【００４３】
【発明の実施の形態】以下、図面を参照しながら本発明
の好ましい実施の形態について説明する。
【００４４】図１に示すように、所定の下部構造を有す
るウェーハ１の上面に下部導電層１０及び層間絶縁膜１
２を順次積層した後、層間絶縁膜１２の上面にコンタク
トホールが形成される部位が開放されている感光膜１４
を形成する。
【００４５】層間絶縁膜１２としては、ＳＯＧ（spin o
n glass）膜、ＨＳＱ（hydrogen silsesquioxane）膜、
ＨＤＰ (high density plasma)酸化膜又はその他のＩＭ
Ｄ (inter-metal dielectric)膜の中でいずれかを用い
る。
【００４６】図９は、ＳＯＧ膜、ＨＳＱ膜、ＨＤＰ酸化
膜を層間絶縁膜１２として夫々使用した場合のヴィア・
チェイン抵抗値（via chain resistance）を示すもので
あり、図９のグラプは試験した試片の数を数えて試片の
すべてを１００パーセントととして通計したものであ
る。そして、ＨＳＱ膜の場合は、１００パーセント即ち
すべての試片が低い抵抗値を現しているが、ＳＯＧ膜の
場合は１Ωから１００Ωまで試片によって抵抗値が広く
分布されていることがわかる。
【００４７】この時、ＳＯＧ膜をエッチバックする厚さ
を１５０nmから２２０nmに増加させる場合、抵抗値とそ
の分布が改善するこどがわかった。
【００４８】即ち、ＳＯＧ膜を層間絶縁膜として用いる
場合、約５０．０〜４００．０ｎｍ（５００〜４０００
Å）のＳＯＧ膜が残留するようにＳＯＧ膜をエッチバッ
クするのが望ましい。
【００４９】次に、図２に示すように、感光膜１４をエ
ッチングマスクとして用いるマスキングエッチング法で
層間絶縁膜１２をエッチングして下部導電層１０の一部
が露出されるようにコンタクトホール１６を形成する。
【００５０】上記ウェーハ １のコンタクトホール１６
と層間絶縁膜１２に含まれた水分を脱ガス処理(Ｄegass
ing：ディガス)して除けるようにする。
【００５１】この時、コンタクトホール１６の底面に露
出された下部導電層１０の上面には自然酸化膜１８が微
細な大きさで形成される。
【００５２】次に、図３に示すように、自然酸化膜１８
を除去するためのＲＦプラズマエッチングを施す。
【００５３】次に、図４に示すように、ウェーハ１のコ
ンタクトホール１６と層間絶縁膜１２の全面上に下部導
電層１０と連結されるように金属接合層２０を形成す
る。金属接合層２０は、層間絶縁膜１２及び下部導電層
１０と、その上面に積層される金属配線との接合性を向
上させる役割をする。金属接合層２０は、チタニウム、
チタニウム合金、窒化チタニウム、又はチタニウム／窒
化チタニウムのいずれかで形成する。また、金属接合層
２０の厚さは３０．０〜１００．０ｎｍ（３００〜１０
００Å）の程度が望ましく、金属接合層２０を形成する
条件は、ＤＣパワー：５〜２０ＫＷ、温度：５〜４００
℃、圧力：２６６６．４〜１３３３２ｍＰａ（２０〜１
００ｍＴｏｒｒ）、不活性ガスの供給量：１０〜２００
ｃｍ3／ｍｉｎ（１０〜２００ｓｃｃｍ）のように設定
した。もっと望ましい条件は、ＤＣパワー：１２ＫＷ、
不活性ガスのアルゴン（Ａｒ）の供給量：５０〜１００
ｃｍ 3／ｍｉｎ（５０〜１００ｓｃｃｍ）、温度：２０
０〜３００℃、圧力：５３３２．８〜７９９９．２ｍＰ
ａ（４０〜６０ｍＴｏｒｒ）の範囲である。そして、金
属接合層２０を形成する時、第１チャンバーの内部の温
度は常温から始まって徐々に高めることが望ましい。
【００５４】次に、図５に示すように、金属接合層２０
の積層された構造を有するウェーハ１を第２チャンバー
に移送して所定の温度及び低圧で金属接合層２０の上面
に第１金属層２２を形成する。第１金属層２２を積層す
る条件は、ＤＣパワー：１〜２０ＫＷ、不活性ガスのア
ルゴンの供給量：１〜５００ｃｍ3／ｍｉｎ（１〜５０
０ｓｃｃｍ）、温度：１０〜４００℃、圧力：１．３３
３２〜１３．３３２ｍＰａ（０.０１〜０.１ｍＴｏｒ
ｒ）であり、厚さは２５０．０〜３００．０ｎｍ（２５
００〜３０００Å）になるように形成する。より望まし
くは、圧力は１．３３３２〜６６．６６０ｍＰａ（０.
０１〜０.５ｍＴｏｒｒ）の範囲で設定する。そして、
第１金属層２２を積層する時、第２チャンバーの内部の
温度は最初には常温に設定し、プラズマによってウェー
ハの温度が２００〜３００℃になるまでチャンバーの内
部を昇温させる。この時、第１金属層２２を積層した
後、昇温された温度を低下させるため第１金属層２２の
形成されたウェーハを常温に冷却することもできる。
【００５５】次に、図６に示すように、第１金属層２２
の積層された構造のウェーハ１を第２チャンバーの中に
そのまま置いた状態で所定の温度及び圧力で第１金属層
２２の上面に第２金属層２４を形成する。この時、第２
金属層２４を蒸着する前に、冷却されたウェーハを１０
〜３００秒の間、ウェーハの温度が２００〜３００℃に
なるように予熱してもいい。また、第２金属層を蒸着す
る条件は、ＤＣパワー：１〜２０ＫＷ、不活性ガスのア
ルゴンの供給量：１〜１０００ｃｍ3／ｍｉｎ（１〜１
０００ｓｃｃｍ）、温度を４５０〜５５０℃である。
【００５６】第２金属層２４を形成した後、ウェーハ１
を常温に冷却してもよい。
【００５７】次に、図７及び図８に示すように、第２金
属層２４の形成された構造を有するウェーハ１の上面に
反射防止膜２６を積層した後、マスキングエッチング法
を利用して反射防止膜２６、第２金属層２４、第１金属
層２２及び金属接合膜２０を順次エッチングしてパター
ン２８を形成する。
【００５８】図１０（ａ）〜図１０（ｄ）は、層間絶縁
膜１２の種類による第１金属層２２と第２金属層２４の
埋め立ち特性を示すもので、図１０（ａ）と図１０
（ｂ）は、層間絶縁膜としてＳＯＧ膜とＨＤＰ酸化膜を
各々使用した場合の写真であり、且つ、図１０（ｃ）と
図１０（ｄ）は、各々層間絶縁膜としてＳＯＧ膜を使用
しエッチバックを施した後の写真である。特に、図１０
（ｃ）は、２２０ｎｍの厚さでエッチバックをした後の
写真であり、図１０（ｄ）は、１５０ｎｍの厚さでエッ
チバックをした後の写真である。
【００５９】図１０（ｃ）と図１０（ｄ）の写真を比べ
て見ると、層間絶縁膜としてＳＯＧ膜を使用し、２２０
ｎｍの厚さでエッチバックを施した時、コンタクトホー
ル１６の優れた埋め立ち特性及び平坦化特性が得られる
ことがわかる。
【００６０】
【発明の効果】以上のように、本発明の半導体装置の金
属導電膜の形成方法によると、コンタクトホールなどに
残留される自然酸化膜をＲＦプラズマエッチングで除去
し、そのコンタクトホールに層間絶縁膜との接合性を向
上させるための金属接合層を積層し、そのコンタクトホ
ールの内部に段差被覆性を向上させるための第１金属層
（第１金属膜）を低圧で積層した後、第２金属層（第２
金属膜）を所定の厚さで積層することによって、平坦な
金属導電膜を形成することができる。そして、コンタク
トホールの底面と側壁面の段差被覆性を向上させること
ができるため半導体装置の金属配線の断線による不良の
発生を防止して経済的な利益を得るこどかできる有用な
発明である。
【図面の簡単な説明】
【図１】 本発明に係る半導体装置の断面図で、ウェー
ハの上に下部導電層及び層間絶縁膜を積層した状態を示
す図である。
【図２】 本発明に係る半導体装置の断面図で、層間絶
縁膜にコンタクトホールが形成され下部導電層の一部が
露出された状態を示す図である。
【図３】 本発明に係る半導体装置の断面図で、コンタ
クトホールの内部に形成された自然酸化膜を除去するた
めにＲＦプラズマエッチングを施した後の状態を示す図
である。
【図４】 本発明に係る半導体装置の断面図で、コンタ
クトホール及び層間絶縁膜の上部に金属接合層を積層し
た状態を示す図である。
【図５】 本発明に係る半導体装置の断面図で、金属接
合層の上部に第１金属層を積層した状態を示す図であ
る。
【図６】 本発明に係る半導体装置の断面図で、第１金
属層の上面に第２金属層を積層した状態を示す図であ
る。
【図７】 本発明に係る半導体装置の断面図で、第２金
属層の上部に反射防止膜を積層した状態を示す図であ
る。
【図８】 本発明に係る半導体装置の断面図で、金属接
合層、第１及び第２金属層、反射防止膜をエッチングし
てパターンを形成した状態を示す図である。
【図９】 本発明によって形成された金属導電膜におい
て、層間絶縁膜の種類によるコンタクト抵抗の累積確率
の変化を示すグラフである。
【図１０】 本発明において、他の層間絶縁膜による第
１及び第２金属層の埋め立ち特性を示す写真である。
【符号の説明】
１ ウェーハ、１０ 下部導電層、１２ 層間絶縁膜、
１４ 感光膜、１６コンタクトホール、１８ 自然酸化
膜、２０ 金属接合層、２２ 第１金属層、２４ 第２
金属層、２６ 反射防止膜。
フロントページの続き (72)発明者 スン ゴン ジン 大韓民国 キュンギ−ドー イーチョン− シ ソンジュン−ドン ドンヤン アパー トメント 102−202 (72)発明者 ク ヤン キム 大韓民国 キュンギ−ドー イーチョン− シ ダエウォル−ミュン サンドン−リ 347−242 グンウォー−ヴィラ ビー 201 Ｆターム(参考） 5F004 AA09 BA20 DB03 EB01 5F033 HH08 HH09 HH18 HH33 JJ01 JJ08 JJ09 JJ18 JJ33 MM05 MM08 MM13 NN06 NN07 PP15 PP18 QQ00 QQ03 QQ08 QQ09 QQ10 QQ12 QQ31 QQ37 QQ88 QQ92 QQ94 RR01 RR09 RR25 WW00 WW02 WW03 WW05 WW06 XX02 XX09 XX34

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 所定の下部構造を有するウェーハの上面
    に下部導電層及び層間絶縁膜を順次積層する段階と、 前記層間絶縁膜の所定の部位をエッチングして前記下部
    導電層の上面が露出されるようにコンタクトホールを形
    成する段階と、 前記コンタクトホールと層間絶縁膜に含まれている水分
    を脱ガス処理して除去する段階と、 前記コンタクトホールと前記層間絶縁膜の全表面上に金
    属接合層を形成する段階と、 前記金属接合層の上面に第１金属層を形成する段階と、 前記第１金属層上に第２金属層を形成する段階と、 前記第２金属層の上面に反射防止膜を積層した後、マス
    キングエッチングでパターンを形成する段階と、 を含むことを特徴とする半導体装置の金属導電膜の製造
    方法。
  2. 【請求項２】 前記層間接合膜は、ＳＯＧ膜、ＨＳＱ
    膜、ＨＤＰ酸化膜のいずれかで形成されることを特徴と
    する請求項１に記載の半導体装置の金属導電膜の製造方
    法。
  3. 【請求項３】 前記層間絶縁膜がＳＯＧ膜である場合、
    前記層間絶縁膜の厚さは、５０．０〜４００．０ｎｍ
    （５００〜４０００Å）になるようにエッチバックを施
    すことを特徴とする請求項２に記載の半導体装置の金属
    導電膜の製造方法。
  4. 【請求項４】 前記脱ガス処理の段階の以後、前記コン
    タクトホールの底面に露出された下部導電層に残留した
    自然酸化膜を除去するためのエッチングを行う段階を更
    に含むことを特徴とする請求項１に記載の半導体装置の
    金属導電膜の製造方法。
  5. 【請求項５】 前記自然酸化膜を除去する時、ＲＦプラ
    ズマエッチングで行うことを特徴とする請求項４に記載
    の半導体装置の金属導電膜の製造方法。
  6. 【請求項６】 前記金属接合層は、チタニウム、チタニ
    ウム合金、窒化チタニウム、チタニウム／窒化チタニウ
    ムのいずれかで形成されることを特徴とする請求項１に
    記載の半導体装置の金属導電膜の製造方法。
  7. 【請求項７】 前記金属接合層の形成時、工程の条件
    は、ＤＣパワー５〜２０ＫＷ、不活性ガス供給量１０〜
    ２００ｃｍ3／ｍｉｎ（１０〜２００ｓｃｃｍ）、温度
    ５〜４００℃、２６６６．４〜１３３３２ｍＰａ（圧力
    ２０〜１００ｍＴｏｒｒ）であり、形成される前記金属
    接合層の厚さは３０．０〜１００．０ｎｍ（３００〜１
    ０００Å）であることを特徴とする請求項１〜６のいず
    れか１項に記載の半導体装置の金属導電膜の製造方法。
  8. 【請求項８】 前記金属接合層は、ＤＣパワー１２Ｋ
    Ｗ、不活性ガス供給量５０〜１００ｃｍ3／ｍｉｎ（５
    ０〜１００ｓｃｃｍ）、温度２００〜３００℃、圧力５
    ３３２．８〜７９９９．２ｍＰａ（４０〜６０ｍＴｏｒ
    ｒ）の条件下で形成されることを特徴とする請求項７に
    記載の半導体装置の金属導電膜の製造方法。
  9. 【請求項９】 前記金属接合層の形成時、温度は常温か
    ら開始することを特徴とする請求項１に記載の半導体装
    置の金属導電膜の製造方法。
  10. 【請求項１０】 前記第１金属層及び第２金属層は、ア
    ルミニウム又はアルミニウム合金で形成することを特徴
    とする請求項１に記載の半導体装置の金属導電膜の製造
    方法。
  11. 【請求項１１】 前記第１金属層の厚さは、２５０．０
    〜３００．０ｎｍ（２５００〜３０００Å）であること
    を特徴とする請求項１に記載の半導体装置の金属導電膜
    の製造方法。
  12. 【請求項１２】 前記第１金属層の形成時、ＤＣパワー
    １〜２０ＫＷ、不活性ガスの供給量１〜５００ｃｍ3／
    ｍｉｎ（１〜５００ｓｃｃｍ）、温度１０〜４００℃の
    条件下で蒸着工程を行うことを特徴とする請求項１〜１
    １のいずれか１項に記載の半導体装置の金属導電膜の製
    造方法。
  13. 【請求項１３】 前記不活性ガスは、アルゴンであるこ
    とを特徴とする請求項１２に記載の半導体装置の金属導
    電膜の製造方法。
  14. 【請求項１４】 前記第１金属層は、圧力１．３３３２
    〜９３．３２４ｍＰａ（０．０１〜０．７ｍＴｏｒｒ）
    の範囲で蒸着することを特徴とする請求項１〜１２のい
    ずれか１項に記載の半導体装置の金属導電膜の製造方
    法。
  15. 【請求項１５】 前記第１金属層の蒸着圧力は、１．３
    ３３２〜６６．６６０ｍＰａ（０．０１〜０．５ｍＴｏ
    ｒｒ）の範囲であることを特徴とする請求項１４に記載
    の半導体装置の金属導電膜の製造方法。
  16. 【請求項１６】 前記第１金属層の蒸着時、温度は常温
    から開始することを特徴とする請求項１〜１２のいずれ
    か１項に記載の半導体装置の金属導電膜の製造方法。
  17. 【請求項１７】 前記第１金属層の蒸着後、前記第１金
    属層が形成された構造のウェーハを常温で冷却する段階
    を更に含むことを特徴とする請求項１に記載の半導体装
    置の金属導電膜の製造方法。
  18. 【請求項１８】 前記第２金属層の形成前、前記ウェー
    ハを１０〜３００秒の間、前記ウェーハの温度が２００
    〜３００℃になるように予熱する段階を更に含むことを
    特徴とする請求項１に記載の半導体装置の金属導電膜の
    製造方法。
  19. 【請求項１９】 前記第２金属層の形成時、ＤＣパワー
    は１〜２０ＫＷ、不活性ガスの供給量は１〜１０００ｃ
    ｍ3／ｍｉｎ（１〜１０００ｓｃｃｍ）の条件下で蒸着
    工程を行うことを特徴とする請求項１に記載の半導体装
    置の金属導電膜の製造方法。
  20. 【請求項２０】 前記不活性ガスは、アルゴンであるこ
    とを特徴とする請求項１９に記載の半導体装置の金属導
    電膜の製造方法。
  21. 【請求項２１】 前記第２金属層の蒸着時、４５０〜５
    ５０℃の温度で蒸着を行うことを特徴とする請求項１〜
    １９のいずれか１項に記載の半導体装置の金属導電膜の
    製造方法。
  22. 【請求項２２】 前記第２金属層の形成後、ウェーハを
    常温で冷却する段階を更に含むことを特徴とする請求項
    １に記載の半導体装置の金属導電膜の製造方法。
  23. 【請求項２３】 前記反射防止膜は、チタニウム／窒化
    チタニウムであることを特徴とする請求項１に記載の半
    導体装置の金属導電膜の製造方法。
JP2002147281A 2001-05-23 2002-05-22 半導体装置の金属導電膜の製造方法 Pending JP2003031658A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-28492 2001-05-23
KR10-2001-0028492A KR100433846B1 (ko) 2001-05-23 2001-05-23 반도체장치의 금속도전막 형성방법

Publications (1)

Publication Number Publication Date
JP2003031658A true JP2003031658A (ja) 2003-01-31

Family

ID=19709850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002147281A Pending JP2003031658A (ja) 2001-05-23 2002-05-22 半導体装置の金属導電膜の製造方法

Country Status (5)

Country Link
US (1) US6780777B2 (ja)
JP (1) JP2003031658A (ja)
KR (1) KR100433846B1 (ja)
DE (1) DE10223482A1 (ja)
TW (1) TW543144B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104589291A (zh) * 2015-01-19 2015-05-06 中铁宝桥集团有限公司 高锰钢辙叉试装调节装置及调节方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672724B1 (ko) * 2005-07-04 2007-01-24 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
KR100650632B1 (ko) * 2005-11-10 2006-11-27 삼성전자주식회사 캐패시터의 제조 방법 및 이를 이용한 반도체 장치의 제조방법
US9330939B2 (en) 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
JP6488284B2 (ja) 2013-09-27 2019-03-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ シームレスのコバルト間隙充填を可能にする方法
CN104253087B (zh) * 2014-04-18 2019-06-11 上海华虹宏力半导体制造有限公司 铝金属工艺接触孔的填充方法
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
WO2019036157A1 (en) 2017-08-18 2019-02-21 Applied Materials, Inc. HIGH PRESSURE AND HIGH TEMPERATURE RECOVERY CHAMBER
EP4321649A3 (en) 2017-11-11 2024-05-15 Micromaterials LLC Gas delivery system for high pressure processing chamber
CN111432920A (zh) 2017-11-17 2020-07-17 应用材料公司 用于高压处理系统的冷凝器系统
SG11202008256WA (en) 2018-03-09 2020-09-29 Applied Materials Inc High pressure annealing process for metal containing materials
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
JP2022129872A (ja) * 2021-02-25 2022-09-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467622A (ja) * 1990-07-09 1992-03-03 Fujitsu Ltd 半導体装置の製造方法
KR930005238B1 (ko) 1990-10-25 1993-06-16 현대전자산업 주식회사 금속박막의 평탄화 형성방법
US5480748A (en) * 1992-10-21 1996-01-02 International Business Machines Corporation Protection of aluminum metallization against chemical attack during photoresist development
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US5665657A (en) * 1995-09-18 1997-09-09 Taiwan Semiconductor Manufacturing Company, Ltd Spin-on-glass partial etchback planarization process
JPH09102541A (ja) * 1995-10-05 1997-04-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR0166841B1 (ko) * 1995-12-18 1999-02-01 문정환 금속배선 형성방법
US5677238A (en) * 1996-04-29 1997-10-14 Chartered Semiconductor Manufacturing Pte Ltd Semiconductor contact metallization
KR100421281B1 (ko) * 1996-10-02 2004-05-10 주식회사 하이닉스반도체 반도체소자의금속배선제조방법
KR100207523B1 (ko) * 1996-11-20 1999-07-15 윤종용 금속배선층 형성방법
KR19990005816A (ko) * 1997-06-30 1999-01-25 김영환 반도체장치의 콘택형성방법
TW408359B (en) * 1997-08-29 2000-10-11 Seiko Epson Corp Semiconductor device and manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104589291A (zh) * 2015-01-19 2015-05-06 中铁宝桥集团有限公司 高锰钢辙叉试装调节装置及调节方法

Also Published As

Publication number Publication date
KR100433846B1 (ko) 2004-06-04
DE10223482A1 (de) 2003-05-15
TW543144B (en) 2003-07-21
US6780777B2 (en) 2004-08-24
US20020175140A1 (en) 2002-11-28
KR20020089715A (ko) 2002-11-30

Similar Documents

Publication Publication Date Title
US6355558B1 (en) Metallization structure, and associated method, to improve crystallographic texture and cavity fill for CVD aluminum/PVD aluminum alloy films
US7799693B2 (en) Method for manufacturing a semiconductor device
EP0949677B1 (en) Semiconductor device and method of manufacturing the same
JP2003031658A (ja) 半導体装置の金属導電膜の製造方法
US6593660B2 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
US20060205209A1 (en) Enhanced barrier liner formation for vias
US6303490B1 (en) Method for barrier layer in copper manufacture
JPH09115866A (ja) 半導体装置の製造方法
JP2003163266A (ja) 半導体装置の製造方法および半導体装置
US6815334B2 (en) Method for forming multi-layer metal line of semiconductor device
JP2587335B2 (ja) 金属薄膜の平坦化形成方法
JPH09260384A (ja) 平坦な誘電体層の形成方法および多層配線パターン
US6395629B1 (en) Interconnect method and structure for semiconductor devices
JPH11102909A (ja) 銅合金配線の形成方法
JP2005228818A (ja) 半導体装置の製造方法
JPH08139190A (ja) 半導体装置の製造方法
JP2002252280A (ja) 半導体装置およびその製造方法
KR20030083172A (ko) 반도체 소자의 금속배선 적층구조 형성 방법
JP2003258088A (ja) 半導体装置、その製造方法、及びその製造装置
JP2000353703A (ja) 半導体装置の製造方法
TW411599B (en) Integrated process of polishing organic polymer dielectric layer and tungsten metal
JPH11297699A (ja) 拡散バリア層およびその製造方法
JP2003318157A (ja) 半導体素子の製造方法
JP2001118843A (ja) 集積回路の高アスペクト比機能ギャップフィルの堆積工程およびその集積回路
JP2003174083A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070425

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070508

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070713