JPH11102909A - 銅合金配線の形成方法 - Google Patents
銅合金配線の形成方法Info
- Publication number
- JPH11102909A JPH11102909A JP26304097A JP26304097A JPH11102909A JP H11102909 A JPH11102909 A JP H11102909A JP 26304097 A JP26304097 A JP 26304097A JP 26304097 A JP26304097 A JP 26304097A JP H11102909 A JPH11102909 A JP H11102909A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- film
- wiring
- forming
- zirconium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 銅−ジルコニウム合金は、リフローや高圧リ
フローによる埋め込みが困難であるので埋め込み不良
（ボイドの発生）を生じ易く、配線信頼性の低下を来
す。 【解決手段】 層間絶縁膜２３に形成された凹部（例え
ば溝２８、接続孔等）に、例えば銅を加熱することによ
るリフロー法、銅を加圧することによる高圧リフロー法
等によって、銅膜３０を流動させて埋め込む工程と、銅
膜３０上に不純物材料として、例えばジルコニウムを堆
積して不純物材料層３２を形成した後、加熱処理を行っ
てこの不純物材料層３２のジルコニウムを銅膜３０中に
拡散させる工程とを備えた銅合金配線３３の形成方法で
ある。
フローによる埋め込みが困難であるので埋め込み不良
（ボイドの発生）を生じ易く、配線信頼性の低下を来
す。 【解決手段】 層間絶縁膜２３に形成された凹部（例え
ば溝２８、接続孔等）に、例えば銅を加熱することによ
るリフロー法、銅を加圧することによる高圧リフロー法
等によって、銅膜３０を流動させて埋め込む工程と、銅
膜３０上に不純物材料として、例えばジルコニウムを堆
積して不純物材料層３２を形成した後、加熱処理を行っ
てこの不純物材料層３２のジルコニウムを銅膜３０中に
拡散させる工程とを備えた銅合金配線３３の形成方法で
ある。
Description
【０００１】
【発明の属する技術分野】本発明は、銅合金配線の形成
方法に関し、詳しくは不純物を含む銅合金配線の形成方
法に関する。
方法に関し、詳しくは不純物を含む銅合金配線の形成方
法に関する。
【０００２】
【従来の技術】超ＬＳＩの高集積化によって内部配線の
微細化が進むにしたがい、配線の低抵抗化、信頼性の改
善に対する要求が高まっている。そこで、従来よりＬＳ
Ｉの配線材料として広く用いられてきたアルミニウム合
金に替えて、銅を用いることが検討されている。
微細化が進むにしたがい、配線の低抵抗化、信頼性の改
善に対する要求が高まっている。そこで、従来よりＬＳ
Ｉの配線材料として広く用いられてきたアルミニウム合
金に替えて、銅を用いることが検討されている。
【０００３】一方、従来の配線形成方法に比べて微細加
工に有利とされる、いわゆる溝配線技術が盛んに検討さ
れている。溝配線とは、予め層間絶縁膜に所定の溝を形
成した後、その溝の内部に配線材料を埋め込み、化学的
機械研磨（以下ＣＭＰという）等によって溝外部の配線
材料を除去して、溝内に配線材料を残す方法である。一
般に銅は反応性イオンエッチング（以下ＲＩＥという）
によるエッチングが困難とされているため、溝配線技術
との整合性がよいと期待されている。
工に有利とされる、いわゆる溝配線技術が盛んに検討さ
れている。溝配線とは、予め層間絶縁膜に所定の溝を形
成した後、その溝の内部に配線材料を埋め込み、化学的
機械研磨（以下ＣＭＰという）等によって溝外部の配線
材料を除去して、溝内に配線材料を残す方法である。一
般に銅は反応性イオンエッチング（以下ＲＩＥという）
によるエッチングが困難とされているため、溝配線技術
との整合性がよいと期待されている。
【０００４】溝配線の形成においては、溝内に配線材料
を埋め込む技術の確立が一つの課題になっている。この
技術としては、配線材料のスパッタ成膜後のリフロー
法、高圧リフロー法、ＣＶＤ法、めっき法等が検討され
ている。特にスパッタ後のリフロー法や高圧リフロー法
は、技術の完成度、安定性が高く、実用的な方法として
期待されている。
を埋め込む技術の確立が一つの課題になっている。この
技術としては、配線材料のスパッタ成膜後のリフロー
法、高圧リフロー法、ＣＶＤ法、めっき法等が検討され
ている。特にスパッタ後のリフロー法や高圧リフロー法
は、技術の完成度、安定性が高く、実用的な方法として
期待されている。
【０００５】高圧リフロー法の埋め込み原理について説
明する。図５の（１）に示すように、絶縁層５１上に形
成された下層配線５２を覆う状態に層間絶縁膜５３が形
成されていて、この層間絶縁膜５３には下層配線５２に
通じる接続孔５４が形成されている。そして通常、スパ
ッタ法により、接続孔５４の内部とともに層間絶縁膜５
３上に、チタン膜、窒化チタン膜等の下地膜５５を成膜
し、続いて銅膜５６を成膜する。その際に銅膜５６によ
り接続孔５４の上部を橋渡し状態にして覆い、接続孔５
４の内部にボイド（空洞）５７を残す。このときボイド
５７の内部圧力はスパッタ雰囲気になっているので、ほ
ぼ真空となる。
明する。図５の（１）に示すように、絶縁層５１上に形
成された下層配線５２を覆う状態に層間絶縁膜５３が形
成されていて、この層間絶縁膜５３には下層配線５２に
通じる接続孔５４が形成されている。そして通常、スパ
ッタ法により、接続孔５４の内部とともに層間絶縁膜５
３上に、チタン膜、窒化チタン膜等の下地膜５５を成膜
し、続いて銅膜５６を成膜する。その際に銅膜５６によ
り接続孔５４の上部を橋渡し状態にして覆い、接続孔５
４の内部にボイド（空洞）５７を残す。このときボイド
５７の内部圧力はスパッタ雰囲気になっているので、ほ
ぼ真空となる。
【０００６】引き続き図５の（２）に示すように、高真
空雰囲気中にてウエハを４００℃〜４５０℃程度に加熱
し、銅膜５６を軟化させるとともに、アルゴン等の不活
性な高圧ガスにより銅膜５６を流動させながら接続孔５
４の内部に押し込む。その結果、図５の（３）に示すよ
うに、接続孔５４の内部には銅膜５６の一部５６ａが充
填される。上記説明では接続孔５４を例にして説明した
が、溝内に銅膜を埋め込む場合も上記同様にして行う。
空雰囲気中にてウエハを４００℃〜４５０℃程度に加熱
し、銅膜５６を軟化させるとともに、アルゴン等の不活
性な高圧ガスにより銅膜５６を流動させながら接続孔５
４の内部に押し込む。その結果、図５の（３）に示すよ
うに、接続孔５４の内部には銅膜５６の一部５６ａが充
填される。上記説明では接続孔５４を例にして説明した
が、溝内に銅膜を埋め込む場合も上記同様にして行う。
【０００７】一方、銅配線の信頼性をさらに向上させる
ため、銅中に微量のジルコニウム等の不純物を添加する
ことが検討されている。ジルコニウムを添加する方法と
しては、通常、銅−ジルコニウム合金ターゲットによる
スパッタ法が用いられる。ジルコニウムを微量に含む銅
合金配線は、純銅に対する抵抗値の上昇が少なく、エレ
クトロマイグレーション耐性が向上することが知られて
いる。添加されたジルコニウム等は銅の粒界に偏析する
ことから銅の粒界拡散を抑制するので、信頼性が向上す
ると考えられている。
ため、銅中に微量のジルコニウム等の不純物を添加する
ことが検討されている。ジルコニウムを添加する方法と
しては、通常、銅−ジルコニウム合金ターゲットによる
スパッタ法が用いられる。ジルコニウムを微量に含む銅
合金配線は、純銅に対する抵抗値の上昇が少なく、エレ
クトロマイグレーション耐性が向上することが知られて
いる。添加されたジルコニウム等は銅の粒界に偏析する
ことから銅の粒界拡散を抑制するので、信頼性が向上す
ると考えられている。
【０００８】
【発明が解決しようとする課題】しかしながら、銅−ジ
ルコニウム合金は、リフローや高圧リフローによる埋め
込み性が困難であるといった問題点を有する。ここで高
圧リフローによる溝埋め込みにおいて、埋め込み不良が
生じた場合の一例を説明する。
ルコニウム合金は、リフローや高圧リフローによる埋め
込み性が困難であるといった問題点を有する。ここで高
圧リフローによる溝埋め込みにおいて、埋め込み不良が
生じた場合の一例を説明する。
【０００９】図６に示すように、下層配線７１、この下
層配線７１の段差を解消する平坦化絶縁膜７２、その上
に形成した層間絶縁膜７３、下層配線７１に接続するも
ので層間絶縁膜７３に形成した接合孔内の設けたプラグ
７４、プラグ７４および層間絶縁膜７３上に形成した絶
縁膜７５、プラグ７４上を通るもので絶縁膜７５に形成
した接続孔（または溝）７６、その接続孔（または溝）
７６内壁およびその絶縁膜７５上に形成した下地膜７
７、その下地膜７７上に、溝７６上部を覆う状態に形成
した銅−ジルコニウム合金膜７８が備えられている。こ
の状態で、高圧リフローによる銅−ジルコニウム合金膜
７８の埋め込みを行うと、銅−ジルコニウム合金膜７８
は十分な流動性が得られないために、接続孔（または
溝）７６の内部に埋め込むことが困難となる。そのた
め、接続孔（または溝）７６の内部にボイド（空洞）７
９が発生する。その結果、信頼性が劣化する。これは、
銅にジルコニウムを添加することで銅合金の再結晶温度
が上昇するために、流動性が得られ難くなるためといえ
る。
層配線７１の段差を解消する平坦化絶縁膜７２、その上
に形成した層間絶縁膜７３、下層配線７１に接続するも
ので層間絶縁膜７３に形成した接合孔内の設けたプラグ
７４、プラグ７４および層間絶縁膜７３上に形成した絶
縁膜７５、プラグ７４上を通るもので絶縁膜７５に形成
した接続孔（または溝）７６、その接続孔（または溝）
７６内壁およびその絶縁膜７５上に形成した下地膜７
７、その下地膜７７上に、溝７６上部を覆う状態に形成
した銅−ジルコニウム合金膜７８が備えられている。こ
の状態で、高圧リフローによる銅−ジルコニウム合金膜
７８の埋め込みを行うと、銅−ジルコニウム合金膜７８
は十分な流動性が得られないために、接続孔（または
溝）７６の内部に埋め込むことが困難となる。そのた
め、接続孔（または溝）７６の内部にボイド（空洞）７
９が発生する。その結果、信頼性が劣化する。これは、
銅にジルコニウムを添加することで銅合金の再結晶温度
が上昇するために、流動性が得られ難くなるためといえ
る。
【００１０】また、エレクトロマイグレーション等の信
頼性を向上させるために添加される材料としては、ジル
コニウムの他にクロム（Ｃｒ）、カドミウム（Ｃｄ）、
銀（Ａｇ）等も考えられるが、いずれも、再結晶温度を
上昇させる性質を有するため、銅合金の流動性が低下し
て埋め込み不良を誘発する。
頼性を向上させるために添加される材料としては、ジル
コニウムの他にクロム（Ｃｒ）、カドミウム（Ｃｄ）、
銀（Ａｇ）等も考えられるが、いずれも、再結晶温度を
上昇させる性質を有するため、銅合金の流動性が低下し
て埋め込み不良を誘発する。
【００１１】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた銅合金配線の形成方法である。す
なわち、層間絶縁膜に形成された凹部（例えば、溝、溝
およびこの溝の底部に形成した接続孔）に銅を流動させ
て埋め込む工程（例えば、リフロー法または高圧リフロ
ー法により埋め込む工程）と、その銅上に不純物材料を
堆積した後、加熱処理を行って不純物材料を銅中に拡散
させる工程とを備えた銅合金配線の形成方法である。
決するためになされた銅合金配線の形成方法である。す
なわち、層間絶縁膜に形成された凹部（例えば、溝、溝
およびこの溝の底部に形成した接続孔）に銅を流動させ
て埋め込む工程（例えば、リフロー法または高圧リフロ
ー法により埋め込む工程）と、その銅上に不純物材料を
堆積した後、加熱処理を行って不純物材料を銅中に拡散
させる工程とを備えた銅合金配線の形成方法である。
【００１２】上記銅合金配線の形成方法では、層間絶縁
膜に形成された凹部に銅を流動させて埋め込んだ後、そ
の銅上に不純物材料を堆積してから加熱処理を行って不
純物材料を銅中に拡散させることから、銅の流動性を損
ねることなく、凹部に銅が埋め込まれる。そして加熱処
理を行って不純物材料を銅中に拡散させることから、銅
と不純物との合金が作製される。
膜に形成された凹部に銅を流動させて埋め込んだ後、そ
の銅上に不純物材料を堆積してから加熱処理を行って不
純物材料を銅中に拡散させることから、銅の流動性を損
ねることなく、凹部に銅が埋め込まれる。そして加熱処
理を行って不純物材料を銅中に拡散させることから、銅
と不純物との合金が作製される。
【００１３】
【発明の実施の形態】本発明の実施の形態に係わる一例
を第１実施形態として、図１および図２の製造工程図に
よって説明する。図１および図２では、銅の埋め込みに
高温リフローを用いた銅合金配線の形成方法を示す。
を第１実施形態として、図１および図２の製造工程図に
よって説明する。図１および図２では、銅の埋め込みに
高温リフローを用いた銅合金配線の形成方法を示す。
【００１４】図１の（１）に示すように、半導体基板
（図示省略）上に素子形成から下層配線１１の形成まで
の一連のプロセスを行い、所定の平坦化プロセスにより
平坦化絶縁膜１２を形成する。次いで、プラズマＣＶＤ
法による酸化シリコン（以下ＰＥ−ＳｉＯ2 と記す）を
例えば０．８μｍの厚さに堆積して、酸化シリコン膜２
１を形成する。続いてプラズマＣＶＤ法による窒化シリ
コン（以下ＰＥ−ＳｉＮと記す）を例えば５０ｎｍの厚
さに堆積して、窒化シリコン膜２２を形成して、酸化シ
リコン膜２１と窒化シリコン膜２２とからなる層間絶縁
膜２３を形成する。
（図示省略）上に素子形成から下層配線１１の形成まで
の一連のプロセスを行い、所定の平坦化プロセスにより
平坦化絶縁膜１２を形成する。次いで、プラズマＣＶＤ
法による酸化シリコン（以下ＰＥ−ＳｉＯ2 と記す）を
例えば０．８μｍの厚さに堆積して、酸化シリコン膜２
１を形成する。続いてプラズマＣＶＤ法による窒化シリ
コン（以下ＰＥ−ＳｉＮと記す）を例えば５０ｎｍの厚
さに堆積して、窒化シリコン膜２２を形成して、酸化シ
リコン膜２１と窒化シリコン膜２２とからなる層間絶縁
膜２３を形成する。
【００１５】次いで通常のリソグラフィー技術とエッチ
ングとによって、上記層間絶縁膜２３に下層配線１１に
通じる接続孔２４を開口する。この接続孔２４の口径
は、例えば０．２μｍとした。上記エッチングは、例え
ば反応性イオンエッチング（ＲＩＥ）で行い、その際、
窒化シリコン膜２２のエッチング条件と酸化シリコン膜
２１のエッチング条件とを順次切り換えることにより行
った。
ングとによって、上記層間絶縁膜２３に下層配線１１に
通じる接続孔２４を開口する。この接続孔２４の口径
は、例えば０．２μｍとした。上記エッチングは、例え
ば反応性イオンエッチング（ＲＩＥ）で行い、その際、
窒化シリコン膜２２のエッチング条件と酸化シリコン膜
２１のエッチング条件とを順次切り換えることにより行
った。
【００１６】上記窒化シリコン膜２２のエッチング条件
の一例を以下に示す。 エッチングガス：トリフルオロメタン（ＣＨＦ3 ）；７
５ｓｃｃｍ〔以下、ｓｃｃｍは標準状態における体積流
量（ｃｍ3 ／分）を表す〕と酸素（Ｏ2 ）；３５ｓｃｃ
ｍ、 ＲＦパワー：６００Ｗ、 エッチング雰囲気の圧力：５Ｐａ、 基板温度：２０℃に設定した。
の一例を以下に示す。 エッチングガス：トリフルオロメタン（ＣＨＦ3 ）；７
５ｓｃｃｍ〔以下、ｓｃｃｍは標準状態における体積流
量（ｃｍ3 ／分）を表す〕と酸素（Ｏ2 ）；３５ｓｃｃ
ｍ、 ＲＦパワー：６００Ｗ、 エッチング雰囲気の圧力：５Ｐａ、 基板温度：２０℃に設定した。
【００１７】また、上記酸化シリコン膜２１のエッチン
グ条件の一例を以下に示す。 エッチングガス：トリフルオロメタン（ＣＨＦ3 ）；７
５ｓｃｃｍと酸素（Ｏ 2 ）；８ｓｃｃｍ、 ＲＦパワー：１．２ｋＷ、 エッチング雰囲気の圧力：７Ｐａ、 基板温度：２０℃に設定した。
グ条件の一例を以下に示す。 エッチングガス：トリフルオロメタン（ＣＨＦ3 ）；７
５ｓｃｃｍと酸素（Ｏ 2 ）；８ｓｃｃｍ、 ＲＦパワー：１．２ｋＷ、 エッチング雰囲気の圧力：７Ｐａ、 基板温度：２０℃に設定した。
【００１８】次に、通常のタングステンプラグの形成プ
ロセスによって、上記接続孔２４の内部に窒化チタンか
らなる下地膜２５を形成してからタングステンプラグ２
６を形成する。
ロセスによって、上記接続孔２４の内部に窒化チタンか
らなる下地膜２５を形成してからタングステンプラグ２
６を形成する。
【００１９】次に図１の（２）に示すように、層間絶縁
膜２３上に、ＰＥ−ＳｉＯ2 を例えば０．６μｍの厚さ
に堆積して酸化シリコン膜２７を形成した後、通常のリ
ソグラフィー技術とエッチング（例えばＲＩＥ）とによ
って上記タングステンプラグ２６上を通るように酸化シ
リコン膜２７に溝２８を形成する。この溝２８を加工す
る際に上記窒化シリコン膜２２はエッチングストッパと
しての機能を有する。なお、上記溝２８の幅は、一例と
して、０．３μｍとした。
膜２３上に、ＰＥ−ＳｉＯ2 を例えば０．６μｍの厚さ
に堆積して酸化シリコン膜２７を形成した後、通常のリ
ソグラフィー技術とエッチング（例えばＲＩＥ）とによ
って上記タングステンプラグ２６上を通るように酸化シ
リコン膜２７に溝２８を形成する。この溝２８を加工す
る際に上記窒化シリコン膜２２はエッチングストッパと
しての機能を有する。なお、上記溝２８の幅は、一例と
して、０．３μｍとした。
【００２０】次に図１の（３）に示すように、アルゴン
スパッタエッチングによって、タングステンプラグ２６
の上部に形成されている自然酸化膜（図示省略）を除去
する。続いてＤＣマグネトロンスパッタ法によって、溝
２８の内壁および酸化シリコン膜２７上に、チタン膜を
例えば２０ｎｍの厚さに形成し、さらに窒化チタン膜を
例えば５０ｎｍの厚さに形成して下地膜２９を形成す
る。続けて銅膜３０を例えば５００ｎｍの厚さに形成す
る。
スパッタエッチングによって、タングステンプラグ２６
の上部に形成されている自然酸化膜（図示省略）を除去
する。続いてＤＣマグネトロンスパッタ法によって、溝
２８の内壁および酸化シリコン膜２７上に、チタン膜を
例えば２０ｎｍの厚さに形成し、さらに窒化チタン膜を
例えば５０ｎｍの厚さに形成して下地膜２９を形成す
る。続けて銅膜３０を例えば５００ｎｍの厚さに形成す
る。
【００２１】上記Ａｒスパッタエッチングの条件の一例
を以下に示す。 印加電圧：１ｋＶ、 エッチングガス：アルゴン（Ａｒ）；１００ｓｃｃｍ、 エッチング雰囲気の圧力：０．４Ｐａ、 基板温度：４００℃に設定し、酸化シリコン換算で３０
ｎｍの厚さをエッチングした。
を以下に示す。 印加電圧：１ｋＶ、 エッチングガス：アルゴン（Ａｒ）；１００ｓｃｃｍ、 エッチング雰囲気の圧力：０．４Ｐａ、 基板温度：４００℃に設定し、酸化シリコン換算で３０
ｎｍの厚さをエッチングした。
【００２２】また、上記下地膜２９のチタン膜の成膜条
件の一例を以下に示す。 ＤＣパワー：６ｋＷ、 プロセスガス：アルゴン（Ａｒ）；１００ｓｃｃｍ、 スパッタ雰囲気の圧力：０．４Ｐａ、 基板温度：２００℃に設定した。
件の一例を以下に示す。 ＤＣパワー：６ｋＷ、 プロセスガス：アルゴン（Ａｒ）；１００ｓｃｃｍ、 スパッタ雰囲気の圧力：０．４Ｐａ、 基板温度：２００℃に設定した。
【００２３】上記下地膜２９の窒化チタン膜の成膜条件
の一例を以下に示す。 ＤＣパワー：１２ｋＷ、 プロセスガス：アルゴン（Ａｒ）；２０ｓｃｃｍと窒素
（Ｎ2 ）；７０ｓｃｃｍ、 スパッタ雰囲気の圧力：０．４Ｐａ、 基板温度：２００℃に設定した。
の一例を以下に示す。 ＤＣパワー：１２ｋＷ、 プロセスガス：アルゴン（Ａｒ）；２０ｓｃｃｍと窒素
（Ｎ2 ）；７０ｓｃｃｍ、 スパッタ雰囲気の圧力：０．４Ｐａ、 基板温度：２００℃に設定した。
【００２４】上記銅膜３０の成膜条件の一例を以下に示
す。 ＤＣパワー：１２ｋＷ、 プロセスガス：アルゴン（Ａｒ）；１００ｓｃｃｍ、 スパッタ雰囲気の圧力：０．４Ｐａ、 基板温度：２００℃に設定した。
す。 ＤＣパワー：１２ｋＷ、 プロセスガス：アルゴン（Ａｒ）；１００ｓｃｃｍ、 スパッタ雰囲気の圧力：０．４Ｐａ、 基板温度：２００℃に設定した。
【００２５】次に図１の（４）に示すように、加熱処理
を行って銅膜３０の一部を溝２８の内部にリフローさせ
る。ここでは加熱処理によるリフローを行った。その加
熱条件の一例を以下に示す。
を行って銅膜３０の一部を溝２８の内部にリフローさせ
る。ここでは加熱処理によるリフローを行った。その加
熱条件の一例を以下に示す。
【００２６】プロセスガス：アルゴン（Ａｒ）、 加熱温度：４５０℃、 処理雰囲気の圧力：大気圧、 リフロー時間：３０分間に設定した。
【００２７】次いで通常のＣＭＰ工程によって、溝２８
の外側に形成されている配線材料（下地膜２９および銅
膜３０）３１を除去して、図１の（５）に示すように、
溝２８の内部に上記配線材料３１を残す。
の外側に形成されている配線材料（下地膜２９および銅
膜３０）３１を除去して、図１の（５）に示すように、
溝２８の内部に上記配線材料３１を残す。
【００２８】次いで図１の（６）に示すように、上記配
線材料３１上および上記酸化シリコン膜２７上に、銅に
添加する不純物材料として、例えばジルコニウムを５０
ｎｍの厚さにスパッタ成膜によって堆積して、不純物材
料層３２を形成する。
線材料３１上および上記酸化シリコン膜２７上に、銅に
添加する不純物材料として、例えばジルコニウムを５０
ｎｍの厚さにスパッタ成膜によって堆積して、不純物材
料層３２を形成する。
【００２９】上記スパッタ成膜条件の一例を以下に示
す。 ＤＣパワー：１０ｋＷ、 プロセスガス：アルゴン（Ａｒ）；１０ｓｃｃｍ、 処理雰囲気の圧力：０．４Ｐａ、 成膜温度：２００℃に設定した。
す。 ＤＣパワー：１０ｋＷ、 プロセスガス：アルゴン（Ａｒ）；１０ｓｃｃｍ、 処理雰囲気の圧力：０．４Ｐａ、 成膜温度：２００℃に設定した。
【００３０】次に、図２の（７）に示すように、加熱処
理を行い、不純物材料層３２のジルコニウムを溝２８内
の銅膜３０中に拡散させる。
理を行い、不純物材料層３２のジルコニウムを溝２８内
の銅膜３０中に拡散させる。
【００３１】上記加熱処理条件の一例を以下に示す。 プロセスガス：アルゴン（Ａｒ）、 処理雰囲気の圧力：大気圧、 加熱温度：５００℃、 加熱時間：３０分に設定した。この加熱温度は、銅膜３
０に対して不純物材料層３２の不純物の固相拡散が起き
る温度以上、熱損傷の影響がない温度以下で、適宜選択
される。例えば上記ジルコニウムの場合には、加熱温度
は３５０℃〜５５０℃、加熱時間は１０分〜６０分が好
ましい。
０に対して不純物材料層３２の不純物の固相拡散が起き
る温度以上、熱損傷の影響がない温度以下で、適宜選択
される。例えば上記ジルコニウムの場合には、加熱温度
は３５０℃〜５５０℃、加熱時間は１０分〜６０分が好
ましい。
【００３２】次に、再度ＣＭＰ加工によって、溝２８の
外の配線材料３１および不純物材料層３２を除去して、
図２の（８）に示すように、溝２８の内部に、ジルコニ
ウムを拡散してなる銅合金配線３３を形成する。
外の配線材料３１および不純物材料層３２を除去して、
図２の（８）に示すように、溝２８の内部に、ジルコニ
ウムを拡散してなる銅合金配線３３を形成する。
【００３３】なお、上記接続した第１実施形態のよう
に、銅のＣＭＰを行った後にジルコニウムを堆積する方
法に代えて、ジルコニウムの成膜を銅のリフローの後に
行い、ジルコニウムを銅膜中に拡散させた後に溝の外の
銅膜およびジルコニウム膜をＣＭＰによって除去すると
いう方法も採用することができる。また、銅のリフロー
は高圧リフロー法を用いることも可能である。その際に
は、溝２８上を覆うとともに溝２８内に空洞を残す状態
で銅膜３０を成膜する。
に、銅のＣＭＰを行った後にジルコニウムを堆積する方
法に代えて、ジルコニウムの成膜を銅のリフローの後に
行い、ジルコニウムを銅膜中に拡散させた後に溝の外の
銅膜およびジルコニウム膜をＣＭＰによって除去すると
いう方法も採用することができる。また、銅のリフロー
は高圧リフロー法を用いることも可能である。その際に
は、溝２８上を覆うとともに溝２８内に空洞を残す状態
で銅膜３０を成膜する。
【００３４】上記第１実施形態の銅合金配線の形成方法
では、リフロー法により溝２９内に銅膜３０を流動させ
て埋め込んだ後、その銅上にジルコニウムを堆積して不
純物材料層３２を形成してから加熱処理を行ってジルコ
ニウムを銅膜３０中に拡散させることから、銅膜３０の
流動性を損ねることなく、溝２９内を銅膜３０の一部に
よって埋め込むことが可能になる。そして加熱処理を行
ってジルコニウムを銅膜３０中に拡散させることから、
銅と不純物との合金からなる銅合金配線３３が形成され
る。
では、リフロー法により溝２９内に銅膜３０を流動させ
て埋め込んだ後、その銅上にジルコニウムを堆積して不
純物材料層３２を形成してから加熱処理を行ってジルコ
ニウムを銅膜３０中に拡散させることから、銅膜３０の
流動性を損ねることなく、溝２９内を銅膜３０の一部に
よって埋め込むことが可能になる。そして加熱処理を行
ってジルコニウムを銅膜３０中に拡散させることから、
銅と不純物との合金からなる銅合金配線３３が形成され
る。
【００３５】次に本発明の実施の形態に係わる別の一例
を第２実施形態として、図３および図４の製造工程図に
よって説明する。図３および図４では、溝および接続孔
に銅を埋め込む、いわゆるデュアルダマシン法に適用し
た例を示し、前記図１および図２によって説明した構成
部品と同様のものには同一符号を付与する。
を第２実施形態として、図３および図４の製造工程図に
よって説明する。図３および図４では、溝および接続孔
に銅を埋め込む、いわゆるデュアルダマシン法に適用し
た例を示し、前記図１および図２によって説明した構成
部品と同様のものには同一符号を付与する。
【００３６】図３の（１）に示すように、半導体基板
（図示省略）上に素子形成から下層配線１１の形成まで
の一連のプロセスを行い、所定の平坦化プロセスにより
平坦化絶縁膜１２を形成する。次いで、プラズマＣＶＤ
法による酸化シリコン（以下ＰＥ−ＳｉＯ2 と記す）を
例えば０．８μｍの厚さに堆積して、酸化シリコン膜２
１を形成する。続いてプラズマＣＶＤ法によるＰＥ−Ｓ
ｉＮを例えば５０ｎｍの厚さに堆積して、窒化シリコン
膜２２を形成する。さらにプラズマＣＶＤ法によるＰＥ
−ＳｉＯ2 を例えば０．６μｍの厚さに堆積して、酸化
シリコン膜２７を形成する。次いで通常のリソグラフィ
ー技術とエッチングとによって、上記酸化シリコン膜２
７に溝２８を加工する。この溝２８の幅は、例えば０．
３μｍとした。
（図示省略）上に素子形成から下層配線１１の形成まで
の一連のプロセスを行い、所定の平坦化プロセスにより
平坦化絶縁膜１２を形成する。次いで、プラズマＣＶＤ
法による酸化シリコン（以下ＰＥ−ＳｉＯ2 と記す）を
例えば０．８μｍの厚さに堆積して、酸化シリコン膜２
１を形成する。続いてプラズマＣＶＤ法によるＰＥ−Ｓ
ｉＮを例えば５０ｎｍの厚さに堆積して、窒化シリコン
膜２２を形成する。さらにプラズマＣＶＤ法によるＰＥ
−ＳｉＯ2 を例えば０．６μｍの厚さに堆積して、酸化
シリコン膜２７を形成する。次いで通常のリソグラフィ
ー技術とエッチングとによって、上記酸化シリコン膜２
７に溝２８を加工する。この溝２８の幅は、例えば０．
３μｍとした。
【００３７】続いて図３の（２）に示すように、通常の
リソグラフィー技術とエッチングとによって、上記溝２
８の底部における上記窒化シリコン膜２２および酸化シ
リコン膜２１に下層配線１１に通じる接続孔２４を開口
する。この接続孔２４の口径は、例えば０．２μｍとし
た。上記エッチングは、例えば反応性イオンエッチング
（ＲＩＥ）で行い、その際、窒化シリコンのエッチング
条件と酸化シリコンのエッチング条件とを順次切り換え
ることにより行った。
リソグラフィー技術とエッチングとによって、上記溝２
８の底部における上記窒化シリコン膜２２および酸化シ
リコン膜２１に下層配線１１に通じる接続孔２４を開口
する。この接続孔２４の口径は、例えば０．２μｍとし
た。上記エッチングは、例えば反応性イオンエッチング
（ＲＩＥ）で行い、その際、窒化シリコンのエッチング
条件と酸化シリコンのエッチング条件とを順次切り換え
ることにより行った。
【００３８】上記窒化シリコン膜２２、酸化シリコン膜
２１のエッチング条件は、前記第１実施形態と同様であ
る。
２１のエッチング条件は、前記第１実施形態と同様であ
る。
【００３９】次に図３の（３）に示すように、アルゴン
スパッタエッチングによって、接続孔２４の底部に露出
した下層配線１１の上部に形成されている自然酸化膜
（図示省略）を除去した後、ＤＣマグネトロンスパッタ
法によって、上記溝２８と接続孔２４との各内壁および
酸化シリコン膜２７上に、チタンを例えば２０ｎｍの厚
さに堆積し、続いて窒化チタンを例えば５０ｎｍの厚さ
に堆積して下地膜２９を形成し、次いで上記溝２８上を
覆う状態に、銅膜３０を例えば５００ｎｍの厚さに形成
する。
スパッタエッチングによって、接続孔２４の底部に露出
した下層配線１１の上部に形成されている自然酸化膜
（図示省略）を除去した後、ＤＣマグネトロンスパッタ
法によって、上記溝２８と接続孔２４との各内壁および
酸化シリコン膜２７上に、チタンを例えば２０ｎｍの厚
さに堆積し、続いて窒化チタンを例えば５０ｎｍの厚さ
に堆積して下地膜２９を形成し、次いで上記溝２８上を
覆う状態に、銅膜３０を例えば５００ｎｍの厚さに形成
する。
【００４０】上記Ａｒスパッタエッチングの条件、上記
チタン、窒化チタンの下地膜２９の成膜条件、上記銅膜
３０の成膜条件の一例は、前記第１実施形態で説明した
条件と同様である。
チタン、窒化チタンの下地膜２９の成膜条件、上記銅膜
３０の成膜条件の一例は、前記第１実施形態で説明した
条件と同様である。
【００４１】次に図３の（４）に示すように、高圧リフ
ロー法によって、銅膜３０を溝２８および接続孔２４の
内部に埋め込む。その高圧リフロー条件の一例を以下に
示す。
ロー法によって、銅膜３０を溝２８および接続孔２４の
内部に埋め込む。その高圧リフロー条件の一例を以下に
示す。
【００４２】プロセスガス：アルゴン（Ａｒ）、 圧力：１０ＭＰａ、 処理温度：４４０℃、 加圧時間：１分間に設定した。
【００４３】次いで通常のＣＭＰ工程によって、溝２８
の外側に形成されている配線材料（下地膜２９および銅
膜３０）３１を除去して、図３の（５）に示すように、
溝２８および接続孔２４の内部に上記配線材料３１を残
す。
の外側に形成されている配線材料（下地膜２９および銅
膜３０）３１を除去して、図３の（５）に示すように、
溝２８および接続孔２４の内部に上記配線材料３１を残
す。
【００４４】次いで図３の（６）に示すように、上記残
した配線材料３１上および酸化シリコン膜２７上に、銅
に添加する不純物材料として例えばジルコニウムを５０
ｎｍの厚さにスパッタ成膜によって堆積して、不純物材
料層３２を形成する。このジルコニウムの成膜条件は前
記第１実施形態と同様である。
した配線材料３１上および酸化シリコン膜２７上に、銅
に添加する不純物材料として例えばジルコニウムを５０
ｎｍの厚さにスパッタ成膜によって堆積して、不純物材
料層３２を形成する。このジルコニウムの成膜条件は前
記第１実施形態と同様である。
【００４５】次に、図４の（７）に示すように、加熱処
理を行い、不純物材料槽３２のジルコニウムを銅膜３０
中に拡散させる。この加熱処理条件は前記第１実施形態
と同様である。
理を行い、不純物材料槽３２のジルコニウムを銅膜３０
中に拡散させる。この加熱処理条件は前記第１実施形態
と同様である。
【００４６】次に、再度ＣＭＰ加工によって、溝２８の
外の不純物材料層３２を除去して、図４の（８）に示す
ように、溝２８の内部に、ジルコニウムを拡散してなる
銅合金配線層３３を形成する。このとき、接続孔２４の
内部に埋め込まれている部分もジルコニウムを拡散した
銅合金からなっている。
外の不純物材料層３２を除去して、図４の（８）に示す
ように、溝２８の内部に、ジルコニウムを拡散してなる
銅合金配線層３３を形成する。このとき、接続孔２４の
内部に埋め込まれている部分もジルコニウムを拡散した
銅合金からなっている。
【００４７】なお、上記接続した第１実施形態のよう
に、銅のＣＭＰを行った後にジルコニウムを堆積する方
法に代えて、ジルコニウムの成膜を銅のリフローの後に
行い、ジルコニウムを銅膜３０中に拡散させた後に溝外
の銅およびジルコニウムをＣＭＰによって除去するとい
う方法も採用することができる。
に、銅のＣＭＰを行った後にジルコニウムを堆積する方
法に代えて、ジルコニウムの成膜を銅のリフローの後に
行い、ジルコニウムを銅膜３０中に拡散させた後に溝外
の銅およびジルコニウムをＣＭＰによって除去するとい
う方法も採用することができる。
【００４８】上記第２実施形態の銅合金配線の形成方法
では、高圧リフロー法により溝２８内および接続孔２４
内に銅膜３０を流動させて埋め込んだ後、その銅上にジ
ルコニウムを堆積して不純物材料層３２を形成してから
加熱処理を行ってジルコニウムを銅膜３０中に拡散させ
ることから、銅膜３０の流動性を損ねることなく、溝２
８および接続孔２４内に銅が埋め込まれる。そして加熱
処理を行ってジルコニウムを銅膜３０中に拡散させるこ
とから、銅と不純物との合金が作製される。
では、高圧リフロー法により溝２８内および接続孔２４
内に銅膜３０を流動させて埋め込んだ後、その銅上にジ
ルコニウムを堆積して不純物材料層３２を形成してから
加熱処理を行ってジルコニウムを銅膜３０中に拡散させ
ることから、銅膜３０の流動性を損ねることなく、溝２
８および接続孔２４内に銅が埋め込まれる。そして加熱
処理を行ってジルコニウムを銅膜３０中に拡散させるこ
とから、銅と不純物との合金が作製される。
【００４９】なお、本発明の発明は、上記各実施形態に
限定されるものではなく、例えば銅の下地膜として用い
た窒化チタン／チタンに代えて、チタンタングステン
（ＴｉＷ）、タングステン（Ｗ）、タングステンシリサ
イド（ＷＳｉ）、窒化タングステン（ＷＮ）、窒化タン
グステンシリサイド（ＷＳｉＮ）、タンタル（Ｔａ）、
窒化タンタル（ＴａＮ）、炭化タンタル（ＴａＣ）、モ
リブデン（Ｍｏ）、ニオブ（Ｎｂ）、およびこれらのう
ちの複数層からなる積層膜等を用いることが可能であ
る。
限定されるものではなく、例えば銅の下地膜として用い
た窒化チタン／チタンに代えて、チタンタングステン
（ＴｉＷ）、タングステン（Ｗ）、タングステンシリサ
イド（ＷＳｉ）、窒化タングステン（ＷＮ）、窒化タン
グステンシリサイド（ＷＳｉＮ）、タンタル（Ｔａ）、
窒化タンタル（ＴａＮ）、炭化タンタル（ＴａＣ）、モ
リブデン（Ｍｏ）、ニオブ（Ｎｂ）、およびこれらのう
ちの複数層からなる積層膜等を用いることが可能であ
る。
【００５０】また、銅に添加する不純物材料としては、
標準焼きなまし銅線に対する電気伝導率がおよそ８０％
以上確保できるような材料が好ましく、上記ジルコニウ
ムの他に、クロム（Ｃｒ）、カドミウム（Ｃｄ）、銀
（Ａｇ）、マグネシウム（Ｍｇ）等を用いることが可能
である。これらの材料を銅に添加した場合、銅合金の抵
抗上昇は比較的小さく、かつ信頼性の向上を図ることが
できる。
標準焼きなまし銅線に対する電気伝導率がおよそ８０％
以上確保できるような材料が好ましく、上記ジルコニウ
ムの他に、クロム（Ｃｒ）、カドミウム（Ｃｄ）、銀
（Ａｇ）、マグネシウム（Ｍｇ）等を用いることが可能
である。これらの材料を銅に添加した場合、銅合金の抵
抗上昇は比較的小さく、かつ信頼性の向上を図ることが
できる。
【００５１】また、上記不純物材料を銅中に拡散させる
雰囲気は、上記説明したようなアルゴン雰囲気のよう
に、不活性な雰囲気または真空中が好ましい。
雰囲気は、上記説明したようなアルゴン雰囲気のよう
に、不活性な雰囲気または真空中が好ましい。
【００５２】上記不純物材料の銅膜中への拡散量は、銅
膜状に堆積される不純物材料層の膜厚、拡散時間、拡散
温度等によって制御することが可能である。一般に拡散
時間を長くすると、また拡散温度を高くすると、拡散量
が増加する。
膜状に堆積される不純物材料層の膜厚、拡散時間、拡散
温度等によって制御することが可能である。一般に拡散
時間を長くすると、また拡散温度を高くすると、拡散量
が増加する。
【００５３】
【発明の効果】以上、説明したように本発明によれば、
層間絶縁膜に形成された凹部に銅を流動させて埋め込ん
だ後、その銅上に不純物材料を堆積してから加熱処理を
行って不純物材料を銅中に拡散させるので、銅の流動性
を損ねることなく、凹部に銅を埋め込むことができる。
そして加熱処理を行って不純物材料を銅中に拡散させる
ので、銅と不純物との合金を作製することができる。そ
の結果、溝内に形成される銅配線中に抵抗を大きくさげ
ることなくエレクトロマイグレーション耐性を向上させ
ることが可能な不純物を含む合金を形成することができ
るので、銅合金配線の信頼性の向上が図れる。
層間絶縁膜に形成された凹部に銅を流動させて埋め込ん
だ後、その銅上に不純物材料を堆積してから加熱処理を
行って不純物材料を銅中に拡散させるので、銅の流動性
を損ねることなく、凹部に銅を埋め込むことができる。
そして加熱処理を行って不純物材料を銅中に拡散させる
ので、銅と不純物との合金を作製することができる。そ
の結果、溝内に形成される銅配線中に抵抗を大きくさげ
ることなくエレクトロマイグレーション耐性を向上させ
ることが可能な不純物を含む合金を形成することができ
るので、銅合金配線の信頼性の向上が図れる。
【図１】本発明の銅合金配線の形成方法に係わる第１実
施形態を説明する製造工程図である。
施形態を説明する製造工程図である。
【図２】本発明の銅合金配線の形成方法に係わる第１実
施形態を説明する製造工程図（続き）である。
施形態を説明する製造工程図（続き）である。
【図３】本発明の銅合金配線の形成方法に係わる第２実
施形態を説明する製造工程図である。
施形態を説明する製造工程図である。
【図４】本発明の銅合金配線の形成方法に係わる第２実
施形態を説明する製造工程図（続き）である。
施形態を説明する製造工程図（続き）である。
【図５】高圧リフロー法を用いた従来の銅配線の形成方
法を説明する製造工程図である。
法を説明する製造工程図である。
【図６】高圧リフロー法を用いた従来の銅配線の形成方
法に係わる課題の説明図である。
法に係わる課題の説明図である。
２３…層間絶縁膜、２８…溝、３０…銅膜、３２…不純
物材料層、３３…銅合金配線
物材料層、３３…銅合金配線
Claims (9)
- 【請求項１】 層間絶縁膜に形成された凹部に銅を流動
させて埋め込む工程と、 前記銅上に不純物材料を堆積した後、加熱処理を行って
前記不純物材料を前記銅中に拡散させる工程とを備えた
ことを特徴とする銅合金配線の形成方法。 - 【請求項２】 請求項１記載の銅合金配線の形成方法に
おいて、 前記凹部は溝からなることを特徴とする銅合金配線の形
成方法。 - 【請求項３】 請求項１記載の銅合金配線の形成方法に
おいて、 前記凹部は、溝および該溝の底部に形成した接続孔から
なることを特徴とする銅合金配線の形成方法。 - 【請求項４】 請求項１記載の銅合金配線の形成方法に
おいて、 前記銅を流動させて前記凹部に埋め込む方法は、銅を加
熱することによるリフロー法であることを特徴とする銅
合金配線の形成方法。 - 【請求項５】 請求項２記載の銅合金配線の形成方法に
おいて、 前記銅を流動させて前記凹部に埋め込む方法は、銅を加
熱することによるリフロー法であることを特徴とする銅
合金配線の形成方法。 - 【請求項６】 請求項３記載の銅合金配線の形成方法に
おいて、 前記銅を流動させて前記凹部に埋め込む方法は、銅を加
熱することによるリフロー法であることを特徴とする銅
合金配線の形成方法。 - 【請求項７】 請求項１記載の銅合金配線の形成方法に
おいて、 前記銅を流動させて前記凹部に埋め込む方法は、銅を加
圧することによる高圧リフロー法であることを特徴とす
る銅合金配線の形成方法。 - 【請求項８】 請求項２記載の銅合金配線の形成方法に
おいて、 前記銅を流動させて前記凹部に埋め込む方法は、銅を加
圧することによる高圧リフロー法であることを特徴とす
る銅合金配線の形成方法。 - 【請求項９】 請求項３記載の銅合金配線の形成方法に
おいて、 前記銅を流動させて前記凹部に埋め込む方法は、銅を加
圧することによる高圧リフロー法であることを特徴とす
る銅合金配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26304097A JPH11102909A (ja) | 1997-09-29 | 1997-09-29 | 銅合金配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26304097A JPH11102909A (ja) | 1997-09-29 | 1997-09-29 | 銅合金配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11102909A true JPH11102909A (ja) | 1999-04-13 |
Family
ID=17384041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26304097A Pending JPH11102909A (ja) | 1997-09-29 | 1997-09-29 | 銅合金配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11102909A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6433402B1 (en) * | 2000-11-16 | 2002-08-13 | Advanced Micro Devices, Inc. | Selective copper alloy deposition |
| WO2004053971A1 (ja) * | 2002-12-09 | 2004-06-24 | Nec Corporation | 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法 |
| US6861759B2 (en) | 2002-06-28 | 2005-03-01 | Nec Electronics Corporation | Semiconductor apparatus of which reliability of interconnections is improved and manufacturing method of the same |
| WO2005045923A1 (en) * | 2003-10-27 | 2005-05-19 | Intel Corporation | A method for making a semiconductor device having increased conductive material reliability |
| WO2005101473A1 (ja) * | 2004-04-12 | 2005-10-27 | Ulvac, Inc. | バリア膜の形成方法、及び電極膜の形成方法 |
| WO2008044757A1 (en) * | 2006-10-12 | 2008-04-17 | Ulvac, Inc. | Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method |
| JP2008112989A (ja) * | 2006-10-05 | 2008-05-15 | Ulvac Japan Ltd | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 |
-
1997
- 1997-09-29 JP JP26304097A patent/JPH11102909A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6433402B1 (en) * | 2000-11-16 | 2002-08-13 | Advanced Micro Devices, Inc. | Selective copper alloy deposition |
| US6861759B2 (en) | 2002-06-28 | 2005-03-01 | Nec Electronics Corporation | Semiconductor apparatus of which reliability of interconnections is improved and manufacturing method of the same |
| WO2004053971A1 (ja) * | 2002-12-09 | 2004-06-24 | Nec Corporation | 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法 |
| JP4591084B2 (ja) * | 2002-12-09 | 2010-12-01 | 日本電気株式会社 | 配線用銅合金、半導体装置及び半導体装置の製造方法 |
| US7545040B2 (en) | 2002-12-09 | 2009-06-09 | Nec Corporation | Copper alloy for wiring, semiconductor device, method for forming wiring and method for manufacturing semiconductor device |
| JPWO2004053971A1 (ja) * | 2002-12-09 | 2006-04-13 | 日本電気株式会社 | 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法 |
| US7229922B2 (en) | 2003-10-27 | 2007-06-12 | Intel Corporation | Method for making a semiconductor device having increased conductive material reliability |
| US7372165B2 (en) | 2003-10-27 | 2008-05-13 | Intel Corporation | Method for making a semiconductor device having increased conductive material reliability |
| WO2005045923A1 (en) * | 2003-10-27 | 2005-05-19 | Intel Corporation | A method for making a semiconductor device having increased conductive material reliability |
| CN100370585C (zh) * | 2004-04-12 | 2008-02-20 | 株式会社爱发科 | 隔离膜的形成方法及电极膜的形成方法 |
| US7419904B2 (en) | 2004-04-12 | 2008-09-02 | Ulvac Inc. | Method for forming barrier film and method for forming electrode film |
| WO2005101473A1 (ja) * | 2004-04-12 | 2005-10-27 | Ulvac, Inc. | バリア膜の形成方法、及び電極膜の形成方法 |
| JP4974676B2 (ja) * | 2004-04-12 | 2012-07-11 | 株式会社アルバック | バリア膜の形成方法 |
| JP2008112989A (ja) * | 2006-10-05 | 2008-05-15 | Ulvac Japan Ltd | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 |
| WO2008044757A1 (en) * | 2006-10-12 | 2008-04-17 | Ulvac, Inc. | Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3053718B2 (ja) | 集積回路構造に対し重ねてパターン形成された金属層に電気的に接続されているビアにおける低抵抗アルミニウムプラグの形成方法 | |
| US6037258A (en) | Method of forming a smooth copper seed layer for a copper damascene structure | |
| US6391777B1 (en) | Two-stage Cu anneal to improve Cu damascene process | |
| TWI283455B (en) | Copper alloys for interconnections having improved electromigration characteristics and methods of making same | |
| US6130157A (en) | Method to form an encapsulation layer over copper interconnects | |
| US7378338B2 (en) | Method of forming an interconnect structure diffusion barrier with high nitrogen content | |
| US6117769A (en) | Pad structure for copper interconnection and its formation | |
| JP2002535850A (ja) | マイクロ電子構造体 | |
| JPS63142835A (ja) | 集積半導体回路とその製法 | |
| JPH0653163A (ja) | 集積回路障壁構造体とその製法 | |
| JPH11135504A (ja) | 半導体装置の製造方法 | |
| JP2004040101A (ja) | 配線性能改善用メタライゼーションの合金化及び／又は局部ドーピング | |
| US6583053B2 (en) | Use of a sacrificial layer to facilitate metallization for small features | |
| JP3244058B2 (ja) | 半導体装置の製造方法 | |
| JP2005347510A (ja) | 半導体装置及びその製造方法 | |
| US6069072A (en) | CVD tin barrier layer for reduced electromigration of aluminum plugs | |
| JPH11102909A (ja) | 銅合金配線の形成方法 | |
| JP2005038999A (ja) | 半導体装置の製造方法 | |
| JP2002064139A (ja) | 半導体装置の製造方法 | |
| US6660629B2 (en) | Chemical mechanical polishing method for fabricating copper damascene structure | |
| JP2001053151A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2003243498A (ja) | 半導体素子およびその製造方法 | |
| JP2000012540A (ja) | 溝配線の形成方法 | |
| JP2001284355A (ja) | 半導体装置およびその製造方法 | |
| JPH1041386A (ja) | 半導体装置の製造方法 |