JP4974676B2 - バリア膜の形成方法 - Google Patents

バリア膜の形成方法 Download PDF

Info

Publication number
JP4974676B2
JP4974676B2 JP2006519478A JP2006519478A JP4974676B2 JP 4974676 B2 JP4974676 B2 JP 4974676B2 JP 2006519478 A JP2006519478 A JP 2006519478A JP 2006519478 A JP2006519478 A JP 2006519478A JP 4974676 B2 JP4974676 B2 JP 4974676B2
Authority
JP
Japan
Prior art keywords
tungsten
gas
film
vacuum atmosphere
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006519478A
Other languages
English (en)
Other versions
JPWO2005101473A1 (ja
Inventor
伸幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2006519478A priority Critical patent/JP4974676B2/ja
Publication of JPWO2005101473A1 publication Critical patent/JPWO2005101473A1/ja
Application granted granted Critical
Publication of JP4974676B2 publication Critical patent/JP4974676B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は成膜方法に関し、特に半導体装置のバリア膜を形成する方法に関する。
従来より、デュアルダマシン構造をとるデバイス上に電極膜とプラグを作成する方法としては、デバイス表面にバリア膜を形成し、バリア膜表面に導電膜を形成し、デバイス上の溝を導電膜で埋めた後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により導電膜を研磨し、溝内に残った導電膜を分離して電極膜を得る方法がある。
バリア膜の構成材料としては窒化タングステンや窒化タンタルが用いられている。Ｃｕ配線用の導電膜を構成する導電材料は、バリア膜の構成材料と化学的に結合しているわけではなく、バリア膜と導電膜（特にＣｕ）との密着性は低いので、導電膜を形成した後のＣＭＰ工程で導電膜とバリア膜との界面で剥離が起こり、導電膜がデバイスから剥離することがある。
特開２００１−２３９３０号公報 特開平１１−５４４５９号公報 特許第３４１５２０７号公報 特開平６−８９８７３号公報 特開２０００−２１２７４９号公報 特開２００１−３１９９３０号公報 特開平７−２５２６６０号公報
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、電極膜との密着性の高いバリア膜を形成することである。
上記課題を解決するために、本発明は、処理対象物を真空雰囲気に置き、前記処理対象物表面にバリア膜を形成するバリア膜形成方法であって、前記処理対象物表面に窒化タングステン膜を形成する窒化タングステン膜形成工程と、前記窒化タングステン膜表面にタングステンシリサイド膜を形成するタングステンシリサイド膜形成工程とを有し、前記タングステンシリサイド膜形成工程は、タングステン化合物ガスを含有するタングステン含有ガスを前記真空雰囲気に供給した後、前記真空雰囲気から前記タングステン含有ガスを排気するタングステン供給工程と、ケイ素化合物ガスを含有するケイ素含有ガスを前記真空雰囲気に供給した後、前記真空雰囲気から前記ケイ素含有ガスを排気するケイ素供給工程とを有し、前記窒化タングステン膜形成工程は、前記真空雰囲気中に、タングステン化合物のガスを含有する第一の原料ガスを供給した後、前記第一の原料ガスを前記真空雰囲気から排気し、タングステン化合物の分子層を形成する第一の原料ガス供給工程と、前記真空雰囲気中に前記タングステン化合物を還元する還元ガスを供給した後、前記真空雰囲気から前記還元ガスを排気し、前記タングステン化合物の還元物を形成する還元工程と、前記真空雰囲気中にタングステン化合物のガスを含有する第二の原料ガスを供給した後、前記真空雰囲気から前記第二の原料ガスを排気し、前記還元物と前記第二の原料ガス中のタングステン化合物とを反応させてタングステンの原子層を形成する第二の原料ガス供給工程と、前記真空雰囲気中に、化学構造中に窒素を含有し、タングステンと反応して窒化タングステンを生成する窒化ガスを供給した後、前記真空雰囲気から前記窒化ガスを排気し、前記タングステンの原子層を前記窒化ガスで窒化させ、窒化タングステンを形成する窒化工程とを有するバリア膜の形成方法である。
本発明はバリア膜の形成方法であって、前記タングステンシリサイド膜形成工程は、前記タングステン供給工程と、前記ケイ素供給工程とを交互に行うバリア膜の形成方法である。
本発明はバリア膜の形成方法であって、前記第一の原料ガス供給工程と、前記還元工程のうち、前記第一の原料ガス供給工程を先、前記還元工程を後にして、前記第一の原料ガス供給工程と、前記還元工程とを連続して行い、タングステン化合物の還元物を析出する還元物析出工程と、前記第二の原料ガス供給工程と、前記窒化工程のうち、前記第二の原料ガス供給工程を先、前記窒化工程を後にして、前記第二の原料ガス供給工程と、前記窒化工程とを連続して行い、窒化タングステンを析出する窒化タングステン析出工程とを有し、前記還元物析出工程と、前記窒化タングステン析出工程とを交互に繰り返し行うバリア膜の形成方法である。
本発明はバリア膜の形成方法であって、前記窒化タングステン膜形成工程と、前記タングステンシリサイド膜形成工程とを同じ真空槽内で行うバリア膜の形成方法である。
ケイ素原子を含有するタングステンシリサイド膜は、窒化タングステンやタングステン単体等他のバリア膜材料に比べて、電極膜を構成する導電材料との密着性が高いので、電極膜がバリア膜から剥離され難い。
［図１］バリア膜の成膜に用いる成膜装置の一例を示す断面図
［図２］電極膜の成膜に用いるスパッタ装置の一例を示す断面図
［図３］（ａ）〜（ｄ）：電極膜を形成する工程の前半を説明する断面図
［図４］（ｅ）、（ｆ）：電極膜を形成する工程の後半を説明する断面図
［図５］（ａ）〜（ｇ）：窒化タングステン膜が形成される工程を説明する拡大断面図
［図６］（ａ）〜（ｃ）：タングステンシリサイド膜が形成される工程を説明する拡大断面図
［図７］実施例５で形成されたタングステンシリサイド膜のＡＥＳ分析を行った結果を示すグラフ
［図８］実施例６で形成されたタングステンシリサイド膜のＡＥＳ分析を行った結果を示すグラフ
［図９］実施例４で形成されたバリア膜のＡＥＳ分析を行った結果を示すグラフ
［図１０］比較例６で形成されたバリア膜のＡＥＳ分析を行った結果を示すグラフ
［図１１］剥離試験で設けた傷部分と判定領域とを説明するための平面図
［図１２］（ａ）〜（ｅ）：剥離試験の評価点を説明するための図
［図１３］実施例２の電極膜を２００℃で加熱した場合の電子顕微鏡写真
［図１４］実施例２の電極膜を２５０℃で加熱した場合の電子顕微鏡写真
［図１５］実施例２の電極膜を３００℃で加熱した場合の電子顕微鏡写真
［図１６］実施例３の電極膜を３００℃で加熱した場合の電子顕微鏡写真
［図１７］比較例２の電極膜を２００℃で加熱した場合の電子顕微鏡写真
［図１８］比較例２の電極膜を２５０℃で加熱した場合の電子顕微鏡写真
［図１９］比較例２の電極膜を３００℃で加熱した場合の電子顕微鏡写真
［図２０］比較例３の電極膜を２００℃で加熱した場合の電子顕微鏡写真
［図２１］比較例３の電極膜を２５０℃で加熱した場合の電子顕微鏡写真
［図２２］比較例３の電極膜を３００℃で加熱した場合の電子顕微鏡写真
［図２３］比較例４の電極膜を２００℃で加熱した場合の電子顕微鏡写真
［図２４］比較例４の電極膜を２５０℃で加熱した場合の電子顕微鏡写真
［図２５］比較例４の電極膜を３００℃で加熱した場合の電子顕微鏡写真
［図２６］比較例５の電極膜を２００℃で加熱した場合の電子顕微鏡写真
［図２７］比較例５の電極膜を２５０℃で加熱した場合の電子顕微鏡写真
［図２８］比較例５の電極膜を３００℃で加熱した場合の電子顕微鏡写真
 符号の説明
１……成膜装置 ２……真空槽 ５……ガス供給系 １１……半導体基板 １２……第一の電極膜 １３……処理基板 １５……処理対象物 １６……絶縁膜 １７……溝 １８……孔 １９……絶縁性薄膜 ２０……バリア膜 ２１……窒化タングステン膜 ２２……タングステンシリサイド膜 ２５’……第二の電極膜 ５０……スパッタ装置
図３（ａ）の符号１５は本発明に用いる処理対象物を示しており、この処理対処物１５は処理基板１３を有している。処理基板１３はシリコン基板である半導体基板１１を有しており、半導体基板１１の表面には酸化シリコン膜である絶縁性薄膜１９が形成されている。
処理基板１３の絶縁性薄膜１９が形成された側の面には、細長にパターニングされた第一の電極膜１２が複数本配置されており、処理基板１３の第一の電極膜１２が配置された側の面には絶縁膜１６が形成されている。絶縁膜１６表面には、絶縁膜１６の膜厚よりも浅い溝１７が複数本形成されており、各溝１７の底面には絶縁膜１６が露出している。
各溝１７は細長であって、第一の電極膜１２と交差するように位置しており、溝１７と第一の電極膜１２が交差する領域のうち、所定領域にある溝１７の底面には孔１８が形成され、孔１８の底面には第一の電極膜１２の表面が露出している。
この処理対象物１５にバリア膜と電極膜を形成するには、先ず不図示の処理装置の内部に処理対象物１５を搬入し、該処理装置内部に真空雰囲気を形成した後、該処理装置内部にクリーニングガスを供給し、クリーニングガスのプラズマを発生させると、処理対象物１５に付着した有機物がプラズマによって分解、除去され、孔１８の底面には清浄な第一の電極膜１２表面が露出する（前処理工程）。
図１の符号１は成膜装置を示しており、成膜装置１は真空槽２を有している。真空槽２には真空排気系９が接続されており、真空排気系９を起動し、真空槽２内部に所定圧力の真空雰囲気を形成する。
真空槽２内部には基板ホルダ７が配置されており、真空排気を続け、該真空雰囲気を維持したまま、前処理工程後の処理対象物１５を真空槽２内部に搬入して基板ホルダ７に保持させ、処理対象物１５を真空雰囲気に配置する。
基板ホルダ７は不図示の加熱手段を有しており、基板ホルダ７は加熱手段によって予め加熱されているので、処理対象物１５を基板ホルダ７に保持させると、熱伝導により処理対象物１５が昇温する。処理対象物１５と対向する真空槽２の壁面にはシャワーヘッド３が取り付けられており、真空槽２外部にはガス供給系５が配置され、シャワーヘッド３はガス供給系５に接続されている。
シャワーヘッド３の処理対象物１５と対向する面には複数の噴出孔４が設けられており、処理対象物１５が所定の成膜温度に昇温したところで、その温度を維持しながら、タングステン化合物ガスからなる第一の原料ガスをガス供給系５からシャワーヘッド３に供給すると、シャワーヘッド３の内部に供給された第一の原料ガスは、各噴出孔４から真空槽２内部に噴出される。
処理対象物１５は絶縁膜１６が形成された面がシャワーヘッド３に向けられた状態で基板ホルダ７に保持されており、第一の原料ガスは、各噴出孔４から処理対象物１５の絶縁膜１６が形成された面に吹き付けられる。
第一の原料ガスの供給と共に真空排気を続けると、処理対象物１５の絶縁膜１６が配置された側の面に露出する表面、即ち、絶縁膜１６の表面と、溝１７の内壁と、孔１８の内壁と、孔１８底面に露出する第一の電極膜１２表面に第一の原料ガスを構成するタングステン化合物分子が吸着し、第一の原料ガスの分子層が形成される。
第一の原料ガスを所定時間供給後、処理対象物１５を成膜温度に維持した状態で、真空排気を続けながら第一の原料ガスの供給を止めると、第一の原料ガスが排出され、真空槽２内部の圧力が低下する（第一の原料ガス工程）。
第一の原料ガスが真空槽２内部から排気される時には、第一の原料ガスの分子層からタングステン化合物分子の一部が離脱するが、残りの分子は処理対象物１５に吸着された状態で残り、その分子層が維持される。
図５（ａ）は第一の原料ガス供給工程直後の、処理対象物１５の絶縁膜１６が配置された側の表面（ここでは絶縁膜１６表面）を示す拡大断面図であり、同図の符号３１は第一の原料ガスの分子層を示している。
ここでは、第一の原料ガスを構成するタングステン化合物のガスはＷＦ６ガス（６弗化タングステン）であり、第一の原料ガスの分子層３１は該タングステン化合物分子の単分子層、又はタングステン化合物分子が２個以上積重なった多分子層で構成されている。
次に、処理対象物１５を成膜温度に維持した状態で、真空排気を続けながら、還元性化合物のガスからなる還元ガスをガス供給系５から真空槽２内部に供給し、処理対象物１５が配置された真空雰囲気の圧力を上げると、第一の原料ガスの分子層３１表面に還元ガスを構成する還元性化合物の分子が吸着し、還元ガスの分子層が形成される。
還元ガスを所定時間供給後、処理対象物１５を成膜温度に維持した状態で、真空排気を続けながら還元ガスの供給を止めると、還元ガスが排出され、真空槽２の内部の圧力が低下する。
還元ガスが真空槽２内部から排気されるときには、還元ガスの分子層から還元性化合物分子の一部が離脱するが、残りの分子は第一の原料ガスの分子層３１表面に吸着された状態で残り、その分子層が維持される。
図５（ｂ）の符号３２は第一の原料ガスの分子層３１表面に維持された還元ガスの分子層を示しており、該分子層３２は還元性化合物分子の単分子層、又は還元性化合物分子が２個以上積み重なった多分子層で構成されている。
ここでは、還元ガスを構成する還元性化合物はモノシラン（ＳｉＨ４）であり、還元ガスの分子層３２が形成された状態で処理対象物１５を成膜温度に維持すると、第一の原料ガスの分子層３１のタングステン化合物分子が、還元ガスの分子層３２の還元性化合物分子と反応して還元される還元反応が進行し、タングステンシリサイド（ＷＳｉｘ：ｘは任意の整数）であるタングステン化合物の還元物が析出し、図５（ｃ）に示すように、還元物の膜３５が形成される（還元工程）。
次に、真空排気を続けながら、ガス供給系５からタングステン化合物のガスからなる第二の原料ガスを供給し、真空槽２内部の圧力を上げると、還元物の膜３５表面に、第二の原料ガスを構成するタングステン化合物の分子が吸着し、第二の原料ガスの分子層が形成される。
第二の原料ガスを所定時間供給後、処理対象物１５を成膜温度に維持した状態で、真空排気を続けながら第二の原料ガスの供給を停止すると、第二の原料ガスが排気され、真空槽２内部の圧力が下がる。
第二の原料ガスが排気される時には、第二の原料ガスの分子層からタングステン化合物分子の一部が離脱するが、残りの分子は還元物の膜３５に吸着された状態で残り、その分子層が維持される。
図５（ｄ）の符号３３は還元物の膜３５表面に残った第二の原料ガスの分子層を示しており、該分子層３３はタングステン化合物の分子（ここではＷＦ６）の単分子層又はタングステン化合物が２個以上積み重なった多分子層で構成されている。
その状態で、処理対象物１５を成膜温度に維持したまま置くと、第二の原料ガスの分子層３３を構成するタングステン化合物と、還元物の膜３５を構成するタングステンシリサイドとの反応が進行し、タングステンシリサイド中のケイ素が、タングステン化合物のフッ素と結合し、フッ化シランとなって還元物の膜３５から真空槽２内部に離脱し、排気されると共に、タングステンシリサイドのタングステンと、タングステン化合物のタングステンが処理対象物１５表面に析出し、図５（ｅ）に示すようにタングステンの原子層３６が形成される（第二の原料ガス供給工程）。
次に、処理対象物１５を成膜温度に維持した状態で、真空排気を続けながら、タングステンを窒化させる窒素化合物のガス（窒化ガス）をガス供給系５から真空槽２内部に供給し、真空槽２内部の圧力を上げると、原子層３６の表面に窒素化合物の分子が吸着し、窒化ガスの分子層が形成される。
窒化ガスを所定時間供給後、処理対象物１５の温度を成膜温度に維持した状態で、真空排気を続けながら窒化ガスの供給を停止すると、窒化ガスが排気され、真空槽２内部の圧力が下がる。
窒化ガスが排気される時には、窒化ガスの分子層から窒素化合物分子の一部が離脱するた、残りの分子は原子層３６に吸着された状態で残り、その分子層は維持される。
図５（ｆ）の符号３４は原子層３６表面に残った窒素化合物分子の分子層を示しており、該分子層３４は窒素化合物分子（ここではＮＨ３）の単分子層、又は窒素化合物分子が２個以上積み重なった多分子層で構成されている。
窒素化合物分子の分子層３４が形成された状態で、処理対象物１５を成膜温度に維持すると、原子層３６のタングステン原子が、窒素化合物によって窒化され、図５（ｇ）に示すように窒化タングステン膜２１が形成される。
窒化ガスを所定時間供給後、真空排気を続けながら窒化ガスの供給を停止すると、窒化ガスが排気されて真空槽２内部の圧力が低下する（窒化工程）。
第一の原料ガス供給工程と、還元工程とで還元物析出工程とし、第二の原料ガス供給工程と、窒化工程とで窒化タングステン析出工程とすると、還元物析出工程と、窒化タングステン析出工程とを交互に繰り返し行えば、窒化タングステン膜が成長し、膜厚の厚い窒化タングステン膜２１が形成される。
図３（ｂ）は窒化タングステン膜２１が所定膜厚になるように、タングステン析出工程と窒化タングステン析出工程とを繰り返した後の状態を示している。上述したように、第一の原料ガスのタングステン化合物分子は絶縁膜１６の表面と、溝１７の内壁と、孔１８の内壁と、孔１８底面に露出する第一の電極膜１２表面に吸着し、タングステン化合物分子と還元性化合物とが反応し、還元物が生成する反応と、該還元物と第二の原料ガスのタングステン化合物とが反応し、タングステン原子が析出する反応と、タングステン原子と窒素化合物とが反応し、窒化タングステンが生成される反応は、各表面で起こるので、窒化タングステン膜２１は絶縁膜１６の表面と、溝１７の内壁と、孔１８の内壁と、孔１８底面に露出する第一の電極膜１２表面に連続して形成されている。
窒化タングステン膜２１が形成された状態で真空排気を続け、真空槽２内部から第一、第二の原料ガス、還元ガス、窒化ガスが排気されたところで、真空排気を続けながら、ガス供給系５からタングステン化合物からなるタングステン含有ガスを供給して真空槽２内部の圧力を上げると、タングステン化合物の分子が窒化タングステン膜２１の表面に吸着し、タングステン含有ガスの分子層が形成される。
タングステン含有ガスを所定時間供給後、真空排気を続けながらタングステン含有ガスの供給を止めると、タングステン含有ガスが排気され、真空槽２内部の圧力が低下する。
このとき、タングステン含有ガスの分子層からタングステン化合物分子の一部が離脱するが、上述した第一の原料ガス供給工程の時と同様に、残りの分子は窒化タングステン膜２１に吸着された状態で残り、その分子層が残る（タングステン供給工程）。
図６（ａ）の符号４１は、窒化タングステン膜２１表面に残ったタングステン含有ガスの分子層を示している。ここでは、タングステン含有ガスは上述した第一、第二の原料ガスと同じガス（ＷＦ６ガス）で構成されており、タングステン含有ガスの分子層４１はタングステン化合物分子の単分子層、又はタングステン化合物分子が２個以上積重なった多分子層で構成されている。
次に、真空排気を続けながら、ケイ素化合物ガスからなるケイ素含有ガスを供給し、真空槽２内部の圧力を上げると、タングステン含有ガスの分子層４１表面に、ケイ素含有ガスのケイ素化合物分子が吸着し、ケイ素含有ガスの分子層が形成される。
ケイ素含有ガスを所定時間供給後、真空排気を続けながらケイ素含有ガスの供給を停止すると、ケイ素含有ガスが排気され、真空槽２内部の圧力が低下する。このとき、ケイ素含有ガスの分子層からケイ素化合物分子の一部が離脱するが、残りの分子はタングステン含有ガスの分子層４１に吸着された状態で残り、分子層が維持される（ケイ素供給工程）。
図６（ｂ）の符号４２は、タングステン含有ガスの分子層４１表面に残ったケイ素含有ガスの分子層を示している。ここでは、ケイ素含有ガスは上述した還元ガスと同じガス（ＳｉＨ４ガス）で構成されており、ケイ素含有ガスの分子層４２はケイ素化合物分子の単分子層、又はケイ素化合物分子が２個以上積み重なった多分子層で構成されている。
ケイ素含ガスの分子層４２が形成された状態で、処理対象物１５を成膜温度に維持すると、タングステン含有ガスのタングステン化合物が、ケイ素含有ガスの分子層４２のケイ素化合物と反応して還元され、図６（ｃ）に示すように、窒化タングステン膜２１の表面に、ＷＳｉｘ（ｘは１以上の整数）からなるタングステンシリサイド膜２２が形成される。
窒化ガスを供給せず、タングステン供給工程と、ケイ素供給工程だけを交互に繰り返し行うと、タングステンが窒化されず、タングステンシリサイド膜２２が成長する。
図３（ｃ）は所望膜厚のタングステンシリサイド膜２２が成長するまで、タングステン供給工程とケイ素供給工程とを繰り返した後の状態を示しており、同図の符号２０は窒化タングステン膜２１とタングステンシリサイド膜２２とで構成されるバリア膜を示している。
上述したように、窒化タングステン膜２１は絶縁膜１６の表面と、溝１７の内壁と、孔１８の内壁と、孔１８底面に露出する第一の電極膜１２表面に連続して形成されており、タングステンシリサイド膜２２は窒化タングステン膜２１の表面全部を覆うように形成されるので、タングステンシリサイド膜２２は、絶縁膜１６の表面上と、溝１７の内壁上と、孔１８の内壁上と、孔１８の底面に露出する第一の電極膜１２表面に連続して形成されている。
図２の符号５０はスパッタリング装置を示しており、このスパッタリング装置５０は真空槽５１を有している。真空槽５１に接続された真空排気系５８を起動し、真空槽５１内部に真空雰囲気を形成した後、該真空雰囲気を維持しながらバリア膜２０が形成された状態の処理対象物１５をスパッタリング装置５０の真空槽５１内部に搬入し、基板ホルダ５２に保持させる。
次いで、真空排気を続けながら、スパッタガス供給系５７からスパッタガスを供給し、真空槽５１内部に所定圧力のスパッタ雰囲気を形成する。真空槽５１内部には、基板ホルダ５２に保持された処理対象物１５と対向する位置に、導電材料（ここではＣｕ）からなるターゲット５５が配置されており、電源５６を起動し、ターゲット５５に電圧を印加するとターゲット５５がスパッタされ、スパッタ粒子が放出される。
処理対象物１５はバリア膜２０が形成された面がターゲット５５に向けられた状態で基板ホルダ５２に保持されており、ターゲット５５から放出されたスパッタ粒子はバリア膜２０の表面に付着し、図３（ｄ）に示すようにバリア膜２０の表面に導電材料からなる第一の導電層２６が形成される。
第一の導電層２６は分割されておらず、絶縁膜１６表面上と、溝１７内壁上と、孔１８内壁上と、孔１８底面上の位置でバリア膜２０表面に連続して形成されているので、第一の導電層２６の一部に電圧を印加すると、第一の導電層２６全体に同じ極性の電圧が印加されるようになっている。
従って、第一の導電層２６が形成された状態の処理対象物１５を電解メッキ液に浸漬し、電解メッキ液中に浸漬された電極に正電圧、第一の導電層２６に負電圧を印加すると、電解メッキ液中の金属イオン（ここではＣｕイオン）が第一の導電層２６表面に向かって泳動し、第一の導電層２６表面に金属が析出して第二の導電層が成長する。
第一の導電層２６への電圧印加を続け、第二の導電層が成長すると、図４（ｅ）に示すように孔１８と溝１７が第二の導電層２７で充填された状態になる。図４（ｅ）の符号２５は第一の導電層２６と第二の導電層２７とからなる導電膜を示している。
電解メッキ法で成長する第二の導電層２７は緻密性が低く、マイクロボイドと呼ばれる微細な空孔が生じることがあり、マイクロボイドは電極膜の電気抵抗を増加させる原因となる。
導電膜２５が形成された状態の処理対象物１５を電解メッキ液から引き上げた後、加熱装置内部に配置する。加熱装置の内部は真空排気されると共にアニールガスが供給されることで、予め所定圧力に維持されており、真空排気とアニールガスの供給を続けながら、処理対象物を２００℃以上に加熱すると、導電膜２５が焼成され、マイクロボイドが消える（アニール化処理）。
一般に、導電膜２５のような金属膜と窒化タングステン膜との密着性は低く、窒化タングステン膜２１表面に直接導電膜２５を形成すると、アニール化の時に導電膜２５の金属が凝集し、導電膜２５の膜質が低下したり、導電膜２５が窒化タングステン膜２１から剥離することがある。
特に、導電膜２５を銅で形成する場合には、窒化タングステン膜との密着性に問題が生じる場合がある。銅で導電膜２５を形成する場合に密着性の良いバリア膜が望まれる。
本発明では、窒化タングステン膜２１の表面にタングステンシリサイド膜２２を形成した後、タングステンシリサイド膜２２の表面に導電膜２５が形成されており、タングステンシリサイド膜２２中のＳｉと、導電膜２５中の金属（ここでは銅）とが化学的に結合することで、タングステンシリサイド膜２２と導電膜２５の密着性が非常に高くなっている。従って、アニール化の時に導電膜２５の金属凝集が起こらない。
次に、処理対象物１５の導電膜２５が形成された側の面を、絶縁膜１６の表面が露出するまで研磨すると、絶縁膜１６上に位置する導電膜２５と、バリア膜２０とが除去されるが、各溝１７と、各孔１８内部に位置する導電膜２５とバリア膜２０は除去されずに残る（研磨工程）。従って、各溝１７内部に残った導電膜２５は互いに分離され、図４（ｆ）に示すような半導体装置１０が得られる。
図４（ｆ）の符号２５’は、互いに分離された導電膜２５からなる第二の電極膜を示しており、導電膜２５とバリア膜２０との密着性は高いので研磨工程の時に導電膜２５の剥離が起こらず、従って第二の電極膜２５’に欠損が生じない。第二の電極膜２５’と絶縁膜１６との間にはバリア膜２０が配置されているため、絶縁膜１６中に第二の電極膜２５’を構成する金属が注入されることがない。
上述したように、溝１７の底面のうち、孔１８以外の部分には絶縁膜１６が配置されているので、孔１８以外の部分では第二の電極膜２５’は絶縁膜１６によって第一の電極膜１２から絶縁されているが、孔１８が位置する部分には絶縁膜１６が配置されておらず、孔１８内部は研磨工程で分離された第二の導電層２６’で充填されているため、孔１８が位置する部分では第一、第二の電極膜１２、２５’は互いに接続されている。
第一の電極膜１２と半導体基板１１との間には絶縁性薄膜１９が配置されているが、絶縁性薄膜１９には半導体基板１１の内部回路と、第一の電極膜１２とを接続するコンタクトホールが設けられており、第一の電極膜１２と半導体基板１１の内部回路は電気的に接続されている。従って、第二の電極膜２５’を外部回路に接続すれば、半導体基板１１と外部回路との間で電気信号の入出力を行うことができる。
［実施例１］
上述した第一の原料ガス供給工程と、還元工程と、第二の原料ガス供給工程と、窒化工程とを記載した順番に１回ずつ行うことを１回の第一の成膜工程とし、タングステン供給と、ケイ素供給工程を記載した順番に１回ずつ行うことを第二の成膜工程とすると、絶縁膜１６がパターニングされていない状態のシリコン基板を（ブランケット基板）を処理対象物１５として用い、第一の成膜工程を１７回行い、窒化タングステン膜２１を成膜した後、第二の成膜工程を２回行い、タングステンシリサイド膜２２を成膜し、絶縁膜１６表面にバリア膜２０を形成した後、バリア膜２０の表面に、膜厚４００ｎｍの銅膜をスパッタリング法により成膜して電極膜を形成した。
ここでは、第一、第二の原料ガス、タングステン含有ガスは同じガス（ＷＦ６ガス）を用い、各ガスの流量を５ｓｃｃｍとした。還元ガスとケイ素含有ガスは同じガス（ＳｉＨ４ガス）を用い、各ガスの流量を５０ｓｃｃｍとした。窒化ガス（ＮＨ３ガス）の流量は１１ｓｃｃｍとした。
１７回の第一の成膜工程のうち、最初の２回は、第一、第二の原料ガスの導入時間を５秒間、排気時間を２秒間とし、還元ガスの導入時間を１０秒間、排気時間を１０秒間とし、続く１５回の第一の成膜工程では第一、第二の原料ガスの排気時間を１０秒間とした以外は、各導入、排気時間を最初の５回の成膜工程と同じにした。第二の成膜工程は、タングステン含有ガスの導入時間を５秒間、排気時間を１０秒間、ケイ素含有ガスの導入時間を１０秒間、排気時間を１０秒間とした。
＜比較例１＞
上述した実施例１と同じ処理対象物を用い、第二の成膜工程を行わず、第一の成膜工程を１９回行って窒化タングステン膜からなるバリア膜を成膜した後、実施例１と同じ条件でバリア膜の表面に電極膜を形成した。
ここでは、各ガスの種類と流量は実施例１と同じとし、１９回の第一の成膜工程のうち、最初の５回は、第一、第二の原料ガスの導入時間を５秒間、排気時間を２秒間とし、還元ガスの導入時間を１０秒間、排気時間を１０秒間とし、窒化ガスの導入時間を２０秒間、排気時間を１０秒間とし、続く１４回は第一、第二の原料ガスの排気時間を１０秒間とした以外は、各導入、排気時間を最初の５回の第一の成膜工程と同じにした。
上記実施例１、２で形成されてバリア膜について、下記に示す剥離試験を行った。
〔剥離試験〕
電極膜表面にダイヤモンドペンで格子状の傷を付け、図１１に示すように、傷で囲まれた正方形の判定領域６２を４つ有する傷部分６１を９箇所に設けた後、電極膜の表面に透明粘着テープを貼付、剥離し、電極膜表面を観察した。
判定領域６２に電極膜の剥離が全く剥離が見られなった場合を４点（図１２（ａ））、直線状の傷に沿って剥離が見られた場合を３点（図１２（ｂ））、判定領域６２の角部分に剥離が見られるものを２点（図１２（ｃ））、１つの判定領域６２が全部剥離した場合を１点（図１２（ｄ））、４つの剥離領域６２が全て剥離した場合を０点（図１２（ｅ））として評価し、９箇所の傷部分６１の評価点の合計を求めた。評価点が大きい程、銅膜（電極膜）とバリア膜の密着性が高いことを示し、９箇所の傷部分で全く剥離が見られなかった場合に評価点の合計は３６点になる。
実施例１、比較例１で成膜された電極膜についてこの剥離試験を行ったところ、実施例１の電極膜では剥離は見られず、評価点の合計は３６点であったのに対し、比較例１の電極膜は評価点の合計は２７点であった。比較例１の電極膜について剥離箇所を観察したところ、剥離箇所には窒化タングステン膜が露出しており、窒化タングステン膜と電極膜との界面で剥離が起こったことがわかる。
［実施例２］
処理対象物１５をＮＨ３ガスからなるプラズマガスに晒して前処理を行った。第一の原料ガス供給工程と、還元工程と、第二の原料ガス供給工程と、窒化工程とを記載した順番に１回ずつ行うことを１回の第一の成膜工程とし、タングステン含有ガスとケイ素含有ガスを記載した順番に１回ずつ行うことを第二の成膜工程とすると、第一の工程を１６回行って窒化タングステン膜を形成した後、第二の工程を４回行ってタングステンシリサイド膜２２を形成し、窒化タングステン膜２１とタングステンシリサイド膜２２からなるバリア膜２０を形成した。更に、スパッタリング法により、バリア膜２０表面に膜厚１０ｎｍの銅膜を成膜し、銅からなる電極膜を形成した。
［実施例３］
実施例２と同じ条件で処理対象物１５の前処理を行い、絶縁膜１６表面にスパッタリング法により窒化タングステン膜２１を形成した後、該窒化タングステン膜２１の表面に、実施例２と同じ条件でタングステンシリサイド膜２２を形成して、窒化タングステン膜２１とタングステンシリサイド膜２２からなるバリア膜２０を形成した後、実施例２と同じ条件で電極膜を形成した。
＜比較例２＞
第二の成膜工程を行わず、上記第一の成膜工程を２０回行って前処理後の絶縁膜１６表面に窒化タングステン膜からなるバリア膜を形成した後、該バリア膜表面に実施例２と同じ条件で電極膜を形成した。
＜比較例３＞
処理対象物１５を水素ガス雰囲気中で加熱し、アニール化処理した後、ＳＩＳ（Ｓｅｌｆ Ｉｏｎｉｚｅ Ｓｕｐｕｔｔｅｒ）法により絶縁膜１６表面に膜厚７．５ｎｍのＴａＮ膜を形成した後、該ＴａＮ膜表面に膜厚７．５ｎｍのＴａ膜を形成し、Ｔａ膜とＴａＮ膜とからなるバリア膜を形成した後、該バリア膜表面に実施例２と同じ条件で電極膜を形成した。
＜比較例４、５＞
比較例３と同じ条件で処理対象物１５をアニール化処理し、スパッタ法により、タングステン又は窒化タングステンからなるバリア膜を絶縁膜１６表面に形成した後、各バリア膜表面に実施例２と同じ条件で電極膜を形成した。
上記実施例２、比較例２〜４で形成されたバリア膜の表面に、スパッタ法により膜厚１０ｎｍのＣｕ膜を形成し、Ｃｕからなる電極膜を形成した。電極膜が形成された状態の各処理対象物１５を加熱装置内部に配置した。加熱装置内部を真空排気をしながら、Ｈ２ガスとＮ２ガスの混合ガス（Ｈ２：５０％）であるアニールガスを供給し、加熱装置内部の圧力を１３．３Ｐａに維持しながら、各処理対象物１５を２００℃、２５０℃、３００℃の各加熱温度で電極膜のアニール化を行った。アニール化処理後の電極膜の表面（中央部分）の電子顕微鏡写真を図１３〜図２８に示す。
図１３〜図１５は実施例２で成膜された電極膜を２００℃、２５０℃、３００℃でアニール化した場合の電子顕微鏡写真であり、電極膜の表面は銅の凝集が見られず、３００℃に加熱した場合であっても平坦なままであった。また、図１６は実施例３で成膜された電極膜を３００℃でアニール化した場合の電子顕微鏡写真であり、この場合も電極膜に銅の凝集が見られなかった。
図１７〜図１９は比較例２で成膜された電極膜を２００℃、２５０℃、３００℃でアニール化した場合の電子顕微鏡写真であり、加熱温度が２５０℃以上では電極膜の凝集が確認された。このことから、還元物析出工程と、窒化タングステン析出工程とを繰り返して窒化タングステン膜を形成した場合であっても、タングステンシリサイド膜を形成しなければ、バリア膜と電極膜との密着性が悪いことが分かる。
図２０〜図２２は比較例３で成膜された電極膜を２００℃、２５０℃、３００℃でアニール化した場合の電子顕微鏡写真であり、窒化タングステン膜とタングステンシリサイド膜の代わりに、Ｔａ膜と、ＴａＮ膜を形成した場合も、加熱温度が２５０℃以上で電極膜の凝集が起こった。
また、図２３〜図２５は比較例４で成膜された電極膜を２００℃、２５０℃、３００℃でアニール化した場合の電子顕微鏡写真であり、図２６〜図２８は比較例５で成膜された電極膜を２００℃、２５０℃、３００℃でアニール化した場合であり、比較例４、５も加熱温度が高くなると電極膜の凝集が起こることが分かる、特に、タングステン膜からなるバリア膜を形成した比較例４では、２５０℃で凝集が起こっており、タングステンは窒化タングステンに比べて電極膜（銅膜）との密着性が低いことがわかる。
比較例４に比べ、タングステンシリサイド膜をバリア膜表面に形成した実施例２、３の電極膜に対する密着性が格段に高いのは、タングステンシリサイド膜中のケイ素と、電極膜の構成材料（例えばＣｕ）とが反応しているためと推測される。
［実施例４］
実施例１に用いたものと同じ処理対象物１５を用い、上述した第一の成膜工程を４６回行って絶縁膜１６表面に窒化タングステン膜２１を形成した後、上述した第二の成膜工程を８回行って窒化タングステン膜２１の表面にタングステンシリサイド膜２２を形成してバリア膜２０を得た。
ここでは、各成膜工程のガスの種類と、各ガスの流量は実施例１と同じ条件とし、第一、第二の原料ガスと、タングステン含有ガスの導入時間は５秒間、排気時間は１０秒間、還元ガスとケイ素含有ガスの導入時間は１０秒間、排気時間は１０秒間、窒化ガスの導入時間は２０秒間、排気時間は１０秒間とした。
＜比較例６＞
実施例１に用いたものと同じ処理対象物１５を用い、第二の成膜工程を行わず、第一の成膜工程だけを５０回繰り返して窒化タングステン膜からなるバリア膜を得た。ここでは、各ガスの種類は実施例１と同じであった。また、第一、第二の原料ガスの流量は６．９ｓｃｃｍ、還元ガスの流量は１１２ｓｃｃｍ、窒化ガスの流量は１１ｓｃｃｍとし、各ガスの導入時間と排気時間はそれぞれ１５秒間とした。
図９、図１０は実施例４、比較例６で成膜されたバリア膜をＡＥＳ（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析した結果を示すグラフである。図９、図１０の縦軸は原子濃度（％）を、横軸はスパッタ時間（分）を示し、スパッタ時間が長い程バリア膜２０表面からの深さが深いことを示している。
図９を見ると、実施例４で成膜されたバリア膜は、表面からスパッタ時間ｓに相当する深さまでは、タングステン（Ｗ）と、ケイ素（Ｓｉ）の原子濃度が高くなっており、タングステン含有ガスと、ケイ素含有ガスとを交互に供給することで、タングステンが多く析出すると同時に、ケイ素含有ガスの還元反応の時に反応しなかった未反応のケイ素が処理対象物１５上に残り、タングステンシリサイド膜２２が形成されたことがわかる。
また、表面からの深さがスパッタ時間ｓに相当する深さを超えると、窒素（Ｎ）の濃度が高くなり、逆にタングステンとケイ素の原子濃度が低くなっており、タングステンシリサイド膜２２の下には窒化タングステン膜が形成されていることがわかる。
図１０に示すように、比較例６で成膜されたバリア膜は、表面から絶縁膜１６が露出するまでの深さ（スパッタ時間約１３分）までＳｉの原子濃度が非常に低く、還元物析出工程と窒化タングステン析出工程とを繰り返した場合には、Ｓｉ原子が還元反応の時に離脱し、膜中にＳｉ原子が残らないことがわかる。
［実施例５、６］
実施例１〜４で用いたものと同じ処理対象物１５の絶縁膜１６表面に、タングステン供給工程と、ケイ素供給工程とを１回ずつ行ってタングステンシリサイド膜２２を形成した（実施例５）。また、これとは別に、実施例５と同じ処理対象物に、タングステン供給工程と、ケイ素供給工程と、タングステン供給工程とを１回ずつ記載した順番に行ってタングステンシリサイド膜を形成した（実施例６）。
図７、８は実施例５、６で形成されたタングステンシリサイド膜についてＡＥＳ分析を行った結果を示すグラフであり、図７、９を比較すると明らかなように、実施例６は実施例５に比べてタングステンの原子濃度が高く、タングステン供給工程の数を増やせば、タングステンの原子濃度が高いタングステンシリサイド膜が形成されることがわかる。
従って、タングステン供給工程と、ケイ素供給工程の数を変えることで、タングステンシリサイド膜に含有されるケイ素濃度とタングステン濃度を所望の値に調整することができる。
以上は、半導体基板１１としてシリコン基板を用いる場合について説明したが、本発明はこれに限定されず、ガリウムヒ素基板等種々の半導体基板を用いることができる。第二の電極膜２５’を構成する導電材料は、タングステンシリサイドと密着性の高いものであれば、銅に限定されるものではない。
以上は第一の導電層２６を成膜するのにスパッタ法を用いる場合について説明したが、本発明はこれに限定されるものではなく、蒸着法、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｏｐｒ Ｄｅｐｏｓｉｔｉｏｎ）等種々の成膜方法を用いることができる。
窒化タングステン膜の成膜方法は特に限定されるものではなく、上述したようにスパッタ法等も用いることができるが、実施例１、２のように還元物析出工程と窒化タングステン析出工程とを繰り返し行い、窒化タングステン膜を形成する方法では、タングステンシリサイド膜を成膜する工程を同じ真空槽内で行うことができるので、成膜工程が簡易であり、製造コストも安価になる。
電極膜を形成した後アニール化を行う場合、本願に適した加熱温度は２００℃以上であり、より好ましくは２５０℃以上である。
以上は、第一、第二の原料ガスと、タングステン含有ガスを同じガスで構成する場合について説明したが、本発明はこれに限定されるものではなく、第一、第二の原料ガスと、タングステン含有ガスに互いに異なる種類のガスを用いてもよいし、それら３つのガスのうち、２つのガスを同じ種類のガスで構成し、残りの一つを違う種類のガスで構成してもよいが、第一、第二の原料ガスとタングステン含有ガスを同じ種類のガスで構成すれば、第一、第二の原料ガス供給工程と、タングステン供給工程の各工程で同じガスボンベからガスを供給できるので、装置構造が簡単になる。
第一、第二の原料ガスとタングステン含有ガスに用いるタングステン化合物のガスとしては、６弗化タングステンガスや６塩化タングステン（ＷＣｌ６）ガスのようなハロゲン化タングステンガスの他、ＷＯＦ２と、ＷＯＦ４と、ＷＯＣｌ２と、ＷＯＣｌ４ようなオキシハロゲン化タングステンガス、Ｗ（ＯＣ２Ｈ５）５と、Ｗ（ＯＣ２Ｈ５）６のような有機金属化合物のガス、Ｗ（ＣＯ）５と、Ｗ（ＣＯ）６のようなカルボニル化タングステンガス等がある。
また、第一、第二の原料ガスと、タングステン含有ガスは１種類のタングステン化合物のガスで構成してもよいし、２種類以上のタングステン化合物のガスを混合して用いることもできる。
また、第一、第二の原料ガスと、タングステン含有ガスを真空槽内に供給するときに、Ａｒガスのような希釈ガスを一緒に供給すれば、第一、第二の原料ガスやタングステン含有ガスが希釈ガスで希釈されることで、処理対象物に吸着される量を制御することができる。
また、還元ガス、窒化ガス、及びケイ素含有ガスを供給する際にも、アルゴンガスのような希釈ガスを一緒に供給することで、各ガスの濃度を制御し、処理対象物に吸着される量を調整することができる。
また、還元ガスと共に添加ガスとして酸素ガスを供給すると、析出されるタングステンと基板との密着性が向上するという効果がある。
還元ガスやケイ素含有ガスはモノシラン（ＳｉＨ４）ガスに限定されるものではなく、タングステン化合物を還元するものであれば、例えばジシランガス（Ｓｉ２Ｈ６）、ジクロルシランガス（ＳｉＨ２Ｃｌ２）を用いることができる。
窒化ガスはアンモニアガスに限定されるものではなく、タングステンを窒化するものであれば、例えばヒドラジンガス（Ｎ２Ｈ４）や、ヒドラジン中の水素がＣｘＨｙ（ｘ、ｙは任意の整数を示す）基に置換されたヒドラジン誘導体のガスを用いることができる。
前処理工程で用いるクリーニングガスの種類もアンモニアガスに限定されず、アルゴンガス等目的に合わせて種々のガスを選択することができる。また、基板ホルダ７に回転軸を設け、回転軸により処理対象物１５を水平面内で回転させながら、各成膜工程を行えば、処理対象物１５の表面に膜厚均一な窒化タングステン膜を形成することができる。
各ガスを供給するときの到達圧力は特に限定されず、１０−２Ｐａ以上１０２Ｐａ未満、より好ましくは数Ｐａ以下の範囲で成膜目的に応じて設定されるものである。
以上は、第一、第二の原料ガス供給工程と、還元工程と、窒化工程と、タングステン供給工程と、ケイ素供給工程で、処理対象物１５の温度を同じ温度に維持する場合について説明したが、本発明はこれに限定されるものではなく、各工程で処理対象物１５の温度を変えることもできるが、その加熱温度は２００℃以上３５０℃以下であることが好ましい。
以上は、第一、第二のガス供給工程と、還元工程と、窒化工程と、タングステン供給工程と、ケイ素供給工程とをそれぞれ同じ真空槽２の内部で行う場合について説明したが、本発明はこれに限定されず、各工程を異なる真空槽内部で行うこともできる。
第一の原料ガス供給工程と、還元工程と、第二の原料ガス供給工程と、窒化工程とを１回のサイクルとし、そのサイクルを複数回繰り返して成膜を行う場合、第一、第二の原料ガスと、還元ガスと、窒化ガスは、全てのサイクルでそれぞれ同じガスを用いても良いし、またサイクル毎に第一、第二の原料ガスと、還元ガスと、窒化ガスの種類をそれぞれ変えてもよい。
また、タングステン供給工程とケイ素供給工程とで１回のサイクルとし、そのサイクルを複数回繰り返してタングステンシリサイド膜の成膜を行う場合、タングステン含有ガスとケイ素含有ガスは全てのサイクルでそれぞれ同じガスを用いてもよいし、サイクル毎に各ガスの種類を変えてもよい。
また、各サイクルで第一の原料ガス供給工程の数と、還元工程の数と、第二の原料ガス供給工程の数と、窒化工程の数を同じにする必要はない。
以上は、還元物析出工程が、第一の原料ガス工程の後に還元工程を行う場合について説明したが、本発明はこれに限定されるものではなく、還元工程で処理対象物１５表面に還元ガスを吸着させた後、第一の原料ガス供給工程で処理対象物１５表面に吸着した還元ガスと、第一の原料ガスとを接触させて還元物を析出させてもよい。
また、窒化タングステン形成工程も、第二の原料ガス供給工程の後に窒化工程を行う場合に限定されるものではなく、先ず、窒化工程で処理対象物１５に窒化ガスを吸着させた後、第二の原料ガス供給工程で処理対象物１５に吸着した窒化ガスと第二の原料ガスを接触させて、窒化タングステンを析出させてもよい。また、窒化タングステン析出工程と還元物析出工程とを記載した順番で繰り返して窒化タングステン膜２１を形成することもできる。
以上は、第一、第二の原料ガスや、還元ガスや、窒化ガス、タングステン含有ガス、ケイ素含有ガスの各ガスの供給を停止した後、真空槽２内部を真空排気する場合について説明したが、本発明はこれに限定されるものではなく、各ガスの供給を停止した後、真空排気を続けながら真空槽２にパージガスを供給して、パージガスによってガスを真空槽２内部から押し流すこともできる。本発明に用いるパージガスの種類は特に限定されないが、第一、第二の原料ガス、タングステン含有ガス、タングステン、窒化タングステン、タングステンシリサイド、及び、処理対象物表面に露出する半導体や金属と反応しないものが好ましく、例えば、窒素、アルゴン、ヘリウム等の不活性ガスを用いることができる。
また第一、第二の原料ガス、還元ガス、窒化ガス、タングステン含有ガス、ケイ素含有ガスの各ガスを供給するときに、上述したパージガスを希釈ガスとして一緒に真空槽２内部に供給することもできる。この場合は、第一、第二の原料ガスや、還元ガスや、窒化ガスの供給を停止するときに、パージガスの供給を停止する必要がない。

Claims (4)

  1. 処理対象物を真空雰囲気に置き、前記処理対象物表面にバリア膜を形成するバリア膜形成方法であって、
    前記処理対象物表面に窒化タングステン膜を形成する窒化タングステン膜形成工程と、
    前記窒化タングステン膜表面にタングステンシリサイド膜を形成するタングステンシリサイド膜形成工程とを有し、
    前記タングステンシリサイド膜形成工程は、タングステン化合物ガスを含有するタングステン含有ガスを前記真空雰囲気に供給した後、前記真空雰囲気から前記タングステン含有ガスを排気するタングステン供給工程と、
    ケイ素化合物ガスを含有するケイ素含有ガスを前記真空雰囲気に供給した後、前記真空雰囲気から前記ケイ素含有ガスを排気するケイ素供給工程とを有し、
    前記窒化タングステン膜形成工程は、前記真空雰囲気中に、タングステン化合物のガスを含有する第一の原料ガスを供給した後、前記第一の原料ガスを前記真空雰囲気から排気し、タングステン化合物の分子層を形成する第一の原料ガス供給工程と、
    前記真空雰囲気中に前記タングステン化合物を還元する還元ガスを供給した後、前記真空雰囲気から前記還元ガスを排気し、前記タングステン化合物の還元物を形成する還元工程と、
    前記真空雰囲気中にタングステン化合物のガスを含有する第二の原料ガスを供給した後、前記真空雰囲気から前記第二の原料ガスを排気し、前記還元物と前記第二の原料ガス中のタングステン化合物とを反応させてタングステンの原子層を形成する第二の原料ガス供給工程と、
    前記真空雰囲気中に、化学構造中に窒素を含有し、タングステンと反応して窒化タングステンを生成する窒化ガスを供給した後、前記真空雰囲気から前記窒化ガスを排気し、前記タングステンの原子層を前記窒化ガスで窒化させ、窒化タングステンを形成する窒化工程とを有するバリア膜の形成方法。
  2. 前記タングステンシリサイド膜形成工程は、前記タングステン供給工程と、前記ケイ素供給工程とを交互に行う請求項１記載のバリア膜の形成方法。
  3. 前記第一の原料ガス供給工程と、前記還元工程のうち、前記第一の原料ガス供給工程を先、前記還元工程を後にして、前記第一の原料ガス供給工程と、前記還元工程とを連続して行い、タングステン化合物の還元物を析出する還元物析出工程と、
    前記第二の原料ガス供給工程と、前記窒化工程のうち、前記第二の原料ガス供給工程を先、前記窒化工程を後にして、前記第二の原料ガス供給工程と、前記窒化工程とを連続して行い、窒化タングステンを析出する窒化タングステン析出工程とを有し、前記還元物析出工程と、前記窒化タングステン析出工程とを交互に繰り返し行う請求項１又は請求項２のいずれか１項記載のバリア膜の形成方法。
  4. 前記窒化タングステン膜形成工程と、前記タングステンシリサイド膜形成工程とを同じ真空槽内で行う請求項１記載のバリア膜の形成方法。
JP2006519478A 2004-04-12 2005-04-07 バリア膜の形成方法 Active JP4974676B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006519478A JP4974676B2 (ja) 2004-04-12 2005-04-07 バリア膜の形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004116379 2004-04-12
JP2004116379 2004-04-12
JP2006519478A JP4974676B2 (ja) 2004-04-12 2005-04-07 バリア膜の形成方法
PCT/JP2005/006854 WO2005101473A1 (ja) 2004-04-12 2005-04-07 バリア膜の形成方法、及び電極膜の形成方法

Publications (2)

Publication Number Publication Date
JPWO2005101473A1 JPWO2005101473A1 (ja) 2008-03-06
JP4974676B2 true JP4974676B2 (ja) 2012-07-11

Family

ID=35150246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006519478A Active JP4974676B2 (ja) 2004-04-12 2005-04-07 バリア膜の形成方法

Country Status (6)

Country Link
US (1) US7419904B2 (ja)
JP (1) JP4974676B2 (ja)
KR (1) KR101178743B1 (ja)
CN (1) CN100370585C (ja)
TW (1) TWI383426B (ja)
WO (1) WO2005101473A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
KR100760920B1 (ko) * 2006-07-25 2007-09-21 동부일렉트로닉스 주식회사 반도체 집적회로 소자에서 구리 배선을 형성하는 방법
US20080054466A1 (en) * 2006-08-31 2008-03-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
KR100842914B1 (ko) * 2006-12-28 2008-07-02 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US20100267230A1 (en) * 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
JPWO2012049823A1 (ja) * 2010-10-15 2014-02-24 株式会社アルバック 半導体装置の製造方法および半導体装置
US8865594B2 (en) * 2011-03-10 2014-10-21 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
JP2013122970A (ja) * 2011-12-09 2013-06-20 Ulvac Japan Ltd 配線構造の形成方法
JP6273257B2 (ja) 2012-03-27 2018-01-31 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ タングステンによるフィーチャ充填
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US10121671B2 (en) * 2015-08-28 2018-11-06 Applied Materials, Inc. Methods of depositing metal films using metal oxyhalide precursors
CN111095488A (zh) 2017-08-14 2020-05-01 朗姆研究公司 三维竖直nand字线的金属填充过程
WO2019058608A1 (ja) * 2017-09-25 2019-03-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及びプログラム
CN112262457A (zh) 2018-05-03 2021-01-22 朗姆研究公司 在3d nand结构中沉积钨和其他金属的方法
KR20200141522A (ko) 2018-05-04 2020-12-18 어플라이드 머티어리얼스, 인코포레이티드 금속 필름들의 증착
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
KR20210141762A (ko) 2019-04-11 2021-11-23 램 리써치 코포레이션 고 단차 커버리지 (step coverage) 텅스텐 증착
JP7295749B2 (ja) * 2019-09-13 2023-06-21 キオクシア株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845878A (ja) * 1994-08-02 1996-02-16 Sony Corp 半導体装置の製造方法
JPH11102909A (ja) * 1997-09-29 1999-04-13 Sony Corp 銅合金配線の形成方法
JP2001254181A (ja) * 2000-01-06 2001-09-18 Tokyo Electron Ltd 成膜装置および成膜方法
JP2002060944A (ja) * 2000-04-20 2002-02-28 Internatl Business Mach Corp <Ibm> 前駆原料混合物、膜付着方法、及び構造の形成
JP2007523994A (ja) * 2003-06-18 2007-08-23 アプライド　マテリアルズ　インコーポレイテッド バリヤ物質の原子層堆積

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415207B2 (ja) 1992-07-24 2003-06-09 東京エレクトロン株式会社 化学気相成長による金属薄膜形成方法
JPH07252660A (ja) 1994-01-19 1995-10-03 Rikagaku Kenkyusho 薄膜の製造方法およびその製造装置
JP4097747B2 (ja) 1997-08-07 2008-06-11 株式会社アルバック バリア膜形成方法
US6861356B2 (en) * 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
JP2000212749A (ja) 1999-01-22 2000-08-02 Ulvac Japan Ltd 薄膜形成装置、及び窒化タングステン薄膜製造方法
JP3938450B2 (ja) 1999-07-06 2007-06-27 株式会社アルバック バリア膜製造方法
JP4331414B2 (ja) 2000-03-02 2009-09-16 東京エレクトロン株式会社 半導体装置の製造方法
US6428859B1 (en) * 2000-12-06 2002-08-06 Angstron Systems, Inc. Sequential method for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
US6660126B2 (en) * 2001-03-02 2003-12-09 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US20020132473A1 (en) * 2001-03-13 2002-09-19 Applied Materials ,Inc. Integrated barrier layer structure for copper contact level metallization
US6635965B1 (en) * 2001-05-22 2003-10-21 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US6656835B2 (en) * 2001-06-21 2003-12-02 Micron Technology, Inc. Process for low temperature atomic layer deposition of Rh
US6833161B2 (en) * 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
CN1270362C (zh) * 2002-09-18 2006-08-16 上海宏力半导体制造有限公司 形成自行对准金属硅化物的方法
US20040238876A1 (en) * 2003-05-29 2004-12-02 Sunpil Youn Semiconductor structure having low resistance and method of manufacturing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845878A (ja) * 1994-08-02 1996-02-16 Sony Corp 半導体装置の製造方法
JPH11102909A (ja) * 1997-09-29 1999-04-13 Sony Corp 銅合金配線の形成方法
JP2001254181A (ja) * 2000-01-06 2001-09-18 Tokyo Electron Ltd 成膜装置および成膜方法
JP2002060944A (ja) * 2000-04-20 2002-02-28 Internatl Business Mach Corp <Ibm> 前駆原料混合物、膜付着方法、及び構造の形成
JP2007523994A (ja) * 2003-06-18 2007-08-23 アプライド　マテリアルズ　インコーポレイテッド バリヤ物質の原子層堆積

Also Published As

Publication number Publication date
KR101178743B1 (ko) 2012-09-07
TW200537571A (en) 2005-11-16
KR20060127731A (ko) 2006-12-13
CN100370585C (zh) 2008-02-20
US7419904B2 (en) 2008-09-02
WO2005101473A1 (ja) 2005-10-27
US20060264038A1 (en) 2006-11-23
JPWO2005101473A1 (ja) 2008-03-06
CN1788336A (zh) 2006-06-14
TWI383426B (zh) 2013-01-21

Similar Documents

Publication Publication Date Title
JP4974676B2 (ja) バリア膜の形成方法
US20220025513A1 (en) Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10903113B2 (en) Selective deposition of aluminum and nitrogen containing material
US10847361B2 (en) Selective deposition of aluminum and nitrogen containing material
KR102466639B1 (ko) 몰리브덴을 함유하는 저 저항률 막들
US7211506B2 (en) Methods of forming cobalt layers for semiconductor devices
US6849122B1 (en) Thin layer metal chemical vapor deposition
KR101035221B1 (ko) 질화 텅스텐막의 형성 방법
JP2015021175A (ja) 金属薄膜の製膜方法
US20210407809A1 (en) Vapor deposition of films comprising molybdenum
TWI661080B (zh) 金屬矽化物的選擇性形成
JP2008244298A (ja) 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置
TWI609095B (zh) 用於氮化錳整合之方法
TWI392018B (zh) Method for forming tantalum nitride film
US7014709B1 (en) Thin layer metal chemical vapor deposition
JP3718297B2 (ja) 薄膜作製方法および薄膜作製装置
US20210404060A1 (en) Vapor deposition of tungsten films
TWI397952B (zh) Method for forming tantalum nitride film
KR102597990B1 (ko) 알루미늄 및 질소를 포함하는 물질의 선택적 증착 방법
KR102564112B1 (ko) 루테늄 박막의 선택적 증착 방법
KR102536802B1 (ko) 루테늄 박막의 선택적 증착 방법
US20230098114A1 (en) Selective deposition of organic material
KR100865724B1 (ko) 구리막의 원자층증착법
TW518715B (en) Method of forming metal wiring in a semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120309

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120410

R150 Certificate of patent or registration of utility model

Ref document number: 4974676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250