KR100842914B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100842914B1
KR100842914B1 KR1020060137204A KR20060137204A KR100842914B1 KR 100842914 B1 KR100842914 B1 KR 100842914B1 KR 1020060137204 A KR1020060137204 A KR 1020060137204A KR 20060137204 A KR20060137204 A KR 20060137204A KR 100842914 B1 KR100842914 B1 KR 100842914B1
Authority
KR
South Korea
Prior art keywords
film
tungsten
forming
aluminum
wiring
Prior art date
Application number
KR1020060137204A
Other languages
English (en)
Inventor
김수현
김백만
이영진
정동하
김정태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060137204A priority Critical patent/KR100842914B1/ko
Priority to US11/755,390 priority patent/US20080157367A1/en
Priority to CN2007101082704A priority patent/CN101211892B/zh
Application granted granted Critical
Publication of KR100842914B1 publication Critical patent/KR100842914B1/ko
Priority to US12/754,776 priority patent/US8008774B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 하부 구리 배선을 형성하는 단계 및 상기 하부 구리 금속배선 상에 확산방지막을 개재해서 상부 알루미늄 배선을 형성하는 단계;를 포함하는 반도체 소자의 금속배선 형성방법에 있어서, 상기 확산방지막은 200∼400℃의 온도 및 1∼40Torr의 압력 조건에 따라 텅스텐질화막으로 형성하는 것을 특징으로 한다.

Description

반도체 소자의 금속배선 형성방법{Method for forming metal wiring of semiconductor device}
도 1 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
110: 반도체기판 120: 제1층간절연막
130a: 탄탈늄막 130b: 탄탈늄질화막
180: 하부 구리 배선 220: 제2층간절연막
230: 텅스텐계막 260: 알루미늄 핵성장층
270: 상부 배선용 알루미늄막 280: 상부 알루미늄 배선
330: 텅스텐질화막
430a: 텅스텐막 430b: 표면처리로 형성된 텅스텐질화막
530: 텅스텐실리콘질화막 630a: 텅스테실리사이드막
630b: 표면처리로 형성된 텅스텐실리콘질화막
본 발명은 반도체 소자의 다층 금속배선 형성방법에 관한 것으로, 보다 상세하게는 하부 금속배선과 상부 금속배선간의 상호 금속 확산을 방지할 수 있는 우수한 확산방지막을 확보하는 반도체 소자의 다층 금속배선 형성방법에 관한 것이다.
반도체 메모리 소자의 집적도가 증가하고 고속 소자에 대한 요구가 커짐에 따라, 메모리 셀들은 스택(Stack) 구조화되고 있으며, 이에 따라, 각 셀들간의 전기적 연결을 위한 금속배선(metal line)도 배선 설계를 용이하게 할 수 있는 다층 구조로 형성되고 있다. 이러한 다층금속배선 구조는 배선 설계가 자유롭고, 배선저항 및 전류용량 등의 설정을 여유있게 할 수 있다는 잇점이 있다.
일반적으로, 금속배선의 재료로서는 알루미늄(Al)이 주로 이용되며, 이러한 알루미늄 재질의 금속배선은 전기전도도가 매우 우수하고, 아울러, 가공성이 좋기 때문에 소자의 전기적 특성을 확보하는데 매우 유리하다.
한편, 급격한 디자인-룰의 감소로 인한 배선 저항의 증가 문제로 인해 알루미늄 보다 저항이 낮은 Cu(구리) 공정의 개발이 촉진되고 있는 실정이다.
그러나, 메모리 소자와 같이 대량 생산과 낮은 제조 단가를 요구하는 경우, 모든 금속배선층에 구리를 적용하는 것을 소자 특성과 제조 비용 상승 측면을 고려하면 적절하지 않을 수 있다.
따라서, 반도체 소자에서는 속도가 중요시되는 하부 금속배선에서는 구리를 사용하고, 상대적으로 속도가 덜 중요시되는 상부 금속배선에서는 알루미늄을 사용하는 다층 금속배선의 구조를 적용하고 있다.
한편, 이와 같은 다층 금속배선의 구조에서는 하지층과의 접착성 개선 및 금 속배선간의 전자 이동 및 확산에 의한 전기적 특성 저하를 방지하기 위해 전도성 확산방지막을 필수적으로 사용하여야 하며, 통상, 하부 금속배선인 구리막과 상부 금속배선인 알루미늄막 사이에 확산방지막으로 Ti막(티타늄막)/TiN(티타늄질화막)을 형성하고 있다
그러나, 상기 확산방지막인 Ti막/TiN막은 그 두께가 충분히 형성되지 못하는 특성으로 인하여 확산방지막으로서의 특성이 현저히 떨어지고 있는데, 이처럼, 충분하지 않은 두께의 확산방지막으로 인하여, 하부 금속배선과 상부 금속배선간의 접합면에서 상호 금속 확산이 유발되고 있다.
이와 같은, 하부 금속배선과 상부 금속배선간의 상호 금속 확산은 고저항의 금속 화합물을 생성시키게 되며, 이를 통해, 높은 콘택 저항이 유발되어 소자 특성의 저하를 초래하게 된다.
한편, 확산방지막인 Ti막/TiN막을 두껍게 형성함으로써, 금속배선간의 고저항 금속 화합물의 생성을 억제할 수는 있으나, 상대적으로 상부 금속배선인 알루미늄의 양이 감소하게 되면서 콘택 저항의 불안정을 가져오게 되며, 불안정한 단차 피복성(step coverage)에 의해 높은 콘택 저항을 유발시키게 된다.
본 발명은 다층 금속배선 형성시 우수한 확산방지막을 확보하여 콘택 저항을 개선시킬 수 있는 반도체 소자의 다층 금속배선 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 하부 구리 배선을 형성하는 단계; 및 상기 하부 구리 금속배선 상에 확산방지막을 개재해서 상부 알루미늄 배선을 형성하는 단계;를 포함하는 반도체 소자의 금속배선 형성방법에 있어서, 상기 확산방지막은 200∼400℃의 온도 및 1∼40Torr의 압력 조건에 따라 텅스텐질화막으로 형성하는 반도체 소자의 금속배선 형성방법을 제공한다.
삭제
상기 텅스텐질화막은 ALD 방식 또는 CVD 방식에 따라 형성하는 것을 포함한다.
상기 텅스텐질화막은 50∼200Å 두께를 갖도록 형성하는 것을 포함한다.
삭제
상기 텅스텐질화막은 WF6 가스와 B2H6, B10H14, SiH4 및 Si2H6 , 가스 중에서 어느 하나의 가스, 그리고, NH3 가스를 사용하여 형성하는 것을 포함한다.
본 발명은, 하부 구리 배선을 형성하는 단계; 및 상기 하부 구리 금속배선 상에 확산방지막을 개재해서 상부 알루미늄 배선을 형성하는 단계;를 포함하는 반도체 소자의 금속배선 형성방법에 있어서, 상기 확산방지막은, 텅스텐막을 증착하는 단계; 및 상기 텅스텐막을 표면 처리해서 텅스텐질화막을 형성하여 상기 텅스텐막과 텅스텐질화막의 적층막을 형성하는 단계;로 형성하는 반도체 소자의 금속배선 형성방법을 제공한다.
여기서, 상기 텅스텐막과 텅스텐질화막의 적층막은 50∼300Å 두께를 갖도록 형성하는 것을 포함한다.
삭제
상기 텅스텐막은 ALD 방식 또는 CVD 방식에 따라 증착하는 것을 포함한다.
상기 텅스텐막은 10∼100Å 두께를 갖도록 증착하는 것을 포함한다.
상기 텅스텐막은 200∼400℃의 온도 및 1∼40Torr의 압력인 조건으로 증착하는 것을 포함한다.
상기 텅스텐막은 WF6 가스와 B2H6, B10H14, SiH4 및 Si2H6 , 가스 중에서 어느 하나의 가스를 사용하여 증착하는 것을 포함한다.
상기 텅스텐막의 표면 처리는 NH3, N2H4, N2 및 N2/H2 중에서 어느 하나의 분위기에서 질화처리, 열처리 및 플라즈마처리 중에서 어느 하나로 수행하는 것을 포함한다.
본 발명은, 하부 구리 배선을 형성하는 단계; 및 상기 하부 구리 금속배선 상에 확산방지막을 개재해서 상부 알루미늄 배선을 형성하는 단계;를 포함하는 반도체 소자의 금속배선 형성방법에 있어서, 상기 확산방지막은, 300∼500℃의 온도 및 1∼10Torr의 압력 조건에 따라 텅스텐실리콘질화막으로 형성하는 반도체 소자의 금속배선 형성방법을 제공한다.
여기서, 상기 텅스텐실리콘질화막은 ALD 방식 또는 CVD 방식에 따라 형성하는 것을 포함한다.
삭제
상기 텅스텐실리콘질화막은 WF6 가스와 B2H6, BH3, 및 B10H14 가스 중에서 어느 하나의 가스, 그리고, SiH4, Si2H6 및 SiH2Cl2 가스 중에서 어느 하나의 가스 및 NH3 또는 N2H4 가스를 사용하여 형성하는 것을 포함한다.
본 발명은, 하부 구리 배선을 형성하는 단계; 및 상기 하부 구리 금속배선 상에 확산방지막을 개재해서 상부 알루미늄 배선을 형성하는 단계;를 포함하는 반도체 소자의 금속배선 형성방법에 있어서, 상기 확산방지막은, 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막으로 형성하는 반도체 소자의 금속배선 형성방법을 제공한다.
여기서, 상기 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막은 50∼300Å 두께를 갖도록 형성하는 것을 포함한다.
상기 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막은, 상기 텅스텐실리사이드막을 증착하는 단계; 및 상기 텅스텐실리사이드막을 표면 처리하여 텅스텐실리콘질화막을 형성하는 단계;로 수행하여 형성하는 것을 포함한다.
상기 텅스텐실리사이드막은 ALD 방식 또는 CVD 방식에 따라 증착하는 것을 포함한다.
상기 텅스텐실리콘질화막은 300∼500℃의 온도 및 0.1∼10Torr의 압력인 조건으로 형성하는 것을 포함한다.
상기 텅스텐실리사이드막은 WF6 가스와 B2H6, BH3, 및 B10H14 가스 중에서 어느 하나의 가스, 그리고, SiH4, Si2H6 및 SiH2Cl2 가스 중에서 어느 하나의 가스를 사용하여 증착하는 것을 포함한다.
상기 텅스텐실리사이드막의 표면 처리는 NH3, N2H4, N2 및 N2/H2 중에서 어느 하나의 분위기에서 질화처리, 열처리 및 플라즈마처리 중에서 어느 하나로 수행하는 것을 포함한다.
상기 상부 알루미늄 배선을 형성하는 단계는, PVD 방식에 따라 200∼400℃ 온도에서 알루미늄막을 증착하는 단계; 및 상기 알루미늄막을 400∼500℃ 온도에서 열처리하는 단계;로 구성된 것을 포함한다.
상기 상부 알루미늄 배선을 형성하는 단계는, PVD 방식에 따라 150∼200℃의 온도에서 1차 알루미늄막을 증착하는 단계; 및 상기 1차 증착된 알루미늄막 상에 PVD 방식에 따라 200∼450℃의 온도에서 2차 알루미늄막을 증착하는 단계;로 구성된 것을 포함한다.
또한, 본 발명은, 반도체기판 상에 하부 구리 배선을 형성하는 단계; 상기 하부 구리 배선을 덮도록 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 하부 구리 배선을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 층간절연막 상에 확산방지막으로서 200∼400℃의 온도 및 1∼40Torr의 압력인 조건으로 텅스텐질화막을 형성하는 단계; 상기 텅스텐질화막을 포함하는 콘택홀이 매립되도록 상기 텅스텐질화막 상에 상부 배선용 알루미늄막을 형성하는 단계; 및 상기 상부 배선용 알루미늄막과 텅스텐질화막을 식각하여 하부 구리 배선과 콘택하는 상부 알루미늄 배선을 형성하는 단계;를 포함하는 반도체 소자의 금속배선 형성방법을 제공한다.
여기서, 상기 텅스텐질화막은 ALD 방식 또는 CVD 방식에 따라 형성하는 것을 포함한다.
상기 텅스텐질화막은 50∼200Å 두께를 갖도록 형성하는 것을 포함한다.
삭제
상기 텅스텐질화막은 WF6 가스와 B2H6, B10H14, SiH4 및 Si2H6 , 가스 중에서 어느 하나의 가스, 그리고, NH3 가스를 사용하여 형성하는 것을 포함한다.
게다가, 본 발명은, 반도체기판 상에 하부 구리 배선을 형성하는 단계; 상기 하부 구리 배선을 덮도록 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 하부 구리 배선을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 층간절연막 상에 텅스텐막을 형성하는 단계; 상기 텅스텐막을 표면 처리해서 텅스텐막을 형성하여 확산방지막으로서 상기 텅스텐막과 텅스텐질화막의 적층막을 형성하는 단계; 상기 텅스텐막과 텅스텐질화막의 적층막을 포함하는 콘택홀이 매립되도록 상기 텅스텐막과 텅스텐질화막의 적층막 상에 상부 배선용 알루미늄막을 형성하는 단계; 및 상기 상부 배선용 알루미늄막 및 텅스텐질화막과 텅스텐막을 식각하여 하부 구리 배선과 콘택하는 상부 알루미늄 배선을 형성하는 단계;를 포함하는 반도체 소자의 금속배선 형성방법을 제공한다.
여기서, 상기 텅스텐막과 텅스텐질화막의 적층막은 50∼300Å 두께를 갖도록 형성하는 것을 포함한다.
삭제
상기 텅스텐막은 ALD 방식 또는 CVD 방식에 따라 증착하는 것을 포함한다.
상기 텅스텐막은 10∼100Å 두께를 갖도록 증착하는 것을 포함한다.
상기 텅스텐막은 200∼400℃의 온도 및 1∼40Torr의 압력인 조건으로 증착하는 것을 포함한다.
상기 텅스텐막은 WF6 가스와 B2H6, B10H14, SiH4 및 Si2H6 , 가스 중에서 어느 하 나의 가스를 사용하여 증착하는 것을 포함한다.
상기 텅스텐막의 표면 처리는 NH3, N2H4, N2 및 N2/H2 중에서 어느 하나의 분위기에서 질화처리, 열처리 및 플라즈마처리 중에서 어느 하나로 수행하는 것을 포함한다.
아울러, 본 발명은, 반도체기판 상에 하부 구리 배선을 형성하는 단계; 상기 하부 구리 배선을 덮도록 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 하부 구리 배선을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 층간절연막 상에 확산방지막으로서 300∼500℃의 온도 및 0.1∼10Torr의 압력인 조건으로 텅스텐실리콘질화막을 형성하는 단계; 상기 텅스텐실리콘질화막을 포함하는 콘택홀이 매립되도록 상기 텅스텐실리콘질화막 상에 상부 배선용 알루미늄막을 형성하는 단계; 및 상기 상부 배선용 알루미늄막과 텅스텐실리콘질화막을 식각하여 하부 구리 배선과 콘택하는 상부 알루미늄 배선을 형성하는 단계;를 포함하는 반도체 소자의 금속배선 형성방법을 제공한다.
여기서, 상기 텅스텐실리콘질화막은 ALD 방식 또는 CVD 방식에 따라 형성하는 것을 포함한다.
삭제
상기 텅스텐실리콘질화막은 WF6 가스와 B2H6, BH3, 및 B10H14 가스 중에서 어느 하나의 가스, 그리고, SiH4, Si2H6 및 SiH2Cl2 가스 중에서 어느 하나의 가스 및 NH3 또는 N2H4 가스를 사용하여 형성하는 것을 포함한다.
또한, 본 발명은, 반도체기판 상에 하부 구리 배선을 형성하는 단계; 상기 하부 구리 배선을 덮도록 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 하부 구리 배선을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 층간절연막 상에 확산방지막으로서 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막을 형성하는 단계; 상기 텅스테실리사이드막과 텅스텐실리콘질화막의 적층막을 포함하는 콘택홀이 매립되도록 상기 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막 상에 상부 배선용 알루미늄막을 형성하는 단계; 및 상기 상부 배선용 알루미늄막 및 텅스텐실리콘질화막과 텅스텐실리사이드막을 식각하여 하부 구리 배선과 콘택하는 상부 알루미늄 배선을 형성하는 단계;를 포함하는 반도체 소자의 금속배선 형성방법을 제공한다.
여기서, 상기 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막은 50∼300Å 두께를 갖도록 형성하는 것을 포함한다.
상기 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막의 형성은, 상기 텅스텐실리사이드막을 증착하는 단계; 및 상기 텅스텐실리사이드막을 표면 처리하여 텅스텐실리콘질화막을 형성하는 단계;로 수행하는 것을 포함한다.
상기 텅스텐실리사이드막은 ALD 방식 또는 CVD 방식에 따라 증착하는 것을 포함한다.
상기 텅스텐실리콘질화막은 300∼500℃의 온도 및 0.1∼10Torr의 압력인 조건으로 형성하는 것을 포함한다.
상기 텅스텐실리사이드막은 WF6 가스와 B2H6, BH3, 및 B10H14 가스 중에서 어느 하나의 가스, 그리고, SiH4, Si2H6 및 SiH2Cl2 가스 중에서 어느 하나의 가스를 사용하여 증착하는 것을 포함한다.
상기 텅스텐실리사이드막의 표면 처리는 NH3, N2H4, N2 및 N2/H2 중에서 어느 하나의 분위기에서 질화처리, 열처리 및 플라즈마처리 중에서 어느 하나로 수행하는 것을 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 하부 구리 금속배선 상에 확산방지막을 개재해서 상부 알루미늄 배선을 형성하는 금속배선에 관한 것으로, 하부 구리 배선과 상부 알루미늄 배선 사이에 확산방지막(barrier layer)으로서 텅스텐계막을 형성하는 것을 특징으로 한다.
바람직하게는, 상기 텅스텐계막은 텅스텐질화막(WN막), 또는, 텅스텐막(W막)과 텅스텐질화막(WN막)의 적층막, 또는, 텅스텐실리사이드막(WSix막), 또는, 텅스텐실리사이드막(WSix막)과 텅스텐실리콘질화막(WSiNy막)의 적층막인 것을 특징으로 한다.
이와 같이, 상기 확산방지막을 텅스텐계막으로 형성함에 따라, 하부 구리 배과 상부 알루미늄 배선간의 상호 금속 확산을 억제할 수 있는 우수한 확산방지막을 확보할 수 있게 되어, 안정적인 금속배선을 형성할 수 있게 된다.
또한, 종래의 확산방지막에 비해 얇은 두께를 갖는 확산방지막을 얻게 되므로, 이에 따라, 콘택 저항의 감소 효과를 기대할 수 있다.
자세하게, 도 1 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1을 참조하면, 트랜지스터와 같은 하부 구조물(미도시)이 형성된 반도체기판(110) 상에 제1층간절연막(120)을 형성한 후, 상기 제1층간절연막(120)을 식각하여 하부 금속배선 형성 영역을 갖는 트렌치(T)를 형성한다.
그런다음, 상기 트렌치(T)를 포함한 제1층간절연막(120) 상에 하부 금속배선용 확산방지막으로서 탄탈늄막(Ta막, 130a)과 탄탈늄질화막(TaN막, 130b)을 형성한 후, 상기 하부 금속배선용 확산방지막(130a,130b)이 형성된 트렌치(T)를 매립하도록 하부 배선용 구리막(Cu막)을 증착한다.
다음으로, 상기 Cu막과 확산방지막(130a,130b)을 식각하여 상기 트렌치(T) 내에 하부 구리 배선(180)을 형성한다.
도 2를 참조하면, 상기 하부 구리 배선(180)을 포함한 기판 전면 상에 제2층간절연막(220)을 형성한 후, 상기 제2층간절연막(220)을 식각하여 상기 하부 구리 배선(180)을 노출시키는 콘택홀(H)을 형성한다.
도 3을 참조하면, 상기 콘택홀(H)을 포함한 제2층간절연막(220) 상에 상기 하부 구리 배선(180)과 후속의 상부 알루미늄 배선간의 상호 금속 확산을 방지하기 위한 확산방지막으로서 텅스텐계막(230)을 형성한다.
이때, 상기 텅스텐계막(230)은, 바람직하게, 텅스텐질화막(WN막), 또는, 텅스텐막(W막)과 텅스텐질화막(WN막)의 적층막, 또는, 텅스텐실리사이드막(WSix막), 또는, 텅스텐실리사이드막(WSix막)과 텅스텐실리콘질화막(WSiNy막)의 적층막으로 형성하도록 한다.
먼저, 상기 텅스텐계막(230)을 텅스텐질화막(WN막)으로 형성하는 경우는, 도 4a에 도시된 바와 같이, 상기 콘택홀(H)을 포함한 제2층간절연막(220) 상에 원자층증착(Atomaic Layer Deposition: 이하, ALD) 방식 또는 화학적기상증착(Chemical Vapor Deposition: 이하, CVD )방식에 따라 50∼200Å 두께로 텅스텐질화막(330)을 형성하도록 한다.
이때, 상기 텅스텐질화막(330)은 200∼400℃의 온도 및 1∼40Torr의 압력인 조건에서, WF6 가스와 B2H6, B10H14, SiH4 및 Si2H6 , 가스 중에서 어느 하나의 가스 및 NH3 가스의 사용하여 형성하도록 하며, 바람직하게는, WF6 가스와 B2H6 가스 및 NH3 가스를 공급하면서 형성하거나, 또는, WF6 가스와 B2H6 가스를 공급하여 텅스텐막을 미리 형성한 후에, B2H6 가스와 NH3 가스를 공급하여 상기 텅스텐막을 포함하는 텅스텐질화막을 형성하도록 한다.
이와 같이, 확산방지막을 ALD 방식 또는 CVD 방식에 따른 텅스텐질화막(WN막, 330)으로 형성함에 따라, 우수한 단차 피복성(step coverage)을 확보할 수 있게 되어 확산방지막의 증착을 용이하게 수행할 수 있다.
또한, 상기 확산방지막을 텅스텐질화막(WN막, 330)으로 형성함에 따라, 종래 의 확산방지막에 비해 얇은 두께의 확산방지막을 확보할 수 있으므로, 콘택 저항의 안정화를 이룰 수 있다.
한편, 상기 텅스텐계막(230)을 텅스텐막(W막)과 텅스텐질화막(WN막)의 적층막으로 형성하는 경우는, 도 4b에 도시된 바와 같이, 상기 콘택홀(H)을 포함한 제2층간절연막(220) 상에 ALD 방식 또는 CVD 방식에 따라 텅스텐막(W막, 430a)을 증착한 후, 상기 텅스텐막(430a)을 표면 처리하여 텅스텐질화막(WN막, 430b)을 형성하도록 한다.
이때, 상기 텅스텐막(430a)은 200∼400℃의 온도 및 1∼40Torr의 압력인 조건에서 WF6 가스와 B2H6, B10H14, SiH4 및 Si2H6 , 가스 중 어느 하나의 가스를 사용하여 증착하도록 하며, 상기 텅스텐막의 표면 처리는 NH3, N2H4, N2 및 N2/H2 중에서 어느 하나의 분위기에서 질화처리, 열처리 및 플라즈마 처리 중에서 어느 하나로 수행하도록 하며, 바람직하게는, WF6 가스와 B2H6 가스를 공급하여 텅스텐막을 증착한 후, NH3 분위기에서 상기 텅스텐막을 표면 처리하여 50∼300Å 두께를 갖는 텅스텐막(W막, 430a)과 텅스텐질화막(WN막, 430b)의 적층막을 형성하도록 한다.
아울러, 상기 텅스텐계막(230)을 텅스텐실리콘질화막(WSixNy막)으로 형성하는 경우는, 도 4c에 도시된 바와 같이, 상기 콘택홀(H)을 포함한 제2층간절연막(220) 상에 ALD 방식 또는 CVD 방식에 따라 텅스텐실리콘질화막(WSixNy막, 530)을 형성하도록 한다.
이때, 상기 텅스텐실리콘질화막(530)은 300∼500℃의 온도 및 0.1∼10Torr의 압력인 조건에서 WF6 가스와 B2H6, BH3, 및 B10H14 가스 중에서 어느 하나의 가스, 그리고, SiH4, Si2H6 및 SiH2Cl2 가스 중에서 어느 하나의 가스 및 NH3 또는 N2H4 가스를 사용하여 형성하도록 하며, 바람직하게는, WF6 가스와 B2H6 가스, SiH4 가스, NH3 가스를 공급하여 형성하도록 한다.
또한, 상기 텅스텐계막(230)을 텅스텐실리사이드막(WSix막)과 텅스텐실리콘질화막(WSixNy막)의 적층막으로 형성하는 경우는, 도 4d에 도시된 바와 같이, 상기 콘택홀(H)을 포함한 제2층간절연막(220) 상에 ALD 방식 또는 CVD 방식에 따라 텅스텐실리사이드막(WSix막, 630a)을 증착한 후, 상기 텅스텐실리사이드막(WSix막, 630a)을 표면 처리하여 텅스텐실리콘질화막(WSixNy막, 630b)을 형성하도록 한다.
이때, 상기 텅스텐실리사이드막(630a)은 300∼500℃의 온도 및 0.1∼10Torr의 압력인 조건에서 WF6 가스와 B2H6, BH3, 및 B10H14 가스 중에서 어느 하나의 가스, 그리고, SiH4, Si2H6 및 SiH2Cl2 가스 중에서 어느 하나의 가스를 사용하여 증착하도록 하며, 상기 텅스텐실리사이드막(WSix막)의 표면 처리는 NH3, N2H4, N2 및 N2/H2 중에서 어느 하나의 분위기에서 질화처리, 열처리 및 플라즈마처리 중에 어느 하나로 수행하도록 하며, 바람직하게는, WF6 가스와 B2H6 가스 및 SiH4 가스를 공급하여 텅스텐실리사이드막(WSix막)을 증착한 후, NH3 분위기에서 상기 텅스텐실리사이드막을 표면 처리하여 50∼300Å 두께를 갖는 텅스텐실리사이드막(630a)과 텅스텐실리콘질화막(630b)의 적층막을 형성하도록 한다.
상기에 전술한 바와 같이, 상기 확산방지막을 텅스텐계막, 바람직하게는, 텅스텐질화막(330), 텅스텐막(430a)과 텅스텐질화막(430b)의 적층막, 텅스텐실리콘질화막(530), 또는, 텅스텐실리사이드막(630a)과 텅스텐실리콘질화막(630b)의 적층막으로 형성함으로써, 하부 구리 금속배선과 상부 알루미늄 배선간의 상호 금속 확산을 방지할 수 있게 된다.
또한, 상기 확산방지막을 종래의 확산방지막에 비해 얇게 형성할 수 있으므로, 콘택 저항을 안정적으로 가져갈 수 있다.
아울러, 상기 확산방지막은 ALD 방식, 또는, CVD 방식으로 형성함에 따라, 우수한 단차 피복성을 확보할 수 있어 소자의 미세화에 대응할 수 있는 효과를 기대할 수 있다.
도 5를 참조하면, 상기 확산방지막인 텅스텐계막(230)이 형성된 콘택홀의 전면 상에 상부 알루미늄 배선막을 형성하기 전에, CVD 방식에 따라 50∼500Å의 두께로 알루미늄 핵성장층(260)을 형성한다.
그런다음, 상기 핵성장층(260)이 형성된 콘택홀이 매립되도록 상기 텅스텐계막(220) 상에 물리적 기상 증착(Physical Vapor Deposition: 이하,PVD) 방식에 따라 200∼400℃ 온도에서 상부 배선용 알루미늄막(Al막, 270)을 증착한 후, 상기 알루미늄막(270)을 400∼500℃ 온도에서 열처리한다.
한편, 도시하지는 않았으나, CVD-알루미늄 핵성장층을 형성하고 나서, PVD 방식에 따라 150∼200℃의 온도에서 1차 알루미늄막을 증착한 후, 상기 1차 증착된 알루미늄막 상에 PVD 방식에 따라 200∼450℃의 온도에서 2차 알루미늄막을 증착하 여 상부 배선용 알루미늄막을 형성할 수도 있다.
도 6을 참조하면, 상부 배선용 알루미늄막(270)과 확산방지막(220)을 식각하여 상기 하부 구리 배선(180)과 콘택되는 상부 알루미늄 배선(280)을 형성하여 본 발명의 실시예에 따른 반도체 소자의 금속배선을 형성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은, 하부 구리 금속배선과 상부 알루미늄 배선간에 개재되는 확산방지막을 텅스텐계막, 바람직하게는, 텅스텐질화막, 텅스텐막과 텅스텐질화막의 적층막, 텅스텐실리콘질화막, 또는, 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막으로 형성함으로써, 우수한 확산방지막을 얻게 되면서, 하부 구리 금속배선과 상부 알루미늄 배선간의 상호 금속 확산을 방지할 수 있어 안정적인 금속배선을 형성할 수 있다.
또한, 본 발명은 확산방지막을 텅스텐계막으로 형성함에 따라, 종래의 확산방지막에 비해 얇게 형성할 수 있으므로, 콘택 저항의 안정화를 기대할 수 있다.
아울러, 본 발명은 확산방지막을 ALD 방식, 또는, CVD 방식으로 형성함에 따라, 우수한 단차 피복성을 확보할 수 있어 소자의 미세화에 대응할 수 있는 효과를 기대할 수 있다.

Claims (67)

  1. 하부 구리 배선을 형성하는 단계; 및 상기 하부 구리 금속배선 상에 확산방지막을 개재해서 상부 알루미늄 배선을 형성하는 단계;를 포함하는 반도체 소자의 금속배선 형성방법에 있어서,
    상기 확산방지막은 200∼400℃의 온도 및 1∼40Torr의 압력 조건에 따라 텅스텐질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 텅스텐질화막은 ALD 방식 또는 CVD 방식에 따라 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 텅스텐질화막은 50∼200Å 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 텅스텐질화막은 WF6 가스와 B2H6, B10H14, SiH4 및 Si2H6, 가스 중에서 어느 하나의 가스, 그리고, NH3 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 하부 구리 배선을 형성하는 단계; 및 상기 하부 구리 금속배선 상에 확산방지막을 개재해서 상부 알루미늄 배선을 형성하는 단계;를 포함하는 반도체 소자의 금속배선 형성방법에 있어서,
    상기 확산방지막은,
    텅스텐막을 증착하는 단계; 및
    상기 텅스텐막을 표면 처리해서 텅스텐질화막을 형성하여 상기 텅스텐막과 텅스텐질화막의 적층막을 형성하는 단계;로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  8. 제 7 항에 있어서,
    상기 텅스텐막과 텅스텐질화막의 적층막은 50∼300Å 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  9. 삭제
  10. 제 7 항에 있어서,
    상기 텅스텐막은 ALD 방식 또는 CVD 방식에 따라 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  11. 제 7 항에 있어서,
    상기 텅스텐막은 200∼400℃의 온도 및 1∼40Torr의 압력 조건으로 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  12. 제 7 항에 있어서,
    상기 텅스텐막은 WF6 가스와 B2H6, B10H14, SiH4 및 Si2H6, 가스 중에서 어느 하나의 가스를 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  13. 제 7 항에 있어서,
    상기 텅스텐막의 표면 처리는 NH3, N2H4, N2 및 N2/H2 중에서 어느 하나의 분위기에서 질화처리, 열처리 및 플라즈마처리 중에서 어느 하나로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  14. 하부 구리 배선을 형성하는 단계; 및 상기 하부 구리 금속배선 상에 확산방지막을 개재해서 상부 알루미늄 배선을 형성하는 단계;를 포함하는 반도체 소자의 금속배선 형성방법에 있어서,
    상기 확산방지막은, 300∼500℃의 온도 및 1∼10Torr의 압력 조건에 따라 텅스텐실리콘질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  15. 제 14 항에 있어서,
    상기 텅스텐실리콘질화막은 ALD 방식 또는 CVD 방식에 따라 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  16. 삭제
  17. 제 14 항에 있어서,
    상기 텅스텐실리콘질화막은 WF6 가스와 B2H6, BH3, 및 B10H14 가스 중에서 어느 하나의 가스, 그리고, SiH4, Si2H6 및 SiH2Cl2 가스 중에서 어느 하나의 가스 및 NH3 또는 N2H4 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 금속배 선 형성방법.
  18. 하부 구리 배선을 형성하는 단계; 및 상기 하부 구리 금속배선 상에 확산방지막을 개재해서 상부 알루미늄 배선을 형성하는 단계;를 포함하는 반도체 소자의 금속배선 형성방법에 있어서,
    상기 확산방지막은, 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  19. 제 18 항에 있어서,
    상기 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막은 50∼300Å 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  20. 제 18 항에 있어서,
    상기 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막은,
    상기 텅스텐실리사이드막을 증착하는 단계; 및
    상기 텅스텐실리사이드막을 표면 처리하여 텅스텐실리콘질화막을 형성하는 단계;로 수행하여 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  21. 제 20 항에 있어서,
    상기 텅스텐실리사이드막은 ALD 방식 또는 CVD 방식에 따라 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  22. 제 20 항에 있어서,
    상기 텅스텐실리사이드막은 300∼500℃의 온도 및 0.1∼10Torr의 압력인 조건으로 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  23. 제 20 항에 있어서,
    상기 텅스텐실리사이드막은 WF6 가스와 B2H6, BH3, 및 B10H14 가스 중에서 어느 하나의 가스, 그리고, SiH4, Si2H6 및 SiH2Cl2 가스 중에서 어느 하나의 가스를 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  24. 제 20 항에 있어서,
    상기 텅스텐실리사이드막의 표면 처리는 NH3, N2H4, N2 및 N2/H2 중에서 어느 하나의 분위기에서 질화처리, 열처리 및 플라즈마처리 중에서 어느 하나로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  25. 제 1 항에 있어서,
    상기 상부 알루미늄 배선을 형성하는 단계 전,
    상기 확산방지막 상에 알루미늄 핵성장층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  26. 제 25 항에 있어서,
    상기 알루미늄 핵성장층은 CVD 방식에 따라 50∼500Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  27. 제 1 항에 있어서,
    상기 상부 알루미늄 배선을 형성하는 단계는,
    PVD 방식에 따라 200∼400℃ 온도에서 알루미늄막을 증착하는 단계; 및
    상기 알루미늄막을 400∼500℃ 온도에서 열처리하는 단계;로 구성된 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  28. 제 1 항에 있어서,
    상기 상부 알루미늄 배선을 형성하는 단계는,
    PVD 방식에 따라 150∼200℃의 온도에서 1차 알루미늄막을 증착하는 단계; 및
    상기 1차 증착된 알루미늄막 상에 PVD 방식에 따라 200∼450℃의 온도에서 2차 알루미늄막을 증착하는 단계;로 구성된 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  29. 반도체기판 상에 하부 구리 배선을 형성하는 단계;
    상기 하부 구리 배선을 덮도록 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 하부 구리 배선을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함한 층간절연막 상에 확산방지막으로서 200∼400℃의 온도 및 1∼40Torr의 압력인 조건으로 텅스텐질화막을 형성하는 단계;
    상기 텅스텐질화막을 포함하는 콘택홀이 매립되도록 상기 텅스텐질화막 상에 상부 배선용 알루미늄막을 형성하는 단계; 및
    상기 상부 배선용 알루미늄막과 텅스텐질화막을 식각하여 하부 구리 배선과 콘택하는 상부 알루미늄 배선을 형성하는 단계;
    를 포함하는 반도체 소자의 금속배선 형성방법.
  30. 제 29 항에 있어서,
    상기 텅스텐질화막은 ALD 방식 또는 CVD 방식에 따라 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  31. 제 29 항에 있어서,
    상기 텅스텐질화막은 50∼200Å 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  32. 삭제
  33. 제 29 항에 있어서,
    상기 텅스텐질화막은 WF6 가스와 B2H6, B10H14, SiH4 및 Si2H6 , 가스 중에서 어느 하나의 가스, 그리고, NH3 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  34. 제 29 항에 있어서,
    상기 텅스텐질화막을 형성하는 단계 후, 상기 상부 배선용 알루미늄막을 형성하는 단계 전,
    상기 텅스텐질화막 상에 상부 배선용 알루미늄 핵성장층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  35. 제 34 항에 있어서,
    상기 상부 배선용 알루미늄 핵성장층은 CVD 방식에 따라 50∼500Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  36. 제 29 항에 있어서,
    상기 상부 배선용 알루미늄막을 형성하는 단계는,
    PVD 방식에 따라 200∼400℃ 온도에서 알루미늄막을 증착하는 단계; 및
    상기 알루미늄막을 400∼500℃ 온도에서 열처리하는 단계;로 구성된 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  37. 제 29 항에 있어서,
    상기 상부 배선용 알루미늄막을 형성하는 단계는,
    PVD 방식에 따라 150∼200℃의 온도에서 1차 알루미늄막을 증착하는 단계; 및
    상기 1차 증착된 알루미늄막 상에 PVD 방식에 따라 200∼450℃의 온도에서 2차 알루미늄막을 증착하는 단계;로 구성된 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  38. 반도체기판 상에 하부 구리 배선을 형성하는 단계;
    상기 하부 구리 배선을 덮도록 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 하부 구리 배선을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함한 층간절연막 상에 텅스텐막을 형성하는 단계;
    상기 텅스텐막을 표면 처리해서 텅스텐막을 형성하여 확산방지막으로서 상기 텅스텐막과 텅스텐질화막의 적층막을 형성하는 단계;
    상기 텅스텐막과 텅스텐질화막의 적층막을 포함하는 콘택홀이 매립되도록 상기 텅스텐막과 텅스텐질화막의 적층막 상에 상부 배선용 알루미늄막을 형성하는 단계; 및
    상기 상부 배선용 알루미늄막 및 텅스텐질화막과 텅스텐막을 식각하여 하부 구리 배선과 콘택하는 상부 알루미늄 배선을 형성하는 단계;
    를 포함하는 반도체 소자의 금속배선 형성방법.
  39. 제 38 항에 있어서,
    상기 텅스텐막과 텅스텐질화막의 적층막은 50∼300Å 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  40. 삭제
  41. 제 38 항에 있어서,
    상기 텅스텐막은 ALD 방식 또는 CVD 방식에 따라 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  42. 제 38 항에 있어서,
    상기 텅스텐막은 200∼400℃의 온도 및 1∼40Torr의 압력인 조건으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  43. 제 38 항에 있어서,
    상기 텅스텐막은 WF6 가스와 B2H6, B10H14, SiH4 및 Si2H6, 가스 중에서 어느 하나의 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  44. 제 38 항에 있어서,
    상기 텅스텐막의 표면 처리는 NH3, N2H4, N2 및 N2/H2 중에서 어느 하나의 분위기에서 질화처리, 열처리 및 플라즈마처리 중에서 어느 하나로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  45. 제 38 항에 있어서,
    상기 텅스텐막과 텅스텐질화막의 적층막을 형성하는 단계 후, 상기 상부 배선용 알루미늄막을 형성하는 단계 전,
    상기 텅스텐막과 텅스텐질화막의 적층막 상에 상부 배선용 알루미늄 핵성장층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  46. 제 45 항에 있어서,
    상기 상부 배선용 알루미늄 핵성장층은 CVD 방식에 따라 50∼500Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  47. 제 38 항에 있어서,
    상기 상부 배선용 알루미늄막을 형성하는 단계는,
    PVD 방식에 따라 200∼400℃ 온도에서 알루미늄막을 증착하는 단계; 및
    상기 알루미늄막을 400∼500℃ 온도에서 열처리하는 단계;로 구성된 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  48. 제 38 항에 있어서,
    상기 상부 배선용 알루미늄막을 형성하는 단계는,
    PVD 방식에 따라 150∼200℃의 온도에서 1차 알루미늄막을 증착하는 단계; 및
    상기 1차 증착된 알루미늄막 상에 PVD 방식에 따라 200∼450℃의 온도에서 2차 알루미늄막을 증착하는 단계;로 구성된 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  49. 반도체기판 상에 하부 구리 배선을 형성하는 단계;
    상기 하부 구리 배선을 덮도록 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 하부 구리 배선을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함한 층간절연막 상에 확산방지막으로서 300∼500℃의 온도 및 0.1∼10Torr의 압력인 조건으로 텅스텐실리콘질화막을 형성하는 단계;
    상기 텅스텐실리콘질화막을 포함하는 콘택홀이 매립되도록 상기 텅스텐실리콘질화막 상에 상부 배선용 알루미늄막을 형성하는 단계; 및
    상기 상부 배선용 알루미늄막과 텅스텐실리콘질화막을 식각하여 하부 구리 배선과 콘택하는 상부 알루미늄 배선을 형성하는 단계;
    를 포함하는 반도체 소자의 금속배선 형성방법.
  50. 제 49 항에 있어서,
    상기 텅스텐실리콘질화막은 ALD 방식 또는 CVD 방식에 따라 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  51. 삭제
  52. 제 49 항에 있어서,
    상기 텅스텐실리콘질화막은 WF6 가스와 B2H6, BH3, 및 B10H14 가스 중에서 어느 하나의 가스, 그리고, SiH4, Si2H6 및 SiH2Cl2 가스 중에서 어느 하나의 가스 및 NH3 또는 N2H4 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  53. 제 49 항에 있어서,
    상기 텅스텐실리콘질화막을 형성하는 단계 후, 상기 상부 배선용 알루미늄막을 형성하는 단계 전,
    상기 텅스텐실리콘질화막 상에 상부 배선용 알루미늄 핵성장층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  54. 제 53 항에 있어서,
    상기 상부 배선용 알루미늄 핵성장층은 CVD 방식에 따라 50∼500Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  55. 제 49 항에 있어서,
    상기 상부 배선용 알루미늄막을 형성하는 단계는,
    PVD 방식에 따라 200∼400℃ 온도에서 알루미늄막을 증착하는 단계; 및
    상기 알루미늄막을 400∼500℃ 온도에서 열처리하는 단계;로 구성된 것을 특 징으로 하는 반도체 소자의 금속배선 형성방법.
  56. 제 49 항에 있어서,
    상기 상부 배선용 알루미늄막을 형성하는 단계는,
    PVD 방식에 따라 150∼200℃의 온도에서 1차 알루미늄막을 증착하는 단계; 및
    상기 1차 증착된 알루미늄막 상에 PVD 방식에 따라 200∼450℃의 온도에서 2차 알루미늄막을 증착하는 단계;로 구성된 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  57. 반도체기판 상에 하부 구리 배선을 형성하는 단계;
    상기 하부 구리 배선을 덮도록 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 하부 구리 배선을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함한 층간절연막 상에 확산방지막으로서 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막을 형성하는 단계;
    상기 텅스테실리사이드막과 텅스텐실리콘질화막의 적층막을 포함하는 콘택홀이 매립되도록 상기 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막 상에 상부 배선용 알루미늄막을 형성하는 단계; 및
    상기 상부 배선용 알루미늄막 및 텅스텐실리콘질화막과 텅스텐실리사이드막 을 식각하여 하부 구리 배선과 콘택하는 상부 알루미늄 배선을 형성하는 단계;
    를 포함하는 반도체 소자의 금속배선 형성방법.
  58. 제 57 항에 있어서,
    상기 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막은 50∼300Å 두께를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  59. 제 57 항에 있어서,
    상기 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막의 형성은,
    상기 텅스텐실리사이드막을 증착하는 단계; 및
    상기 텅스텐실리사이드막을 표면 처리하여 텅스텐실리콘질화막을 형성하는 단계;로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  60. 제 59 항에 있어서,
    상기 텅스텐실리사이드막은 ALD 방식 또는 CVD 방식에 따라 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  61. 제 59 항에 있어서,
    상기 텅스텐실리콘질화막은 300∼500℃의 온도 및 0.1∼10Torr의 압력인 조건으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  62. 제 59 항에 있어서,
    상기 텅스텐실리사이드막은 WF6 가스와 B2H6, BH3, 및 B10H14 가스 중에서 어느 하나의 가스, 그리고, SiH4, Si2H6 및 SiH2Cl2 가스 중에서 어느 하나의 가스를 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  63. 제 59 항에 있어서,
    상기 텅스텐실리사이드막의 표면 처리는 NH3, N2H4, N2 및 N2/H2 중에서 어느 하나의 분위기에서 질화처리, 열처리 및 플라즈마처리 중에서 어느 하나로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  64. 제 57 항에 있어서,
    상기 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막을 형성하는 단계 후, 상기 상부 배선용 알루미늄막을 형성하는 단계 전,
    상기 텅스텐실리사이드막과 텅스텐실리콘질화막의 적층막 상에 상부 배선용 알루미늄 핵성장층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  65. 제 64 항에 있어서,
    상기 상부 배선용 알루미늄 핵성장층은 CVD 방식에 따라 50∼500Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  66. 제 57 항에 있어서,
    상기 상부 배선용 알루미늄막을 형성하는 단계는,
    PVD 방식에 따라 200∼400℃ 온도에서 알루미늄막을 증착하는 단계; 및
    상기 알루미늄막을 400∼500℃ 온도에서 열처리하는 단계;로 구성된 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  67. 제 57 항에 있어서,
    상기 상부 배선용 알루미늄막을 형성하는 단계는,
    PVD 방식에 따라 150∼200℃의 온도에서 1차 알루미늄막을 증착하는 단계; 및
    상기 1차 증착된 알루미늄막 상에 PVD 방식에 따라 200∼450℃의 온도에서 2차 알루미늄막을 증착하는 단계;로 구성된 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020060137204A 2006-12-28 2006-12-28 반도체 소자의 금속배선 형성방법 KR100842914B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060137204A KR100842914B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 금속배선 형성방법
US11/755,390 US20080157367A1 (en) 2006-12-28 2007-05-30 Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
CN2007101082704A CN101211892B (zh) 2006-12-28 2007-06-07 半导体器件的多层金属布线及其形成方法
US12/754,776 US8008774B2 (en) 2006-12-28 2010-04-06 Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137204A KR100842914B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR100842914B1 true KR100842914B1 (ko) 2008-07-02

Family

ID=39582746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137204A KR100842914B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 금속배선 형성방법

Country Status (3)

Country Link
US (2) US20080157367A1 (ko)
KR (1) KR100842914B1 (ko)
CN (1) CN101211892B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492878B2 (en) 2010-07-21 2013-07-23 International Business Machines Corporation Metal-contamination-free through-substrate via structure
US20120273950A1 (en) * 2011-04-27 2012-11-01 Nanya Technology Corporation Integrated circuit structure including copper-aluminum interconnect and method for fabricating the same
CN110571189B (zh) * 2018-06-05 2022-04-29 中芯国际集成电路制造(上海)有限公司 导电插塞及其形成方法、集成电路
CN111696918A (zh) * 2020-07-15 2020-09-22 华虹半导体(无锡)有限公司 互连结构的制作方法及器件
US20220367260A1 (en) * 2021-05-12 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Metal nitride diffusion barrier and methods of formation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058261A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 듀얼다마신공정을 이용한 금속배선 형성 방법
US20040203223A1 (en) 2003-04-09 2004-10-14 Institute Of Microelectronics Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US6153519A (en) * 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
US6187673B1 (en) * 1998-09-03 2001-02-13 Micron Technology, Inc. Small grain size, conformal aluminum interconnects and method for their formation
US6797642B1 (en) * 2002-10-08 2004-09-28 Novellus Systems, Inc. Method to improve barrier layer adhesion
CN100370585C (zh) * 2004-04-12 2008-02-20 株式会社爱发科 隔离膜的形成方法及电极膜的形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058261A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 듀얼다마신공정을 이용한 금속배선 형성 방법
US20040203223A1 (en) 2003-04-09 2004-10-14 Institute Of Microelectronics Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects

Also Published As

Publication number Publication date
CN101211892B (zh) 2011-11-09
CN101211892A (zh) 2008-07-02
US8008774B2 (en) 2011-08-30
US20100193956A1 (en) 2010-08-05
US20080157367A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
US10056328B2 (en) Ruthenium metal feature fill for interconnects
US20080242088A1 (en) Method of forming low resistivity copper film structures
TWI397149B (zh) 形成包括有具伸張應力之介電質蓋罩之介連接線的方法與結構
KR100919808B1 (ko) 반도체소자의 텅스텐막 형성방법
KR20030025494A (ko) 루테늄막과 금속층간의 콘택을 포함하는 반도체 장치 및그의 제조 방법
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US20080237860A1 (en) Interconnect structures containing a ruthenium barrier film and method of forming
KR100842914B1 (ko) 반도체 소자의 금속배선 형성방법
KR20020072875A (ko) 반도체 소자의 금속 배선 형성 방법
US7531902B2 (en) Multi-layered metal line of semiconductor device having excellent diffusion barrier and method for forming the same
US20070281456A1 (en) Method of forming line of semiconductor device
JP4804725B2 (ja) 半導体装置の導電性構造体の形成方法
KR100808601B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US7902065B2 (en) Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same
KR100967130B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
JP4740071B2 (ja) 半導体装置
KR20080062556A (ko) 반도체 소자의 금속배선 형성방법
KR20080114057A (ko) 반도체 소자의 배선 및 그의 형성방법
KR20050040552A (ko) 반도체 장치의 구리 배선 형성 방법.
KR100567539B1 (ko) 반도체 소자의 금속배선 형성방법
KR20080061965A (ko) 반도체 소자의 금속배선 형성방법
KR20090001198A (ko) 반도체 소자의 금속배선 및 그의 형성방법
WO2011059036A1 (ja) 半導体装置の製造方法
KR19990003177A (ko) 반도체 장치의 다층금속배선 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee