CN111696918A - 互连结构的制作方法及器件 - Google Patents
互连结构的制作方法及器件 Download PDFInfo
- Publication number
- CN111696918A CN111696918A CN202010679507.XA CN202010679507A CN111696918A CN 111696918 A CN111696918 A CN 111696918A CN 202010679507 A CN202010679507 A CN 202010679507A CN 111696918 A CN111696918 A CN 111696918A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- aluminum
- copper
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052802 copper Inorganic materials 0.000 claims abstract description 41
- 239000010949 copper Substances 0.000 claims abstract description 41
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 29
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 13
- 238000005240 physical vapour deposition Methods 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 8
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- -1 SiN) layer Chemical class 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种互连结构的制作方法及器件，该器件包括：第一金属层，其包括铜；接触通孔，其形成于第一金属层上，其从内向外依次包括铝芯、粘附层和铜阻挡层；第二金属层，其形成于接触通孔上，第二金属层包括铝。本申请通过将器件的互连结构的上层金属层设置为铝，将接触通孔的内芯设置于为铝芯，将下层金属层设置为铜，由于铜具有较高的稳定性，从而提高了器件的稳定性；同时，将接触通孔的铝芯外设置铜阻挡层和铜粘附层，从而使接触通孔能够和铜制材料的下层金属形成稳定的电连接关系。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种互连结构的制作方法及器件。
背景技术
半导体制造的后端(back end of line，BEOL)工序中通常采用大马士革工艺，该工艺是在介质层上刻蚀形成金属连线的沟槽后，填充金属，再对金属进行平坦化后，重复上述工艺直至形成金属连线和介质层构成的互连结构。
参考图1，其示出了相关技术中提供的互连结构的剖面示意图。如图1所示，该金属互连结构包括上层金属111、通孔120和下层金属112，其中，上层金属111和下层金属112的构成材料为铝(Al)。
然而，由于金属铝的稳定性较差，因此相关技术中提供的互连结构的稳定性较差。
发明内容
本申请提供了一种金属互连结构及其形成方法，可以解决相关技术中提供的金属互连结构的制造成本较高的问题。
一方面，本申请实施例提供了一种互连结构的制作方法，包括：
在第一金属层上形成介质层，所述第一金属层包括铜；
在介质层中形成通孔，所述通孔底部的第一金属层暴露；
依次沉积形成铜阻挡层和粘附层；
沉积形成铝(Al)层，所述铝层填充所述通孔形成铝芯；
通过光刻工艺对所述铝层进行刻蚀，形成第二金属层。
可选的，所述粘附层包括钽(Ta)。
可选的，所述铜阻挡层包括氮化钽(TaN)。
可选的，所述沉积形成铝层，包括：
通过物理气相沉积(physical vapor deposition，PVD)工艺沉积形成所述铝层。
可选的，所述PVD工艺的温度为300摄氏度(℃)至450摄氏度。
可选的，所述依次沉积形成铜阻挡层和粘附层，包括：
通过PVD工艺依次沉积氮化钽和钽，分别形成所述铜阻挡层和所述粘附层。
一方面，本申请实施例提供了一种器件，包括：
第一金属层，所述第一金属层包括铜；
接触通孔，所述接触通孔形成于所述第一金属层上，所述接触通孔从内向外依次包括铝芯、粘附层和铜阻挡层；
第二金属层，所述第二金属层形成于所述接触通孔上，所述第二金属层包括铝。
可选的，所述铜阻挡层包括氮化钽。
可选的，所述粘附层包括钽。
可选的，所述第一金属层和所述第二金属层之间形成有介质层。
可选的，所述介质层从下至上依次包括氮化物层、掺碳氮化物层和氧化物层。
本申请技术方案，至少包括如下优点：
通过将器件的互连结构的上层金属层设置为铝，将接触通孔的内芯设置于为铝芯，将下层金属层设置为铜，由于铜具有较高的稳定性，从而提高了器件的稳定性；同时，将接触通孔的铝芯外设置铜阻挡层和铜粘附层，从而使接触通孔能够和铜制材料的下层金属形成稳定的电连接关系。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中提供的互连结构的剖面示意图；
图2是本申请一个示例性实施例提供的互连结构的制作方法的流程图；
图3至图7是本申请以一个示例性实施例提供的互连结构的制作示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图2，其示出了本申请一个示例性实施例提供的互连结构的制作方法的流程图，该方法包括：
步骤201，在第一金属层上形成介质层，第一金属层包括铜。
参考图3，其示出了在第一金属层上形成介质层的剖面示意图。示例性的，如图3所示，可通过化学气相沉积(chemical vapor deposition，CVD)工艺在第一金属层211上依次沉积氮化物(例如氮化硅)层、掺碳氮化物(例如碳氮化硅)层和氧化物(例如二氧化硅)层形成介质层230。
步骤202，在介质层中形成通孔，通孔底部的第一金属层暴露。
参考图4，其示出了在介质层中形成通孔的示意图。示例性的，如图4所示，可通过光刻工艺在除通孔401所在区域的其它区域覆盖光阻，刻蚀后使通孔401底部的第一金属层211暴露后，去除光阻，形成通孔401。
步骤203，依次沉积形成铜阻挡层和粘附层。
参考图5，其示出了沉积形成铜粘附层和铜阻挡层的剖面示意图。示例性，如图5所示，可通过PVD工艺依次沉积钽和氮化钽，分别形成铜阻挡层223和粘附层222。
步骤204，沉积形成铝层，铝层填充通孔形成铝芯。
参考图6，其示出了沉积形成铝层的剖面示意图。示例性的，如图6所示，可通过PVD工艺沉积形成铝层200，铝层200填充通孔401形成铝芯221。可选的，PVD工艺的温度为300摄氏度至450摄氏度，在该温度下的PVD沉积铝工艺可称为高温铝沉积工艺。
步骤205，通过光刻工艺对铝层进行刻蚀，形成第二金属层。
参考图7，其示出了形成得到的第二金属层的剖面示意图。示例性的，如图7所示，可在铝层200上第二金属层212对应的区域覆盖光阻，对铝层200进行刻蚀，去除除第二金属层212对应的区域以外的其它区域的铝层200，形成得到第二金属层212。
参考图7，其示出了本申请一个示例性实施例提供的器件的剖面示意图，该器件可通过上述实施例进行制作，该器件包括：
第一金属层211，其包括铜。
接触通孔，其形成于第一金属层211上，其从内向外依次包括铝芯221、粘附层222和铜阻挡层223。
可选的，粘附层222包括钽；可选的，铜阻挡层223包括氮化钽。
第二金属层212，其形成于接触通孔上，其包括铝。
可选的，本申请实施例中，第一金属层211和第二金属层212之间形成有介质层230，介质层230从下至上依次包括氮化物(例如氮化硅SiN)层、掺碳氮化物(例如碳氮化硅SiCN)层和氧化物(例如二氧化硅SiO2)层。
综上所述，本申请实施例中，通过将器件的互连结构的上层金属层设置为铝，将接触通孔的内芯设置于为铝芯，将下层金属层设置为铜，由于铜具有较高的稳定性，从而提高了器件的稳定性；同时，将接触通孔的铝芯外设置铜阻挡层和铜粘附层，从而使接触通孔能够和铜制材料的下层金属形成稳定的电连接关系。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (11)
1.一种互连结构的制作方法，其特征在于，包括：
在第一金属层上形成介质层，所述第一金属层包括铜；
在介质层中形成通孔，所述通孔底部的第一金属层暴露；
依次沉积形成铜阻挡层和粘附层；
沉积形成铝层，所述铝层填充所述通孔形成铝芯；
通过光刻工艺对所述铝层进行刻蚀，形成第二金属层。
2.根据权利要求1所述的方法，其特征在于，所述粘附层包括钽。
3.根据权利要求2所述的方法，其特征在于，所述铜阻挡层包括氮化钽。
4.根据权利要求1至3任一所述的方法，其特征在于，所述沉积形成铝层，包括：
通过PVD工艺沉积形成所述铝层。
5.根据权利要求4所述的方法，其特征在于，所述PVD工艺的温度为300摄氏度至450摄氏度。
6.根据权利要求1至3任一所述的方法，其特征在于，所述依次沉积形成铜阻挡层和粘附，包括：
通过PVD工艺依次沉积氮化钽和钽，分别形成所述铜阻挡层和所述粘附层。
7.一种器件，其特征在于，包括：
第一金属层，所述第一金属层包括铜；
接触通孔，所述接触通孔形成于所述第一金属层上，所述接触通孔从内向外依次包括铝芯、粘附层和铜阻挡层；
第二金属层，所述第二金属层形成于所述接触通孔上，所述第二金属层包括铝。
8.根据权利要求7所述的器件，其特征在于，所述铜阻挡层包括氮化钽。
9.根据权利要求8所述的器件，其特征在于，所述粘附层包括钽。
10.根据权利要求7至9任一所述器件，其特征在于，所述第一金属层和所述第二金属层之间形成有介质层。
11.根据权利要求10所述的器件，其特征在于，所述介质层从下至上依次包括氮化物层、掺碳氮化物层和氧化物层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010679507.XA CN111696918A (zh) | 2020-07-15 | 2020-07-15 | 互连结构的制作方法及器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010679507.XA CN111696918A (zh) | 2020-07-15 | 2020-07-15 | 互连结构的制作方法及器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111696918A true CN111696918A (zh) | 2020-09-22 |
Family
ID=72485586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010679507.XA Pending CN111696918A (zh) | 2020-07-15 | 2020-07-15 | 互连结构的制作方法及器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111696918A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114093844A (zh) * | 2022-01-20 | 2022-02-25 | 晶芯成(北京)科技有限公司 | 内连线结构 |
| CN114093845A (zh) * | 2022-01-20 | 2022-02-25 | 晶芯成(北京)科技有限公司 | 内连线结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211892A (zh) * | 2006-12-28 | 2008-07-02 | 海力士半导体有限公司 | 半导体器件的多层金属布线及其形成方法 |
| CN101419923A (zh) * | 2007-10-25 | 2009-04-29 | 中芯国际集成电路制造(上海)有限公司 | 引线焊垫的制造方法 |
| CN111029299A (zh) * | 2019-12-18 | 2020-04-17 | 华虹半导体(无锡)有限公司 | 金属互连结构的形成方法 |
-
2020
- 2020-07-15 CN CN202010679507.XA patent/CN111696918A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211892A (zh) * | 2006-12-28 | 2008-07-02 | 海力士半导体有限公司 | 半导体器件的多层金属布线及其形成方法 |
| CN101419923A (zh) * | 2007-10-25 | 2009-04-29 | 中芯国际集成电路制造(上海)有限公司 | 引线焊垫的制造方法 |
| CN111029299A (zh) * | 2019-12-18 | 2020-04-17 | 华虹半导体(无锡)有限公司 | 金属互连结构的形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114093844A (zh) * | 2022-01-20 | 2022-02-25 | 晶芯成(北京)科技有限公司 | 内连线结构 |
| CN114093845A (zh) * | 2022-01-20 | 2022-02-25 | 晶芯成(北京)科技有限公司 | 内连线结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7335588B2 (en) | Interconnect structure and method of fabrication of same | |
| US9269762B2 (en) | Metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers | |
| CN111696954A (zh) | 金属互连结构及其形成方法 | |
| JP2003045967A (ja) | 半導体素子及びその製造方法 | |
| US20180033723A1 (en) | Capacitors with Barrier Dielectric Layers, and Methods of Formation Thereof | |
| CN111696918A (zh) | 互连结构的制作方法及器件 | |
| CN112119476B (zh) | 电容器及其制作方法 | |
| KR100976792B1 (ko) | 다공성 저 유전층을 갖는 반도체 소자의 제조 방법 | |
| KR100650907B1 (ko) | 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법 | |
| US11276750B2 (en) | Capacitor and method for fabricating the same | |
| CN112259522B (zh) | 包含mim电容的后端结构及其制作方法 | |
| US6472740B1 (en) | Self-supporting air bridge interconnect structure for integrated circuits | |
| CN112259524A (zh) | 铜互连工艺中mim电容的制作方法 | |
| CN111128867B (zh) | Mim电容的制造方法以及包含mim电容的器件 | |
| CN112259523B (zh) | Mim电容的形成方法和后端结构 | |
| CN115394708A (zh) | 金属互连结构及其形成方法 | |
| CN115527928A (zh) | 金属互连结构的形成方法 | |
| CN111128956A (zh) | 铜互连mim电容器的制造工艺和铜互连mim电容器结构 | |
| CN118471959A (zh) | 一种mim电容的制造方法 | |
| CN114023694A (zh) | 金属互连结构的制备方法 | |
| CN116072605A (zh) | 大马士革结构的制备方法 | |
| CN116031204A (zh) | 金属互连结构的形成方法 | |
| CN112397386A (zh) | Mim电容的制造方法 | |
| CN118352306A (zh) | 硅通孔与半导体器件的集成方法 | |
| CN118588636A (zh) | Cmos器件后段互连层及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200922 |