CN112119476B - 电容器及其制作方法 - Google Patents

电容器及其制作方法 Download PDF

Info

Publication number
CN112119476B
CN112119476B CN201980000563.1A CN201980000563A CN112119476B CN 112119476 B CN112119476 B CN 112119476B CN 201980000563 A CN201980000563 A CN 201980000563A CN 112119476 B CN112119476 B CN 112119476B
Authority
CN
China
Prior art keywords
layer
external electrode
conductive
capacitor
wing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980000563.1A
Other languages
English (en)
Other versions
CN112119476A (zh
Inventor
陆斌
沈健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN112119476A publication Critical patent/CN112119476A/zh
Application granted granted Critical
Publication of CN112119476B publication Critical patent/CN112119476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请提供一种电容器及其制作方法，能够制备小体积、高容值密度的电容器。该电容器包括：至少一个多翼结构；叠层结构，该叠层结构包覆该至少一个多翼结构，该叠层结构包括至少一层电介质层和多层导电层，该至少一层电介质层和该多层导电层形成导电层与电介质层彼此相邻的结构；至少一个第一外接电极，该第一外接电极电连接至该多层导电层中的一部分导电层；至少一个第二外接电极，该第二外接电极电连接至该多层导电层中的另一部分导电层，该一部分导电层中的每个导电层在该叠层结构中相邻的导电层包括有该另一部分导电层中的至少一个导电层。

Description

电容器及其制作方法
技术领域
本申请涉及电容器领域，并且更具体地，涉及电容器及其制作方法。
背景技术
电容器在电路中可以起到旁路、滤波、去耦等作用，是保证电路正常运转的不可或缺的一部分。随着现代电子系统不断向多功能、高集成、低功耗、微型化发展，传统的多层陶瓷电容(Multi-layer Ceramic Capacitors，MLCC) 已经难以满足应用端日益严苛的小体积、高容量的需求。如何制备小体积、高容量的电容器，成为一个亟待解决的技术问题。
发明内容
本申请提供一种电容器及其制作方法，能够制备小体积、高容值密度的电容器。
第一方面，提供了一种电容器，该电容器包括：
至少一个多翼结构；
叠层结构，所述叠层结构包覆所述至少一个多翼结构，所述叠层结构包括至少一层电介质层和多层导电层，所述至少一层电介质层和所述多层导电层形成导电层与电介质层彼此相邻的结构；
至少一个第一外接电极，所述第一外接电极电连接至所述多层导电层中的一部分导电层；
至少一个第二外接电极，所述第二外接电极电连接至所述多层导电层中的另一部分导电层，所述一部分导电层中的每个导电层在所述叠层结构中相邻的导电层包括有所述另一部分导电层中的至少一个导电层。
在一些可能的实现方式中，所述第一外接电极电连接至所述多层导电层中的所有奇数层导电层，以及所述第二外接电极电连接至所述多层导电层中的所有偶数层导电层。
在一些可能的实现方式中，所述多层导电层包括：第一导电层，所述第一导电层在外形上与所述多翼结构互补。
在一些可能的实现方式中，所述叠层结构中除所述第一导电层之外的导电层和电介质层与所述多翼结构共形。
在一些可能的实现方式中，所述电容器还包括：填充结构，所述填充结构包覆所述叠层结构，以填充所述叠层结构形成的空隙。
在一些可能的实现方式中，所述填充结构在外形上与所述叠层结构互补。
在一些可能的实现方式中，所述多翼结构由电阻率小于阈值的材料形成，或者，所述多翼结构的表面形成有重掺杂的电阻率小于阈值的导电层。
在一些可能的实现方式中，
所述叠层结构中距离所述多翼结构最近的导电层电连接所述第一外接电极，以及所述多翼结构电连接所述第二外接电极；或者
所述叠层结构中距离所述多翼结构最近的导电层电连接所述第二外接电极，以及所述多翼结构电连接所述第一外接电极。
在一些可能的实现方式中，所述多翼结构包括N个轴和M个翼，其中，所述N个轴延着第一方向延伸，所述M个翼为从所述N个轴的侧壁向垂直于所述第一方向的方向延伸形成的凸起结构，M为大于或者等于2的整数， N为正整数。
在一些可能的实现方式中，所述M个翼由第一材料形成，所述N个轴中连接所述翼的区域由所述第一材料形成，以及所述N个轴中除连接所述翼的区域之外的区域由与所述第一材料不同的第二材料形成。
在一些可能的实现方式中，所述M个翼中的第一翼和所述N个轴由第三材料形成，所述M个翼中除所述第一翼之外的翼由与所述第三材料不同的第四材料形成。
在一些可能的实现方式中，所述第一翼位于所述M个翼中其余翼的上方。
在一些可能的实现方式中，所述电容器还包括：衬底，设置于所述多翼结构的下方。
在一些可能的实现方式中，所述电容器还包括：
隔离环，位于所述至少一个多翼结构的外侧，且所述隔离环设置于所述叠层结构中，并自所述叠层结构的上表面沿着第一方向延伸进入或者贯穿所述叠层结构，以将所述叠层结构隔离为第一区域和第二区域，所述第一外接电极和/或所述第二外接电极仅与位于所述第一区域的所述叠层结构电连接。
在一些可能的实现方式中，所述多翼结构自所述衬底的上表面沿着第一方向延伸进入所述衬底。
在一些可能的实现方式中，所述叠层结构自所述衬底的上表面沿着第一方向延伸进入所述衬底。
在一些可能的实现方式中，所述衬底为电阻率小于阈值的衬底，所述第一外接电极设置于所述衬底的下方，所述第二外接电极设置于所述多翼结构的上方。
在一些可能的实现方式中，所述电容器还包括：电极层，设置于所述多翼结构的上方，所述电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，所述第一导电区域形成所述第一外接电极，所述第二导电区域形成所述第二外接电极。
在一些可能的实现方式中，所述第一外接电极和/或所述第二外接电极通过互联结构电连接至所述多层导电层中的导电层。
在一些可能的实现方式中，所述互联结构包括至少一个绝缘层和导电通道，所述导电通道贯穿所述至少一个绝缘层，以电连接所述多层导电层中的导电层。
在一些可能的实现方式中，所述导电层包括以下中的至少一层：
重掺杂多晶硅层，金属硅化物层，碳层，导电聚合物层，铝层，铜层，镍层，氮化钽层，氮化钛层，氮化铝钛层，氮化硅钽层，氮化碳钽层。
在一些可能的实现方式中，所述电介质层包括以下中的至少一层：
硅的氧化物层，硅的氮化物层，硅的氮氧化物层，金属的氧化物层，金属的氮化物层和金属的氮氧化物层。
第二方面，提供了一种电容器的制作方法，包括：
在衬底上方制备至少一个多翼结构；
在所述至少一个多翼结构表面制备叠层结构，所述叠层结构包覆所述多翼结构，所述叠层结构包括至少一层电介质层和多层导电层，所述至少一层电介质层和所述多层导电层形成导电层与电介质层彼此相邻的结构；
制备至少一个第一外接电极和至少一个第二外接电极，其中，所述第一外接电极电连接至所述多层导电层中的一部分导电层，所述第二外接电极电连接至所述多层导电层中的另一部分导电层，所述一部分导电层中的每个导电层在所述叠层结构中相邻的导电层包括有所述另一部分导电层中的至少一个导电层。
在一些可能的实现方式中，所述第一外接电极电连接至所述多层导电层中的所有奇数层导电层，以及所述第二外接电极电连接至所述多层导电层中的所有偶数层导电层。
在一些可能的实现方式中，所述在衬底上方制备至少一个多翼结构，包括：
在衬底上方制备多层结构，所述多层结构包括至少两个第一材料层和至少一个第二材料层，所述至少两个第一材料层和所述至少一个第二材料层形成第一材料层与第二材料层彼此相邻的结构，所述第一材料与所述第二材料不同，以及所述第一材料层与所述衬底直接接触；
在所述多层结构上制备至少一个第一沟槽，所述第一沟槽自所述多层结构的上表面沿着第一方向延伸进入所述多层结构；
去除所述第一沟槽中露出的部分第二材料层，以形成所述至少一个多翼结构。
在一些可能的实现方式中，所述在衬底上方制备至少一个多翼结构，包括：
在衬底上方制备多层结构，所述多层结构包括至少一个第四材料层和至少一个第五材料层，所述至少一个第四材料层和所述至少一个第五材料层形成第四材料层与第五材料层彼此相邻的结构，所述第四材料与所述第五材料不同，所述第四材料层与所述衬底直接接触；
在所述多层结构上制备至少一个第一沟槽，所述第一沟槽自所述多层结构的上表面沿着第一方向延伸进入所述多层结构；
在所述多层结构的上方和所述至少一个第一沟槽内沉积第三材料，以形成第一结构；
在所述第一结构上制备至少一个第二沟槽，所述第二沟槽自所述第一结构的上表面沿着所述第一方向延伸进入所述多层结构，以露出所述至少一层第五材料层，且所述第二沟槽位于所述第一沟槽的外侧；
去除所述第二沟槽中露出的第五材料层，以形成所述至少一个多翼结构。
在一些可能的实现方式中，所述多层导电层包括：第一导电层，所述第一导电层在外形上与所述多翼结构互补。
在一些可能的实现方式中，所述叠层结构中除所述第一导电层之外的导电层和电介质层与所述多翼结构共形。
在一些可能的实现方式中，所述方法还包括：
制备填充结构，所述填充结构包覆所述叠层结构，以填充所述叠层结构形成的空隙。
在一些可能的实现方式中，所述填充结构在外形上与所述叠层结构互补。
在一些可能的实现方式中，所述多翼结构由电阻率小于阈值的材料形成，或者，所述多翼结构的表面形成有重掺杂的电阻率小于阈值的导电层。
在一些可能的实现方式中，
所述叠层结构中距离所述多翼结构最近的导电层电连接所述第一外接电极，以及所述多翼结构电连接所述第二外接电极；或者
所述叠层结构中距离所述多翼结构最近的导电层电连接所述第二外接电极，以及所述多翼结构电连接所述第一外接电极。
在一些可能的实现方式中，所述多翼结构包括N个轴和M个翼，其中，所述N个轴延着所述第一方向延伸，所述M个翼为从所述N个轴的侧壁向垂直于所述第一方向的方向延伸形成的凸起结构，M为大于或者等于2的整数，N为正整数。
在一些可能的实现方式中，所述方法还包括：
制备隔离环，所述隔离环位于所述至少一个多翼结构的外侧，且所述隔离环设置于所述叠层结构中，并自所述叠层结构的上表面沿着第一方向延伸进入或者贯穿所述叠层结构，以将所述叠层结构隔离为第一区域和第二区域，所述第一外接电极和/或所述第二外接电极仅与位于所述第一区域的所述叠层结构电连接。
在一些可能的实现方式中，所述多翼结构自所述衬底的上表面沿着第一方向延伸进入所述衬底。
在一些可能的实现方式中，所述叠层结构自所述衬底的上表面沿着第一方向延伸进入所述衬底。
在一些可能的实现方式中，所述制备至少一个第一外接电极和至少一个第二外接电极，包括：
在所述叠层结构上方制备电极层，所述电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，所述第一导电区域形成所述第一外接电极，所述第二导电区域形成所述第二外接电极。
在一些可能的实现方式中，所述衬底为电阻率小于阈值的衬底；
所述制备至少一个第一外接电极和至少一个第二外接电极，包括：
在所述衬底下方制备所述至少一个第一外接电极，以及
在所述多翼结构的上方制备所述至少一个第二外接电极。
在一些可能的实现方式中，所述方法还包括：
制备互联结构，以使所述第一外接电极和/或所述第二外接电极通过所述互联结构电连接至所述多层导电层中的导电层。
在一些可能的实现方式中，所述互联结构包括至少一个绝缘层和导电通道，所述导电通道贯穿所述至少一个绝缘层，以电连接所述多层导电层中的导电层。
因此，在本申请实施例中，以多翼结构为骨架，在多翼结构上设置叠层结构，从而可以增加叠层结构的表面积，能够在较小器件尺寸的情况下得到较大的电容值，从而能够提高以叠层结构形成的电容器的容值密度。进一步地，在本申请实施例中，采用导电层与电介质层交替堆叠的叠层结构，能够更加充分的利用多翼结构作为骨架来增加叠层结构的表面积，从而能够进一步提高电容器的容值密度。
附图说明
图1是根据本申请实施例的一种电容器的示意性结构图。
图2是根据本申请实施例的一种多翼结构的材料示意图。
图3是根据本申请实施例的另一种多翼结构的材料示意图。
图4是根据本申请实施例的一种多翼结构的示意性结构图。
图5是根据本申请实施例的另一种多翼结构的示意性结构图。
图6是根据本申请实施例的再一种多翼结构的示意性结构图。
图7是根据本申请实施例的又一种电容器的示意性结构图。
图8是根据本申请实施例的再一种电容器的示意性结构图。
图9是根据本申请实施例的再一种电容器的示意性结构图。
图10是根据本申请实施例的再一种电容器的示意性结构图。
图11是根据本申请实施例的再一种电容器的示意性结构图。
图12是根据本申请实施例的再一种电容器的示意性结构图。
图13是根据本申请实施例的再一种电容器的示意性结构图。
图14是根据本申请实施例的再一种电容器的示意性结构图。
图15是根据本申请实施例的隔离环的示意性俯视图。
图16是根据本申请实施例的一种电容器的制作方法的示意性流程图。
图17a至图17s是本申请实施例的一种电容器的制作方法的示意图。
具体实施方式
下面将结合附图，对本申请实施例中的技术方案进行描述。
应理解，本申请实施例的电容器在电路中可以起到旁路、滤波、去耦等作用。
本申请实施例所述的电容器可以是3D硅电容器，3D硅电容器是一种基于半导体晶圆加工技术的新型电容器。与传统的MLCC(多层陶瓷电容)相比，3D硅电容器具有小尺寸、高精度、高稳定性、长寿命等优点。其基本的加工流程需要先在晶圆或衬底上加工出高深宽比的深孔(Via)、沟槽 (Trench)、柱状(Pillar)、墙状(Wall)等3D结构，接着在3D结构表面沉积绝缘薄膜和低电阻率导电材料依次制作电容的下电极、电介质层和上电极。
现阶段的3D硅电容器，借鉴DRAM制造中的一些多层嵌套的概念，在 3D结构表面交替沉积导体和绝缘体材料，以此制作多个电容纵向堆叠的结构，再在硅衬底正面用不同的连接方式将所有电容并联，最后形成一个大容值的电容器。然而，目前晶圆级3D电容器的容值密度仍然有限。
在此背景下，本申请提出了一种新型的电容器的结构和制作方法，可以提高电容器的容值密度。
以下，结合图1至图14，详细介绍本申请实施例的电容器。
应理解，图1至图14中的电容器仅仅只是示例，电容器所包括的多翼结构的数量并不局限于图1至图14中的电容器所示，可以根据实际需要确定。同时多翼结构所包括的翼的数量以及轴的数量仅仅只是示例，多翼结构所包括的翼的数量以及轴的数量并不局限于图1至图14中的电容器所示，可以根据实际需要灵活设置。
需要说明的是，为便于理解，在以下示出的实施例中，对于不同实施例中示出的结构中，相同的结构采用相同的附图标记，并且为了简洁，省略对相同结构的详细说明。
图1是本申请一个实施例的电容器100的一种可能的结构图。如图1所示，该电容器100包括至少一个多翼结构110、叠层结构120、至少一个第一外接电极130、至少一个第二外接电极140。
具体地，如图1所示，在该电容器100中，该叠层结构120包覆该多翼结构110，该叠层结构120包括至少一层电介质层和多层导电层，该至少一层电介质层和该多层导电层形成导电层与电介质层彼此相邻的结构；该第一外接电极130电连接至该多层导电层中的一部分导电层；该第二外接电极140电连接至该多层导电层中的另一部分导电层，该一部分导电层中的每个导电层在该叠层结构中相邻的导电层包括有该另一部分导电层中的至少一个导电层。
即在本申请实施例中，该多层导电层中相邻的两个导电层通过电介质层电隔离。导电层和电介质层的具体层数可以根据实际需要灵活配置，只需满足该多层导电层中相邻的两个导电层之间电隔离。
需要说明的是，在本申请实施例中，以多翼结构为骨架，在多翼结构上设置叠层结构，从而可以增加叠层结构的表面积，能够在较小器件尺寸的情况下得到较大的电容值，从而能够提高以叠层结构形成的电容器的容值密度。进一步地，在本申请实施例中，采用导电层与电介质层交替堆叠的叠层结构，能够更加充分的利用多翼结构作为骨架来增加叠层结构的表面积，从而能够进一步提高电容器的容值密度。
在本申请实施例中，多翼结构110为骨架，即多翼结构110的材料选择可以更为灵活，从而简化多翼结构110的制备流程。例如，在该多翼结构110 的材料为导电材料的情况下，该多翼结构110也可以作为该电容器100的一个电极板。
可选地，在本申请实施例中，该多翼结构110由电阻率小于阈值的材料形成，或者，该多翼结构110的表面形成有重掺杂的电阻率小于阈值的导电层。
需要说明的是，该多翼结构110由电阻率小于阈值的材料形成，可以保证该多翼结构110导电，即可以作为电容器100的一个电极板。
例如，该叠层结构120中距离该多翼结构110最近的导电层电连接该第一外接电极130，以及该多翼结构110电连接该第二外接电极140。
又例如，该叠层结构120中距离该多翼结构110最近的导电层电连接该第二外接电极140，以及该多翼结构110电连接该第一外接电极130。
可选地，该第外接电极130或者该第二外接电极140可以电连接该至少一个多翼结构110中的部分或者全部多翼结构110。
可选地，不同的多翼结构110之间可以通过低电阻率衬底电连接，不同的多翼结构110之间也可以通过导电片或者金属互联结构电连接。
可选地，该叠层结构120与该多翼结构110共形。例如，如图1所示，该叠层结构120可以与该多翼结构110具有相同或者大致相同的外形轮廓，以使该叠层结构120可以包覆该多翼结构110上与该叠层结构120接触的区域，从而，该叠层结构120可以基于该多翼结构110得到更大的表面积，进而提高电容器的容值密度。
应理解，本申请实施例中外接电极也可以称之为焊盘或者外接焊盘。
可选地，该第一外接电极130和该第二外接电极140的材料可以是金属，例如铜、铝等。该第一外接电极130和该第二外接电极140还可以包含低电阻率的Ti，TiN，Ta，TaN层作为黏附层和/或阻挡层；还可能包含位于外接电极表面的一些金属层，例如Ni、Pd(钯)、Au、Sn(锡)、Ag，用于后续打线或焊接工艺。
可选地，本申请实施例中，该导电层包括以下中的至少一层：
重掺杂多晶硅层，金属硅化物层，碳层，导电聚合物层，铝层，铜层，镍层，氮化钽层，氮化钛层，氮化铝钛层，氮化硅钽层，氮化碳钽层。
也就是说，该叠层结构120中的导电层的材料可以是重掺杂多晶硅，金属硅化物(silicide)，碳，导电的聚合物，Al、Cu、Ni等金属，氮化钽(TaN)、氮化钛(TiN)、氮化铝钛(TiAlN)、氮化硅钽(TaSiN)、氮化碳钽(TaCN) 等低电阻率化合物，或者上述材料的组合、叠层结构。具体导电材料和层厚可根据电容器的容值、频率特性、损耗等需求来调整。当然，该叠层结构120 中的导电层还可以包括一些其他的导电材料，本申请实施例对此不作限定。
可选地，本申请实施例中，该电介质层包括以下中的至少一层：
硅的氧化物层，硅的氮化物层，硅的氮氧化物层，金属的氧化物层，金属的氮化物层和金属的氮氧化物层。
也就是说，该叠层结构120中的电介质层的材料可以是硅的氧化物，硅的氮化物，硅的氮氧化物，金属的氧化物，金属的氮化物，金属的氮氧化物。例如SiO2，SiN，SiON，或者高介电常数(high-k)材料，包括氧化铝，氧化铪，氧化锆，氧化钛，Y2O3，La2O3，HfSiO4，LaAlO3，SrTiO3，LaLuO3等。该叠层结构120中的电介质层可以是一层或包含多个叠层，可以是一种材料或多种材料的组合、混合。具体绝缘材料和层厚可根据电容器的容值、频率特性、损耗等需求来调整。当然，该叠层结构120中的电介质层还可以包括一些其他的绝缘材料，本申请实施例对此不作限定。
可选地，在本申请实施例中，该多翼结构110包括N个轴和M个翼，其中，该N个轴延着第一方向延伸，该M个翼为从该N个轴的侧壁向垂直于该第一方向的方向延伸形成的凸起结构，M为大于或者等于2的整数，N 为正整数。
可选地，如图2所示，该M个翼由第一材料11形成，该N个轴中连接该翼的区域由该第一材料11形成，以及该N个轴中除连接该翼的区域之外的区域由与该第一材料11不同的第二材料12形成。
可选地，该第一材料11或该第二材料12可以是硅(包括单晶硅、多晶硅、不定形硅)，硅的氧化物、氮化物或碳化物、含硅玻璃(包括未掺杂硅玻璃(Undoped SiliconGlass，USG)、硼硅玻璃(boro-silicate glass，BSG)、磷硅玻璃(phospho-silicateglass，PSG)、硼磷硅玻璃(boro-phospho-silicateglass， BPSG))，铝(Al)、铜(Cu)、镍(Ni)等金属，或金属氮化物、碳化物，碳，有机聚合物，或者上述材料的组合或叠层结构。
需要理解的是，相对于该第一材料11，该第二材料12可以被选择性去除。具体地，在同一腐蚀或刻蚀环境，该第一材料11和该第二材料12的腐蚀(或刻蚀)速率的差异大于5倍。
例如，第一材料11可以是硅，第二材料12可以是氧化硅，用氢氟酸溶液或气体可以去除氧化硅并保留硅。
再例如，第一材料11可以是氧化硅，第二材料12可以是硅，用KOH 或NaOH或四甲基氢氧化铵(Tetramethylammonium Hydroxide，TMAH)溶液，或二氟化氙(XeF2)气体，可以去除硅而保留氧化硅。
再例如，第一材料11可以是浓硼掺杂的硅，第二材料12是掺杂浓度低或没有掺杂的硅，用KOH或NaOH或TMAH溶液，可以较为快速地去除掺杂浓度低或没有掺杂的硅，而保留浓硼掺杂的硅。
可选地，如图3所示，该M个翼中的第一翼和该N个轴由第三材料13 形成，该M个翼中除该第一翼之外的翼由与该第三材料13不同的第四材料 14形成。
可选地，该第一翼位于该M个翼中其余翼的上方。
可选地，该第三材料13或该第四材料14可以是硅(包括单晶硅、多晶硅、不定形硅)，硅的氧化物、氮化物或碳化物、含硅玻璃(包括USG、BSG、 PSG、BPSG)，铝(Al)、铜(Cu)、镍(Ni)等金属，或金属氮化物、碳化物，碳，有机聚合物，或者上述材料的组合或叠层结构。
可选地，该第三材料13与该第四材料14也可以相同。
在本申请实施例中，M和N的具体数值可以根据实际需要灵活配置。
假设M＝4，N＝1，如图1所示，多翼结构110可以包括4个翼和1个轴。需要说明的是，M＝4，N＝1仅仅只是示例，在本申请实施例中，M可以是大于或者等于2的整数，例如5，10等，N也可以是大于或者等于2的整数，例如，N＝3，4等，本申请实施例对比不作限定。
可选地，在本申请实施例中，该多翼结构110可以是多种结构。例如，在如图4所示的多翼结构110中，M＝4，N＝1。又例如，在如图5和图6所示的多翼结构110中，M＝4，N＝3。
可选地，在本申请实施例中，如图1所示，该电容器100还包括：填充结构150，该填充结构150包覆该叠层结构120，以填充该叠层结构120形成的空腔或者空隙。
可选地，该填充结构150在外形上与该叠层结构120互补。例如，如图 1所示，该填充结构150可以与该叠层结构120在结构上互补，两者组合可以形成一个内部无空隙或者空腔的结构，提升电容器的结构完整性和机械稳定性。
需要说明的是，该填充结构150的材料可以是导电材料，也可以是一些其他的材料。
可选地，在该填充结构150的材料为导电材料的情况下，该填充结构150 也可以作为该电容器100的一个电极板。
例如，如图7所示，假设该填充结构150导电，该叠层结构120包括2 层导电层和2层电介质层，如图7中示出的导电层121和导电层122，以及电介质层123和电介质层124。具体地，如图7所示，导电层121与多翼结构110直接接触，即导电层121设置于多翼结构110的表面，并且包覆多翼结构110；导电层122设置于导电层121的上方；电介质层123设置于导电层121与导电层122之间，以将导电层121与导电层122电隔离；电介质层 124设置于导电层122与填充结构150之间，以将导电层122与填充结构150 电隔离。该第一外接电极130电连接导电层121和填充结构150，该第二外接电极140电连接导电层122。
需要说明的是，在该叠层结构中，该至少一层电介质层的顺序可以是：在多翼结构上，与多翼结构的距离从小到大或者从大到小的顺序。同理，该多层导电层的顺序也可以是：在多翼结构上，与多翼结构的距离从小到大或者从大到小的顺序。为了便于描述，在本申请实施例中该至少一层电介质层和该多层导电层的顺序以在多翼结构上与多翼结构的距离从小到大的顺序为例进行说明。
需要说明的是，在本申请实施例中，由于该第一外接电极130电连接至该多层导电层中的一部分导电层；该第二外接电极140电连接至该多层导电层中的另一部分导电层，该一部分导电层中的每个导电层在该叠层结构120 中相邻的导电层包括有该另一部分导电层中的至少一个导电层。因此，针对不同的第一外接电极130和第二外接电极140，该叠层结构120可以形成具有不同容值的电容器。
作为一个示例，假设该电容器100包括2个第一外接电极和2个第二外接电极，2个第一外接电极分别记为第一外接电极A和第一外接电极B，2 个第二外接电极分别记为第二外接电极C和第二外接电极D，以及该叠层结构包括5层导电层和4层电介质层，5层导电层依次分别记为导电层1、导电层2、导电层3、导电层4和导电层5，4层电介质层依次分别记为电介质层1、电介质层2、电介质层3和电介质层4。
若该第一外接电极A电连接该导电层1和该导电层3，该第一外接电极 B电连接该导电层1、该导电层3和该导电层5，该第二外接电极C电连接该导电层2和该导电层4，该第二外接电极D也电连接该导电层2和该导电层4，则针对该第一外接电极A与该第二外接电极C对应的电容器，该导电层1与该导电层2形成电容器1，容值记为C1，该导电层2与该导电层3形成电容器2，容值记为C2，该导电层3与该导电层4形成电容器3，容值记为C3，电容器1、电容器2和电容器3并联，其等效电容i的容值记为Ci，则Ci＝C1+C2+C3；则针对该第一外接电极B与该第二外接电极D对应的电容器，该导电层1与该导电层2形成电容器1，容值记为C1，该导电层2与该导电层3形成电容器2，容值记为C2，该导电层3与该导电层4形成电容器3，容值记为C3，该导电层4与该导电层5形成电容器4，容值记为C4，电容器1、电容器2、电容器3和电容器4并联，其等效电容j的容值记为 Cj，则Cj＝C1+C2+C3+C4。当然，针对该第一外接电极A与该第二外接电极 D对应的电容器也可以形成类似的串并联结构，针对该第一外接电极B与该第二外接电极C对应的电容器也可以形成类似的串并联结构，在此不再赘述。因此，该叠层结构120可以形成具有不同容值的电容器。
若该第一外接电极A电连接该导电层1和该导电层5，该第一外接电极 B电连接该导电层3和该导电层5，该第二外接电极C电连接该导电层2和该导电层4，该第二外接电极D也电连接该导电层4，则针对该第一外接电极A与该第二外接电极C对应的电容器，该导电层1与该导电层2形成电容器1，容值记为C1，该导电层2与该导电层4形成电容器2，容值记为C2，电容器1和电容器2并联，其等效电容i的容值记为Ci，则Ci＝C1+C2；则针对该第一外接电极B与该第二外接电极D对应的电容器，该导电层3 与该导电层4形成电容器3，容值记为C3，该导电层4与该导电层5形成电容器4，容值记为C4，电容器3和电容器4并联，其等效电容j的容值记为 Cj，则Cj＝C3+C4。因此，该叠层结构120可以形成具有不同容值的电容器。
可选地，该至少一个第一外接电极130中每个第一外接电极130电连接至该多层导电层中的所有奇数层导电层；该至少一个第二外接电极140中每个第二外接电极140电连接至该多层导电层中的所有偶数层导电层。从而可以充分发挥叠层结构增加电容器的容值密度的效果。
作为一个示例，假设该电容器100包括2个第一外接电极和2个第二外接电极，2个第一外接电极分别记为第一外接电极A和第一外接电极B，2 个第二外接电极分别记为第二外接电极C和第二外接电极D，以及该叠层结构包括5层导电层和4层电介质层，5层导电层依次分别记为导电层1、导电层2、导电层3、导电层4和导电层5，4层电介质层依次分别记为电介质层1、电介质层2、电介质层3和电介质层4。
若该第一外接电极A电连接该导电层1、该导电层3和该导电层5，该第一外接电极B电连接该导电层1、该导电层3和该导电层5，该第二外接电极C电连接该导电层2和该导电层4，该第二外接电极D也电连接该导电层2和该导电层4，则针对该第一外接电极A与该第二外接电极C对应的电容器，该导电层1与该导电层2形成电容器1，容值记为C1，该导电层2与该导电层3形成电容器2，容值记为C2，该导电层3与该导电层4形成电容器3，容值记为C3，该导电层4与该导电层5形成电容器4，容值记为C4，电容器1、电容器2、电容器3和电容器4并联，其等效电容i的容值记为 Ci，则Ci＝C1+C2+C3+C4；则针对该第一外接电极B与该第二外接电极D 对应的电容器，该导电层1与该导电层2形成电容器1，容值记为C1，该导电层2与该导电层3形成电容器2，容值记为C2，该导电层3与该导电层4 形成电容器3，容值记为C3，该导电层4与该导电层5形成电容器4，容值记为C4，电容器1、电容器2、电容器3和电容器4并联，其等效电容j的容值记为Cj，则Cj＝C1+C2+C3+C4。
可选地，本申请实施例中，该电容器100还包括：衬底160，设置于该多翼结构120的下方。
在本申请实施例中，该第一方向可以是垂直于该衬底160的方向。例如，如图1、图2、图3和图7所示。
可选地，在本申请实施例中，该衬底160可以为硅晶圆，包括单晶硅、多晶硅、不定形硅。该衬底160也可以是别的半导体衬底，包括绝缘体上半导体(Silicon-On-Insulator，SOI)晶圆，碳化硅(SiC)、氮化镓(GaN)、砷化镓(GaAs)等III-V族元素的化合物半导体晶圆；或者是玻璃衬底；或者是有机聚合物衬底；或者表面包含外延层、氧化层、掺杂层的衬底。
需要注意的是，在本申请实施例中，该衬底160的厚度也可以根据实际需要灵活设置，例如，在该衬底160的厚度因太厚而不能满足需求时，可以对该衬底160进行减薄处理。甚至可以将该衬底160完全去除。
需要说明的是，上述图1、图2、图3和图7中是沿着衬底纵向的截面。
可选地，在本申请实施例中，该第一外接电极130和/或该第二外接电极 140通过互联结构170电连接至该多层导电层中的导电层。
可选地，该互联结构170包括至少一个绝缘层171和导电通道172，该导电通道172贯穿该至少一个绝缘层171，以电连接该多层导电层中的导电层。具体如图1所示，该互联结构170设置于该填充结构150的上方。
需要说明的是，该至少一个绝缘层171也可以称之为金属间介质层(IMD) 或者层间介质层(ILD)。
可选地，该至少一个绝缘层171的材料可以是有机的聚合物材料，包括聚酰亚胺(Polyimide)，帕里纶(Parylene)，苯并环丁烯(BCB)等；也可以是一些无机材料，包括旋转涂布玻璃(Spin on glass，SOG)，未掺杂硅玻璃(Undoped Silicon Glass，USG)，硼硅玻璃(boro-silicate glass，BSG)，磷硅玻璃(phospho-silicateglass，PSG)，硼磷硅玻璃(boro-phospho-silicateglass， BPSG)，由四乙氧基硅烷(Tetraethyl Orthosilicate，TEOS)合成的硅氧化物，硅的氧化物、氮化物，陶瓷；还可以是上述材料的组合或者叠层。
可选地，该导电通道172的材料可以由低电阻率导电材料构成，例如重掺杂多晶硅，钨，Ti，TiN，Ta，TaN。
应理解，该导电通道172的形状和数量可以根据该电容器100的制作工艺具体确定，本申请实施例对此不作限定。
可选地，在本申请实施例中，假设该叠层结构120包括2层导电层和1 层电介质层，如图1中示出的导电层121和导电层122，以及电介质层123。具体地，如图1所示，导电层121与多翼结构110直接接触，即导电层121 设置于多翼结构110的表面，并且包覆多翼结构110；导电层122设置于导电层121的上方；电介质层123设置于导电层121与导电层122之间，以将导电层121与导电层122电隔离。
可选地，在一些实施例中，该至少一个第一外接电极130和该至少一个第二外接电极140设置于该多翼结构110的上方。可选地，该电容器100还包括：电极层，设置于该多翼结构110的上方，且该电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，该第一导电区域形成该第一外接电极130，该第二导电区域形成该第二外接电极140，具体如图1所示。也即，该至少一个第一外接电极130和该至少一个第二外接电极140可以通过一次刻蚀形成，减少了刻蚀步骤。
具体地，如图1和图7所示，该电极层设置于该互联结构170的上方，该第一外接电极130通过该导电通道172电连接至该导电层121，该第二外接电极140通过该导电通道172电连接至该导电层122。
可选地，在一些实施例中，该多层导电层包括：第一导电层，该第一导电层在外形上与该多翼结构110互补。
即可以由该多层导电层中距离多翼结构110最远的一层填充该叠层结构 120内形成的空腔或者空隙，以提升电容器的结构完整性和机械稳定性。
需要说明的是，该第一导电层的设置可以填充该叠层结构120内形成的空腔或者空隙，以及该第一导电层的设置可以提升电容器的结构完整性和机械稳定性。
可选地，该叠层结构120中除该第一导电层125之外的导电层和电介质层与该多翼结构120共形。
具体地，如图8所示，该叠层结构包括导电层121和导电层122，以及电介质层123，其中，导电层122为该第一导电层。导电层121与多翼结构 110直接接触，即导电层121设置于多翼结构110的表面，并且包覆多翼结构110；电介质层123设置于导电层121的上表面；导电层122填充该叠层结构120内导电层121和电介质层123形成的空腔或者空隙，并且电介质层 123设置于导电层121与导电层122之间，以将导电层121与导电层122电隔离。该第一外接电极130电连接导电层121，该第二外接电极140电连接导电层122。
应理解，除了叠层结构120和填充结构150的设置不同外，图8和图1 的其他设置相同，为了简洁，不再赘述。
可选地，在一些实施例中，该多翼结构110自该衬底160的上表面沿着第一方向延伸进入该衬底160。
例如，如图9所示，该多翼结构110中的该N个轴自该衬底160的上表面沿着该第一方向延伸进入该衬底160。从而，可以增加多翼结构110的机械稳定性。
应理解，除了该多翼结构110的设置不同外，图9和图1的其他设置相同，为了简洁，不再赘述。
可选地，在一些实施例中，该叠层结构120自该衬底160的上表面沿着第一方向延伸进入该衬底160。
例如，如图10所示，该叠层结构120自该衬底160的上表面沿着第一方向延伸进入该衬底160。可以增加多翼结构110的机械稳定性。进一步地，也可以增加该叠层结构120中各个导电层的表面积，从而，增大容值密度。
需要说明的是，在该叠层结构120延伸进入该衬底160的情况下，该填充结构150也延伸进入该衬底160。
应理解，除了该叠层结构120的设置不同外，图10和图1的其他设置相同，为了简洁，不再赘述。
可选地，在本申请实施例中，在该衬底160为低电阻率衬底的情况下，该第一外接电极130设置于该衬底160的下方，该第二外接电极140设置于该多翼结构110的上方。
例如，如图11所示，该第一外接电极130设置于该衬底160的下方，该第二外接电极140设置于该多翼结构110的上方，该第一外接电极130通过该衬底160电连接导电层121，该第二外接电极140通过互联结构170电连接至导电层122。
又例如，如图12所示，该第一外接电极130设置于该衬底160的下方，该第二外接电极140设置于该多翼结构110的上方，该第一外接电极130通过该衬底160电连接导电层121，该第二外接电极140通过导电的填充结构 150电连接至导电层122。
需要说明的是，在图1、图7、图8、图9和图10所示的电容器100中，若该衬底160为低电阻率衬底的情况下，也可以如图11或者图12一样，将该第一外接电极130设置于该衬底160的下方，以及将该第二外接电极140 设置于该多翼结构110的上方，在此不再赘述。
可选地，在本申请实施例中，该电容器100还包括：
隔离环180，位于该至少一个多翼结构110的外侧，且该隔离环180设置于该叠层结构120中，并自该叠层结构120的上表面沿着第一方向延伸进入或者贯穿该叠层结构120，以将该叠层结构120隔离为第一区域10和第二区域20，且该第一外接电极130和/或该第二外接电极140仅与位于该第一区域10的该叠层结构120电连接。
可选地，该隔离环180的材料可以是有机的聚合物材料，包括聚酰亚胺(Polyimide)，帕里纶(Parylene)，苯并环丁烯(BCB)等；也可以是一些无机材料，包括SOG，USG，BSG，PSG，BPSG，由TEOS合成的硅氧化物，硅的氧化物、氮化物，陶瓷；还可以是上述材料的组合或者叠层。
例如，如图13所示，该隔离环180沿着该第一方向延伸进入位于电容芯片边缘的叠层结构120内，从而，将该叠层结构120隔离为第一区域10 和第二区域20，该第二外接电极140仅与位于该第一区域10的该叠层结构 120电连接。
又例如，如图14所示，该隔离环180沿着该第一方向延伸贯穿该叠层结构120，从而，将该叠层结构120隔离为第一区域10和第二区域20，该第一外接电极130仅与位于该第一区域10的该叠层结构120电连接，该第二外接电极140仅与位于该第一区域10的该叠层结构120电连接。
具体地，该隔离环180的俯视图可以如图15所示。
需要说明的是，在电容器100或者电容芯片的边缘位置，由于空气的绝缘能力不足，叠层结构120与衬底160之间极易发生空气击穿，从而导致电容器的性能下降。隔离环180的设置，可以使得位于第二区域20的叠层结构120不构成电容器的电极板，从而，避免了电容器的边缘位置处叠层结构 120与衬底160之间发生空气击穿的问题。
因此，在本申请实施例中，以多翼结构为骨架，在多翼结构上设置叠层结构，从而可以增加叠层结构的表面积，能够在较小器件尺寸的情况下得到较大的电容值，从而能够提高以叠层结构形成的电容器的容值密度。进一步地，在本申请实施例中，采用导电层与电介质层交替堆叠的叠层结构，能够更加充分的利用多翼结构作为骨架来增加叠层结构的表面积，从而能够进一步提高电容器的容值密度。
以上描述了本申请实施例的电容器，下面描述本申请实施例的制备电容器的方法。本申请实施例的制备电容器的方法可以制备前述本申请实施例的电容器，下述实施例和前述实施例中的相关描述可以相互参考。
以下，结合图16，详细介绍本申请实施例的电容器的制作方法。
应理解，图16是本申请实施例的电容器的制作方法的示意性流程图，但这些步骤或操作仅是示例，本申请实施例还可以执行其他操作或者图16 中的各个操作的变形。
图16示出了根据本申请实施例的电容器的制作方法200的示意性流程图。如图16所示，该电容器的制作方法200包括：
步骤210，在衬底上方制备至少一个多翼结构；
步骤220，在该至少一个多翼结构表面制备叠层结构，该叠层结构包覆该多翼结构，该叠层结构包括至少一层电介质层和多层导电层，该至少一层电介质层和该多层导电层形成导电层与电介质层彼此相邻的结构；
步骤230，制备至少一个第一外接电极和至少一个第二外接电极，其中，该第一外接电极电连接至该多层导电层中的一部分导电层，该第二外接电极电连接至该多层导电层中的另一部分导电层，该一部分导电层中的每个导电层在该叠层结构中相邻的导电层包括有该另一部分导电层中的至少一个导电层。
可选地，该第一外接电极130电连接至该多层导电层中的所有奇数层导电层，以及该第二外接电极140电连接至该多层导电层中的所有偶数层导电层。
可选地，该多翼结构110包括N个轴和M个翼，其中，该N个轴延着第一方向延伸，该M个翼为从该N个轴的侧壁向垂直于该第一方向的方向延伸形成的凸起结构，M为大于或者等于2的整数，N为正整数。
可选地，在该多翼结构110中，该M个翼由该第一材料11形成，该N 个轴中连接该翼的区域由该第一材料11形成，以及该N个轴中除连接该翼的区域之外的区域由与该第一材料11不同的该第二材料12形成。例如，在 M＝4，N＝1，该多翼结构110如图17a所示。
可选地，该第一材料或该第二材料可以是硅(包括单晶硅、多晶硅、不定形硅)，硅的氧化物、氮化物或碳化物、含硅玻璃(包括USG、BSG、PSG、 BPSG)，铝(Al)、铜(Cu)、镍(Ni)等金属，或金属氮化物、碳化物，碳，有机聚合物，或者上述材料的组合或叠层结构。
需要理解的是，相对于该第一材料，该第二材料可以被选择性去除。具体地，在同一腐蚀或刻蚀环境，该第一材料和该第二材料的腐蚀(或刻蚀) 速率的差异大于5倍。
例如，第一材料可以是硅，第二材料可以是氧化硅，用氢氟酸溶液或气体可以去除氧化硅并保留硅。
再例如，第一材料可以是氧化硅，第二材料可以是硅，用KOH或NaOH 或TMAH溶液，或二氟化氙(XeF2)气体，可以去除硅而保留氧化硅。
再例如，第一材料可以是浓硼掺杂的硅，第二材料是掺杂浓度低或没有掺杂的硅，用KOH或NaOH或TMAH溶液，可以较为快速地去除掺杂浓度低或没有掺杂的硅，而保留浓硼掺杂的硅。
可选地，如图17b所示，在该多翼结构110中，该M个翼中的第一翼和该N个轴由第三材料13形成，该M个翼中除该第一翼之外的翼由与该第三材料13不同的第四材料14形成。例如，在M＝4，N＝1，该多翼结构110 如图17b所示。
可选地，该第三材料或该第四材料可以是硅(包括单晶硅、多晶硅、不定形硅)，硅的氧化物、氮化物或碳化物、含硅玻璃(包括USG、BSG、PSG、 BPSG)，铝(Al)、铜(Cu)、镍(Ni)等金属，或金属氮化物、碳化物，碳，有机聚合物，或者上述材料的组合或叠层结构。
可选地，该第三材料与该第四材料也可以相同。
可选地，可以通过如下方式制备如图17a所示的多翼结构110：
在衬底上方制备多层结构，该多层结构包括至少两个第一材料层和至少一个第二材料层，该至少两个第一材料层和该至少一个第二材料层形成第一材料层与第二材料层彼此相邻的结构，该第一材料与该第二材料不同，以及该第一材料层与该衬底直接接触；
在该多层结构上制备至少一个第一沟槽，该第一沟槽自该多层结构的上表面沿着第一方向延伸进入该多层结构；
去除该第一沟槽中露出的部分第二材料层，以形成该至少一个多翼结构。
具体地，首先，利用CVD工艺在衬底160上依次沉积第一材料层11、第二材料层12、第一材料层11、第二材料层12、第一材料层11、第二材料层12和第一材料层11，以在该衬底160的上方形成该多层结构，如图17c 所示。例如，该第一材料11为重掺硼的多晶硅，该第二材料12为BSG。具体第一材料层11和第二材料层12的厚度可根据电容器的容值、频率特性、损耗等需求来调整。
接着，在如图17c所示的多层结构的上表面旋涂一层光刻胶，曝光、显影之后打开若干光刻胶的缺口，利用干法刻蚀工艺去除未被光刻胶覆盖的该多层结构，形成4个第一沟槽41，去除光刻胶，如图17d所示。
最后，在如图17d所示的结构中，假设该第二材料为BSG，以该第一沟槽41为释放孔，在该第一沟槽41内通入氢氟酸溶液或气态氢氟酸作为腐蚀剂，去除该第一沟槽41中露出的部分第二材料层(BSG)，以形成3个多翼结构110，如图17e所示。
可选地，可以通过如下方式制备如图17b所示的多翼结构110：
在衬底上方制备多层结构，该多层结构包括至少一个第四材料层和至少一个第五材料层，该至少一个第四材料层和该至少一个第五材料层形成第四材料层与第五材料层彼此相邻的结构，该第四材料与该第五材料不同，该第四材料层与该衬底直接接触；
在该多层结构上制备至少一个第一沟槽，该第一沟槽自该多层结构的上表面沿着第一方向延伸进入该多层结构；
在该多层结构的上方和该至少一个第一沟槽内沉积第三材料，以形成第一结构；
在该第一结构上制备至少一个第二沟槽，该第二沟槽自该第一结构的上表面沿着该第一方向延伸进入该多层结构，以露出该至少一层第五材料层，且该第二沟槽位于该第一沟槽的外侧；
去除该第二沟槽中露出的第五材料层，以形成该至少一个多翼结构。
需要理解的是，相对于该第四材料，该第五材料可以被选择性去除。具体地，在同一腐蚀或刻蚀环境，该第四材料和该第五材料的腐蚀(或刻蚀) 速率的差异大于5倍。
具体地，首先，利用CVD工艺在衬底160上依次沉积第四材料层14、第五材料层15、第四材料层14、第五材料层15、第四材料层14和第五材料层15，以在该衬底160的上方形成该多层结构，如图17f所示。例如，该第四材料14为重掺硼的多晶硅，该第五材料15为BSG。具体第四材料层14 和第五材料层15的厚度可根据电容器的容值、频率特性、损耗等需求来调整。
接着，在如图17f所示的多层结构的上表面旋涂一层光刻胶，曝光、显影之后打开若干光刻胶的缺口，利用干法刻蚀工艺去除未被光刻胶覆盖的该多层结构，形成3个第一沟槽41，去除光刻胶，如图17g所示。
然后，在该多层结构上表面和该第一沟槽41内表面沉积第三材料13，以形成该第一结构，如图17h所示。
再然后，在如图17h所示的结构中，在该第一结构的上表面旋涂一层光刻胶，曝光、显影之后打开若干光刻胶的缺口，利用干法刻蚀工艺去除未被光刻胶覆盖的该第一结构，形成4个第二沟槽42，且在该第二沟槽42内露出该至少一个第五材料层；最后，去除光刻胶，如图17i所示。
最后，在如图17i所示的结构中，假设该牺牲材料为BSG，以该第二沟槽42为释放孔，在该第二沟槽42内通入氢氟酸溶液或气态氢氟酸作为腐蚀剂，去除该第二沟槽中露出的全部第五材料层(BSG)，以形成3个多翼结构110，如图17j所示。
可选地，该多层结构的沉积方式，可以使用旋涂、喷涂、热氧化、外延、物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、外延生长等多种工艺。
可选地，可以使用热氧化法、原子层沉积(Atomic layer deposition，ALD)、化学气相沉积(Chemical Vapor Deposition，CVD)等多种工艺在该衬底160 上形成该叠层结构120。
具体地，可以通过如下方式制备该叠层结构120：
以如图17b所示的多翼结构110为例，假设该叠层结构120包括2层导电层和1层电介质层，2层导电层记为导电层121和导电层122，1层电介质层记为电介质层123，利用ALD工艺在如图17b所示的多翼结构110上依次沉积导电层121、电介质层123和导电层122，如图17k所示。
可选地，该方法200还包括：
制备填充结构150，所述填充结构150包覆所述叠层结构120，以填充所述叠层结构120形成的空隙。
例如，所述填充结构150在外形上与所述叠层结构120互补。
具体地，在如图17k所示的结构中，利用LPCVD工艺，在叠层结构120 的上方填充第六材料，以形成该填充结构150，如图17l所示。
可选地，该第六材料可以是导电材料，也可以是其他的材料。
可选地，在一些实施例中，该方法200还包括：
制备互联结构170，以使该第一外接电极130和/或该第二外接电极140 通过该互联结构170电连接至该多层导电层中的导电层。
可选地，该互联结构170包括至少一个绝缘层171和导电通道172，该导电通道172贯穿该至少一个绝缘层171，以电连接该多层导电层中的导电层。
可选地，该至少一个绝缘层171的沉积方法包括旋涂、喷涂或者物理气相沉积(PVD)或化学气相沉积(CVD)。
可选地，该导电通道172的沉积方法包括PVD、金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition，MOCVD)、ALD。
具体地，在如图17l所示的结构中，对该填充结构150进行光刻处理，以形成至少一个窗口结构50，并露出该叠层结构110中的导电层121，如图 17m所示；在该填充结构150上表面和该至少一个窗口结构50内沉积绝缘材料，以形成绝缘层171，并对该绝缘层171进行光刻处理，以形成两个通孔结构51，分别露出导电层121和导电层122，如图17n所示；在通孔结构 51内沉积导电材料，以形成导电通道172，进而形成该互联结构170，如图 17o所示。
可选地，在一些实施例中，可以在该叠层结构120上方制备电极层，该电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，该第一导电区域形成该第一外接电极130，该第二导电区域形成该第二外接电极140。
可选地，该电极层的沉积方法包括PVD、电镀、化镀。
具体地，在如图17o所示的结构中，在该互联结构170上表面沉积该电极层，并对该电极层进行光刻处理，以得到相互分离的至少一个第一导电区域和至少一个第二导电区域，该第一导电区域形成该第一外接电极130，该第二导电区域形成该第二外接电极140，从而制备如图1所示的电容器100。
可选地，在一些实施例中，该多翼结构110自该衬底160的上表面沿着第一方向延伸进入该衬底160。例如，该多翼结构110中的轴沿着该第一方向延伸进入该衬底160，从而可以制备如图9所示的电容器。
在一些可能的实现方式中，该叠层结构120自该衬底160的上表面沿着第一方向延伸进入该衬底160。例如，该叠层结构120中的导电层121、导电层122和电介质层123自该衬底160的上表面沿着第一方向延伸进入该衬底160，并且，该填充结构150也延伸进入该衬底160，从而可以制备如图 10所示的电容器。
可选地，在一些实施例中，该衬底160为低电阻率衬底，上述步骤230 具体包括：在该衬底160下方制备该至少一个第一外接电极130，以及在该多翼结构的上方制备该至少一个第二外接电极140。
具体地，在如图17l所示的结构中，在衬底160下表面沉积电极材料，以形成第一外接电极130，以及在填充结构150的上表面沉积电极材料以形成第二外接电极140，从而制备如图11或图12所示的电容器。
可选地，该第一外接电极130和该第二外接电极140的沉积方法包括 PVD、电镀、化镀。
可选地，在一些实施例中，该多层导电层包括：第一导电层，该第一导电层在外形上与该多翼结构110互补。该叠层结构120中除该第一导电层之外的导电层和电介质层与该多翼结构110共形。从而，基于上述步骤210至 230可以制备如图8所示的电容器。
可选地，在一些实施例中，该多翼结构110由电阻率小于阈值的材料形成，或者，该多翼结构110的表面形成有重掺杂的电阻率小于阈值的导电层。
例如，该叠层结构120中距离该多翼结构110最近的导电层电连接该第一外接电极130，以及该多翼结构110电连接该第二外接电极140。
又例如，该叠层结构120中距离该多翼结构110最近的导电层电连接该第二外接电极140，以及该多翼结构110电连接该第一外接电极130。
在一些可能的实现方式中，该方法还包括：
制备隔离环180，该隔离环180位于该至少一个多翼结构110的外侧，且该隔离环180设置于该叠层结构120中，并自该叠层结构120的上表面沿着第一方向延伸进入或者贯穿该叠层结构120，以将该叠层结构120隔离为第一区域10和第二区域20，该第一外接电极130和/或该第二外接电极140 仅与位于该第一区域10的该叠层结构120电连接。
具体地，在步骤220中可以制备如图17p所示的结构，然后，对该填充结构150进行光刻处理，以形成一个窗口结构50，并露出叠层结构120中的导电层121，如图17q所示。然后，在该填充结构150上表面和该至少一个窗口结构50内沉积绝缘材料，以形成互联结构170中的该绝缘层171和隔离环180，如图17r所示。再然后，对该绝缘层171进行光刻处理，以形成两个通孔结构51，以分别露出叠层结构120中的导电层121和导电层122，如图17s所示。再然后，在该绝缘层171的上表面、通孔结构51内沉积电极材料，并进行光刻处理，以制备如图13所示的电容器。
需要说明的是，该隔离环180沿着该第一方向延伸进入位于电容芯片边缘的叠层结构120内，从而，将该叠层结构120隔离为第一区域10和第二区域20，该第二外接电极140仅与位于该第一区域10的该叠层结构120电连接。
具体地，在如图17l所示的结构中，对该填充结构150进行光刻处理，以形成一个窗口结构50和环状沟槽60，该窗口结构50中露出叠层结构120 中的导电层121，该环状沟槽60内露出衬底160。然后，在该填充结构150 上表面、该至少一个窗口结构50内和环状沟槽60内沉积绝缘材料，以形成该互联结构170中的绝缘层171和隔离环180。再然后，对该绝缘层171进行光刻处理，以形成两个通孔结构51，以分别露出叠层结构120中的导电层 121和导电层122。再然后，在该绝缘层171的上表面、通孔结构51内沉积电极材料，并进行光刻处理，以制备如图14所示的电容器。
因此，在本申请实施例提供的电容器的制作方法中，通过制备多翼结构的方式，可以增大电容器的电容值。
下面结合两个具体地实施例对本申请的电容器的制作方法作进一步说明。为了便于理解，在该实施例一中制作如图1所示的电容器。在该实施例二中制作如图7所示的电容器。当然，利用该实施例一和实施例二中的电容器的制作方法还可以制作如图8、图9、图10、图11、图12、图13和图14 所示的电容器，只是在电极层、衬底、多翼结构、叠层结构和隔离环的设置等部分有所区别，为了简洁，在此不再赘述。
实施例一
步骤一：选取硅晶圆作为衬底。利用CVD工艺，在衬底上沉积结构材料1-牺牲材料-结构材料1-牺牲材料-结构材料1-牺牲材料的叠层结构。其中结构材料1为重掺硼的多晶硅，牺牲材料为BSG。
步骤二：在叠层结构表面旋涂一层光刻胶，曝光、显影后打开若干光刻胶的缺口，然后利用干法刻蚀工艺去除未被光刻胶覆盖的膜层结构，形成沟槽1。最后去除光刻胶。
步骤三：利用CVD工艺，在沟槽1内部填充重掺硼的多晶硅，作为结构材料2。
步骤四：在结构材料2表面旋涂一层光刻胶，曝光、显影后打开若干光刻胶的缺口，然后利用干法刻蚀工艺去除未被光刻胶覆盖的膜层结构，形成沟槽2。最后去除光刻胶。
步骤五：将沟槽2作为释放孔，使用氢氟酸溶液或气态氢氟酸作为腐蚀剂，去除BSG，得到由多晶硅组成的多翼状结构。需要注意的是，由于沟槽 1和沟槽2在衬底表面的投影可以多种多样，所以翼状结构的三维形态也有多种可能。
步骤六：利用ALD工艺，在多翼状结构表面沉积一层TiN，作为电容的第一极板；接着沉积一层氧化铝作为电介质层；最后沉积一层TiN作为第二极板。
步骤七：利用低压力化学气相沉积法(Low Pressure Chemical VaporDeposition，LPCVD)工艺，沉积氧化硅作为填充材料，填充、包覆整个多翼结构。
步骤八：在填充材料表面旋涂一层光刻胶，曝光、显影后打开一个光刻胶的缺口，然后利用干法刻蚀工艺去除缺口内的第二导电层及电介质层，露出电容第一导电层。
步骤九：利用PECVD工艺，沉积一层USG作为绝缘材料。
步骤十：在USG表面旋涂一层光刻胶，曝光、显影后打开2个光刻胶的缺口，然后利用氢氟酸溶液去除缺口内的USG和氧化硅。两个缺口分别露出第一导电层和第二导电层。
步骤十一：利用PVD工艺，沉积一层Al。利用光刻形成Al的两个焊盘 (电极)。其中一个焊盘连接第一导电层，另一个焊盘连接第二导电层。
实施例二
步骤一：选取硅晶圆作为衬底。利用CVD工艺，在衬底上沉积结构材料-牺牲材料-结构材料-牺牲材料-结构材料-牺牲材料的叠层结构。其中结构材料为不定形硅，牺牲材料为TEOS。
步骤二：在叠层结构表面旋涂一层光刻胶，曝光、显影后打开若干光刻胶的缺口，然后利用干法刻蚀工艺去除未被光刻胶覆盖的膜层结构，形成沟槽。最后去除光刻胶。
步骤三：将沟槽作为释放孔，使用氢氟酸溶液或气态氢氟酸作为TEOS 的腐蚀剂，通过控制腐蚀速率和时间，保留部分TEOS，得到多翼结构。
步骤四：利用ALD工艺，在多翼状结构表面沉积一层TiN，作为电容的第一极板；沉积一层氧化铝作为第一电介质层；沉积一层TiN作为第二极板；沉积一层氧化铝作为第二电介质层；最后，利用LPCVD工艺，将剩余空隙填满重掺杂多晶硅，作为第三极板。
步骤五：利用两步光刻工艺，打开两个缺口，分别露出第一极板和第二极板，如图所示。
步骤六：利用等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)工艺，沉积一层氧化硅作为层间介质层。
步骤七：利用光刻工艺，打开若干通孔，分别露出第一极板、第二极板、第三极板。
步骤八：利用PVD工艺，在通孔内沉积一层Ti作为黏附层，一层TiN 作为阻挡层；再利用MOCVD工艺，将通孔填满钨，形成导电通道。最后利用表面平坦化工艺，磨去表面多余的金属。
步骤九：利用PVD工艺沉积一层Ti，一层TiN，一层Al；最后利用光刻形成两个焊盘。其中一个焊盘通过导电通道连接第一极板、第三极板，另一个焊盘通过导电通道连接第二极板。
本领域普通技术人员可以意识到，以上结合附图详细描述了本申请的优选实施方式，但是，本申请并不限于上述实施方式中的具体细节，在本申请的技术构思范围内，可以对本申请的技术方案进行多种简单变型，这些简单变型均属于本申请的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本申请对各种可能的组合方式不再另行说明。
此外，本申请的各种不同的实施方式之间也可以进行任意组合，只要其不违背本申请的思想，其同样应当视为本申请所申请的内容。

Claims (38)

1.一种电容器，其特征在于，所述电容器包括：
至少一个多翼结构；
叠层结构，所述叠层结构包覆所述至少一个多翼结构，所述叠层结构包括至少一层电介质层和多层导电层，所述至少一层电介质层和所述多层导电层形成导电层与电介质层彼此相邻的结构；
至少一个第一外接电极，所述第一外接电极电连接至所述多层导电层中的一部分导电层；
至少一个第二外接电极，所述第二外接电极电连接至所述多层导电层中的另一部分导电层，所述一部分导电层中的每个导电层在所述叠层结构中相邻的导电层包括有所述另一部分导电层中的至少一个导电层；
隔离环，位于所述至少一个多翼结构的外侧，且所述隔离环设置于所述叠层结构中，并自所述叠层结构的上表面沿着第一方向延伸进入或者贯穿所述叠层结构，以将所述叠层结构隔离为第一区域和第二区域，所述第一外接电极和所述第二外接电极仅与位于所述第一区域的所述叠层结构电连接。
2.根据权利要求1所述的电容器，其特征在于，所述第一外接电极电连接至所述多层导电层中的所有奇数层导电层，以及所述第二外接电极电连接至所述多层导电层中的所有偶数层导电层。
3.根据权利要求1或2所述的电容器，其特征在于，所述多层导电层包括：第一导电层，所述第一导电层在外形上与所述多翼结构互补。
4.根据权利要求3所述的电容器，其特征在于，所述叠层结构中除所述第一导电层之外的导电层和电介质层与所述多翼结构共形。
5.根据权利要求1或2所述的电容器，其特征在于，所述电容器还包括：填充结构，所述填充结构包覆所述叠层结构，以填充所述叠层结构形成的空隙。
6.根据权利要求5所述的电容器，其特征在于，所述填充结构在外形上与所述叠层结构互补。
7.根据权利要求1或2所述的电容器，其特征在于，所述多翼结构由电阻率小于阈值的材料形成，或者，所述多翼结构的表面形成有重掺杂的电阻率小于阈值的导电层。
8.根据权利要求7所述的电容器，其特征在于，
所述叠层结构中距离所述多翼结构最近的导电层电连接所述第一外接电极，以及所述多翼结构电连接所述第二外接电极；或者
所述叠层结构中距离所述多翼结构最近的导电层电连接所述第二外接电极，以及所述多翼结构电连接所述第一外接电极。
9.根据权利要求1或2所述的电容器，其特征在于，所述多翼结构包括N个轴和M个翼，其中，所述N个轴延着第一方向延伸，所述M个翼为从所述N个轴的侧壁向垂直于所述第一方向的方向延伸形成的凸起结构，M为大于或者等于2的整数，N为正整数。
10.根据权利要求9所述的电容器，其特征在于，所述M个翼由第一材料形成，所述N个轴中连接所述翼的区域由所述第一材料形成，以及所述N个轴中除连接所述翼的区域之外的区域由与所述第一材料不同的第二材料形成。
11.根据权利要求9所述的电容器，其特征在于，所述M个翼中的第一翼和所述N个轴由第三材料形成，所述M个翼中除所述第一翼之外的翼由与所述第三材料不同的第四材料形成。
12.根据权利要求11所述的电容器，其特征在于，所述第一翼位于所述M个翼中其余翼的上方。
13.根据权利要求1或2所述的电容器，其特征在于，所述电容器还包括：衬底，设置于所述多翼结构的下方。
14.根据权利要求13所述的电容器，其特征在于，所述多翼结构自所述衬底的上表面沿着第一方向延伸进入所述衬底。
15.根据权利要求13所述的电容器，其特征在于，所述叠层结构自所述衬底的上表面沿着第一方向延伸进入所述衬底。
16.根据权利要求13所述的电容器，其特征在于，所述衬底为电阻率小于阈值的衬底，所述第一外接电极设置于所述衬底的下方，所述第二外接电极设置于所述多翼结构的上方。
17.根据权利要求1或2所述的电容器，其特征在于，所述电容器还包括：电极层，设置于所述多翼结构的上方，所述电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，所述第一导电区域形成所述第一外接电极，所述第二导电区域形成所述第二外接电极。
18.根据权利要求1或2所述的电容器，其特征在于，所述第一外接电极和/或所述第二外接电极通过互联结构电连接至所述多层导电层中的导电层。
19.根据权利要求18所述的电容器，其特征在于，所述互联结构包括至少一个绝缘层和导电通道，所述导电通道贯穿所述至少一个绝缘层，以电连接所述多层导电层中的导电层。
20.根据权利要求1或2所述的电容器，其特征在于，所述导电层包括以下中的至少一层：
重掺杂多晶硅层，金属硅化物层，碳层，导电聚合物层，铝层，铜层，镍层，氮化钽层，氮化钛层，氮化铝钛层，氮化硅钽层，氮化碳钽层。
21.根据权利要求1或2所述的电容器，其特征在于，所述电介质层包括以下中的至少一层：
硅的氧化物层，硅的氮化物层，硅的氮氧化物层，金属的氧化物层，金属的氮化物层和金属的氮氧化物层。
22.一种电容器的制作方法，其特征在于，包括：
在衬底上方制备至少一个多翼结构；
在所述至少一个多翼结构表面制备叠层结构，所述叠层结构包覆所述多翼结构，所述叠层结构包括至少一层电介质层和多层导电层，所述至少一层电介质层和所述多层导电层形成导电层与电介质层彼此相邻的结构；
制备至少一个第一外接电极和至少一个第二外接电极，其中，所述第一外接电极电连接至所述多层导电层中的一部分导电层，所述第二外接电极电连接至所述多层导电层中的另一部分导电层，所述一部分导电层中的每个导电层在所述叠层结构中相邻的导电层包括有所述另一部分导电层中的至少一个导电层；
制备隔离环，所述隔离环位于所述至少一个多翼结构的外侧，且所述隔离环设置于所述叠层结构中，并自所述叠层结构的上表面沿着第一方向延伸进入或者贯穿所述叠层结构，以将所述叠层结构隔离为第一区域和第二区域，所述第一外接电极和/或所述第二外接电极仅与位于所述第一区域的所述叠层结构电连接。
23.根据权利要求22所述的方法，其特征在于，所述第一外接电极电连接至所述多层导电层中的所有奇数层导电层，以及所述第二外接电极电连接至所述多层导电层中的所有偶数层导电层。
24.根据权利要求22或23所述的方法，其特征在于，所述在衬底上方制备至少一个多翼结构，包括：
在衬底上方制备多层结构，所述多层结构包括至少两个第一材料层和至少一个第二材料层，所述至少两个第一材料层和所述至少一个第二材料层形成第一材料层与第二材料层彼此相邻的结构，所述第一材料与所述第二材料不同，以及所述第一材料层与所述衬底直接接触；
在所述多层结构上制备至少一个第一沟槽，所述第一沟槽自所述多层结构的上表面沿着第一方向延伸进入所述多层结构；
去除所述第一沟槽中露出的部分第二材料层，以形成所述至少一个多翼结构。
25.根据权利要求22或23所述的方法，其特征在于，所述在衬底上方制备至少一个多翼结构，包括：
在衬底上方制备多层结构，所述多层结构包括至少一个第四材料层和至少一个第五材料层，所述至少一个第四材料层和所述至少一个第五材料层形成第四材料层与第五材料层彼此相邻的结构，所述第四材料与所述第五材料不同，所述第四材料层与所述衬底直接接触；
在所述多层结构上制备至少一个第一沟槽，所述第一沟槽自所述多层结构的上表面沿着第一方向延伸进入所述多层结构；
在所述多层结构的上方和所述至少一个第一沟槽内沉积第三材料，以形成第一结构；
在所述第一结构上制备至少一个第二沟槽，所述第二沟槽自所述第一结构的上表面沿着所述第一方向延伸进入所述多层结构，以露出所述至少一层第五材料层，且所述第二沟槽位于所述第一沟槽的外侧；
去除所述第二沟槽中露出的第五材料层，以形成所述至少一个多翼结构。
26.根据权利要求22或23所述的方法，其特征在于，所述多层导电层包括：第一导电层，所述第一导电层在外形上与所述多翼结构互补。
27.根据权利要求26所述的方法，其特征在于，所述叠层结构中除所述第一导电层之外的导电层和电介质层与所述多翼结构共形。
28.根据权利要求22或23所述的方法，其特征在于，所述方法还包括：
制备填充结构，所述填充结构包覆所述叠层结构，以填充所述叠层结构形成的空隙。
29.根据权利要求28所述的方法，其特征在于，所述填充结构在外形上与所述叠层结构互补。
30.根据权利要求22或23所述的方法，其特征在于，所述多翼结构由电阻率小于阈值的材料形成，或者，所述多翼结构的表面形成有重掺杂的电阻率小于阈值的导电层。
31.根据权利要求30所述的方法，其特征在于，
所述叠层结构中距离所述多翼结构最近的导电层电连接所述第一外接电极，以及所述多翼结构电连接所述第二外接电极；或者
所述叠层结构中距离所述多翼结构最近的导电层电连接所述第二外接电极，以及所述多翼结构电连接所述第一外接电极。
32.根据权利要求22或23所述的方法，其特征在于，所述多翼结构包括N个轴和M个翼，其中，所述N个轴延着所述第一方向延伸，所述M个翼为从所述N个轴的侧壁向垂直于所述第一方向的方向延伸形成的凸起结构，M为大于或者等于2的整数，N为正整数。
33.根据权利要求22或23所述的方法，其特征在于，所述多翼结构自所述衬底的上表面沿着第一方向延伸进入所述衬底。
34.根据权利要求22或23所述的方法，其特征在于，所述叠层结构自所述衬底的上表面沿着第一方向延伸进入所述衬底。
35.根据权利要求22或23所述的方法，其特征在于，所述制备至少一个第一外接电极和至少一个第二外接电极，包括：
在所述叠层结构上方制备电极层，所述电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，所述第一导电区域形成所述第一外接电极，所述第二导电区域形成所述第二外接电极。
36.根据权利要求22或23所述的方法，其特征在于，所述衬底为电阻率小于阈值的衬底；
所述制备至少一个第一外接电极和至少一个第二外接电极，包括：
在所述衬底下方制备所述至少一个第一外接电极，以及
在所述多翼结构的上方制备所述至少一个第二外接电极。
37.根据权利要求22或23所述的方法，其特征在于，所述方法还包括：
制备互联结构，以使所述第一外接电极和/或所述第二外接电极通过所述互联结构电连接至所述多层导电层中的导电层。
38.根据权利要求37所述的方法，其特征在于，所述互联结构包括至少一个绝缘层和导电通道，所述导电通道贯穿所述至少一个绝缘层，以电连接所述多层导电层中的导电层。
CN201980000563.1A 2019-04-19 2019-04-19 电容器及其制作方法 Active CN112119476B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/083533 WO2020211093A1 (zh) 2019-04-19 2019-04-19 电容器及其制作方法

Publications (2)

Publication Number Publication Date
CN112119476A CN112119476A (zh) 2020-12-22
CN112119476B true CN112119476B (zh) 2022-04-19

Family

ID=72837023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980000563.1A Active CN112119476B (zh) 2019-04-19 2019-04-19 电容器及其制作方法

Country Status (4)

Country Link
US (1) US11469168B2 (zh)
EP (1) EP3780044B1 (zh)
CN (1) CN112119476B (zh)
WO (1) WO2020211093A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869929B2 (en) * 2020-06-16 2024-01-09 Changxin Memory Technologies, Inc. Laminated capacitor and method for manufacturing the same
US11887976B2 (en) * 2020-10-26 2024-01-30 Mediatek Inc. Land-side silicon capacitor design and semiconductor package using the same
US11735624B2 (en) * 2021-03-05 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-lateral recessed MIM structure
US20230178587A1 (en) * 2021-12-05 2023-06-08 International Business Machines Corporation High-density metal-insulator-metal capacitor integration wth nanosheet stack technology

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19536528A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Integrierbarer Kondensator und Verfahren zu seiner Herstellung
TW427013B (en) * 1997-05-06 2001-03-21 United Microelectronics Corp The structure of the capacitors of DRAM and the manufacturing method of the same
US6737699B2 (en) * 2002-06-27 2004-05-18 Intel Corporation Enhanced on-chip decoupling capacitors and method of making same
KR20100089522A (ko) * 2009-02-04 2010-08-12 삼성전자주식회사 커패시터 및 그 제조 방법.
US9111689B2 (en) 2009-07-02 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical interdigitated semiconductor capacitor
KR20120055363A (ko) * 2010-11-23 2012-05-31 삼성전자주식회사 커패시터 및 이를 포함하는 반도체 소자
CN102820279B (zh) * 2011-06-10 2015-06-17 台湾积体电路制造股份有限公司 垂直相互交叉的半导体电容器
CN102543430A (zh) * 2012-01-12 2012-07-04 西安交通大学 焦绿石薄膜多层陶瓷电容器及其低温制备方法
CN102683318B (zh) * 2012-05-25 2014-07-02 无锡纳能科技有限公司 硅电容器内部多层电极连接结构及连接方法
US8614126B1 (en) * 2012-08-15 2013-12-24 Sandisk Technologies Inc. Method of making a three-dimensional memory array with etch stop
US9450041B2 (en) * 2012-11-28 2016-09-20 Marvell World Trade Ltd. Stackable high-density metal-oxide-metal capacitor with minimum top plate parasitic capacitance
US9553096B2 (en) * 2013-11-22 2017-01-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with capacitor
US9349880B2 (en) * 2014-06-17 2016-05-24 Globalfoundries Inc. Semiconductor devices with semiconductor bodies having interleaved horizontal portions and method of forming the devices
CN106876152B (zh) * 2015-12-11 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种超级电容电池及其制造方法
US10424585B2 (en) * 2016-01-21 2019-09-24 International Business Machines Corporation Decoupling capacitor on strain relaxation buffer layer
CN208738233U (zh) * 2018-09-26 2019-04-12 长鑫存储技术有限公司 电容器及半导体器件

Also Published As

Publication number Publication date
US20210013143A1 (en) 2021-01-14
CN112119476A (zh) 2020-12-22
EP3780044A1 (en) 2021-02-17
EP3780044A4 (en) 2021-06-02
WO2020211093A1 (zh) 2020-10-22
EP3780044B1 (en) 2022-06-01
US11469168B2 (en) 2022-10-11

Similar Documents

Publication Publication Date Title
CN112119476B (zh) 电容器及其制作方法
WO2021051285A1 (zh) 电容器及其制作方法
CN112602191B (zh) 电容器及其制作方法
US11615921B2 (en) Capacitor and manufacturing method therefor
US20220254714A1 (en) Capacitor and method for producing the same
US11276750B2 (en) Capacitor and method for fabricating the same
US11462609B2 (en) Capacitor and manufacturing method therefor
US11362171B2 (en) Capacitor and manufacturing method therefor
US11239308B2 (en) Capacitor and method for producing capacitor
CN211929311U (zh) 电容器
CN113748508B (zh) 电容器、电容结构、电容器的制作方法
WO2021138839A1 (zh) 电容器及其制作方法
WO2021196018A1 (zh) 电容器及其制作方法
CN211208251U (zh) 电容器
CN111971791B (zh) 电容器及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant