CN113748508B - 电容器、电容结构、电容器的制作方法 - Google Patents
电容器、电容结构、电容器的制作方法 Download PDFInfo
- Publication number
- CN113748508B CN113748508B CN202080001581.4A CN202080001581A CN113748508B CN 113748508 B CN113748508 B CN 113748508B CN 202080001581 A CN202080001581 A CN 202080001581A CN 113748508 B CN113748508 B CN 113748508B
- Authority
- CN
- China
- Prior art keywords
- external electrode
- conductive
- capacitor
- layer
- wing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 349
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000463 material Substances 0.000 claims description 164
- 239000000758 substrate Substances 0.000 claims description 131
- 238000000034 method Methods 0.000 claims description 79
- 125000006850 spacer group Chemical group 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 238000011049 filling Methods 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 11
- 230000000295 complement effect Effects 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- VQYPKWOGIPDGPN-UHFFFAOYSA-N [C].[Ta] Chemical compound [C].[Ta] VQYPKWOGIPDGPN-UHFFFAOYSA-N 0.000 claims description 4
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 4
- 229920001940 conductive polymer Polymers 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 544
- 238000005229 chemical vapour deposition Methods 0.000 description 17
- 238000005240 physical vapour deposition Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 9
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 239000005360 phosphosilicate glass Substances 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 239000005388 borosilicate glass Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 229920000620 organic polymer Polymers 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229920000052 poly(p-xylylene) Polymers 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- BLIQUJLAJXRXSG-UHFFFAOYSA-N 1-benzyl-3-(trifluoromethyl)pyrrolidin-1-ium-3-carboxylate Chemical compound C1C(C(=O)O)(C(F)(F)F)CCN1CC1=CC=CC=C1 BLIQUJLAJXRXSG-UHFFFAOYSA-N 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000001247 metal acetylides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910002244 LaAlO3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910000167 hafnon Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种电容器、电容结构、电容器的制作方法，能够制备小体积、高容值密度的电容器。该电容器包括：叠层结构(120)，包括至少一层电介质层(23)和多层导电层(21/22)，至少一层电介质层(23)和多层导电层(21/22)形成导电层与电介质层彼此交替的结构；至少一个第一外接电极(130)和至少一个第二外接电极(140)，位于叠层结构(120)的上方；至少一个第三外接电极(150)和至少一个第四外接电极(160)，位于叠层结构(120)的下方；第一外接电极(130)和第三外接电极(150)电连接至多层导电层中的部分或者全部奇数层导电层，第二外接电极(140)和第四外接电极(160)电连接至多层导电层中的部分或者全部偶数层导电层。
Description
技术领域
本申请涉及电容器领域，并且更具体地，涉及一种电容器、电容结构、电容器的制作方法。
背景技术
电容器在电路中可以起到旁路、滤波、去耦等作用，是保证电路正常运转的不可或缺的一部分。随着现代电子系统不断向多功能、高集成、低功耗、微型化发展，传统的多层陶瓷电容(Multi-layer Ceramic Capacitors，MLCC)已经难以满足应用端日益严苛的小体积、高容量的需求。如何制备小体积、高容量的电容器，成为一个亟待解决的技术问题。
发明内容
本申请提供一种电容器、电容结构、电容器的制作方法，在电容器的正、反两面都设置了电容器的多个电极，同时能够基于多翼结构制备小体积、高容值密度的双面电容器。
第一方面，提供了一种电容器，包括：
叠层结构，所述叠层结构包括至少一层电介质层和多层导电层，所述至少一层电介质层和所述多层导电层形成导电层与电介质层彼此交替的结构；
至少一个第一外接电极和至少一个第二外接电极，其中，所述第一外接电极和所述第二外接电极位于所述叠层结构的上方，所述第一外接电极电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第二外接电极电连接至所述多层导电层中的部分或者全部偶数层导电层；
至少一个第三外接电极和至少一个第四外接电极，其中，所述第三外接电极和所述第四外接电极位于所述叠层结构的下方，所述第三外接电极电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第四外接电极电连接至所述多层导电层中的部分或者全部偶数层导电层。
在一些可能的实现方式中，所述电容器还包括：
多翼结构，所述叠层结构包覆所述多翼结构。
在一些可能的实现方式中，所述多翼结构包括多组翼状结构和多个支撑结构，其中，每组翼状结构中的各个翼状结构平行设置，所述支撑结构为中空的结构，所述翼状结构为所述支撑结构的外侧壁沿第一方向延伸形成的凸起结构，所述第一方向为垂直于所述支撑结构的侧壁的方向。
在一些可能的实现方式中，所述多层导电层中的部分或者全部导电层与所述多翼结构共形。
在一些可能的实现方式中，所述多层导电层中的一部分导电层与所述多翼结构共形，另一部分导电层在外形上与所述多翼结构互补。
在一些可能的实现方式中，所述多组翼状结构中的单个翼状结构包括沿着所述第一方向延伸的多个翼。
在一些可能的实现方式中，所述多个支撑结构中的支撑结构在其中空区域设置有至少一个轴，所述轴与所述支撑结构的侧壁平行。
在一些可能的实现方式中，所述电容器还包括：
隔离环，位于所述多个支撑结构的外侧的上方，且所述隔离环用于将所述叠层结构分隔为内侧和外侧两部分，所述第一外接电极和所述第二外接电极仅与所述叠层结构位于所述隔离环的内侧的部分电连接，以及所述第三外接电极和所述第四外接电极仅与所述叠层结构位于所述隔离环的内侧的部分电连接。
在一些可能的实现方式中，所述电容器还包括：
至少一个第一导电通孔结构和至少一个第二导电通孔结构，其中，
所述第一导电通孔结构位于所述隔离环中，所述第二导电通孔结构位于所述隔离环之外靠近所述电容器中心的区域；或者，所述第一导电通孔结构和/或所述第二导电通孔结构位于所述隔离环之外靠近所述电容器中心的区域；
所述第一外接电极通过所述至少一个第一导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第二外接电极通过所述至少一个第二导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
在一些可能的实现方式中，所述电容器还包括：环状结构，所述环状结构位于所述多个支撑结构和所述多组翼状结构的外侧。
在一些可能的实现方式中，所述环状结构由多层第一材料层和多层第二材料层交替堆叠形成。
在一些可能的实现方式中，所述多个翼状结构和所述多个支撑结构由所述第一材料形成。
在一些可能的实现方式中，所述多翼结构由导电材料制成，所述第二外接电极电连接至所述多翼结构。
在一些可能的实现方式中，所述多翼结构包括主体材料和主体材料表面的导电层或导电区域，所述第二外接电极通过与主体材料和主体材料表面的导电层或导电区域电连接与所述多翼结构的电连接。
在一些可能的实现方式中，所述多翼结构由电阻率小于阈值的材料形成，或者，所述多翼结构的表面形成有重掺杂的导电层或者重掺杂的导电区域。
在一些可能的实现方式中，所述电容器还包括：填充结构，所述填充结构包覆所述叠层结构，并填充所述叠层结构形成的空隙。
在一些可能的实现方式中，所述电容器还包括：衬底，设置于所述多翼结构的下方。
在一些可能的实现方式中，所述多组翼状结构中与所述衬底接触的翼状结构在不同的支撑结构之间存在非连续区域。
在一些可能的实现方式中，所述衬底在所述非连续区域处形成衬底沟槽，所述叠层结构进一步设置于所述衬底沟槽内。
在一些可能的实现方式中，所述支撑结构贯穿所述衬底，以使所述衬底的下表面露出所述叠层结构。
在一些可能的实现方式中，所述第三外接电极和/或所述第四外接电极电连接至所述多层导电层位于所述支撑结构中的区域。
在一些可能的实现方式中，所述衬底由导电材料制成，所述第三外接电极通过所述衬底电连接至所述多层导电层中与所述衬底接触的导电层。
在一些可能的实现方式中，所述第一外接电极和/或所述第二外接电极通过位于所述多翼结构上方的第一互联结构电连接至所述多层导电层中的导电层。
在一些可能的实现方式中，所述第一互联结构包括至少一个第一绝缘层、至少一个第一导电通孔结构和至少一个第二导电通孔结构，其中，所述至少一个第一绝缘层位于所述多翼结构的上方，所述第一导电通孔结构和所述第二导电通孔结构贯穿所述至少一个第一绝缘层，所述第一外接电极通过所述至少一个第一导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第二外接电极通过所述至少一个第二导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
在一些可能的实现方式中，所述第三外接电极和/或所述第四外接电极通过位于所述多翼结构下方的第二互联结构电连接至所述多层导电层中的导电层。
在一些可能的实现方式中，所述第二互联结构包括至少一个第二绝缘层、至少一个第三导电通孔结构和至少一个第四导电通孔结构，其中，所述至少一个第二绝缘层位于所述多翼结构的下方，所述第三导电通孔结构和所述第四导电通孔结构贯穿所述至少一个第二绝缘层，所述第三外接电极通过所述至少一个第三导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第四外接电极通过所述至少一个第四导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
在一些可能的实现方式中，所述电容器还包括：第一电极层，设置于所述叠层结构的上方，所述第一电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，所述第一导电区域形成所述第一外接电极，所述第二导电区域形成所述第二外接电极。
在一些可能的实现方式中，所述电容器还包括：第二电极层，设置于所述叠层结构的下方，所述第二电极层包括相互分离的至少一个第三导电区域和至少一个第四导电区域，所述第三导电区域形成所述第三外接电极，所述第四导电区域形成所述第四外接电极。
在一些可能的实现方式中，所述多层导电层中的导电层包括以下中的至少一层：
重掺杂多晶硅层，金属硅化物层，碳层，导电聚合物层，铝层，铜层，镍层，氮化钽层，氮化钛层，氮化铝钛层，氮化硅钽层，氮化碳钽层。
在一些可能的实现方式中，所述至少一层电介质层中的电介质层包括以下中的至少一层：
硅的氧化物层，硅的氮化物层，硅的氮氧化物层，金属的氧化物层，金属的氮化物层和金属的氮氧化物层。
第二方面，提供了一种电容结构，包括：
第一电容器和第二电容器，其中，所述第一电容器和所述第二电容器为如上述第一方面及其任一可能的实现方式中的电容器，所述第二电容器位于所述第一电容器的上方，且所述第一电容器的第一外接电极与所述第二电容器的第三外接电极电连接，所述第一电容器的第二外接电极与所述第二电容器的第四外接电极电连接。
在一些可能的实现方式中，所述电容结构还包括：第三电容器，所述第三电容器为如上述第一方面及其任一可能的实现方式中的电容器，所述第三电容器位于所述第一电容器的下方，且所述第一电容器的第三外接电极与所述第三电容器的第一外接电极电连接，所述第一电容器的第四外接电极与所述第三电容器的第二外接电极电连接。
第三方面，提供了一种电容器的制作方法，包括：
在衬底上方制备叠层结构，所述叠层结构包括至少一层电介质层和多层导电层，所述至少一层电介质层和所述多层导电层形成导电层与电介质层彼此交替的结构；
制备至少一个第一外接电极和至少一个第二外接电极，其中，所述第一外接电极和所述第二外接电极位于所述叠层结构的上方，所述第一外接电极电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第二外接电极电连接至所述多层导电层中的部分或者全部偶数层导电层；
制备至少一个第三外接电极和至少一个第四外接电极，其中，所述第三外接电极和所述第四外接电极位于所述叠层结构的下方，所述第三外接电极电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第四外接电极电连接至所述多层导电层中的部分或者全部偶数层导电层。
在一些可能的实现方式中，所述方法还包括：
在所述衬底上方制备多翼结构，所述叠层结构包覆所述多翼结构。
在一些可能的实现方式中，所述多翼结构包括多组翼状结构和多个支撑结构，其中，每组翼状结构中的各个翼状结构平行设置，所述支撑结构为中空的结构，所述翼状结构为所述支撑结构的外侧壁沿第一方向延伸形成的凸起结构，所述第一方向为垂直于所述支撑结构的侧壁的方向。
在一些可能的实现方式中，所述在衬底上方制备多翼结构，包括：
在所述衬底上方制备多层结构，所述多层结构包括多层第一材料层和多层第二材料层，所述多层第一材料层和所述多层第二材料层形成第一材料层与第二材料层彼此交替的结构，所述第一材料与所述第二材料不同，以及所述第一材料层与所述衬底直接接触；
以所述多层结构为基础，制备多个沟槽，所述沟槽沿着垂直于所述衬底的方向延伸且进入所述衬底；
在所述多层结构上表面、所述多个沟槽的底部和内侧壁沉积所述第一材料，以形成所述第一材料制成的多个中空柱状的第一结构，作为形成所述多个支撑结构的基础；
在余留的所述多层结构内制备沟槽状的多个第二结构，所述第二结构沿着垂直于所述衬底的方向延伸至所述衬底的上表面；
去除所述多个第二结构中露出的第二材料层；
对所述衬底进行减薄处理，以形成所述多翼结构。
在一些可能的实现方式中，所述多层导电层中的部分或者全部导电层与所述多翼结构共形。
在一些可能的实现方式中，所述多层导电层中的一部分导电层与所述多翼结构共形，另一部分导电层在外形上与所述多翼结构互补。
在一些可能的实现方式中，所述多组翼状结构中的单个翼状结构包括沿着所述第一方向延伸的多个翼。
在一些可能的实现方式中，所述多个支撑结构中的支撑结构在其中空区域设置有至少一个轴，所述轴与所述支撑结构的侧壁平行。
在一些可能的实现方式中，所述方法还包括：
制备隔离环，所述隔离环位于所述多个支撑结构的外侧的上方，且所述隔离环用于将所述叠层结构分隔为内侧和外侧两部分，所述第一外接电极和所述第二外接电极仅与所述叠层结构位于所述隔离环的内侧的部分电连接，以及所述第三外接电极和所述第四外接电极仅与所述叠层结构位于所述隔离环的内侧的部分电连接。
在一些可能的实现方式中，所述方法还包括：
制备至少一个第一导电通孔结构和至少一个第二导电通孔结构，其中，
所述第一导电通孔结构位于所述隔离环中，所述第二导电通孔结构位于所述隔离环之外靠近所述电容器中心的区域；或者，所述第一导电通孔结构和/或所述第二导电通孔结构位于所述隔离环之外靠近所述电容器中心的区域；
所述第一外接电极通过所述至少一个第一导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第二外接电极通过所述至少一个第二导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
在一些可能的实现方式中，所述电容器还包括：环状结构，所述环状结构位于所述多个支撑结构和所述多组翼状结构的外侧。
在一些可能的实现方式中，所述环状结构由多层第一材料层和多层第二材料层交替堆叠形成。
在一些可能的实现方式中，所述多组翼状结构和所述多个支撑结构由所述第一材料形成。
在一些可能的实现方式中，所述多翼结构由导电材料制成，所述第二外接电极电连接至所述多翼结构。
在一些可能的实现方式中，所述多翼结构包括主体材料和主体材料表面的导电层或导电区域，所述第二外接电极通过与主体材料和主体材料表面的导电层或导电区域电连接与所述多翼结构的电连接。
在一些可能的实现方式中，所述多翼结构由电阻率小于阈值的材料形成，或者，所述多翼结构的表面形成有重掺杂的导电层或者重掺杂的导电区域。
在一些可能的实现方式中，所述方法还包括：
制备填充结构，所述填充结构包覆所述叠层结构，并填充所述叠层结构形成的空隙。
在一些可能的实现方式中，所述多组翼状结构中与所述衬底接触的翼状结构在不同的支撑结构之间存在非连续区域。
在一些可能的实现方式中，所述衬底在所述非连续区域处形成衬底沟槽，所述叠层结构进一步设置于所述衬底沟槽内。
在一些可能的实现方式中，所述支撑结构贯穿所述衬底，以使所述衬底的下表面露出所述叠层结构。
在一些可能的实现方式中，所述第三外接电极和/或所述第四外接电极电连接至所述多层导电层位于所述支撑结构中的区域。
在一些可能的实现方式中，在所述衬底由导电材料制成，所述第三外接电极通过所述衬底电连接至所述多层导电层中与所述衬底接触的导电层。
在一些可能的实现方式中，所述方法还包括：
制备第一互联结构，其中，所述第一互联结构位于所述多翼结构上方，所述第一外接电极和/或所述第二外接电极通过所述第一互联结构电连接至所述多层导电层中的导电层。
在一些可能的实现方式中，所述第一互联结构包括至少一个第一绝缘层、至少一个第一导电通孔结构和至少一个第二导电通孔结构，其中，所述至少一个第一绝缘层位于所述多翼结构的上方，所述第一导电通孔结构和所述第二导电通孔结构贯穿所述至少一个第一绝缘层，所述第一外接电极通过所述至少一个第一导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第二外接电极通过所述至少一个第二导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
在一些可能的实现方式中，所述方法还包括：
制备第二互联结构，其中，所述第二互联结构位于所述多翼结构下方，所述第三外接电极和/或所述第四外接电极通过所述第二互联结构电连接至所述多层导电层中的导电层。
在一些可能的实现方式中，所述第二互联结构包括至少一个第二绝缘层、至少一个第三导电通孔结构和至少一个第四导电通孔结构，其中，所述至少一个第二绝缘层位于所述多翼结构的下方，所述第三导电通孔结构和所述第四导电通孔结构贯穿所述至少一个第二绝缘层，所述第三外接电极通过所述至少一个第三导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第四外接电极通过所述至少一个第四导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
在一些可能的实现方式中，所述制备至少一个第一外接电极和至少一个第二外接电极，包括：
在所述叠层结构的上方制备第一电极层，所述第一电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，所述第一导电区域形成所述第一外接电极，所述第二导电区域形成所述第二外接电极。
在一些可能的实现方式中，所述制备至少一个第三外接电极和至少一个第四外接电极，包括：
在所述多翼结构的下方制备第二电极层，所述第二电极层包括相互分离的至少一个第三导电区域和至少一个第四导电区域，所述第三导电区域形成所述第三外接电极，所述第四导电区域形成所述第四外接电极。
因此，在本申请实施例中，以多翼结构为骨架，在多翼结构上设置叠层结构，从而可以增加叠层结构的表面积，能够在较小器件尺寸(电容芯片尺寸)的情况下得到较大的电容值，提高电容器的容值密度，并在电容器的正、反两面都设置了电容器的多个电极，从而可以基于多翼结构制备双面电容器，便于将电容器以垂直堆叠的方式并联，满足不同的应用需求。进一步地，相对于实心的支撑结构，本申请中的支撑结构为中空的结构，其可以具有更大的表面积，并且相对于柱状的支撑结构，本申请中的翼状结构为支撑结构的外侧壁上形成的凸起结构，即支撑结构的外侧壁上形成有翼状支撑，从而可以增加多翼结构的表面积，并且在本申请中叠层结构包覆多翼结构，在多翼结构的表面积增加的同时，叠层结构的表面积也会相应增加，进而能够进一步提高电容器的容值密度。
附图说明
图1是根据本申请实施例的一种电容器的示意性结构图。
图2至图6是根据本申请实施例的电容器所包含的多翼结构的示意性结构图。
图7是根据本申请实施例的另一种电容器的示意性结构图。
图8是根据本申请实施例的电容器垂直堆叠的示意性结构图。
图9是根据本申请实施例的一种电容结构的示意性结构图。
图10是根据本申请实施例的一种电容器的制作方法的示意性流程图。
图11a至图11o是本申请实施例的一种电容器的制作方法的示意图。
具体实施方式
下面将结合附图，对本申请实施例中的技术方案进行描述。
应理解，本申请实施例的电容器在电路中可以起到旁路、滤波、去耦等作用。
本申请实施例所述的电容器可以是3D硅电容器，3D硅电容器是一种基于半导体晶圆加工技术的新型电容器。与传统的MLCC(多层陶瓷电容)相比，3D硅电容器具有小尺寸、高精度、高稳定性、长寿命等优点。其基本的加工流程需要先在晶圆或衬底上加工出高深宽比的深孔(Via)、沟槽(Trench)、柱状(Pillar)、墙状(Wall)等3D结构，接着在3D结构表面沉积绝缘薄膜和低电阻率导电材料依次制作电容的下电极、电介质层和上电极。
在此背景下，本申请提出了一种新型的电容器的结构和制作方法，可以提高电容器的容值密度。
以下，结合图1至图8，详细介绍本申请实施例的电容器。
应理解，图1和图8中的电容器仅仅只是示例，电容器所包括的多翼结构并不局限于图1至图8所示，可以根据实际需要灵活调整。同时多翼结构所包括的翼状结构的数量以及支撑结构的数量仅仅只是示例，并不局限于图1至图8所示，可以根据实际需要灵活设置。
需要说明的是，为便于理解，在以下示出的实施例中，对于不同实施例中示出的结构中，相同的结构采用相同的附图标记，并且为了简洁，省略对相同结构的详细说明。
图1是本申请一个实施例的电容器100的一种可能的结构图。如图1所示，该电容器100包括叠层结构120、至少一个第一外接电极130、至少一个第二外接电极140、至少一个第三外接电极150和至少一个第四外接电极160。
具体地，如图1所示，在该电容器100中，该叠层结构120包括至少一层电介质层和多层导电层，该至少一层电介质层和该多层导电层形成导电层与电介质层彼此相邻的结构；该第一外接电极130和该第二外接电极140位于该叠层结构120的上方，该第一外接电极130电连接至该多层导电层中的部分或者全部奇数层导电层，该第二外接电极140电连接至该多层导电层中的部分或者全部偶数层导电层；该第三外接电极150和该第四外接电极160位于该叠层结构120的下方，该第三外接电极150电连接至该多层导电层中的部分或者全部奇数层导电层，该第四外接电极160电连接至该多层导电层中的部分或者全部偶数层导电层。
在本申请实施例中，该多层导电层中相邻的两层导电层之间通过电介质层电隔离。导电层和电介质层的具体层数可以根据实际需要灵活配置，只需满足该多层导电层中相邻的两层导电层之间电隔离。
可选地，在本申请实施例中，该电容器100还包括：多翼结构110，该叠层结构120包覆该多翼结构110。
具体地，如图1所示，在该电容器100中，该多翼结构110包括多组翼状结构111和多个支撑结构112，其中，每组翼状结构111中的各个翼状结构111平行设置，该支撑结构112为中空的结构，该翼状结构111为该支撑结构112的外侧壁沿第一方向延伸形成的凸起结构，该第一方向为垂直于该支撑结构112的侧壁的方向，这里翼状结构111与支撑结构112相互连接成一个整体。
需要说明的是，位于一个支撑结构112的外侧壁上的多个平行设置的翼状结构111属于同一组。另外，各组中的翼状结构111对应设置，且对应设置的翼状结构111位于同一水平面。
需要说明的是，在本申请实施例中，以多翼结构为骨架，在多翼结构上设置叠层结构，从而可以增加叠层结构的表面积，能够在较小器件尺寸(电容芯片尺寸)的情况下得到较大的电容值，提高电容器的容值密度，并在电容器的正、反两面都设置了电容器的多个电极，从而可以基于多翼结构制备双面电容器，便于将电容器以垂直堆叠的方式与其他电容器并联，满足不同的应用需求。进一步地，在本申请实施例中，相对于实心的支撑结构，本申请中的支撑结构为中空的结构，其可以具有更大的表面积，并且相对于柱状的支撑结构，本申请中的翼状结构为支撑结构的外侧壁上形成的凸起结构，即支撑结构的外侧壁上形成有翼状支撑，从而可以增加多翼结构的表面积，并且在本申请中叠层结构包覆多翼结构，在多翼结构的表面积增加的同时，叠层结构的表面积也会相应增加，进而能够进一步提高电容器的容值密度。
应理解，多翼结构的表面积可以理解为支撑结构的内侧壁、翼状结构的上下表面和侧面等所有可以用于附着叠层结构的表面的面积。
在本申请实施例中，多翼结构110为骨架，其可以不作为电容器本身的一部分，即多翼结构110可以不受限于电容电极材料的选材限制，也就是说多翼结构110的材料选择可以更为灵活，从而可以简化多翼结构110的制备流程。
应理解，本申请实施例中外接电极也可以称之为焊盘或者外接焊盘。
可选地，在一些实施例中，中空的多个支撑结构112中的支撑结构112可以具有环状侧壁。
可选地，在另一些实施例中，中空的多个支撑结构112中的支撑结构112可以具有两个相对分布的侧壁。
也即，该支撑结构112的侧壁可以形成一个中空区域，由于叠层结构120包覆该支撑结构，也就是说叠层结构120可以设置有这一中空区域中。
可选地，该第一外接电极130和该第二外接电极140的材料可以是金属，例如铜、铝等。可选地，该第一外接电极130和该第二外接电极140表面可以设置有低电阻率的Ti，TiN，Ta，TaN层作为黏附层和/或阻挡层，以便于该第一外接电极130和该第二外接电极140黏附至电容器的其他结构，或者，以便于在该第一外接电极130和该第二外接电极140与电容器的其他结构之间起到阻挡作用；另外，该第一外接电极130和该第二外接电极140的表面还可以设置有一些金属层，例如Ni、Pd(钯)、Au、Sn(锡)、Ag，用于后续打线或焊接工艺。
可选地，该第三外接电极150和该第四外接电极160的材料可以是金属，例如铜、铝等。可选地，该第三外接电极150和该第四外接电极160表面可以设置有低电阻率的Ti，TiN，Ta，TaN层作为黏附层和/或阻挡层，以便于该第三外接电极150和该第四外接电极160黏附至电容器的其他结构，或者，以便于在该第三外接电极150和该第四外接电极160与电容器的其他结构之间起到阻挡作用；另外，该第三外接电极150和该第四外接电极160的表面还可以设置有一些金属层，例如Ni、Pd(钯)、Au、Sn(锡)、Ag，用于后续打线或焊接工艺。
可选地，该多层导电层中的导电层包括以下中的至少一层：
重掺杂多晶硅层，金属硅化物层，碳层，导电聚合物层，铝层，铜层，镍层，氮化钽层，氮化钛层，氮化铝钛层，氮化硅钽层，氮化碳钽层。
也就是说，在该叠层结构120中，该多层导电层中的导电层的材料可以是重掺杂多晶硅，金属硅化物(silicide)，碳，导电的聚合物，Al、Cu、Ni等金属，氮化钽(TaN)、氮化钛(TiN)、氮化铝钛(TiAlN)、氮化硅钽(TaSiN)、氮化碳钽(TaCN)等低电阻率化合物，或者该多层导电层中的导电层为上述材料的组合、叠层、复合结构。也就是说，该多层导电层中的一层导电层可以是一层或包含多个叠层，该多层导电层中的某一层导电层可以是单一材料形成的单层，也可以是多种材料形成的复合层。
需要注意的是，该多层导电层中的不同导电层的材料、厚度等可以相同，也可以不同。该多层导电层中的导电层的具体导电材料和层厚可根据电容器的容值、频率特性、损耗等需求来调整。当然，该多层导电层中的导电层的还可以包括一些其他的导电材料，本申请实施例对此不作限定。
可选地，该至少一层电介质层中的电介质层包括以下中的至少一层：
硅的氧化物层，硅的氮化物层，硅的氮氧化物层，金属的氧化物层，金属的氮化物层和金属的氮氧化物层。
也就是说，在该叠层结构120中，该至少一层电介质层中的电介质层的材料可以是硅的氧化物，硅的氮化物，硅的氮氧化物，金属的氧化物，金属的氮化物，金属的氮氧化物。例如SiO2，SiN，SiON，或者高介电常数(high-k)材料，包括Al2O3，HfO2，ZrO2，TiO2，Y2O3，La2O3，HfSiO4，LaAlO3，SrTiO3，LaLuO3等。该至少一层电介质层中的一个电介质层可以是一层或包含多个叠层，该至少一层电介质层中的一个电介质层可以是一种材料或多种材料的组合、混合。
需要注意的是，该至少一层电介质层中的不同电介质层的材料、厚度等可以相同，也可以不同。该至少一层电介质层中的电介质层的具体绝缘材料和层厚可根据电容器的容值、频率特性、损耗等需求来调整。当然，该至少一层电介质层中的电介质层还可以包括一些其他的绝缘材料，本申请实施例对此不作限定。
在本申请实施例中，在叠层结构120中，该至少一层电介质层的顺序可以是：在多翼结构110上，与多翼结构110的距离从小到大或者从大到小的顺序。同理，该多层导电层的顺序也可以是：在多翼结构110上，与多翼结构110的距离从小到大或者从大到小的顺序。为了便于描述，在本申请实施例中，该至少一层电介质层和该多层导电层的顺序以在多翼结构110上与多翼结构110的距离从小到大的顺序为例进行说明。
可选地，在本申请实施例中，该电容器100还包括：衬底170，该衬底170设置于该多翼结构110的下方，如图1所示。
需要说明的是，该第一方向可以是平行于该衬底170的方向，或者，该第一方向可以是垂直于该衬底170法线的方向。也即，该多个支撑结构112中的支撑结构112可以沿着该衬底170法线的方向延伸。
需要注意的是，在本申请实施例中，该衬底170的厚度也可以根据实际需要灵活设置，例如，在该衬底170的厚度因太厚而不能满足需求时，可以对该衬底170进行减薄处理。甚至可以将该衬底170完全去除。
需要说明的是，上述图1是沿着衬底纵向的截面。
可选地，在本申请实施例中，该衬底170可以是硅晶圆，包括单晶硅、多晶硅、不定形硅。该衬底170也可以是别的半导体衬底，包括绝缘衬底上的硅(Silicon-On-Insulator，SOI)晶圆，碳化硅(SiC)、氮化镓(GaN)、砷化镓(GaAs)等III-V族元素的化合物半导体晶圆。该衬底170也可以是金属板，玻璃，陶瓷，有机聚合物，或其它刚性衬底。另外，该衬底170的表面可以包含键合层、外延层、氧化层、掺杂层等。
可选地，在一些实施例中，不同支撑结构112之间与衬底170接触的翼状结构111为连续的，衬底170在不同支撑结构112之间的区域具有平坦表面。另外，不同支撑结构112之间的其他翼状结构111也可以是连续的，例如，在不同支撑结构112之间通过环状沟槽中断的情况下，支撑结构112之间的所有翼状结构111是连续的。
可选地，在另一些实施例中，不同支撑结构112之间与衬底170接触的翼状结构111为非连续的，衬底170在不同支撑结构112之间的区域形成有衬底沟槽171。
可选地，在一些实施例中，支撑结构112也可以延伸进入衬底170。
可选地，在一些实施例中，多组翼状结构111中的单个翼状结构111可以具有向第一方向延伸的多个翼(也可以称之为分支)。另外，在一些实施例中，该多个支撑结构112中的支撑结构112在其中空区域可以设置有(具有)沿着平行于支撑结构112的方向延伸的至少一个轴。
可选地，在本申请实施例中，该电容器100还包括隔离环180，该隔离环180位于该多个支撑结构112的外侧的上方，且该隔离环180用于将该叠层结构120分隔为内侧和外侧两部分，该第一外接电极130和该第二外接电极140仅与该叠层结构120位于该隔离环180的内侧的部分电连接，以及该第三外接电极150和该第四外接电极160仅与该叠层结构120位于该隔离环180的内侧的部分电连接，如图1所示。
可选地，该隔离环180位于该环状结构113的上方，如图1所示。
可选地，在本申请实施例中，该多个支撑结构112中的支撑结构112贯穿该衬底170，以使该衬底170的下表面能够露出叠层结构120，并且该第三外接电极150和/或该第四外接电极160电连接至该多层导电层位于该支撑结构112中的区域。例如，如图1所示，该第三外接电极150和该第四外接电极160电连接至该多层导电层分别位于不同支撑结构112中的区域。
可选地，在本申请实施例中，该电容器100还包括：至少一个第一导电通孔结构201和至少一个第二导电通孔结构202，其中，该第一外接电极130通过该至少一个第一导电通孔结构201电连接至该多层导电层中的部分或者全部奇数层导电层，该第二外接电极140通过该至少一个第二导电通孔结构202电连接至的该多层导电层中的部分或者全部偶数层导电层，如图1所示。
在一些实施例中，该第一导电通孔结构201位于该隔离环180中，该第二导电通孔结构202位于该隔离环180之外靠近该电容器100中心的区域。
在另一些实施例中，该第一导电通孔结构201和/或该第二导电通孔结构202位于该隔离环180之外靠近该电容器100中心的区域。例如，如图1所示，该第一导电通孔结构201和该第二导电通孔结构202都位于该隔离环180之外靠近该电容器100中心的区域，且该第一导电通孔结构201设置于导通结构181中。
需要说明的是，在电容器100或者电容芯片的边缘位置，由于空气的绝缘能力不足，叠层结构120与环状结构113之间极易发生空气击穿，从而导致电容器的性能下降。隔离环180的设置，可以使得叠层结构120位于隔离环180外侧的区域不构成电容器100的电极板，从而，避免了电容器100的边缘位置处的叠层结构120与环状结构113之间发生空气击穿的问题。
还需要说明的是，导通结构181与隔离环180可以同步制备形成。
可选地，在一些实施例中，在该叠层结构120中，该多层导电层中的部分或者全部导电层与该多翼结构110共形。
可选地，在另一些实施例中，在该叠层结构120中，该多层导电层中的一部分导电层与该多翼结构110共形，另一部分导电层在外形上与该多翼结构110互补。
例如，如图1所示，该多翼结构110包括3组翼状结构111和3个支撑结构112，3组翼状结构111从左到右依次记为组1、组2和组3，每个组都包括4个翼状结构111，其中，组1中翼状结构111仅设置于对应支撑结构112靠近右侧的外侧壁上，组2中翼状结构111围绕对应支撑结构112的外侧壁设置，组3中翼状结构111仅设置于对应支撑结构112靠近左侧的外侧壁上。该叠层结构120包括2层导电层和1层电介质层，如图1中示出的导电层21和导电层22，以及电介质层23。具体地，如图1所示，导电层21与多翼结构110直接接触，即导电层21设置于多翼结构110的表面，并且包覆多翼结构110，导电层21与多翼结构110共形；导电层22设置于导电层21的上方，导电层22在外形上与多翼结构110互补；电介质层23设置于导电层21与导电层22之间，以将导电层21与导电层22电隔离，电介质层23也与多翼结构110共形。
需要说明的是，该叠层结构120中的导电层21与多翼结构110共形，可以理解为，导电层21可以与多翼结构110具有相同或者大致相同的外形轮廓，以使导电层21可以包覆多翼结构110上与其接触的区域，从而，导电层21可以基于多翼结构110得到更大的表面积，进而提高电容器的容值密度。同理，电介质层23也与多翼结构110共形，电介质层23也可以与多翼结构110具有相同或者大致相同的外形轮廓。导电层22在外形上与多翼结构110互补，可以理解为，导电层22与多翼结构110两者组合可以形成一个内部无空隙或者空腔的结构，提升电容器的结构完整性和机械稳定性。
可选地，在一些实施例中，该多翼结构110由导电材料制成，该第二外接电极140电连接至该多翼结构110。也即，在该多翼结构110导电的情况下，该多翼结构110也可以作为该电容器100的一个电极板。
可选地，在另一些实施例中，该多翼结构110包括主体材料和主体材料表面的导电层或导电区域，该第二外接电极140通过与主体材料和主体材料表面的导电层或导电区域电连接与该多翼结构110的电连接。
需要说明的是，在该第二外接电极140还电连接至该多翼结构110的情况下，该多翼结构110与该叠层结构120之间需要进行电隔离，例如，该多翼结构110与该叠层结构120之间设置有一层电介质层。
可选地，该多翼结构110导电，可以理解为，该多翼结构110由电阻率小于阈值的材料形成，或者，该多翼结构110的表面形成有重掺杂的电阻率小于阈值的导电层或者导电区域。
例如，可以对该多翼结构110进行掺杂，形成p++型或n++型的低电阻率导电层或导电区域。
又例如，在该多翼结构110的表面沉积低电阻率导电材料，如用PVD或ALD工艺沉积TiN和/或TaN和/或Pt等金属，或者用CVD工艺，沉积重掺杂多晶硅、金属钨、碳材料。
应理解，电阻率小于阈值的材料即可认为是导电材料。
需要说明的是，该多翼结构110由电阻率小于阈值的材料形成，可以保证该多翼结构110导电，即可以作为电容器100的一个电极板。
可选地，在本申请实施例中，该电容器100还包括：填充结构190，该填充结构190包覆该叠层结构120，并填充该叠层结构120形成的空腔或者空隙，如图1所示。从而可以提升电容器的结构完整性和机械稳定性。
可选地，在一些实施例中，该填充结构190在外形上与该叠层结构120互补。例如，该填充结构190可以与该叠层结构120在结构上互补，两者组合可以形成一个内部无空隙或者空腔的结构，提升电容器的结构完整性和机械稳定性。
需要说明的是，该填充结构190的材料可以是导电材料，例如金属钨，也可以是一些其他的材料，本申请对此并不限定。
可选地，在该填充结构190的材料为导电材料的情况下，该填充结构190也可以作为该电容器100的一个电极板。
可选地，在本申请实施例中，该第一外接电极130和/或该第二外接电极140通过位于该多翼结构110上方的第一互联结构200电连接至该多层导电层中的导电层。
可选地，该第一互联结构200包括至少一个第一导电通孔结构201、至少一个第二导电通孔结构202和至少一个第一绝缘层203，其中，该第一导电通孔结构201和该第二导电通孔结构202贯穿该至少一个第一绝缘层203，该第一外接电极130通过该至少一个第一导电通孔结构201电连接至该多层导电层中的部分或者全部奇数层导电层，该第二外接电极140通过该至少一个第二导电通孔结构202电连接至的该多层导电层中的部分或者全部偶数层导电层。具体如图1所示，该第一互联结构200设置于填充结构190的上方。
需要说明的是，该至少一个第一绝缘层203也可以称之为金属间介质层(IMD)或者层间介质层(ILD)，另外，该至少一个第一绝缘层203与该隔离环180具有相同的材料，换句话说，该至少一个第一绝缘层203与该隔离环180可以在相同的步骤中形成。
可选地，该至少一个第一绝缘层203的材料可以是有机的聚合物材料，包括聚酰亚胺(Polyimide)，帕里纶(Parylene)，苯并环丁烯(BCB)等；也可以是一些无机材料，包括旋转涂布玻璃(Spin on glass，SOG)，未掺杂硅玻璃(Undoped Silicon Glass，USG)，硼硅玻璃(boro-silicate glass，BSG)，磷硅玻璃(phospho-silicate glass，PSG)，硼磷硅玻璃(boro-phospho-silicate glass，BPSG)，四乙氧基硅烷(Tetraethyl Orthosilicate，TEOS)，硅的氧化物、氮化物、碳化物、陶瓷；还可以是上述材料的组合或者叠层。
可选地，该第一导电通孔结构201和该第二导电通孔结构202的材料可以由低电阻率导电材料构成，如重掺杂多晶硅，钨，Ti，TiN，Ta，TaN等。
应理解，第一导电通孔结构201和第二导电通孔结构202的形状和数量可以根据该电容器100的制作工艺具体确定，本申请实施例对此不作限定。
可选地，在一些实施例中，该至少一个第一外接电极130和该至少一个第二外接电极140设置于该多翼结构110的上方。可选地，该电容器100还包括：第一电极层，设置于该叠层结构120的上方，且该第一电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，该第一导电区域形成该第一外接电极130，该第二导电区域形成该第二外接电极140，具体如图1所示。也即，该至少一个第一外接电极130和该至少一个第二外接电极140可以通过一次刻蚀形成，减少了刻蚀步骤。
具体地，如图1所示，该第一电极层设置于该第一互联结构200的上方，该第一外接电极130通过第一导电通孔结构201电连接至导电层21，该第二外接电极140通过第二导电通孔结构202电连接至导电层22。
可选地，在本申请实施例中，该第三外接电极150和/或该第四外接电极160通过位于该多翼结构110下方的第二互联结构210电连接至该多层导电层中的导电层。
可选地，该第二互联结构210包括至少一个第三导电通孔结构211、至少一个第四导电通孔结构212和至少一个第二绝缘层213，其中，该第三导电通孔结构211和该第四导电通孔结构212贯穿该至少一个第二绝缘层213，该第三外接电极150通过该至少一个第三导电通孔结构211电连接至该多层导电层中的部分或者全部奇数层导电层，该第四外接电极160通过该至少一个第四导电通孔结构212电连接至的该多层导电层中的部分或者全部偶数层导电层。具体如图1所示，该第二互联结构210设置于衬底170的下方。
需要说明的是，该至少一个第二绝缘层213也可以称之为金属间介质层(IMD)或者层间介质层(ILD)。
可选地，该至少一个第二绝缘层213的材料可以是有机的聚合物材料，包括聚酰亚胺(Polyimide)，帕里纶(Parylene)，苯并环丁烯(BCB)等；也可以是一些无机材料，包括SOG，USG，BSG，PSG，BPSG，TEOS，硅的氧化物、氮化物、碳化物、陶瓷；还可以是上述材料的组合或者叠层。
可选地，该第三导电通孔结构211和该第四导电通孔结构212的材料可以由低电阻率导电材料构成，如重掺杂多晶硅，钨，Ti，TiN，Ta，TaN等。
应理解，第三导电通孔结构211和第四导电通孔结构212的形状和数量可以根据该电容器100的制作工艺具体确定，本申请实施例对此不作限定。
可选地，在一些实施例中，该至少一个第三外接电极150和该至少一个第四外接电极160设置于该多翼结构110的下方。可选地，该电容器100还包括：第二电极层，设置于该多翼结构110的下方，且该第二电极层包括相互分离的至少一个第三导电区域和至少一个第四导电区域，该第三导电区域形成该第三外接电极150，该第四导电区域形成该第四外接电极160，具体如图1所示。也即，该至少一个第三外接电极150和该至少一个第四外接电极160可以通过一次刻蚀形成，减少了刻蚀步骤。
具体地，如图1所示，该第二电极层设置于该第二互联结构210的下方，该第三外接电极150通过第三导电通孔结构211电连接至导电层21，该第四外接电极160通过第四导电通孔结构212电连接至导电层22。
可选地，在一个实施例中，如图2所示，该多翼结构110设置于衬底170的上方，该多翼结构110包括3组翼状结构111和3个支撑结构112，3组翼状结构111从左到右依次记为组1、组2和组3，每个组都包括4个翼状结构111，其中，组1中翼状结构111仅设置于对应支撑结构112靠近右侧的外侧壁上，组2中翼状结构111围绕对应支撑结构112的外侧壁设置，组3中翼状结构111仅设置于对应支撑结构112靠近左侧的外侧壁上。该3个支撑结构112中的支撑结构112贯穿该衬底170，以使该衬底170的下表面能够露出叠层结构120。从而可以增大支撑结构112的侧壁面积，增大该叠层结构120的表面积，提升电容密度，同时，也可以提高多翼结构110的机械稳定性。
可选地，在另一个实施例中，如图3所示，该多翼结构110设置于衬底170的上方，与图2所示实施例相似，该多翼结构110包括3组翼状结构111和3个支撑结构112，3组翼状结构111从左到右依次记为组1、组2和组3，每个组都包括4个翼状结构111，其中，组1中翼状结构111仅设置于对应支撑结构112靠近右侧的外侧壁上，组2中翼状结构111围绕对应支撑结构112的外侧壁设置，组3中翼状结构111仅设置于对应支撑结构112靠近左侧的外侧壁上。但与图2实施例不同之处主要在于，不同组中与该衬底170接触的翼状结构111(也就是最下面的翼状结构)在不同的支撑结构112之间存在非连续区域，该衬底170在该非连续区域处形成衬底沟槽171。也就是说，该叠层结构120可以设置于该衬底沟槽171内，从而可以增大该叠层结构120的表面积，提升电容密度，同时，也可以提高多翼结构110的机械稳定性。
需要说明的是，本申请对图3中衬底沟槽171的深度并不限定。
可选地，在本申请实施例中，该电容器100还包括环状结构113，该环状结构113位于该多个支撑结构112和该多组翼状结构111的外侧，如图1至图3所示，该环状结构113的俯视图可以如图4所示。该环状结构113可以在一定程度上对支撑结构112起到支撑和保护的作用，同时该环状结构113也可以形成电容芯片的边缘区域，方便后续电容器100制备。
可选地，该环状结构113由多层第一材料层10和多层第二材料层20交替堆叠形成。例如，图1至图3所示，该环状结构113由4层第一材料层10和3层第二材料层20交替堆叠形成。
可选地，该多翼结构110由该第一材料形成，即多翼结构可以与环状结构的某层使用相同材料。另外，该多翼结构110也可以由其他材料形成，本申请对此并不限定。
可选地，该第一材料或该第二材料可以是硅(包括单晶硅、多晶硅、不定形硅)，硅的氧化物、氮化物或碳化物、含硅玻璃(包括未掺杂硅玻璃(Undoped Silicon Glass，USG)、硼硅玻璃(boro-silicate glass，BSG)、磷硅玻璃(phospho-silicate glass，PSG)、硼磷硅玻璃(boro-phospho-silicate glass，BPSG))，铝(Al)、铜(Cu)、镍(Ni)等金属，或金属氮化物、碳化物，碳，有机聚合物，或者上述材料的组合或叠层结构。
需要理解的是，该第一材料和该第二材料是两类材料的组合。相对于该第一材料，该第二材料可以被选择性去除。具体地，在同一腐蚀或刻蚀环境，该第一材料和该第二材料的腐蚀(或刻蚀)速率的差异大于5倍。即在一些特定的环境中，相对于该第一材料，该第二材料更容易被腐蚀(或刻蚀)掉。
例如，第一材料可以是硅，第二材料可以是氧化硅，用氢氟酸溶液或气体可以去除氧化硅并保留硅。例如，在制备多组翼状结构111的过程中，支撑结构112和翼状结构111的材料可以是硅，同一组中的不同翼状结构111之间的材料可以是氧化硅，从而用氢氟酸溶液或气体选择性的去除氧化硅并保留硅，以形成多组翼状结构111。
再例如，第一材料可以是氧化硅，第二材料可以是硅，用KOH或NaOH或四甲基氢氧化铵(Tetra methyl ammonium Hydroxide，TMAH)溶液，或二氟化氙(XeF2)气体，可以去除硅而保留氧化硅。例如，在制备多组翼状结构111的过程中，支撑结构112和翼状结构111的材料可以是氧化硅，同一组中的不同翼状结构111之间的材料可以是硅，从而用KOH或NaOH或TMAH溶液或二氟化氙(XeF2)气体选择性的去除硅并保留氧化硅，以形成多组翼状结构111。
再例如，第一材料可以是氧化硅，第二材料是氮化硅，用热的磷酸溶液，可以较为快速地去除氮化硅，而保留氧化硅。例如，在制备多组翼状结构111的过程中，支撑结构112和翼状结构111的材料可以是氧化硅，同一组中的不同翼状结构111之间的材料可以是氮化硅，从而用热的磷酸溶液选择性的去除氮化硅并保留氧化硅，以形成多组翼状结构111。
需要说明的是，在本申请实施例中，该叠层结构120可以在该环状结构113的上方区域形成台阶结构，以通过台阶结构的不同台阶面露出该多层导电层中的不同导电层。从而，该第一外接电极130可以通过该台阶结构电连接至该多层导电层中的部分或者全部奇数层导电层，该第二外接电极140也可以通过该台阶结构电连接至该多层导电层中的部分或者全部偶数层导电层。此结构可以将叠层结构120所形成的多个“导电-介电-导电”基本电容单元并联成为一个大容量的电容器。
可选地，在一些实施例中，该多组翼状结构111中的单个翼状结构111包括沿着该第一方向延伸的多个翼11(也可以称之为分支)。例如，如图5所示，该多翼结构110包括2组翼状结构111和2个支撑结构112，支撑结构112为中空柱状的，2组翼状结构111从左到右依次记为组1和组2，每个组都包括沿第一方向间隔平行排列的4个翼状结构111，其中，组1和组2中翼状结构111围绕对应支撑结构112的外侧壁设置。并且组1和组2中的4个翼状结构111中的每个翼状结构111包括2个翼11。即翼11的设置可以进一步增加翼状结构111的表面积，且叠层结构包覆多翼结构110，进而提升电容器的容值密度。
可选地，在一些实施例中，该多个支撑结构112中的支撑结构112在其中空区域设置有至少一个轴12。例如，如图6所示，该多翼结构110包括2组翼状结构111和2个支撑结构112，支撑结构112为中空柱状的，2组翼状结构111从左到右依次记为组1和组2，每个组都包括沿第一方向间隔平行排列的4个翼状结构111，其中，组1和组2中翼状结构111围绕对应支撑结构112的外侧壁设置。该2个支撑结构112中的每个支撑结构112的中空区域设置有连接支撑结构112底部的2个轴12。即轴12的设置可以进一步增加支撑结构112的表面积，且叠层结构包覆多翼结构110，进而提升电容器的容值密度。
另外，在本申请实施例中，也可以在支撑结构112的外侧设置轴状结构，本申请对此并不限定。
在本申请实施例中，该第一外接电极130电连接至该多层导电层中的部分或者全部奇数层导电层；该第二外接电极140电连接至该多层导电层中的部分或者全部偶数层导电层。该第三外接电极150电连接至该多层导电层中的部分或者全部奇数层导电层，该第四外接电极160电连接至该多层导电层中的部分或者全部偶数层导电层。
因此，在一些场景下，针对不同的第一外接电极130和不同的第二外接电极140，该叠层结构120可以形成具有不同容值的电容器。同理，针对不同的第三外接电极150和不同的第四外接电极160，该叠层结构120可以形成具有不同容值的电容器。
以下以第一外接电极130和第二外接电极140为例进行举例说明。第三外接电极150和第四外接电极160同样适用，为了简洁，在此不再赘述。
作为一个示例，假设该电容器100包括2个第一外接电极和2个第二外接电极，2个第一外接电极分别记为第一外接电极A和第一外接电极B，2个第二外接电极分别记为第二外接电极C和第二外接电极D，以及该叠层结构包括5层导电层和4层电介质层，5层导电层依次分别记为导电层1、导电层2、导电层3、导电层4和导电层5，4层电介质层依次分别记为电介质层1、电介质层2、电介质层3和电介质层4。
若该第一外接电极A电连接该导电层1和该导电层3，该第一外接电极B电连接该导电层1、该导电层3和该导电层5，该第二外接电极C电连接该导电层2和该导电层4，该第二外接电极D也电连接该导电层2和该导电层4，则针对该第一外接电极A与该第二外接电极C对应的电容器，该导电层1与该导电层2形成电容器1，容值记为C1，该导电层2与该导电层3形成电容器2，容值记为C2，该导电层3与该导电层4形成电容器3，容值记为C3，电容器1、电容器2和电容器3并联，其等效电容i的容值记为Ci，则Ci＝C1+C2+C3；则针对该第一外接电极B与该第二外接电极D对应的电容器，该导电层1与该导电层2形成电容器1，容值记为C1，该导电层2与该导电层3形成电容器2，容值记为C2，该导电层3与该导电层4形成电容器3，容值记为C3，该导电层4与该导电层5形成电容器4，容值记为C4，电容器1、电容器2、电容器3和电容器4并联，其等效电容j的容值记为Cj，则Cj＝C1+C2+C3+C4。当然，针对该第一外接电极A与该第二外接电极D对应的电容器也可以形成类似的串并联结构，针对该第一外接电极B与该第二外接电极C对应的电容器也可以形成类似的串并联结构，在此不再赘述。因此，该叠层结构120可以形成具有不同容值的电容器。
若该第一外接电极A电连接该导电层1和该导电层5，该第一外接电极B电连接该导电层3和该导电层5，该第二外接电极C电连接该导电层2和该导电层4，该第二外接电极D也电连接该导电层4，则针对该第一外接电极A与该第二外接电极C对应的电容器，该导电层1与该导电层2形成电容器1，容值记为C1，该导电层2与该导电层4形成电容器2，容值记为C2，电容器1和电容器2并联，其等效电容i的容值记为Ci，则Ci＝C1+C2；则针对该第一外接电极B与该第二外接电极D对应的电容器，该导电层3与该导电层4形成电容器3，容值记为C3，该导电层4与该导电层5形成电容器4，容值记为C4，电容器3和电容器4并联，其等效电容j的容值记为Cj，则Cj＝C3+C4。因此，该叠层结构120可以形成具有不同容值的电容器。
优选地，该第一外接电极130电连接至该多层导电层中的所有奇数层导电层；该第二外接电极140电连接至该多层导电层中的所有偶数层导电层。从而可以充分发挥叠层结构增加电容器的容值密度的效果。
作为一个示例，假设该电容器100包括2个第一外接电极和2个第二外接电极，2个第一外接电极分别记为第一外接电极A和第一外接电极B，2个第二外接电极分别记为第二外接电极C和第二外接电极D，以及该叠层结构包括5层导电层和4层电介质层，5层导电层依次分别记为导电层1、导电层2、导电层3、导电层4和导电层5，4层电介质层依次分别记为电介质层1、电介质层2、电介质层3和电介质层4。
若该第一外接电极A电连接该导电层1、该导电层3和该导电层5，该第一外接电极B电连接该导电层1、该导电层3和该导电层5，该第二外接电极C电连接该导电层2和该导电层4，该第二外接电极D也电连接该导电层2和该导电层4，则针对该第一外接电极A与该第二外接电极C对应的电容器，该导电层1与该导电层2形成电容器1，容值记为C1，该导电层2与该导电层3形成电容器2，容值记为C2，该导电层3与该导电层4形成电容器3，容值记为C3，该导电层4与该导电层5形成电容器4，容值记为C4，电容器1、电容器2、电容器3和电容器4并联，其等效电容i的容值记为Ci，则Ci＝C1+C2+C3+C4；则针对该第一外接电极B与该第二外接电极D对应的电容器，该导电层1与该导电层2形成电容器1，容值记为C1，该导电层2与该导电层3形成电容器2，容值记为C2，该导电层3与该导电层4形成电容器3，容值记为C3，该导电层4与该导电层5形成电容器4，容值记为C4，电容器1、电容器2、电容器3和电容器4并联，其等效电容j的容值记为Cj，则Cj＝C1+C2+C3+C4。
可选地，在一些实施例中，在该衬底170由导电材料制成，该第三外接电极150通过该衬底170电连接至该多层导电层中与该衬底170接触的导电层。具体地，如图7所示，该第三外接电极150通过该衬底170电连接至导电层21，该第四外接电极160通过第四导电通孔结构212电连接至导电层22。
可选地，作为一个示例，如图8所示，电容器P和电容器Q具有与如图1所示的电容器100相同的结构，且电容器P和电容器Q垂直堆叠，电容器Q位于电容器P的上方，位于电容器P上表面的外接电极与位于电容器Q下表面的外接电极电连接，电容器P的容值记为Cp，电容器Q的容值记为Cq，电容器P和电容器Q并联，其等效电容器的容值记为C0，则C0＝Cp+Cq。
需要说明的是，图8是电容芯片(电容器)制备好以后的一种使用方式，可以理解，制备四个外接电极的目的就是保留了与其他独立电容芯片直接组合起来形成更大电容的接口，如果没有多出来两个外接电极，那么就需要在电路板上另外制作连接线路把两颗电容芯片并联起来，这样水平方向占用面积(也就是占印制电路板(Printed Circuit Board，PCB)面积)大，竖直方向堆叠的话，可以省PCB板面积。
因此，在本申请实施例中，以多翼结构为骨架，在多翼结构上设置叠层结构，从而可以增加叠层结构的表面积，能够在较小器件尺寸(电容芯片尺寸)的情况下得到较大的电容值，提高电容器的容值密度，并在电容器的正、反两面都设置了电容器的多个电极，从而可以基于多翼结构制备双面电容器，便于将电容器以垂直堆叠的方式与其他电容器并联，满足不同的应用需求。进一步地，在本申请实施例中，相对于实心的支撑结构，本申请中的支撑结构为中空的结构，其可以具有更大的表面积，并且相对于柱状的支撑结构，本申请中的翼状结构为支撑结构的外侧壁上形成的凸起结构，即支撑结构的外侧壁上形成有翼状支撑，从而可以增加多翼结构的表面积，并且在本申请中叠层结构包覆多翼结构，在多翼结构的表面积增加的同时，叠层结构的表面积也会相应增加，进而能够进一步提高电容器的容值密度。
可选地，本申请实施例还提供一种电容结构300，该电容结构300包括：第一电容器310和第二电容器320，该第一电容器310和该第二电容器320具有与上述电容器100相同的结构，该第二电容器320位于该第一电容器310的上方。
其中，该第一电容器310包括外接电极311、外接电极312、外接电极313和外接电极314，以及该外接电极311和该外接电极312位于该第一电容器310的上表面，该外接电极313和该外接电极314位于该第一电容器310的下表面。该第二电容器320包括外接电极321、外接电极322、外接电极323和外接电极324，以及该外接电极321和该外接电极322位于该第二电容器320的上表面，该外接电极323和该外接电极324位于该第二电容器320的下表面。具体地，该第一电容器310的外接电极311与该第二电容器320的外接电极323电连接，该第一电容器310的外接电极312与该第二电容器320的外接电极324电连接，如图9所示。
需要说明的是，该第一电容器310的外接电极311、外接电极312、外接电极313和外接电极314分别如图1中电容器100的第一外接电极130、第二外接电极140、第三外接电极150和第四外接电极160。同理，该第二电容器320的外接电极321、外接电极322、外接电极323和外接电极324分别如图1中电容器100的第一外接电极130、第二外接电极140、第三外接电极150和第四外接电极160。
可选地，在一些实施例中，该电容结构300还包括：第三电容器330，该第三电容器330具有与上述电容器100相同的结构，该第三电容器330位于该第一电容器310的下方。其中，该第三电容器330包括外接电极331、外接电极332、外接电极333和外接电极334，以及该外接电极331和该外接电极332位于该第三电容器330的上表面，该外接电极333和该外接电极334位于该第三电容器330的下表面。具体地，该第一电容器310的外接电极313与该第三电容器330的外接电极331电连接，该第一电容器310的外接电极314与该第三电容器330的外接电极332电连接。
需要说明的是，该第三电容器330的外接电极331、外接电极332、外接电极333和外接电极334分别如图1中电容器100的第一外接电极130、第二外接电极140、第三外接电极150和第四外接电极160。
还需要说明的是，该第三电容器330在图中未示出，其可以参考图9中的第一电容器310和第二电容器320的部局方式，即在图9的基础上，在第一电容器310的下方还设置有该第三电容器330。
需要说明的是，本申请中的电容结构是电容芯片(电容器)制备好以后的一种使用方式，可以理解，制备四个外接电极的目的就是保留了与其他独立电容芯片直接组合起来形成更大电容的接口，如果没有多出来两个外接电极，那么就需要在电路板上另外制作连接线路把两颗电容芯片并联起来，这样水平方向占用面积(也就是占PCB面积)大，竖直方向堆叠的话，可以省PCB板面积。
以上描述了本申请实施例的电容器，下面描述本申请实施例的制备电容器的方法。本申请实施例的制备电容器的方法可以制备前述本申请实施例的电容器，下述实施例和前述实施例中的相关描述可以相互参考。
以下，结合图10，详细介绍本申请实施例的电容器的制作方法。
应理解，图10是本申请实施例的电容器的制作方法的示意性流程图，但这些步骤或操作仅是示例，本申请实施例还可以执行其他操作或者图10中的各个操作的变形。
图10示出了根据本申请实施例的电容器的制作方法400的示意性流程图。如图10所示，该电容器的制作方法400包括：
410，在衬底上方制备多翼结构，该多翼结构包括多组翼状结构和多个支撑结构，其中，每组翼状结构中的各个翼状结构平行设置，该支撑结构为中空的结构，该翼状结构为该支撑结构的外侧壁沿第一方向延伸形成的凸起结构，该第一方向为垂直于该支撑结构的侧壁的方向；
420，在该多翼结构表面制备叠层结构，该叠层结构包覆该多翼结构，该叠层结构包括至少一层电介质层和多层导电层，该至少一层电介质层和该多层导电层形成导电层与电介质层彼此交替的结构；
430，制备至少一个第一外接电极和至少一个第二外接电极，其中，该第一外接电极和该第二外接电极位于该多翼结构的上方，该第一外接电极电连接至该多层导电层中的部分或者全部奇数层导电层，该第二外接电极电连接至该多层导电层中的部分或者全部偶数层导电层；
440，制备至少一个第三外接电极和至少一个第四外接电极，其中，该第三外接电极和该第四外接电极位于该多翼结构的下方，该第三外接电极电连接至该多层导电层中的部分或者全部奇数层导电层，该第四外接电极电连接至该多层导电层中的部分或者全部偶数层导电层。
具体地，基于上述步骤410-440可以制备如图1所示的电容器，也可以制备基于如图2至图6所示的多翼结构制备的电容器，以及制备如图7所示的电容器和如图8所示的电容器P和电容器Q。另外，基于上述步骤410-440也可以制备如图9所示的电容结构，本申请对此并不限定。
应理解，步骤410-440中所述的各材料层的上表面是指该材料层与衬底上表面基本平行的表面。
需要说明的是，该第一方向可以是平行于该衬底170的方向，或者，该第一方向可以是垂直于该衬底170法线的方向。
可选地，在一些实施例中，上述步骤410具体可以是：
在衬底170上方制备多层结构，该多层结构包括多层第一材料层10和多层第二材料层20，该多层第一材料层10和该多层第二材料层20形成第一材料层10与第二材料层20彼此交替的结构，该第一材料与该第二材料不同，以及该第一材料层10与该衬底170直接接触；
以该多层结构为基础，制备多个沟槽(也就是沟槽位置的多层结构被去除掉)，并在该多层结构上表面、该多个沟槽的底部和内侧壁沉积该第一材料(也就是在带沟槽的多层结构上形成连续的第一材料层)以形成由该第一材料制成的多个中空柱状的第一结构31，作为形成多个支撑结构112的基础，此步骤中多个第一结构31彼此连接在一起，该第一结构31沿着垂直于该衬底170的方向延伸且进入该衬底170；
在余留的该多层结构内制备沿着垂直于该衬底170的方向延伸的沟槽状的多个第二结构32，也就是第二结构32所在位置的多层结构，包括在多层结构上沉积的第一材料均被去除掉，此时多个第一结构31被多个第二结构间隔开，该第二结构32沿着垂直于该衬底170的方向延伸至该衬底170的上表面；
去除该多个第二结构32中露出的第二材料层20，或者说以第二结构32为作业入口，去除掉余留的第二材料层20而留下第一材料层10；
对该衬底170进行减薄处理，以形成该多翼结构110。
上述第一材料和第二材料的沉积方式，优选使用化学气相沉积(CVD)，也可以使用旋涂、喷涂、热氧化、外延、物理气相沉积(PVD)、原子层沉积(ALD)、外延生长等多种工艺。
可选地，可以使用热氧化法、原子层沉积(Atomic layer deposition，ALD)、化学气相沉积(Chemical Vapor Deposition，CVD)等多种工艺在该多翼结构110上形成该叠层结构120。
需要理解的是，相对于第一材料，第二材料可以被选择性去除。具体地，在同一腐蚀或刻蚀环境，该第一材料和该第二材料的腐蚀(或刻蚀)速率的差异大于5倍。即在同一腐蚀或刻蚀环境，第二材料的腐蚀(或刻蚀)速率至少为第一材料的腐蚀(或刻蚀)速率的5倍，因此可以通过控制刻蚀材料、时间的选择可以实现去除掉第二材料而保留第一材料。
可选地，在一些实施例中，该多层导电层中的部分或者全部导电层与该多翼结构110共形。
可选地，在一些实施例中，该多层导电层中的一部分导电层与该多翼结构110共形，另一部分导电层在外形上与该多翼结构110互补。
可选地，在一些实施例中，该多组翼状结构111中的单个翼状结构111包括沿着该第一方向延伸的多个翼11。
可选地，在一些实施例中，该多个支撑结构112中的支撑结构112在其中空区域设置有至少一个轴12，该轴12与该支撑结构112的侧壁平行。
可选地，在一些实施例中，该电容器还包括：环状结构113，该环状结构113位于该多个支撑结构112和该多组翼状结构111的外侧。
可选地，该环状结构113由多层第一材料层10和多层第二材料层20交替堆叠形成。具体第一材料层10和第二材料层20的厚度可根据电容器的容值、频率特性、损耗等需求来调整。
可选地，该多组翼状结构111和该多个支撑结构112由该第一材料形成。
需要说明的是，该第一材料与该第二材料具体可以参考上述电容器100中的描述，为了简洁，在此不再赘述。
可选地，在一些实施例中，该多翼结构110为导电材料制成，该第二外接电极140电连接至该多翼结构110。
可选地，该多翼结构110由电阻率小于阈值的材料形成，或者，该多翼结构110的表面形成有重掺杂的导电层或者重掺杂的导电区域。
可选地，该多翼结构110包括主体材料和主体材料表面的导电层或导电区域，该第二外接电极140通过与该导电层或导电区域电连接与该多翼结构110的电连接。
可选地，在一些实施例中，该方法400还包括：
制备隔离环180，其中，该隔离环180位于该多个支撑结构112的外侧的上方，且该隔离环180用于将该叠层结构120分隔为内侧和外侧两部分，该第一外接电极130和该第二外接电极140仅与该叠层结构120位于该隔离环180的内侧的部分电连接，该第三外接电极150和该第四外接电极160仅与该叠层结构120位于该隔离环180的内侧的部分电连接。
可选地，该隔离环180位于该环状结构113的上方。
可选地，在一些实施例中，该方法400还包括：
制备至少一个第一导电通孔结构201和至少一个第二导电通孔结构202；
其中，该第一导电通孔结构201位于该隔离环180中，该第二导电通孔结构202位于该隔离环180之外靠近该电容器100中心的区域，或者，该第一导电通孔结构201和/或该第二导电通孔结构202位于该隔离环180之外靠近该电容器100中心的区域；
该第一外接电极130通过该至少一个第一导电通孔结构201电连接至该多层导电层中的部分或者全部奇数层导电层，该第二外接电极140通过该至少一个第二导电通孔结构202电连接至的该多层导电层中的部分或者全部偶数层导电层。
可选地，在一些实施例中，该方法400还包括：
制备填充结构190，该填充结构190包覆该叠层结构120，并填充该叠层结构120形成的空隙。
可选地，在一些实施例中，该多组翼状结构111中与该衬底170接触的翼状结构111在不同的支撑结构112之间存在非连续区域。
可选地，在一些实施例中，该多组翼状结构111中与该衬底170接触的翼状结构111在不同的支撑结构112之间存在非连续区域，该衬底170在该非连续区域处形成衬底沟槽171，该叠层结构120进一步设置于该衬底沟槽171内。
可选地，在一些实施例中，该支撑结构112贯穿该衬底170，以使该衬底170的下表面露出该叠层结构120。可选地，该第三外接电极150和/或该第四外接电极160电连接至该多层导电层位于该支撑结构112中的区域。
可选地，在一些实施例中，该衬底170由导电材料制成，该第三外接电极150通过该衬底170电连接至该多层导电层中与该衬底170接触的导电层。
可选地，在一些实施例中，该方法400还包括：
制备第一互联结构200，其中，该第一互联结构200位于该多翼结构110上方，该第一外接电极130和/或该第二外接电极140通过该第一互联结构200电连接至该多层导电层中的导电层。
可选地，该第一互联结构200包括至少一个第一绝缘层203、至少一个第一导电通孔结构201和至少一个第二导电通孔结构202，其中，该至少一个第一绝缘层203位于该多翼结构110的上方，该第一导电通孔结构201和该第二导电通孔结构202贯穿该至少一个第一绝缘层203，该第一外接电极130通过该至少一个第一导电通孔结构201电连接至该多层导电层中的部分或者全部奇数层导电层，该第二外接电极140通过该至少一个第二导电通孔结构202电连接至的该多层导电层中的部分或者全部偶数层导电层。
可选地，该至少一个第一绝缘层203可以采用旋涂、喷涂、物理气相沉积(PVD)、化学气相沉积(CVD)等工艺沉积形成。
可选地，第一导电通孔结构201和第二导电通孔结构202可以通过在通孔中采用PVD、金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition，MOCVD)、ALD等工艺形成。
可选地，在一些实施例中，该方法400还包括：
制备第二互联结构210，其中，该第二互联结构210位于该多翼结构110下方，该第三外接电极150和/或该第四外接电极160通过该第二互联结构210电连接至该多层导电层中的导电层。
可选地，该第二互联结构210包括至少一个第二绝缘层213、至少一个第三导电通孔结构211和至少一个第四导电通孔结构212，其中，该至少一个第二绝缘层213位于该多翼结构110的下方，该第三导电通孔结构211和该第四导电通孔结构212贯穿该至少一个第二绝缘层213，该第三外接电极150通过该至少一个第三导电通孔结构211电连接至该多层导电层中的部分或者全部奇数层导电层，该第四外接电极160通过该至少一个第四导电通孔结构212电连接至的该多层导电层中的部分或者全部偶数层导电层。
可选地，该至少一个第二绝缘层213可以采用旋涂、喷涂、物理气相沉积(PVD)、化学气相沉积(CVD)等工艺沉积形成。
可选地，第三导电通孔结构211和第四导电通孔结构212可以通过在通孔中采用PVD、金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition，MOCVD)、ALD等工艺形成。
可选地，在一些实施例中，上述步骤430具体可以是：
在该叠层结构120的上方制备第一电极层，该第一电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，该第一导电区域形成该第一外接电极130，该第二导电区域形成该第二外接电极140。
可选地，该第一外接电极130和/或该第二外接电极140可以采用PVD、电镀、化镀等工艺形成。
可选地，在一些实施例中，上述步骤440具体可以是：
在该多翼结构110的下方制备第二电极层，该第二电极层包括相互分离的至少一个第三导电区域和至少一个第四导电区域，该第三导电区域形成该第三外接电极150，该第四导电区域形成该第四外接电极160。
可选地，该第三外接电极150和/或该第四外接电极160可以采用PVD、电镀、化镀等工艺形成。
可选地，在一个实施例中，假设叠层结构120包括2层导电层和1层电介质层。在这一实施例中，上述步骤410至440具体可以是如步骤a至步骤o(图11a-11o)所示的制备流程，可以制备如图1所示的电容器100。另外，也可以制备基于如图2至图6所示的多翼结构制备的电容器100，以及制备如图7所示的电容器和如图8所示的电容器P和电容器Q，另外，基于上述步骤410-440也可以制备如图9所示的电容结构，其可以参考如步骤a至步骤o(图11a-11o)所示的电容器制备流程，为了简洁，在此不再赘述。
步骤a，选取硅晶圆作为衬底170，利用CVD工艺在衬底170的上表面交替沉积3层第一材料层10和3层第二材料层20，形成多层结构，第一材料层10与衬底170直接接触，如图11a所示，例如，第一材料为氧化硅，第二材料为氮化硅；
步骤b，在多层结构表面旋涂一层光刻胶，曝光、显影之后打开若干光刻胶的缺口，然后利用光刻胶作为掩膜，使用干法刻蚀工艺去除未被光刻胶覆盖的膜层结构(第一材料层10和第二材料层20)，形成沿着垂直于衬底170的方向延伸且进入衬底170的中空柱状和/或沟槽状的3个第一结构31，最后去除光刻胶，如图11b所示；
步骤c，利用CVD工艺，在多层结构上表面，3个第一结构31的底部和内侧壁沉积第一材料，如图11c所示；
步骤d，利用光刻结合干法刻蚀工艺，在第一结构31的间隙，形成沿着垂直于衬底170的方向延伸且延伸至衬底170的上表面的中空柱状和/或沟槽状的2个第二结构32，如图11d所示；
步骤e，将2个第二结构32作为释放孔，使用热的磷酸溶液作为腐蚀剂，去除与释放孔接触的第二材料层(氮化硅)，如图11e所示；
步骤f，利用ALD工艺，在多翼结构110表面沉积一层TiN作为导电层21，接着沉积一层氧化铝作为电介质层23，最后沉积一层TiN作为导电层22，如图11f所示；
步骤g，利用CVD工艺，沉积氧化硅作为填充结构190，填充、包覆整个多翼结构110，如图11g所示；可选地，也可以使用MOCVD工艺，沉积金属钨作为填充结构190；当然，步骤g也可以没有，直接使用步骤f中的导电层22将所有的缝隙填满；
步骤h，在填充结构190表面旋涂一层光刻胶，曝光、显影之后打开一个光刻胶的闭合环状缺口，然后利用干法刻蚀工艺去除缺口内的填充材料和导电层22，露出电介质层23，形成环状沟槽30和若干导通沟槽35，如图11h所示；当然，在制备环状沟槽30的同时，也可以不制备导通沟槽35；
步骤i，利用等离子体增强化学的气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)工艺，沉积一层绝缘材料USG作为第一绝缘层203，并将环状沟槽30和导通沟槽35填满，分别形成隔离环180和导通结构181，如图11i所示；
步骤j，利用光刻结合干法刻蚀工艺，制备位于隔离环180内侧区域的多个第一导通孔40，其中一些第一导通孔40位于导通结构181内，穿透第一绝缘层203和电介质层23，底部露出导电层21；另一些第一导通孔40穿透第一绝缘层203和填充结构170，底部露出导电层22，如图11j所示；
步骤k，利用物理气相沉积(Physical Vapor Deposition，PVD)工艺在多个第一导通孔40内壁沉积一层TiN作为阻挡层和黏附层，再用MOCVD工艺，将多个第一导通孔40填满金属钨，形成1个第一导电通孔结构201和1个第二导电通孔结构202；接着，利用化学机械研磨(CMP)工艺，去除第一绝缘层203表面多余的导电材料；然后，利用PVD工艺，在磨平的第一绝缘层203表面沉积一层Ti/TiN和一层金属铝；最后，利用光刻结合刻蚀工艺，将Ti/TiN/Al图形化，得到电容器的1个第一外接电极130和1个第二外接电极140，如图11k所示；
步骤1，将硅晶圆(衬底170)翻面，先将衬底170利用磨轮减薄至接近第一结构31，接着利用等离子干法刻蚀工艺，选择性地去除硅，露出第一结构31的底部，如图11l所示；
步骤m，利用等离子干法刻蚀工艺，选择性去除第一结构31底部的氧化硅，露出导电层21，如图11m所示；
步骤n，在衬底170背面涂覆一层光刻胶，曝光、显影之后，打开若干光刻胶的窗口，露出部分导电层21，利用湿法腐蚀工艺，去除光刻胶窗口露出的导电层21，露出电介质层23，如图11n所示；
步骤o，利用PECVD工艺在衬底170背面沉积一层绝缘材料USG作为第二绝缘层213，并利用光刻结合刻蚀工艺，制备多个第二导通孔50，一些第二导通孔50露出导电层21，另一些第二导通孔50露出导电层22；在多个第二导通孔50中填充导电材料，形成1个第三导电通孔结构211和1个第四导电通孔结构212，如图11o所示；最后，利用PVD工艺，在第二绝缘层213表面沉积一层Ti/TiN和一层金属铝，利用光刻结合刻蚀工艺，将Ti/TiN/Al图形化，得到电容器的1个第三外接电极150和1个第四外接电极160，得到如图1所示的电容器100。
需要说明的是，上述3个第一结构31中不同的第一结构31的形状可以相同，也可以不同，本申请对此并不限定。同理，上述2个第二结构32中不同的第二结构32的形状可以相同，也可以不同，本申请对此并不限定。
因此，在本申请实施例提供的电容器的制作方法中，通过制备多翼结构，并且以多翼结构为骨架，在多翼结构上设置叠层结构，从而可以增加叠层结构的表面积，能够在较小器件尺寸(电容芯片尺寸)的情况下得到较大的电容值，提高电容器的容值密度，并在电容器的正、反两面都设置了电容器的多个电极，从而可以基于多翼结构制备双面电容器，便于将电容器以垂直堆叠的方式与其他电容器并联，满足不同的应用需求。进一步地，在本申请实施例中，相对于实心的支撑结构，本申请中的支撑结构为中空的结构，其可以具有更大的表面积，并且相对于柱状的支撑结构，本申请中的翼状结构为支撑结构的外侧壁上形成的凸起结构，即支撑结构的外侧壁上形成有翼状支撑，从而可以增加多翼结构的表面积，并且在本申请中叠层结构包覆多翼结构，在多翼结构的表面积增加的同时，叠层结构的表面积也会相应增加，进而能够进一步提高电容器的容值密度。
本领域普通技术人员可以意识到，以上结合附图详细描述了本申请的优选实施方式，但是，本申请并不限于上述实施方式中的具体细节，在本申请的技术构思范围内，可以对本申请的技术方案进行多种简单变型，这些简单变型均属于本申请的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本申请对各种可能的组合方式不再另行说明。
此外，本申请的各种不同的实施方式之间也可以进行任意组合，只要其不违背本申请的思想，其同样应当视为本申请所申请的内容。
Claims (54)
1.一种电容器，其特征在于，包括：
叠层结构，所述叠层结构包括至少一层电介质层和多层导电层，所述至少一层电介质层和所述多层导电层形成导电层与电介质层彼此交替的结构；
至少一个第一外接电极和至少一个第二外接电极，其中，所述第一外接电极和所述第二外接电极位于所述叠层结构的上方，所述第一外接电极电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第二外接电极电连接至所述多层导电层中的部分或者全部偶数层导电层；
至少一个第三外接电极和至少一个第四外接电极，其中，所述第三外接电极和所述第四外接电极位于所述叠层结构的下方，所述第三外接电极电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第四外接电极电连接至所述多层导电层中的部分或者全部偶数层导电层；
其中，所述电容器还包括：
多翼结构，所述叠层结构包覆所述多翼结构，所述多翼结构包括多组翼状结构和多个支撑结构，其中，每组翼状结构中的各个翼状结构平行设置，所述支撑结构为中空的结构，所述翼状结构为所述支撑结构的外侧壁沿第一方向延伸形成的凸起结构，所述第一方向为垂直于所述支撑结构的侧壁的方向。
2.根据权利要求1所述的电容器，其特征在于，所述多层导电层中的部分或者全部导电层与所述多翼结构共形。
3.根据权利要求1所述的电容器，其特征在于，所述多层导电层中的一部分导电层与所述多翼结构共形，另一部分导电层在外形上与所述多翼结构互补。
4.根据权利要求1至3中任一项所述的电容器，其特征在于，所述多组翼状结构中的单个翼状结构包括沿着所述第一方向延伸的多个翼。
5.根据权利要求1至3中任一项所述的电容器，其特征在于，所述多个支撑结构中的支撑结构在其中空区域设置有至少一个轴，所述轴与所述支撑结构的侧壁平行。
6.根据权利要求1至3中任一项所述的电容器，其特征在于，还包括：
隔离环，位于所述多个支撑结构的外侧的上方，且所述隔离环用于将所述叠层结构分隔为内侧和外侧两部分，所述第一外接电极和所述第二外接电极仅与所述叠层结构位于所述隔离环的内侧的部分电连接，以及所述第三外 接电极和所述第四外接电极仅与所述叠层结构位于所述隔离环的内侧的部分电连接。
7.根据权利要求6所述的电容器，其特征在于，还包括：
至少一个第一导电通孔结构和至少一个第二导电通孔结构，其中，
所述第一导电通孔结构位于所述隔离环中，所述第二导电通孔结构位于所述隔离环之外靠近所述电容器中心的区域；或者，所述第一导电通孔结构和/或所述第二导电通孔结构位于所述隔离环之外靠近所述电容器中心的区域；
所述第一外接电极通过所述至少一个第一导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第二外接电极通过所述至少一个第二导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
8.根据权利要求1至3中任一项所述的电容器，其特征在于，所述电容器还包括：环状结构，所述环状结构位于所述多个支撑结构和所述多组翼状结构的外侧。
9.根据权利要求8所述的电容器，其特征在于，所述环状结构由多层第一材料层和多层第二材料层交替堆叠形成。
10.根据权利要求9所述的电容器，其特征在于，所述多组翼状结构和所述多个支撑结构由所述第一材料形成。
11.根据权利要求1至3中任一项所述的电容器，其特征在于，所述多翼结构由导电材料制成，所述第二外接电极电连接至所述多翼结构。
12.根据权利要求1至3中任一项所述的电容器，其特征在于，所述多翼结构包括主体材料和主体材料表面的导电层或导电区域，所述第二外接电极通过与主体材料和主体材料表面的导电层或导电区域电连接的方式实现与所述多翼结构的电连接。
13.根据权利要求1至3中任一项所述的电容器，其特征在于，还包括：填充结构，所述填充结构包覆所述叠层结构，并填充所述叠层结构形成的空隙。
14.根据权利要求1至3中任一项所述的电容器，其特征在于，所述电容器还包括：衬底，设置于所述多翼结构的下方。
15.根据权利要求14所述的电容器，其特征在于，所述多组翼状结构中与所述衬底接触的翼状结构在不同的支撑结构之间存在非连续区域。
16.根据权利要求15所述的电容器，其特征在于，所述衬底在所述非连续区域处形成衬底沟槽，所述叠层结构进一步设置于所述衬底沟槽内。
17.根据权利要求14所述的电容器，其特征在于，所述支撑结构贯穿所述衬底，以使所述衬底的下表面露出所述叠层结构。
18.根据权利要求17所述的电容器，其特征在于，所述第三外接电极和/或所述第四外接电极电连接至所述多层导电层位于所述支撑结构中的区域。
19.根据权利要求14所述的电容器，其特征在于，所述衬底由导电材料制成，所述第三外接电极通过所述衬底电连接至所述多层导电层中与所述衬底接触的导电层。
20.根据权利要求1至3中任一项所述的电容器，其特征在于，所述第一外接电极和/或所述第二外接电极通过位于所述多翼结构上方的第一互联结构电连接至所述多层导电层中的导电层。
21.根据权利要求20所述的电容器，其特征在于，所述第一互联结构包括至少一个第一绝缘层、至少一个第一导电通孔结构和至少一个第二导电通孔结构，其中，所述至少一个第一绝缘层位于所述多翼结构的上方，所述第一导电通孔结构和所述第二导电通孔结构贯穿所述至少一个第一绝缘层，所述第一外接电极通过所述至少一个第一导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第二外接电极通过所述至少一个第二导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
22.根据权利要求1至3中任一项所述的电容器，其特征在于，所述第三外接电极和/或所述第四外接电极通过位于所述多翼结构下方的第二互联结构电连接至所述多层导电层中的导电层。
23.根据权利要求22所述的电容器，其特征在于，所述第二互联结构包括至少一个第二绝缘层、至少一个第三导电通孔结构和至少一个第四导电通孔结构，其中，所述至少一个第二绝缘层位于所述多翼结构的下方，所述第三导电通孔结构和所述第四导电通孔结构贯穿所述至少一个第二绝缘层，所述第三外接电极通过所述至少一个第三导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第四外接电极通过所述至少一个第四导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
24.根据权利要求1至3中任一项所述的电容器，其特征在于，还包括：第一电极层，设置于所述叠层结构的上方，所述第一电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，所述第一导电区域形成所述第一外接电极，所述第二导电区域形成所述第二外接电极。
25.根据权利要求1至3中任一项所述的电容器，其特征在于，还包括：第二电极层，设置于所述叠层结构的下方，所述第二电极层包括相互分离的至少一个第三导电区域和至少一个第四导电区域，所述第三导电区域形成所述第三外接电极，所述第四导电区域形成所述第四外接电极。
26.根据权利要求1至3中任一项所述的电容器，其特征在于，所述多层导电层中的导电层包括以下中的至少一层：
重掺杂多晶硅层，金属硅化物层，碳层，导电聚合物层，铝层，铜层，镍层，氮化钽层，氮化钛层，氮化铝钛层，氮化硅钽层，氮化碳钽层。
27.根据权利要求1至3中任一项所述的电容器，其特征在于，所述至少一层电介质层中的电介质层包括以下中的至少一层：
硅的氧化物层，硅的氮化物层，硅的氮氧化物层，金属的氧化物层，金属的氮化物层和金属的氮氧化物层。
28.一种电容结构，其特征在于，包括：第一电容器和第二电容器，其中，所述第一电容器和所述第二电容器为如权利要求1至27中任一项所述的电容器，所述第二电容器位于所述第一电容器的上方，且所述第一电容器的第一外接电极与所述第二电容器的第三外接电极电连接，所述第一电容器的第二外接电极与所述第二电容器的第四外接电极电连接。
29.根据权利要求28所述的电容结构，其特征在于，所述电容结构还包括：第三电容器，所述第三电容器为如权利要求1至27中任一项所述的电容器，所述第三电容器位于所述第一电容器的下方，且所述第一电容器的第三外接电极与所述第三电容器的第一外接电极电连接，所述第一电容器的第四外接电极与所述第三电容器的第二外接电极电连接。
30.一种电容器的制作方法，其特征在于，包括：
在衬底上方制备叠层结构，所述叠层结构包括至少一层电介质层和多层导电层，所述至少一层电介质层和所述多层导电层形成导电层与电介质层彼此交替的结构；
制备至少一个第一外接电极和至少一个第二外接电极，其中，所述第一外接电极和所述第二外接电极位于所述叠层结构的上方，所述第一外接电极电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第二外接电极电连接至所述多层导电层中的部分或者全部偶数层导电层；
制备至少一个第三外接电极和至少一个第四外接电极，其中，所述第三外接电极和所述第四外接电极位于所述叠层结构的下方，所述第三外接电极电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第四外接电极电连接至所述多层导电层中的部分或者全部偶数层导电层；
其中，所述方法还包括：
在所述衬底上方制备多翼结构，所述叠层结构包覆所述多翼结构，所述多翼结构包括多组翼状结构和多个支撑结构，其中，每组翼状结构中的各个翼状结构平行设置，所述支撑结构为中空的结构，所述翼状结构为所述支撑结构的外侧壁沿第一方向延伸形成的凸起结构，所述第一方向为垂直于所述支撑结构的侧壁的方向。
31.根据权利要求30所述的方法，其特征在于，所述在所述衬底上方制备多翼结构，包括：
在所述衬底上方制备多层结构，所述多层结构包括多层第一材料层和多层第二材料层，所述多层第一材料层和所述多层第二材料层形成第一材料层与第二材料层彼此交替的结构，所述第一材料与所述第二材料不同，以及所述第一材料层与所述衬底直接接触；
以所述多层结构为基础，制备多个沟槽，所述沟槽沿着垂直于所述衬底的方向延伸且进入所述衬底；
在所述多层结构上表面、所述多个沟槽的底部和内侧壁沉积所述第一材料，以形成所述第一材料制成的多个中空柱状的第一结构，作为形成所述多个支撑结构的基础；
在余留的所述多层结构内制备沟槽状的多个第二结构，所述第二结构沿着垂直于所述衬底的方向延伸至所述衬底的上表面；
去除所述多个第二结构中露出的第二材料层；
对所述衬底进行减薄处理，以形成所述多翼结构。
32.根据权利要求30或31所述的方法，其特征在于，所述多层导电层中的部分或者全部导电层与所述多翼结构共形。
33.根据权利要求30或31所述的方法，其特征在于，所述多层导电层中的一部分导电层与所述多翼结构共形，另一部分导电层在外形上与所述多翼结构互补。
34.根据权利要求30或31所述的方法，其特征在于，所述多组翼状结构中的单个翼状结构包括沿着所述第一方向延伸的多个翼。
35.根据权利要求30或31所述的方法，其特征在于，所述多个支撑结构中的支撑结构在其中空区域设置有至少一个轴，所述轴与所述支撑结构的侧壁平行。
36.根据权利要求30或31所述的方法，其特征在于，所述方法还包括：
制备隔离环，所述隔离环位于所述多个支撑结构的外侧的上方，且所述隔离环用于将所述叠层结构分隔为内侧和外侧两部分，所述第一外接电极和所述第二外接电极仅与所述叠层结构位于所述隔离环的内侧的部分电连接，以及所述第三外接电极和所述第四外接电极仅与所述叠层结构位于所述隔离环的内侧的部分电连接。
37.根据权利要求36所述的方法，其特征在于，所述方法还包括：
制备至少一个第一导电通孔结构和至少一个第二导电通孔结构，其中，
所述第一导电通孔结构位于所述隔离环中，所述第二导电通孔结构位于所述隔离环之外靠近所述电容器中心的区域；或者，所述第一导电通孔结构和/或所述第二导电通孔结构位于所述隔离环之外靠近所述电容器中心的区域；
所述第一外接电极通过所述至少一个第一导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第二外接电极通过所述至少一个第二导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
38.根据权利要求30或31所述的方法，其特征在于，所述电容器还包括：环状结构，所述环状结构位于所述多个支撑结构和所述多组翼状结构的外侧。
39.根据权利要求38所述的方法，其特征在于，所述环状结构由多层第一材料层和多层第二材料层交替堆叠形成。
40.根据权利要求39所述的方法，其特征在于，所述多组翼状结构和所述多个支撑结构由所述第一材料形成。
41.根据权利要求30或31所述的方法，其特征在于，在所述多翼结构由导电材料制成，所述第二外接电极电连接至所述多翼结构。
42.根据权利要求30或31所述的方法，其特征在于，所述多翼结构包括主体材料和主体材料表面的导电层或导电区域，所述第二外接电极通过与主体材料和主体材料表面的导电层或导电区域电连接的方式实现与所述多翼结构的电连接。
43.根据权利要求30或31所述的方法，其特征在于，所述方法还包括：
制备填充结构，所述填充结构包覆所述叠层结构，并填充所述叠层结构形成的空隙。
44.根据权利要求30或31所述的方法，其特征在于，所述多组翼状结构中与所述衬底接触的翼状结构在不同的支撑结构之间存在非连续区域。
45.根据权利要求44所述的方法，其特征在于，所述衬底在所述非连续区域处形成衬底沟槽，所述叠层结构进一步设置于所述衬底沟槽内。
46.根据权利要求30或31所述的方法，其特征在于，所述支撑结构贯穿所述衬底，以使所述衬底的下表面露出所述叠层结构。
47.根据权利要求46所述的方法，其特征在于，所述第三外接电极和/或所述第四外接电极电连接至所述多层导电层位于所述支撑结构中的区域。
48.根据权利要求30或31所述的方法，其特征在于，所述衬底由导电材料制成，所述第三外接电极通过所述衬底电连接至所述多层导电层中与所述衬底接触的导电层。
49.根据权利要求30或31所述的方法，其特征在于，所述方法还包括：
制备第一互联结构，其中，所述第一互联结构位于所述多翼结构上方，所述第一外接电极和/或所述第二外接电极通过所述第一互联结构电连接至所述多层导电层中的导电层。
50.根据权利要求49所述的方法，其特征在于，所述第一互联结构包括至少一个第一绝缘层、至少一个第一导电通孔结构和至少一个第二导电通孔结构，其中，所述至少一个第一绝缘层位于所述多翼结构的上方，所述第一导电通孔结构和所述第二导电通孔结构贯穿所述至少一个第一绝缘层，所述第一外接电极通过所述至少一个第一导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第二外接电极通过所述至少一个第二导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
51.根据权利要求30或31所述的方法，其特征在于，所述方法还包括：
制备第二互联结构，其中，所述第二互联结构位于所述多翼结构下方，所述第三外接电极和/或所述第四外接电极通过所述第二互联结构电连接至所述多层导电层中的导电层。
52.根据权利要求51所述的方法，其特征在于，所述第二互联结构包括至少一个第二绝缘层、至少一个第三导电通孔结构和至少一个第四导电通孔结构，其中，所述至少一个第二绝缘层位于所述多翼结构的下方，所述第三导电通孔结构和所述第四导电通孔结构贯穿所述至少一个第二绝缘层，所述第三外接电极通过所述至少一个第三导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层，所述第四外接电极通过所述至少一个第四导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
53.根据权利要求30或31所述的方法，其特征在于，所述制备至少一个第一外接电极和至少一个第二外接电极，包括：
在所述叠层结构的上方制备第一电极层，所述第一电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，所述第一导电区域形成所述第一外接电极，所述第二导电区域形成所述第二外接电极。
54.根据权利要求30或31所述的方法，其特征在于，所述制备至少一个第三外接电极和至少一个第四外接电极，包括：
在所述多翼结构的下方制备第二电极层，所述第二电极层包括相互分离的至少一个第三导电区域和至少一个第四导电区域，所述第三导电区域形成所述第三外接电极，所述第四导电区域形成所述第四外接电极。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2020/082571 WO2021196016A1 (zh) | 2020-03-31 | 2020-03-31 | 电容器、电容结构、电容器的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113748508A CN113748508A (zh) | 2021-12-03 |
| CN113748508B true CN113748508B (zh) | 2024-04-30 |
Family
ID=77926986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080001581.4A Active CN113748508B (zh) | 2020-03-31 | 2020-03-31 | 电容器、电容结构、电容器的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113748508B (zh) |
| WO (1) | WO2021196016A1 (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1090090A (zh) * | 1992-12-10 | 1994-07-27 | 三星电子株式会社 | 半导体存储器的制造方法 |
| CN102237364A (zh) * | 2010-04-21 | 2011-11-09 | 中国科学院微电子研究所 | 存储器件及其制造方法 |
| CN104393046A (zh) * | 2014-04-24 | 2015-03-04 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
| CN108431955A (zh) * | 2016-02-15 | 2018-08-21 | 桑迪士克科技有限责任公司 | 具有虚设电介质层堆叠体下方的外围器件的三维存储器器件及其制造方法 |
| CN110504284A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
| CN110785840A (zh) * | 2019-09-17 | 2020-02-11 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110260231A1 (en) * | 2010-04-21 | 2011-10-27 | Institute of Microelectronics, Chinese Academy of Sciences | Memory device and method for manufacturing the same |
| KR102304926B1 (ko) * | 2015-09-11 | 2021-09-24 | 삼성전자 주식회사 | 서포터들을 갖는 반도체 소자 및 그 제조 방법 |
-
2020
- 2020-03-31 WO PCT/CN2020/082571 patent/WO2021196016A1/zh active Application Filing
- 2020-03-31 CN CN202080001581.4A patent/CN113748508B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1090090A (zh) * | 1992-12-10 | 1994-07-27 | 三星电子株式会社 | 半导体存储器的制造方法 |
| CN102237364A (zh) * | 2010-04-21 | 2011-11-09 | 中国科学院微电子研究所 | 存储器件及其制造方法 |
| CN104393046A (zh) * | 2014-04-24 | 2015-03-04 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
| CN108431955A (zh) * | 2016-02-15 | 2018-08-21 | 桑迪士克科技有限责任公司 | 具有虚设电介质层堆叠体下方的外围器件的三维存储器器件及其制造方法 |
| CN110504284A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
| CN110785840A (zh) * | 2019-09-17 | 2020-02-11 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113748508A (zh) | 2021-12-03 |
| WO2021196016A1 (zh) | 2021-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2021051285A1 (zh) | 电容器及其制作方法 | |
| CN112119476B (zh) | 电容器及其制作方法 | |
| CN112602191B (zh) | 电容器及其制作方法 | |
| CN113748527B (zh) | 电容器及其制作方法 | |
| US11462609B2 (en) | Capacitor and manufacturing method therefor | |
| US11276750B2 (en) | Capacitor and method for fabricating the same | |
| US20210020737A1 (en) | Capacitor and method for producing the same | |
| US11362171B2 (en) | Capacitor and manufacturing method therefor | |
| CN113748508B (zh) | 电容器、电容结构、电容器的制作方法 | |
| US11239308B2 (en) | Capacitor and method for producing capacitor | |
| CN211929311U (zh) | 电容器 | |
| WO2021138839A1 (zh) | 电容器及其制作方法 | |
| WO2021196018A1 (zh) | 电容器及其制作方法 | |
| CN211208251U (zh) | 电容器 | |
| CN111971791A (zh) | 电容器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |