CN113748527B - 电容器及其制作方法 - Google Patents
电容器及其制作方法 Download PDFInfo
- Publication number
- CN113748527B CN113748527B CN202080001571.0A CN202080001571A CN113748527B CN 113748527 B CN113748527 B CN 113748527B CN 202080001571 A CN202080001571 A CN 202080001571A CN 113748527 B CN113748527 B CN 113748527B
- Authority
- CN
- China
- Prior art keywords
- conductive
- wing
- capacitor
- layer
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 186
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000463 material Substances 0.000 claims description 166
- 239000000758 substrate Substances 0.000 claims description 86
- 238000000034 method Methods 0.000 claims description 65
- 125000006850 spacer group Chemical group 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 238000011049 filling Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 230000000295 complement effect Effects 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- VQYPKWOGIPDGPN-UHFFFAOYSA-N [C].[Ta] Chemical compound [C].[Ta] VQYPKWOGIPDGPN-UHFFFAOYSA-N 0.000 claims description 4
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 4
- 229920001940 conductive polymer Polymers 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 429
- 230000008569 process Effects 0.000 description 29
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 238000005240 physical vapour deposition Methods 0.000 description 11
- 238000000231 atomic layer deposition Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- BLIQUJLAJXRXSG-UHFFFAOYSA-N 1-benzyl-3-(trifluoromethyl)pyrrolidin-1-ium-3-carboxylate Chemical compound C1C(C(=O)O)(C(F)(F)F)CCN1CC1=CC=CC=C1 BLIQUJLAJXRXSG-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000005388 borosilicate glass Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 229920000620 organic polymer Polymers 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920000052 poly(p-xylylene) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
- H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本申请提供一种电容器及其制作方法,能够制备小体积、高容值密度的电容器。该电容器包括:多翼结构,包括N组翼状结构和N个支撑结构,每组翼状结构包括平行设置的M个翼状结构,该支撑结构的外侧壁上形成有M个限位槽,该M个翼状结构分别通过该M个限位槽固定于该支撑结构的外侧,M和N为正整数;叠层结构,该叠层结构包覆该多翼结构,该叠层结构包括至少一层电介质层和多层导电层,该至少一层电介质层和该多层导电层形成导电层与电介质层彼此交替的结构;至少一个第一外接电极,电连接至该多层导电层中的部分或者全部奇数层导电层;至少一个第二外接电极,电连接至该多层导电层中的部分或者全部偶数层导电层。
Description
技术领域
本申请涉及电容器领域,并且更具体地,涉及一种电容器及其制作方法。
背景技术
电容器在电路中可以起到旁路、滤波、去耦等作用,是保证电路正常运转的不可或缺的一部分。随着现代电子系统不断向多功能、高集成、低功耗、微型化发展,传统的多层陶瓷电容(Multi-layer Ceramic Capacitors,MLCC)已经难以满足应用端日益严苛的小体积、高容量的需求。如何制备小体积、高容量的电容器,成为一个亟待解决的技术问题。
发明内容
本申请提供一种电容器及其制作方法,能够制备小体积、高容值密度的电容器。
第一方面,提供了一种电容器,包括:
多翼结构,所述多翼结构包括N组翼状结构和N个支撑结构,其中,每组翼状结构包括平行设置的M个翼状结构,所述支撑结构的外侧壁上形成有M个限位槽,所述M个翼状结构分别通过所述M个限位槽固定于所述支撑结构的外侧,M和N为正整数;
叠层结构,所述叠层结构包覆所述多翼结构,所述叠层结构包括至少一层电介质层和多层导电层,所述至少一层电介质层和所述多层导电层形成导电层与电介质层彼此交替的结构;
至少一个第一外接电极,所述第一外接电极电连接至所述多层导电层中的部分或者全部奇数层导电层;
至少一个第二外接电极,所述第二外接电极电连接至所述多层导电层中的部分或者全部偶数层导电层。
在一些可能的实现方式中,所述支撑结构的侧壁向内凹陷以在所述支撑结构的外侧壁上形成所述M个限位槽。
在一些可能的实现方式中,所述支撑结构的侧壁向外凸起以在所述支撑结构的外侧壁上形成所述M个限位槽。
在一些可能的实现方式中,所述支撑结构为柱状或片状的。
在一些可能的实现方式中,所述支撑结构为中空柱状或沟槽状的。
在一些可能的实现方式中,所述支撑结构为T型结构。
在一些可能的实现方式中,所述电容器还包括:环状结构,所述环状结构位于所述N个支撑结构和所述N组翼状结构的外侧。
在一些可能的实现方式中,所述环状结构由M层第一材料层和M-1层第二材料层交替堆叠形成。
在一些可能的实现方式中,所述翼状结构由所述第一材料形成。
在一些可能的实现方式中,所述多层导电层中的部分或者全部导电层与所述多翼结构共形。
在一些可能的实现方式中,所述多层导电层中的一部分导电层与所述多翼结构共形,另一部分导电层在外形上与所述多翼结构互补。
在一些可能的实现方式中,所述电容器还包括:
隔离环,位于所述N个支撑结构的外侧的上方,且所述隔离环用于将所述叠层结构分隔为内侧和外侧两部分,所述第一外接电极和所述第二外接电极仅与所述叠层结构位于所述隔离环的内侧的部分电连接。
在一些可能的实现方式中,所述电容器还包括:
至少一个第一导电通孔结构和至少一个第二导电通孔结构,其中,
所述第一导电通孔结构位于所述隔离环中,所述第二导电通孔结构位于所述隔离环之外靠近所述电容器中心的区域;或者,所述第一导电通孔结构和/或所述第二导电通孔结构位于所述隔离环之外靠近所述电容器中心的区域;
所述第一外接电极通过所述至少一个第一导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层,所述第二外接电极通过所述至少一个第二导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
在一些可能的实现方式中,在所述多翼结构由导电材料制成,所述第二外接电极电连接至所述多翼结构。
在一些可能的实现方式中,所述多翼结构由电阻率小于阈值的材料形成,或者,所述多翼结构的表面形成有重掺杂的导电层或者重掺杂的导电区域。
在一些可能的实现方式中,所述多翼结构包括主体材料和主体材料表面的导电层或导电区域,所述第二外接电极通过与主体材料和主体材料表面的导电层或导电区域电连接与所述多翼结构的电连接。
在一些可能的实现方式中,所述电容器还包括:填充结构,所述填充结构包覆所述叠层结构,并填充所述叠层结构形成的空隙。
在一些可能的实现方式中,所述电容器还包括:衬底,设置于所述多翼结构的下方。
在一些可能的实现方式中,所述N组翼状结构中与所述衬底接触的翼状结构在不同的支撑结构之间存在非连续区域。
在一些可能的实现方式中,所述衬底在所述非连续区域处形成衬底沟槽,所述叠层结构进一步设置于所述衬底沟槽内。
在一些可能的实现方式中,所述支撑结构延伸进入所述衬底。
在一些可能的实现方式中,所述电容器还包括:电极层,设置于所述叠层结构的上方,所述电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域,所述第一导电区域形成所述第一外接电极,所述第二导电区域形成所述第二外接电极。
在一些可能的实现方式中,所述第一外接电极和/或所述第二外接电极通过互联结构电连接至所述多层导电层中的导电层。
在一些可能的实现方式中,所述互联结构包括至少一个绝缘层、至少一个第一导电通孔结构和至少一个第二导电通孔结构,其中,所述第一导电通孔结构和所述第二导电通孔结构贯穿所述至少一个绝缘层,所述第一外接电极通过所述至少一个第一导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层,所述第二外接电极通过所述至少一个第二导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
在一些可能的实现方式中,所述多层导电层中的导电层包括以下中的至少一层:
重掺杂多晶硅层,金属硅化物层,碳层,导电聚合物层,铝层,铜层,镍层,氮化钽层,氮化钛层,氮化铝钛层,氮化硅钽层,氮化碳钽层。
在一些可能的实现方式中,所述至少一层电介质层中的电介质层包括以下中的至少一层:
硅的氧化物层,硅的氮化物层,硅的氮氧化物层,金属的氧化物层,金属的氮化物层和金属的氮氧化物层。
第二方面,提供了一种电容器的制作方法,包括:
在衬底上方制备多翼结构,所述多翼结构包括N组翼状结构和N个支撑结构,其中,每组翼状结构包括平行设置的M个翼状结构,所述支撑结构的外侧壁上形成有M个限位槽,所述M个翼状结构分别通过所述M个限位槽固定于所述支撑结构的外侧,M和N为正整数;
在所述多翼结构表面制备叠层结构,所述叠层结构包覆所述多翼结构,所述叠层结构包括至少一层电介质层和多层导电层,所述至少一层电介质层和所述多层导电层形成导电层与电介质层彼此交替的结构;
制备至少一个第一外接电极和至少一个第二外接电极,其中,所述第一外接电极电连接至所述多层导电层中的部分或者全部奇数层导电层,所述第二外接电极电连接至所述多层导电层中的部分或者全部偶数层导电层。
在一些可能的实现方式中,所述支撑结构的侧壁向内凹陷以在所述支撑结构的外侧壁上形成所述M个限位槽。
在一些可能的实现方式中,所述支撑结构的侧壁向外凸起以在所述支撑结构的外侧壁上形成所述M个限位槽。
在一些可能的实现方式中,所述支撑结构为柱状或片状的。
在一些可能的实现方式中,所述支撑结构为中空柱状或沟槽状的。
在一些可能的实现方式中,所述支撑结构为T型结构。
在一些可能的实现方式中,所述在衬底上方制备多翼结构,包括:
在所述衬底上方制备多层结构,所述多层结构包括M层第一材料层和M-1层第二材料层,所述M层第一材料层和所述M-1层第二材料层形成第一材料层与第二材料层彼此交替的结构,所述第一材料与所述第二材料不同,以及所述第一材料层与所述衬底直接接触;
以所述多层结构为基础,制备沿着第一方向延伸的N个第一沟槽,并去除所述N个沟槽中露出的部分所述第二材料,以形成由所述第一材料制成的N个中空柱状或沟槽状的第一结构,所述第一方向为垂直于所述衬底的方向;
在所述多层结构上表面、所述N个第一结构中沉积第三材料;
以所述多层结构为基础,制备沿着所述第一方向延伸的N个第二沟槽,并去除所述N个第二沟槽中露出的第二材料层,形成由所述第一材料制成的N个中空柱状或沟槽状的第二结构,以形成所述多翼结构。
在一些可能的实现方式中,所述电容器还包括:环状结构,所述环状结构位于所述N个支撑结构和所述M个翼状结构的外侧。
在一些可能的实现方式中,所述环状结构由M层第一材料层和M-1层第二材料层交替堆叠形成。
在一些可能的实现方式中,所述多层导电层中的部分或者全部导电层与所述多翼结构共形。
在一些可能的实现方式中,所述多层导电层中的一部分导电层与所述多翼结构共形,另一部分导电层在外形上与所述多翼结构互补。
在一些可能的实现方式中,所述方法还包括:
制备隔离环,所述隔离环位于所述N个支撑结构的外侧的上方,且所述隔离环用于将所述叠层结构分隔为内侧和外侧两部分,所述第一外接电极和所述第二外接电极仅与所述叠层结构位于所述隔离环的内侧的部分电连接。
在一些可能的实现方式中,所述方法还包括:
制备至少一个第一导电通孔结构和至少一个第二导电通孔结构,其中,
所述第一导电通孔结构位于所述隔离环中,所述第二导电通孔结构位于所述隔离环之外靠近所述电容器中心的区域;或者,所述第一导电通孔结构和/或所述第二导电通孔结构位于所述隔离环之外靠近所述电容器中心的区域;
所述第一外接电极通过所述至少一个第一导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层,所述第二外接电极通过所述至少一个第二导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
在一些可能的实现方式中,在所述多翼结构由导电材料制成,所述第二外接电极电连接至所述多翼结构。
在一些可能的实现方式中,所述多翼结构由电阻率小于阈值的材料形成,或者,所述多翼结构的表面形成有重掺杂的导电层或者重掺杂的导电区域。
在一些可能的实现方式中,所述多翼结构包括主体材料和主体材料表面的导电层或导电区域,所述第二外接电极通过与主体材料和主体材料表面的导电层或导电区域电连接与所述多翼结构的电连接。
在一些可能的实现方式中,所述方法还包括:
制备填充结构,所述填充结构包覆所述叠层结构,并填充所述叠层结构形成的空隙。
在一些可能的实现方式中,所述N组翼状结构中与所述衬底接触的翼状结构在不同的支撑结构之间存在非连续区域。
在一些可能的实现方式中,所述衬底在所述非连续区域处形成衬底沟槽,所述叠层结构进一步设置于所述衬底沟槽内。
在一些可能的实现方式中,所述支撑结构延伸进入所述衬底。
在一些可能的实现方式中,所述制备至少一个第一外接电极和至少一个第二外接电极,包括:
在所述叠层结构的上方制备电极层,所述电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域,所述第一导电区域形成所述第一外接电极,所述第二导电区域形成所述第二外接电极。
在一些可能的实现方式中,所述方法还包括:
制备互联结构,其中,所述第一外接电极和/或所述第二外接电极通过所述互联结构电连接至所述多层导电层中的导电层。
在一些可能的实现方式中,所述互联结构包括至少一个绝缘层、至少一个第一导电通孔结构和至少一个第二导电通孔结构,其中,所述第一导电通孔结构和所述第二导电通孔结构贯穿所述至少一个绝缘层,所述第一外接电极通过所述至少一个第一导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层,所述第二外接电极通过所述至少一个第二导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
因此,在本申请实施例中,以多翼结构为骨架,在多翼结构上设置叠层结构,从而可以增加叠层结构的表面积,能够在较小器件尺寸(电容芯片尺寸)的情况下得到较大的电容值,从而能够提高以叠层结构形成的电容器的容值密度。进一步地,在本申请实施例中,多翼结构中的N个支撑结构的外侧壁上形成有M个限位槽,且多翼结构中的M个翼状结构分别通过M个限位槽固定于支撑结构的外侧,在湿法释放工艺及后续的清洗工艺中,翼状结构不容易由于表面张力的作用而掉落,从而可以提高M个翼状结构的机械稳固性和机械鲁棒性,且多翼结构的机械稳固性得到提高。
附图说明
图1是根据本申请实施例的一种电容器的示意性结构图。
图2是根据本申请实施例的一种限位槽的示意性结构图。
图3是根据本申请实施例的另一种限位槽的示意性结构图。
图4至图9分别是根据本申请不同实施例的多翼结构的示意性结构图。
图10是根据本申请实施例的一种电容器的制作方法的示意性流程图。
图11a至图11 l是本申请实施例的一种电容器的制作方法的示意图。
具体实施方式
下面将结合附图,对本申请实施例中的技术方案进行描述。
应理解,本申请实施例的电容器在电路中可以起到旁路、滤波、去耦等作用。
现阶段的电容器可以是3D硅电容器,3D硅电容器是一种基于半导体晶圆加工技术的新型电容器。与传统的MLCC(多层陶瓷电容)相比,3D硅电容器具有小尺寸、高精度、高稳定性、长寿命等优点。其基本的加工流程需要先在晶圆或衬底上加工出高深宽比的深孔(Via)、沟槽(Trench)、柱状(Pillar)、墙状(Wall)等3D结构,接着在3D结构表面沉积绝缘薄膜和低电阻率导电材料依次制作电容的下电极、电介质层和上电极。
在此背景下,本申请提出了一种新型的电容器的结构和制作方法,可以提高电容器的容值密度。
以下,结合图1至图9,详细介绍本申请实施例的电容器。
应理解,图1中的电容器仅仅只是示例,电容器所包括的多翼结构并不局限于图1至图9中所示,可以根据实际需要灵活调整。同时多翼结构所包括的翼状结构的数量以及支撑结构的数量仅仅只是示例,并不局限于图1至图9所示,可以根据实际需要灵活设置。
需要说明的是,为便于理解,在以下示出的实施例中,对于不同实施例中示出的结构中,相同的结构采用相同的附图标记,并且为了简洁,省略对相同结构的详细说明。
图1是本申请一个实施例的电容器100的一种可能的结构图。如图1所示,该电容器100包括多翼结构110、叠层结构120、至少一个第一外接电极130、至少一个第二外接电极140。
具体地,如图1所示,在该电容器100中,该多翼结构110包括N组翼状结构111和N个支撑结构112,其中,每组翼状结构111包括平行设置的M个翼状结构111,该支撑结构112的外侧壁上形成有M个限位槽12,该M个翼状结构111分别通过该M个限位槽12固定于该支撑结构112的外侧,M和N为正整数;该叠层结构120包覆该多翼结构110,该叠层结构120包括至少一层电介质层和多层导电层,该至少一层电介质层和该多层导电层形成导电层与电介质层彼此交替的结构;该第一外接电极130电连接至该多层导电层中的部分或者全部奇数层导电层;该第二外接电极140电连接至该多层导电层中的部分或者全部偶数层导电层。
需要说明的是,固定于一个支撑结构112的外侧壁上的M个平行设置的翼状结构111属于同一组。另外,各组中的翼状结构111对应设置,且对应设置的翼状结构111位于同一水平面。
应理解,限位槽12可以紧紧地固定翼状结构111,并使得固定于一个支撑结构112的外侧壁上的M个翼状结构111平行设置。限位槽12的宽度和深度可以根据翼状结构111的尺寸灵活设置,本申请对此并不限定。
在本申请实施例中,该多层导电层中相邻的两层导电层之间通过电介质层电隔离。导电层和电介质层的具体层数可以根据实际需要灵活配置,只需满足该多层导电层中相邻的两层导电层之间电隔离。
另外,在本申请实施例中,M和N可以根据实际需要灵活配置。
需要说明的是,在本申请实施例中,以多翼结构为骨架,在多翼结构上设置叠层结构,从而可以增加叠层结构的表面积,能够在较小器件尺寸(电容芯片尺寸)的情况下得到较大的电容值,从而能够提高以叠层结构形成的电容器的容值密度。进一步地,在本申请实施例中,多翼结构包括N组翼状结构和N个支撑结构,多翼结构可以具有更大的表面积,从而可以增加叠层结构的表面积。同时,N个支撑结构的外侧壁上形成有M个限位槽,且M个翼状结构分别通过M个限位槽固定于支撑结构的外侧,在湿法释放工艺及后续的清洗工艺中,翼状结构不容易由于表面张力的作用而掉落,从而可以提高M个翼状结构的机械稳固性和机械鲁棒性,且多翼结构的机械稳固性得到提高。
在本申请实施例中,多翼结构的表面积可以理解为支撑结构的底壁和内侧壁、翼状结构的上下表面和侧面等所有可以用于附着叠层结构的表面的面积。
在本申请实施例中,多翼结构110为骨架,其可以不作为电容器本身的一部分,即多翼结构110可以不受限于电容电极材料的选材限制,也就是说多翼结构110的材料选择可以更为灵活,从而可以简化多翼结构110的制备流程。
应理解,本申请实施例中外接电极也可以称之为焊盘或者外接焊盘。
可选地,在本申请实施例中,该支撑结构112的侧壁向内凹陷以在该支撑结构112的外侧壁上形成该M个限位槽12,如图2所示。另外,该M个限位槽还可以通过其他方式形成,例如,该支撑结构112的侧壁向外凸起以在该支撑结构112的外侧壁上形成该M个限位槽12,如图3所示。
需要说明的是,上述图2和图3仅以N个支撑结构112中的一个支撑结构112为例进行说明,N个支撑结构112中的所有支撑结构112同样适用。
可选地,在一些实施例中,该支撑结构112为T型结构,如图1所示。
需要说明的是,T型结构的支撑结构112可以分为竖直部分A和水平部分B,其中,在一些实施例中,竖直部分A可以是柱状或者片状的,水平部分B的外边缘与翼状结构111的外边缘对齐,如图4所示;在另一些实施例中,竖直部分A可以是中空柱状或者沟槽状的,水平部分B的外边缘与翼状结构111的外边缘对齐,如图5所示,在此种情况下,叠层结构120可以设置于支撑结构112的竖直部分A内。
可选地,在另一些实施例中,该支撑结构112为柱状或片状的,如图6所示。
可选地,在另一些实施例中,该支撑结构112为中空柱状或沟槽状的,如图7所示。
需要说明的是,中空柱状的支撑结构112也可以称之为“桶状”的支撑结构112或者“杯状”的支撑结构112,其具有底部结构和环状侧壁。沟槽状的支撑结构112也可以称之为“U型”的支撑结构112,其具有底部结构和两个相对分布的侧壁。也即,该支撑结构112的底部结构和侧壁可以形成一个中空区域,由于叠层结构120包覆该支撑结构,也就是说叠层结构120可以设置有这一中空区域中。
可选地,该第一外接电极130和该第二外接电极140的材料可以是金属,例如铜、铝等。可选地,该第一外接电极130和该第二外接电极140表面可以设置有低电阻率的Ti,TiN,Ta,TaN层作为黏附层和/或阻挡层,以便于该第一外接电极130和该第二外接电极140黏附至电容器的其他结构,或者,以便于在该第一外接电极130和该第二外接电极140与电容器的其他结构之间起到阻挡作用;另外,该第一外接电极130和该第二外接电极140的表面还可以设置有一些金属层,例如Ni、Pd(钯)、Au、Sn(锡)、Ag,用于后续打线或焊接工艺。
可选地,本申请实施例中,该多层导电层中的导电层包括以下中的至少一层:
重掺杂多晶硅层,金属硅化物层,碳层,导电聚合物层,铝层,铜层,镍层,氮化钽层,氮化钛层,氮化铝钛层,氮化硅钽层,氮化碳钽层。
也就是说,在该叠层结构120中,该多层导电层中的导电层的材料可以是重掺杂多晶硅,金属硅化物(silicide),碳,导电的聚合物,Al、Cu、Ni等金属,氮化钽(TaN)、氮化钛(TiN)、氮化铝钛(TiAlN)、氮化硅钽(TaSiN)、氮化碳钽(TaCN)等低电阻率化合物,或者该多层导电层中的导电层为上述材料的组合、叠层、复合结构。也就是说,该多层导电层中的一层导电层可以是一层或包含多个叠层,该多层导电层中的某一层导电层可以是单一材料形成的单层,也可以是多种材料形成的复合层。
需要注意的是,该多层导电层中的不同导电层的材料、厚度等可以相同,也可以不同。该多层导电层中的导电层的具体导电材料和层厚可根据电容器的容值、频率特性、损耗等需求来调整。当然,该多层导电层中的导电层的还可以包括一些其他的导电材料,本申请实施例对此不作限定。
可选地,本申请实施例中,该至少一层电介质层中的电介质层包括以下中的至少一层:
硅的氧化物层,硅的氮化物层,硅的氮氧化物层,金属的氧化物层,金属的氮化物层和金属的氮氧化物层。
也就是说,在该叠层结构120中,该至少一层电介质层中的电介质层的材料可以是硅的氧化物,硅的氮化物,硅的氮氧化物,金属的氧化物,金属的氮化物,金属的氮氧化物。例如SiO2,SiN,SiON,或者高介电常数(high-k)材料,包括Al2O3,HfO2,ZrO2,TiO2,Y2O3,La2O3,HfSiO4,LaAlO3,SrTiO3,LaLuO3等。该至少一层电介质层中的一个电介质层可以是一层或包含多个叠层,该至少一层电介质层中的一个电介质层可以是一种材料或多种材料的组合、混合。
需要注意的是,该至少一层电介质层中的不同电介质层的材料、厚度等可以相同,也可以不同。该至少一层电介质层中的每个电介质层的具体绝缘材料和层厚可根据电容器的容值、频率特性、损耗等需求来调整。当然,该至少一层电介质层中的电介质层还可以包括一些其他的绝缘材料,本申请实施例对此不作限定。
在本申请实施例中,在叠层结构120中,该至少一层电介质层的顺序可以是:在多翼结构110上,与多翼结构110的距离从小到大或者从大到小的顺序。同理,该多层导电层的顺序也可以是:在多翼结构110上,与多翼结构110的距离从小到大或者从大到小的顺序。为了便于描述,在本申请实施例中,该至少一层电介质层和该多层导电层的顺序以在多翼结构110上与多翼结构110的距离从小到大的顺序为例进行说明。
可选地,在本申请实施例中,该电容器100还包括:衬底150,该衬底150设置于该多翼结构110的下方,如图1所示。
可选地,本申请实施例中的该支撑结构112可以沿着垂直于该衬底150的方向延伸,该翼状结构111可以是沿着平行于该衬底15的方向延伸。
需要注意的是,在本申请实施例中,该衬底150的厚度也可以根据实际需要灵活设置,例如,在该衬底150的厚度因太厚而不能满足需求时,可以对该衬底150进行减薄处理。甚至可以将该衬底150完全去除。
需要说明的是,上述图1是沿着衬底纵向的截面。
可选地,在本申请实施例中,该衬底150可以是硅晶圆,包括单晶硅、多晶硅、不定形硅。该衬底150也可以是别的半导体衬底,包括绝缘衬底上的硅(Silicon-On-Insulator,SOI)晶圆,碳化硅(SiC)、氮化镓(GaN)、砷化镓(GaAs)等III-V族元素的化合物半导体晶圆。该衬底150也可以是金属板,玻璃,陶瓷,有机聚合物,或其它刚性衬底。另外,该衬底150的表面可以包含键合层、外延层、氧化层、掺杂层等。
可选地,在一些实施例中,不同支撑结构112之间与衬底150接触的翼状结构111为连续的,衬底150在不同支撑结构112之间的区域具有平坦表面。另外,不同支撑结构112之间的其他翼状结构111也可以是连续的,例如,在不同支撑结构112之间通过环状沟槽中断的情况下,支撑结构112之间的所有翼状结构111是连续的。
可选地,在另一些实施例中,不同支撑结构112之间与衬底150接触的翼状结构111为非连续的,衬底150在不同支撑结构112之间的区域形成有衬底沟槽151。
可选地,在一些实施例中,支撑结构112也可以延伸进入衬底150。
可选地,在一些实施例中,多组翼状结构111中的单个翼状结构111可以具有多个分支。另外,在一些实施例中,该多个支撑结构112中的支撑结构112在其中空区域可以设置有(具有)垂直于衬底150方向的至少一个轴。
可选地,在本申请实施例中,该电容器100还包括隔离环160,该隔离环160位于该N个支撑结构112的外侧的上方,且该隔离环160用于将该叠层结构120分隔为内侧和外侧两部分,该第一外接电极130和该第二外接电极140仅与该叠层结构120位于该隔离环160的内侧的部分电连接,如图1所示。
在一些实施例中,该隔离环160位于该环状结构113的上方。
可选地,在本申请实施例中,该电容器100还包括:至少一个第一导电通孔结构30和至少一个第二导电通孔结构40,其中,该第一外接电极130通过该至少一个第一导电通孔结构30电连接至该多层导电层中的部分或者全部奇数层导电层,该第二外接电极140通过该至少一个第二导电通孔结构40电连接至的该多层导电层中的部分或者全部偶数层导电层。
可选地,在一些实施例中,该第一导电通孔结构30位于该隔离环160中,该第二导电通孔结构40位于该隔离环160之外靠近该电容器100中心的区域。
可选地,在另一些实施例中,该第一导电通孔结构30和/或该第二导电通孔结构40位于该隔离环160之外靠近该电容器100中心的区域。例如,如图1所示,该第一导电通孔结构30和该第二导电通孔结构40都位于该隔离环160之外靠近该电容器100中心的区域。
需要说明的是,在电容器100或者电容芯片的边缘位置,由于空气的绝缘能力不足,叠层结构120与环状结构113之间极易发生空气击穿,从而导致电容器的性能下降。隔离环160的设置,可以使得叠层结构120位于隔离环113外侧的区域不构成电容器100的电极板,从而,避免了电容器100的边缘位置处叠层结构120与环状结构113之间发生空气击穿的问题。
可选地,在一些实施例中,在该叠层结构120中,该多层导电层中的部分或者全部导电层与该多翼结构110共形。
可选地,在另一些实施例中,在该叠层结构120中,该多层导电层中的一部分导电层与该多翼结构110共形,另一部分导电层在外形上与该多翼结构110互补。
例如,如图1所示,该多翼结构110包括3组翼状结构111和3个支撑结构112,3组翼状结构111从左到右依次记为组1、组2和组3,每个组都包括4个翼状结构111,其中,组1中翼状结构111仅固定于对应支撑结构112靠近右侧的外侧壁上,组2中翼状结构111围绕对应支撑结构112的外侧壁固定,组3中翼状结构111仅固定于对应支撑结构112靠近左侧的外侧壁上。该叠层结构120包括2层导电层和1层电介质层,如图1中示出的导电层21和导电层22,以及电介质层23。具体地,如图1所示,导电层21与多翼结构110直接接触,即导电层21设置于多翼结构110的表面,并且包覆多翼结构110,导电层21与多翼结构110共形;导电层22设置于导电层21的上方,导电层22在外形上与多翼结构110互补;电介质层23设置于导电层21与导电层22之间,以将导电层21与导电层22电隔离,电介质层23也与多翼结构110共形。
需要说明的是,该叠层结构120中的导电层21与多翼结构110共形,可以理解为,导电层21可以与多翼结构110具有相同或者大致相同的外形轮廓,以使导电层21可以包覆多翼结构110上与其接触的区域,从而,导电层21可以基于多翼结构110得到更大的表面积,进而提高电容器的容值密度。同理,电介质层23也与多翼结构110共形,电介质层23也可以与多翼结构110具有相同或者大致相同的外形轮廓。导电层22在外形上与多翼结构110互补,可以理解为,导电层22与多翼结构110两者组合可以形成一个内部无空隙或者空腔的结构,提升电容器的结构完整性和机械稳定性。
可选地,在一些实施例中,该多翼结构110由导电材料制成,该第二外接电极140电连接至该多翼结构110。也即,在该多翼结构110导电的情况下,该多翼结构110也可以作为该电容器100的一个电极板。
可选地,在另一些实施例中,该多翼结构110包括主体材料和主体材料表面的导电层或导电区域,该第二外接电极140通过与该导电层或导电区域电连接与该多翼结构110的电连接。
需要说明的是,在该第二外接电极140还电连接至该多翼结构110的情况下,该多翼结构110与该叠层结构120之间需要进行电隔离,例如,该多翼结构110与该叠层结构120之间设置有一层电介质层。
可选地,该多翼结构110导电,可以理解为,该多翼结构110由电阻率小于阈值的材料形成,或者,该多翼结构110的表面形成有重掺杂的电阻率小于阈值的导电层或者导电区域。
例如,可以对该多翼结构110进行掺杂,形成p++型或n++型的低电阻率导电层或导电区域。
又例如,在该多翼结构110的表面沉积低电阻率导电材料,如用PVD或ALD工艺沉积TiN和/或TaN和/或Pt等金属,或者用CVD工艺,沉积重掺杂多晶硅、金属钨、碳材料。
应理解,电阻率小于阈值的材料即可认为是导电材料。
需要说明的是,该多翼结构110由电阻率小于阈值的材料形成,可以保证该多翼结构110导电,即可以作为电容器100的一个电极板。
可选地,在本申请实施例中,该电容器100还包括:填充结构170,该填充结构170包覆该叠层结构120,并填充该叠层结构120形成的空腔或者空隙,如图1所示。从而可以提升电容器的结构完整性和机械稳定性。
可选地,在一些实施例中,该填充结构170在外形上与该叠层结构120互补。例如,该填充结构170可以与该叠层结构120在结构上互补,两者组合可以形成一个内部无空隙或者空腔的结构,提升电容器的结构完整性和机械稳定性。
需要说明的是,该填充结构170的材料可以是导电材料,例如金属钨,也可以是一些其他的材料,本申请对此并不限定。
可选地,在该填充结构170的材料为导电材料的情况下,该填充结构170也可以作为该电容器100的一个电极板。
可选地,在本申请实施例中,该第一外接电极130和/或该第二外接电极140通过互联结构180电连接至该多层导电层中的导电层。
可选地,该互联结构180包括至少一个第一导电通孔结构30、至少一个第二导电通孔结构40和至少一个绝缘层50,其中,该第一导电通孔结构30和该第二导电通孔结构40贯穿该至少一个绝缘层50,该第一外接电极130通过该至少一个第一导电通孔结构30电连接至该多层导电层中的部分或者全部奇数层导电层,该第二外接电极140通过该至少一个第二导电通孔结构40电连接至的该多层导电层中的部分或者全部偶数层导电层。具体如图1所示,该互联结构180设置于该填充结构170的上方。
需要说明的是,该至少一个绝缘层50也可以称之为金属间介质层(IMD)或者层间介质层(ILD),另外,该至少一个绝缘层50与该隔离环160具有相同的材料,换句话说,该至少一个绝缘层50与该隔离环160可以在相同的步骤中形成。
可选地,该至少一个绝缘层50的材料可以是有机的聚合物材料,包括聚酰亚胺(Polyimide),帕里纶(Parylene),苯并环丁烯(BCB)等;也可以是一些无机材料,包括旋转涂布玻璃(Spin on glass,SOG),未掺杂硅玻璃(Undoped Silicon Glass,USG),硼硅玻璃(boro-silicate glass,BSG),磷硅玻璃(phospho-silicateglass,PSG),硼磷硅玻璃(boro-phospho-silicateglass,BPSG),四乙氧基硅烷(Tetraethyl Orthosilicate,TEOS),硅的氧化物、氮化物、碳化物、陶瓷;还可以是上述材料的组合或者叠层。
可选地,该第一导电通孔结构30和该第二导电通孔结构40的材料可以由低电阻率导电材料构成,例如重掺杂多晶硅,钨,Ti,TiN,Ta,TaN等。
应理解,该第一导电通孔结构30和该第二导电通孔结构40的形状和数量可以根据该电容器100的制作工艺具体确定,本申请实施例对此不作限定。
可选地,在一些实施例中,该至少一个第一外接电极130和该至少一个第二外接电极140设置于该多翼结构110的上方。可选地,该电容器100还包括:电极层,设置于该多翼结构110的上方,且该电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域,该第一导电区域形成该第一外接电极130,该第二导电区域形成该第二外接电极140,具体如图1所示。也即,该至少一个第一外接电极130和该至少一个第二外接电极140可以通过一次刻蚀形成,减少了刻蚀步骤。
具体地,如图1所示,该电极层设置于该互联结构180的上方,该第一外接电极130通过第一导电通孔结构30电连接至导电层21,该第二外接电极140通过第二导电通孔结构40电连接至导电层22。
可选地,在一些实施例中,如图4至图7所示,该多翼结构110设置于衬底150的上方,该多翼结构110包括3组翼状结构111和3个支撑结构112,3组翼状结构111从左到右依次记为组1、组2和组3,每个组都包括4个翼状结构111,其中,组1中翼状结构111仅固定于对应支撑结构112靠近右侧的外侧壁上,组2中翼状结构111围绕对应支撑结构112的外侧壁固定,组3中翼状结构111仅固定于对应支撑结构112靠近左侧的外侧壁上。不同组中与该衬底150接触的翼状结构111(也就是最下面的翼状结构)在不同的支撑结构112之间存在非连续区域,且衬底150在这一非连续区域具有平坦的表面。也即在非连续区域,叠层结构120可以与衬底150直接接触。
可选地,在另一个实施例中,如图8所示,该多翼结构110设置于衬底150的上方,与图4至图7所示实施例相似,该多翼结构110包括3组翼状结构111和3个支撑结构112,3组翼状结构111从左到右依次记为组1、组2和组3,每个组都包括4个翼状结构111,其中,组1中翼状结构111仅固定于对应支撑结构112靠近右侧的外侧壁上,组2中翼状结构111围绕对应支撑结构112的外侧壁固定,组3中翼状结构111仅固定于对应支撑结构112靠近左侧的外侧壁上。但与图4至图7实施例不同之处主要在于,该3个支撑结构112中的支撑结构112延伸进入该衬底150。从而可以增大支撑结构112的侧壁面积,增大该叠层结构120的表面积,提升电容密度,同时,也可以提高多翼结构110的机械稳定性。
需要说明的是,本申请对图8中支撑结构112延伸进入该衬底150的深度并不限定。
可选地,在另一个实施例中,如图9所示,该多翼结构110设置于衬底150的上方,与图4至图7所示实施例相似,该多翼结构110包括3组翼状结构111和3个支撑结构112,3组翼状结构111从左到右依次记为组1、组2和组3,每个组都包括4个翼状结构111,其中,组1中翼状结构111仅固定于对应支撑结构112靠近右侧的外侧壁上,组2中翼状结构111围绕对应支撑结构112的外侧壁固定,组3中翼状结构111仅固定于对应支撑结构112靠近左侧的外侧壁上。但与图4至图7实施例不同之处主要在于,不同组中与该衬底150接触的翼状结构111在不同的支撑结构112之间存在非连续区域,该衬底150在该非连续区域处形成衬底沟槽151。也就是说,该叠层结构120可以设置于该衬底沟槽151内,从而可以增大该叠层结构120的表面积,提升电容密度,同时,也可以提高多翼结构110的机械稳定性。
需要说明的是,本申请对图9中衬底沟槽151的深度并不限定。
可选地,上述图8和图9中的电容器100所包含的多翼结构110方案可以结合,此种方案中,支撑结构112延伸进入该衬底150的深度与衬底沟槽151的深度可以相同,也可以不同。
可选地,在本申请实施例中,该电容器100还包括环状结构113,该环状结构113位于该N个支撑结构112和该N组翼状结构111的外侧,如图1、图4至图9所示。该环状结构113可以在一定程度上对支撑结构112起到支撑和保护的作用,同时该环状结构113也可以形成电容芯片的边缘区域,方便后续电容器100制备。
可选地,该环状结构113由M层第一材料层10和M-1层第二材料层20交替堆叠形成,如图1、图4至图9所示,M=4,即该环状结构113由4层第一材料层10和3层第二材料层20交替堆叠形成。
可选地,该多翼结构110中的翼状结构111由该第一材料形成。另外,该多翼结构110中的翼状结构111也可以由其他材料形成,本申请对此并不限定。
可选地,该第一材料或该第二材料可以是硅(包括单晶硅、多晶硅、不定形硅),硅的氧化物、氮化物或碳化物、含硅玻璃(包括未掺杂硅玻璃(Undoped Silicon Glass,USG)、硼硅玻璃(boro-silicate glass,BSG)、磷硅玻璃(phospho-silicateglass,PSG)、硼磷硅玻璃(boro-phospho-silicateglass,BPSG)),铝(Al)、铜(Cu)、镍(Ni)等金属,或金属氮化物、碳化物,碳,有机聚合物,或者上述材料的组合或叠层结构。
需要理解的是,该第一材料和该第二材料是两类材料的组合。相对于该第一材料,该第二材料可以被选择性去除。具体地,在同一腐蚀或刻蚀环境,该第一材料和该第二材料的腐蚀(或刻蚀)速率的差异大于5倍。即在一些特定的环境中,相对于该第一材料,该第二材料更容易被腐蚀(或刻蚀)掉。
例如,第一材料可以是硅,第二材料可以是氧化硅,用氢氟酸溶液或气体可以去除氧化硅并保留硅。例如,在制备N组翼状结构111的过程中,支撑结构112和翼状结构111的材料可以是硅,同一组中的不同翼状结构111之间的材料可以是氧化硅,从而用氢氟酸溶液或气体选择性的去除氧化硅并保留硅,以形成多组翼状结构111。
再例如,第一材料可以是氧化硅,第二材料可以是硅,用KOH或NaOH或四甲基氢氧化铵(Tetramethylammonium Hydroxide,TMAH)溶液,或二氟化氙(XeF2)气体,可以去除硅而保留氧化硅。例如,在制备N组翼状结构111的过程中,支撑结构112和翼状结构111的材料可以是氧化硅,同一组中的不同翼状结构111之间的材料可以是硅,从而用KOH或NaOH或TMAH溶液或二氟化氙(XeF2)气体选择性的去除硅并保留氧化硅,以形成多组翼状结构111。
再例如,第一材料可以是氧化硅,第二材料是氮化硅,用热的磷酸溶液,可以较为快速地去除氮化硅,而保留氧化硅。例如,在制备多组翼状结构111的过程中,支撑结构112和翼状结构111的材料可以是氧化硅,同一组中的不同翼状结构111之间的材料可以是氮化硅,从而用热的磷酸溶液选择性的去除氮化硅并保留氧化硅,以形成多组翼状结构111。
需要说明的是,在本申请实施例中,该叠层结构120可以在该环状结构113的上方区域形成台阶结构,以通过台阶结构的不同台阶面露出该多层导电层中的不同导电层。从而,该第一外接电极130可以通过该台阶结构电连接至该多层导电层中的部分或者全部奇数层导电层,该第二外接电极140也可以通过该台阶结构电连接至该多层导电层中的部分或者全部偶数层导电层。此结构可以将叠层结构120所形成的多个“导电-介电-导电”基本电容单元并联成为一个大容量的电容器。
在本申请实施例中,该第一外接电极130电连接至该多层导电层中的部分或者全部奇数层导电层;该第二外接电极140电连接至该多层导电层中的部分或者全部偶数层导电层。因此,在一些场景下,针对不同的第一外接电极130和不同的第二外接电极140,该叠层结构120可以形成具有不同容值的电容器。
作为一个示例,假设该电容器100包括2个第一外接电极和2个第二外接电极,2个第一外接电极分别记为第一外接电极A和第一外接电极B,2个第二外接电极分别记为第二外接电极C和第二外接电极D,以及该叠层结构包括5层导电层和4层电介质层,5层导电层依次分别记为导电层1、导电层2、导电层3、导电层4和导电层5,4层电介质层依次分别记为电介质层1、电介质层2、电介质层3和电介质层4。
若该第一外接电极A电连接该导电层1和该导电层3,该第一外接电极B电连接该导电层1、该导电层3和该导电层5,该第二外接电极C电连接该导电层2和该导电层4,该第二外接电极D也电连接该导电层2和该导电层4,则针对该第一外接电极A与该第二外接电极C对应的电容器,该导电层1与该导电层2形成电容器1,容值记为C1,该导电层2与该导电层3形成电容器2,容值记为C2,该导电层3与该导电层4形成电容器3,容值记为C3,电容器1、电容器2和电容器3并联,其等效电容i的容值记为Ci,则Ci=C1+C2+C3;则针对该第一外接电极B与该第二外接电极D对应的电容器,该导电层1与该导电层2形成电容器1,容值记为C1,该导电层2与该导电层3形成电容器2,容值记为C2,该导电层3与该导电层4形成电容器3,容值记为C3,该导电层4与该导电层5形成电容器4,容值记为C4,电容器1、电容器2、电容器3和电容器4并联,其等效电容j的容值记为Cj,则Cj=C1+C2+C3+C4。当然,针对该第一外接电极A与该第二外接电极D对应的电容器也可以形成类似的串并联结构,针对该第一外接电极B与该第二外接电极C对应的电容器也可以形成类似的串并联结构,在此不再赘述。因此,该叠层结构120可以形成具有不同容值的电容器。
若该第一外接电极A电连接该导电层1和该导电层5,该第一外接电极B电连接该导电层3和该导电层5,该第二外接电极C电连接该导电层2和该导电层4,该第二外接电极D也电连接该导电层4,则针对该第一外接电极A与该第二外接电极C对应的电容器,该导电层1与该导电层2形成电容器1,容值记为C1,该导电层2与该导电层4形成电容器2,容值记为C2,电容器1和电容器2并联,其等效电容i的容值记为Ci,则Ci=C1+C2;则针对该第一外接电极B与该第二外接电极D对应的电容器,该导电层3与该导电层4形成电容器3,容值记为C3,该导电层4与该导电层5形成电容器4,容值记为C4,电容器3和电容器4并联,其等效电容j的容值记为Cj,则Cj=C3+C4。因此,该叠层结构120可以形成具有不同容值的电容器。
优选地,该第一外接电极130电连接至该多层导电层中的所有奇数层导电层;该第二外接电极140电连接至该多层导电层中的所有偶数层导电层。从而可以充分发挥叠层结构增加电容器的容值密度的效果。
作为一个示例,假设该电容器100包括2个第一外接电极和2个第二外接电极,2个第一外接电极分别记为第一外接电极A和第一外接电极B,2个第二外接电极分别记为第二外接电极C和第二外接电极D,以及该叠层结构包括5层导电层和4层电介质层,5层导电层依次分别记为导电层1、导电层2、导电层3、导电层4和导电层5,4层电介质层依次分别记为电介质层1、电介质层2、电介质层3和电介质层4。
若该第一外接电极A电连接该导电层1、该导电层3和该导电层5,该第一外接电极B电连接该导电层1、该导电层3和该导电层5,该第二外接电极C电连接该导电层2和该导电层4,该第二外接电极D也电连接该导电层2和该导电层4,则针对该第一外接电极A与该第二外接电极C对应的电容器,该导电层1与该导电层2形成电容器1,容值记为C1,该导电层2与该导电层3形成电容器2,容值记为C2,该导电层3与该导电层4形成电容器3,容值记为C3,该导电层4与该导电层5形成电容器4,容值记为C4,电容器1、电容器2、电容器3和电容器4并联,其等效电容i的容值记为Ci,则Ci=C1+C2+C3+C4;则针对该第一外接电极B与该第二外接电极D对应的电容器,该导电层1与该导电层2形成电容器1,容值记为C1,该导电层2与该导电层3形成电容器2,容值记为C2,该导电层3与该导电层4形成电容器3,容值记为C3,该导电层4与该导电层5形成电容器4,容值记为C4,电容器1、电容器2、电容器3和电容器4并联,其等效电容j的容值记为Cj,则Cj=C1+C2+C3+C4。
因此,在本申请实施例中,以多翼结构为骨架,在多翼结构上设置叠层结构,从而可以增加叠层结构的表面积,能够在较小器件尺寸(电容芯片尺寸)的情况下得到较大的电容值,从而能够提高以叠层结构形成的电容器的容值密度。进一步地,在本申请实施例中,多翼结构中的N个支撑结构的外侧壁上形成有M个限位槽,且多翼结构中的M个翼状结构分别通过M个限位槽固定于支撑结构的外侧,在湿法释放工艺及后续的清洗工艺中,翼状结构不容易由于表面张力的作用而掉落,从而可以提高M个翼状结构的机械稳固性和机械鲁棒性,且多翼结构的机械稳固性得到提高。
以上描述了本申请实施例的电容器,下面描述本申请实施例的制备电容器的方法。本申请实施例的制备电容器的方法可以制备前述本申请实施例的电容器,下述实施例和前述实施例中的相关描述可以相互参考。
以下,结合图10,详细介绍本申请实施例的电容器的制作方法。
应理解,图10是本申请实施例的电容器的制作方法的示意性流程图,但这些步骤或操作仅是示例,本申请实施例还可以执行其他操作或者图10中的各个操作的变形。
图10示出了根据本申请实施例的电容器的制作方法200的示意性流程图。如图10所示,该电容器的制作方法200包括:
210,在衬底上方制备多翼结构,该多翼结构包括N组翼状结构和N个支撑结构,其中,每组翼状结构包括平行设置的M个翼状结构,该N个支撑结构的外侧壁上形成有M个限位槽,该M个翼状结构分别通过该M个限位槽固定于该支撑结构的外侧,M和N为正整数;
220,在该多翼结构表面制备叠层结构,该叠层结构包覆该多翼结构,该叠层结构包括至少一层电介质层和多层导电层,该至少一层电介质层和该多层导电层形成导电层与电介质层彼此交替的结构;
230,制备至少一个第一外接电极和至少一个第二外接电极,其中,该第一外接电极电连接至该多层导电层中的部分或者全部奇数层导电层,该第二外接电极电连接至该多层导电层中的部分或者全部偶数层导电层。
具体地,基于上述步骤210-230可以制备如图1所示的电容器,也可以制备基于如图2至图9所示的多翼结构制备的电容器。
应理解,步骤210-230中所述的各材料层的上表面是指该材料层与衬底上表面基本平行的表面。
可选地,在一些实施例中,该支撑结构112的侧壁向内凹陷以在该支撑结构112的外侧壁上形成该M个限位槽12。
可选地,在另一些实施例中,该支撑结构112的侧壁向外凸起以在该支撑结构112的外侧壁上形成该M个限位槽12。
可选地,在一些实施例中,该支撑结构112为柱状或片状的。
可选地,在一些实施例中,该支撑结构112为中空柱状或沟槽状的。
可选地,在一些实施例中,该支撑结构112为T型结构。
可选地,在一些实施例中,上述步骤210具体可以是:
在衬底150上方制备多层结构,该多层结构包括M层第一材料层10和M-1层第二材料层20,该M层第一材料层10和该M-1层第二材料层20形成第一材料层10与第二材料层20彼此交替的结构,该第一材料与该第二材料不同,以及该第一材料层10与该衬底150直接接触;
以该多层结构为基础,制备沿着第一方向延伸的N个第一沟槽,并去除该N个第一沟槽中露出的部分该第二材料,以形成由该第一材料制成的N个中空柱状或沟槽状的第一结构31,该第一方向为垂直于该衬底150的方向;
在该多层结构上表面、该N个第一结构31中沉积该第三材料;
以该多层结构为基础,制备沿着该第一方向延伸的N个第二沟槽,并去除该N个第二沟槽中露出的第二材料层20,形成由该第一材料制成的N个中空柱状或沟槽状的第二结构32,以制备得该多翼结构110。
上述第一材料和第二材料的沉积方式,优选使用化学气相沉积(CVD),也可以使用旋涂、喷涂、热氧化、外延、物理气相沉积(PVD)、原子层沉积(ALD)、外延生长等多种工艺。
需要说明的是,该第三材料与该第一材料可以是相同的材料,也可以是不同的材料,本申请对此并不限定。
可选地,可以使用热氧化法、原子层沉积(Atomic layer deposition,ALD)、化学气相沉积(Chemical Vapor Deposition,CVD)等多种工艺在该多翼结构110上形成该叠层结构120。
需要理解的是,相对于第一材料,第二材料可以被选择性去除。具体地,在同一腐蚀或刻蚀环境,该第一材料和该第二材料的腐蚀(或刻蚀)速率的差异大于5倍。即在同一腐蚀或刻蚀环境,第二材料的腐蚀(或刻蚀)速率至少为第一材料的腐蚀(或刻蚀)速率的5倍。
可选地,在一些实施例中,该多层导电层中的部分或者全部导电层与该多翼结构110共形。
可选地,在一些实施例中,该多层导电层中的一部分导电层与该多翼结构110共形,另一部分导电层在外形上与该多翼结构110互补。
可选地,在一些实施例中,该电容器100还包括环状结构113,该环状结构113位于该N个支撑结构112和该N组翼状结构111的外侧。
可选地,该环状结构113由M层第一材料层10和M-1层第二材料层20交替堆叠形成。具体第一材料层10和第二材料层20的厚度可根据电容器的容值、频率特性、损耗等需求来调整。
可选地,该多翼结构110中的该M个翼状结构111由该第一材料形成。
需要说明的是,该第一材料与该第二材料具体可以参考上述电容器100中的描述,为了简洁,在此不再赘述。
可选地,在一些实施例中,该多翼结构110由导电材料制成,该第二外接电极140电连接至该多翼结构110。
可选地,在另一些实施例中,该多翼结构110包括主体材料和主体材料表面的导电层或导电区域,该第二外接电极140通过与主体材料和主体材料表面的导电层或导电区域电连接与该多翼结构110的电连接。
可选地,该多翼结构110由电阻率小于阈值的材料形成,或者,该多翼结构110的表面形成有重掺杂的导电层或者重掺杂的导电区域。
可选地,在一些实施例中,该方法200还包括:
制备隔离环160,其中,该隔离环160位于N个支撑结构112的外侧的上方,且该隔离环160用于将该叠层结构120分隔为内侧和外侧两部分,该第一外接电极130和该第二外接电极140仅与该叠层结构120位于该隔离环160的内侧的部分电连接。
可选地,该隔离环160位于该环状结构113的上方。
可选地,在一些实施例中,该方法200还包括:
制备至少一个第一导电通孔结构30和至少一个第二导电通孔结构40;
其中,该第一导电通孔结构30位于该隔离环160中,该第二导电通孔结构40位于该隔离环160之外靠近该电容器100中心的区域;或者,该第一导电通孔结构30和/或该第二导电通孔结构40位于该隔离环160之外靠近该电容器100中心的区域;
该第一外接电极130通过该至少一个第一导电通孔结构30电连接至该多层导电层中的部分或者全部奇数层导电层,该第二外接电极140通过该至少一个第二导电通孔结构40电连接至的该多层导电层中的部分或者全部偶数层导电层。
可选地,在一些实施例中,该方法200还包括:
制备填充结构170,该填充结构170包覆该叠层结构120,并填充该叠层结构120形成的空隙。
可选地,在一些实施例中,该多个翼状结构111中与该衬底150接触的翼状结构111在不同的支撑结构112之间存在非连续区域。
可选地,在一些实施例中,该衬底150在该非连续区域处形成衬底沟槽151,该叠层结构120进一步设置于该衬底沟槽151内。
可选地,在一些实施例中,该支撑结构112延伸进入该衬底150。
可选地,在一些实施例中,上述步骤230具体可以是:
在该叠层结构120的上方制备电极层,该电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域,该第一导电区域形成该第一外接电极130,该第二导电区域形成该第二外接电极140。
可选地,该第一外接电极130和/或该第二外接电极140可以采用PVD、电镀、化镀等工艺形成。
可选地,在一些实施例中,该方法200还包括:
制备互联结构180,其中,该第一外接电极130和/或该第二外接电极140通过该互联结构180电连接至该多层导电层中的导电层。
可选地,该互联结构180包括至少一个第一导电通孔结构30、至少一个第二导电通孔结构40和至少一个绝缘层50,其中,该第一导电通孔结构30和该第二导电通孔结构40贯穿该至少一个绝缘层50,该第一外接电极130通过该至少一个第一导电通孔结构30电连接至该多层导电层中的部分或者全部奇数层导电层,该第二外接电极140通过该至少一个第二导电通孔结构40电连接至的该多层导电层中的部分或者全部偶数层导电层。
可选地,该至少一个绝缘层50可以采用旋涂、喷涂、物理气相沉积(PVD)、化学气相沉积(CVD)等工艺沉积形成。
可选地,第一导电通孔结构30和第二导电通孔结构40可以通过在通孔中采用PVD、金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition,MOCVD)、ALD等工艺形成。
可选地,在一个实施例中,假设叠层结构120包括2层导电层和1层电介质层。在这一实施例中,上述步骤210至230具体可以是如步骤a至步骤l(图11a-11 l)所示的制备流程,可以制备如图1所示的电容器100。另外,也可以制备基于如图2至图9所示的多翼结构制备的电容器100,其可以参考如步骤a至步骤l(图11a-11 l)所示的电容器制备流程,为了简洁,在此不再赘述。
步骤a,选取硅晶圆作为衬底150,并利用CVD工艺,在衬底150上交替沉积4层第一材料层10和3层第二材料层20,形成多层结构,第一材料层10与衬底150直接接触,如图11a所示,例如,第一材料为氧化硅,第二材料为氮化硅;
步骤b,在多层结构表面旋涂一层光刻胶,曝光、显影之后打开若干光刻胶的缺口,然后利用光刻胶作为掩膜,使用干法刻蚀工艺去除未被光刻胶覆盖的膜层结构(第一材料层10和第二材料层20),形成沿着第一方向延伸的中空柱状和/或沟槽状的3个第一结构31,最后去除光刻胶,如图11b所示,其中,该第一方向为垂直于衬底150的方向,或者,该第一方向为衬底150的法线方向;
步骤c,利用干法刻蚀工艺,选择性地沿着第二方向刻蚀第一结构31侧壁露出的部分第二材料,如图11c所示,其中,第二方向垂直于第一方向,或者,第二方向为平行于衬底150的方向。
步骤d,利用ALD工艺或者CVD工艺,在多层结构上表面、3个第一结构31中沉积第三材料层33,如图11d所示,例如,第三材料为氧化硅;
当然,如果第一结构31的深宽比较大,步骤d也可以分步进行:先用沉积速率较慢的ALD或者LPCVD在多层结构上表面、3个第一结构31的底部和3个第一结构31的内壁上生长第三材料,以形成保形结构34,再用沉积速率较快的PECVD工艺使用第三材料将3个第一结构31填满,形成第三材料层33,如图11e所示;
以下仅以如图11d所示的结构为例进行说明。
步骤e,利用光刻结合干法刻蚀工艺,在第一结构31之间的间隙,形成沿着第一方向延伸的中空柱状和/或沟槽状的2个第二结构32,如图11f所示;
步骤f,将2个第二结构32作为释放孔,使用热的磷酸溶液作为腐蚀剂,去除与释放孔接触的第二材料层(氮化硅),以形成多翼结构110,如图11g所示;
步骤g,利用ALD工艺,在多翼结构110表面沉积一层TiN作为导电层21,接着沉积一层氧化铝作为电介质层23,最后沉积一层TiN作为导电层22,以形成叠层结构120,如图11h所示;
步骤h,利用CVD工艺,沉积氧化硅作为填充结构170,填充、包覆整个多翼结构110,如图11i所示;可选地,也可以使用MOCVD工艺,沉积金属钨作为填充结构170;当然,步骤h也可以没有,直接使用步骤g中的导电层22将所有的缝隙填满;
步骤i,在填充结构170表面旋涂一层光刻胶,曝光、显影之后打开一个光刻胶的闭合环状缺口,然后利用干法刻蚀工艺去除缺口内的填充材料和导电层22,露出电介质层23,形成环状沟槽60和若干导通沟槽61,如图11j所示;当然,在制备环状沟槽60的同时,也可以不制备导通沟槽61;
步骤j,利用等离子体增强化学的气相沉积法(Plasma Enhanced Chemical VaporDeposition,PECVD)工艺,沉积一层绝缘材料USG作为绝缘层50,并将环状沟槽60和导通沟槽61填满,分别形成隔离环160和导通结构161,如图11k所示;
步骤k,利用光刻结合干法刻蚀工艺,制备位于隔离环160内侧区域的多个导通孔70,其中一些导通孔70位于导通结构161内,穿透绝缘层50和电介质层23,底部露出导电层21;另一些导通孔70穿透绝缘层50和填充结构170,底部露出导电层22,如图11 l所示;
步骤l,利用物理气相沉积(Physical Vapor Deposition,PVD)工艺在多个导通孔70内壁沉积一层TiN作为阻挡层和黏附层,再用MOCVD工艺,将多个导通孔70填满金属钨,形成1个第一导电通孔结构30和1个第二导电通孔结构40;接着,利用化学机械研磨(CMP)工艺,去除绝缘层50表面多余的导电材料;然后,利用PVD工艺,在磨平的绝缘层50表面沉积一层Ti/TiN和一层金属铝;最后,利用光刻结合刻蚀工艺,将Ti/TiN/Al图形化,得到电容器的1个第一外接电极130和1个第二外接电极140,如图1所示的电容器。
需要说明的是,上述3个第一结构31中不同的第一结构31的形状可以相同,也可以不同,本申请对此并不限定。同理,上述2个第二结构32中不同的第二结构32的形状可以相同,也可以不同,本申请对此并不限定。
因此,在本申请实施例提供的电容器的制作方法中,多翼结构中的N个支撑结构的外侧壁上形成有M个限位槽,且多翼结构中的M个翼状结构分别通过M个限位槽固定于支撑结构的外侧,在湿法释放工艺及后续的清洗工艺中,翼状结构不容易由于表面张力的作用而掉落,从而可以提高M个翼状结构的机械稳固性和机械鲁棒性,且多翼结构的机械稳固性得到提高。
本领域普通技术人员可以意识到,以上结合附图详细描述了本申请的优选实施方式,但是,本申请并不限于上述实施方式中的具体细节,在本申请的技术构思范围内,可以对本申请的技术方案进行多种简单变型,这些简单变型均属于本申请的保护范围。
另外需要说明的是,在上述具体实施方式中所描述的各个具体技术特征,在不矛盾的情况下,可以通过任何合适的方式进行组合,为了避免不必要的重复,本申请对各种可能的组合方式不再另行说明。
此外,本申请的各种不同的实施方式之间也可以进行任意组合,只要其不违背本申请的思想,其同样应当视为本申请所申请的内容。
Claims (46)
1.一种电容器,其特征在于,包括:
多翼结构,所述多翼结构包括N组翼状结构和N个支撑结构,其中,每组翼状结构包括平行设置的M个翼状结构,所述支撑结构的外侧壁上形成有M个限位槽,所述M个翼状结构分别通过所述M个限位槽固定于所述支撑结构的外侧,M和N为正整数;
叠层结构,所述叠层结构包覆所述多翼结构,所述叠层结构包括至少一层电介质层和多层导电层,所述至少一层电介质层和所述多层导电层形成导电层与电介质层彼此交替的结构;
至少一个第一外接电极,所述第一外接电极电连接至所述多层导电层中的部分或者全部奇数层导电层;
至少一个第二外接电极,所述第二外接电极电连接至所述多层导电层中的部分或者全部偶数层导电层。
2.根据权利要求1所述的电容器,其特征在于,所述支撑结构的侧壁向内凹陷以在所述支撑结构的外侧壁上形成所述M个限位槽。
3.根据权利要求1所述的电容器,其特征在于,所述支撑结构的侧壁向外凸起以在所述支撑结构的外侧壁上形成所述M个限位槽。
4.根据权利要求1至3中任一项所述的电容器,其特征在于,所述支撑结构为柱状或片状的。
5.根据权利要求1至3中任一项所述的电容器,其特征在于,所述支撑结构为中空柱状或沟槽状的。
6.根据权利要求1至3中任一项所述的电容器,其特征在于,所述支撑结构为T型结构。
7.根据权利要求1至3中任一项所述的电容器,其特征在于,所述电容器还包括:环状结构,所述环状结构位于所述N个支撑结构和所述N组翼状结构的外侧。
8.根据权利要求7所述的电容器,其特征在于,所述环状结构由M层第一材料层和M-1层第二材料层交替堆叠形成。
9.根据权利要求8所述的电容器,其特征在于,所述翼状结构由所述第一材料形成。
10.根据权利要求1所述的电容器,其特征在于,所述多层导电层中的部分或者全部导电层与所述多翼结构共形。
11.根据权利要求1所述的电容器,其特征在于,所述多层导电层中的一部分导电层与所述多翼结构共形,另一部分导电层在外形上与所述多翼结构互补。
12.根据权利要求1所述的电容器,其特征在于,还包括:
隔离环,位于所述N个支撑结构的外侧的上方,且所述隔离环用于将所述叠层结构分隔为内侧和外侧两部分,所述第一外接电极和所述第二外接电极仅与所述叠层结构位于所述隔离环的内侧的部分电连接。
13.根据权利要求12所述的电容器,其特征在于,还包括:
至少一个第一导电通孔结构和至少一个第二导电通孔结构,其中,
所述第一导电通孔结构位于所述隔离环中,所述第二导电通孔结构位于所述隔离环之外靠近所述电容器中心的区域;或者,所述第一导电通孔结构和/或所述第二导电通孔结构位于所述隔离环之外靠近所述电容器中心的区域;
所述第一外接电极通过所述至少一个第一导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层,所述第二外接电极通过所述至少一个第二导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
14.根据权利要求1所述的电容器,其特征在于,所述多翼结构由导电材料制成,所述第二外接电极电连接至所述多翼结构。
15.根据权利要求1所述的电容器,其特征在于,所述多翼结构包括主体材料和主体材料表面的导电层或导电区域,所述第二外接电极通过与主体材料和主体材料表面的导电层或导电区域电连接与所述多翼结构的电连接。
16.根据权利要求1所述的电容器,其特征在于,还包括:填充结构,所述填充结构包覆所述叠层结构,并填充所述叠层结构形成的空隙。
17.根据权利要求1所述的电容器,其特征在于,所述电容器还包括:衬底,设置于所述多翼结构的下方。
18.根据权利要求17所述的电容器,其特征在于,所述N组翼状结构中与所述衬底接触的翼状结构在不同的支撑结构之间存在非连续区域。
19.根据权利要求18所述的电容器,其特征在于,所述衬底在所述非连续区域处形成衬底沟槽,所述叠层结构进一步设置于所述衬底沟槽内。
20.根据权利要求17至19中任一项所述的电容器,其特征在于,所述支撑结构延伸进入所述衬底。
21.根据权利要求1所述的电容器,其特征在于,还包括:电极层,设置于所述叠层结构的上方,所述电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域,所述第一导电区域形成所述第一外接电极,所述第二导电区域形成所述第二外接电极。
22.根据权利要求1所述的电容器,其特征在于,所述第一外接电极和/或所述第二外接电极通过互联结构电连接至所述多层导电层中的导电层。
23.根据权利要求22所述的电容器,其特征在于,所述互联结构包括至少一个绝缘层、至少一个第一导电通孔结构和至少一个第二导电通孔结构,其中,所述第一导电通孔结构和所述第二导电通孔结构贯穿所述至少一个绝缘层,所述第一外接电极通过所述至少一个第一导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层,所述第二外接电极通过所述至少一个第二导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
24.根据权利要求1所述的电容器,其特征在于,所述多层导电层中的导电层包括以下中的至少一层:
重掺杂多晶硅层,金属硅化物层,碳层,导电聚合物层,铝层,铜层,镍层,氮化钽层,氮化钛层,氮化铝钛层,氮化硅钽层,氮化碳钽层。
25.根据权利要求1所述的电容器,其特征在于,所述至少一层电介质层中的电介质层包括以下中的至少一层:
硅的氧化物层,硅的氮化物层,硅的氮氧化物层,金属的氧化物层,金属的氮化物层和金属的氮氧化物层。
26.一种电容器的制作方法,其特征在于,包括:
在衬底上方制备多翼结构,所述多翼结构包括N组翼状结构和N个支撑结构,其中,每组翼状结构包括平行设置的M个翼状结构,所述支撑结构的外侧壁上形成有M个限位槽,所述M个翼状结构分别通过所述M个限位槽固定于所述支撑结构的外侧,M和N为正整数;
所述多翼结构的制备方法包括:
在所述衬底上方制备多层结构,所述多层结构包括M层第一材料层和M-1层第二材料层,所述M层第一材料层和所述M-1层第二材料层形成第一材料层与第二材料层彼此交替的结构,所述第一材料与所述第二材料不同,以及所述第一材料层与所述衬底直接接触;
以所述多层结构为基础,制备沿着第一方向延伸的N个第一沟槽,并去除所述N个第一沟槽中露出的部分所述第二材料,以形成由所述第一材料制成的N个中空柱状或沟槽状的第一结构,所述第一方向为垂直于所述衬底的方向;
在所述多层结构上表面、所述N个第一结构中沉积第三材料;
以所述多层结构为基础,制备沿着所述第一方向延伸的N个第二沟槽,并去除所述N个第二沟槽中露出的第二材料层,形成由所述第一材料制成的N个中空柱状或沟槽状的第二结构,以制备得所述多翼结构;
在所述多翼结构表面制备叠层结构,所述叠层结构包覆所述多翼结构,所述叠层结构包括至少一层电介质层和多层导电层,所述至少一层电介质层和所述多层导电层形成导电层与电介质层彼此交替的结构;
制备至少一个第一外接电极和至少一个第二外接电极,其中,所述第一外接电极电连接至所述多层导电层中的部分或者全部奇数层导电层,所述第二外接电极电连接至所述多层导电层中的部分或者全部偶数层导电层。
27.根据权利要求26所述的方法,其特征在于,所述支撑结构的侧壁向内凹陷以在所述支撑结构的外侧壁上形成所述M个限位槽。
28.根据权利要求26所述的方法,其特征在于,所述支撑结构的侧壁向外凸起以在所述支撑结构的外侧壁上形成所述M个限位槽。
29.根据权利要求26至28中任一项所述的方法,其特征在于,所述支撑结构为柱状或片状的。
30.根据权利要求26至28中任一项所述的方法,其特征在于,所述支撑结构为中空柱状或沟槽状的。
31.根据权利要求26至28中任一项所述的方法,其特征在于,所述支撑结构为T型结构。
32.根据权利要求26至28中任一项所述的方法,其特征在于,所述电容器还包括:环状结构,所述环状结构位于所述N个支撑结构和所述N组翼状结构的外侧。
33.根据权利要求32所述的方法,其特征在于,所述环状结构由M层第一材料层和M-1层第二材料层交替堆叠形成。
34.根据权利要求26至28中任一项所述的方法,其特征在于,所述多层导电层中的部分或者全部导电层与所述多翼结构共形。
35.根据权利要求26至28中任一项所述的方法,其特征在于,所述多层导电层中的一部分导电层与所述多翼结构共形,另一部分导电层在外形上与所述多翼结构互补。
36.根据权利要求26至28中任一项所述的方法,其特征在于,所述方法还包括:
制备隔离环,所述隔离环位于所述N个支撑结构的外侧的上方,且所述隔离环用于将所述叠层结构分隔为内侧和外侧两部分,所述第一外接电极和所述第二外接电极仅与所述叠层结构位于所述隔离环的内侧的部分电连接。
37.根据权利要求36所述的方法,其特征在于,所述方法还包括:
制备至少一个第一导电通孔结构和至少一个第二导电通孔结构,其中,
所述第一导电通孔结构位于所述隔离环中,所述第二导电通孔结构位于所述隔离环之外靠近所述电容器中心的区域;或者,所述第一导电通孔结构和/或所述第二导电通孔结构位于所述隔离环之外靠近所述电容器中心的区域;
所述第一外接电极通过所述至少一个第一导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层,所述第二外接电极通过所述至少一个第二导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
38.根据权利要求26至28中任一项所述的方法,其特征在于,所述多翼结构由导电材料制成,所述第二外接电极电连接至所述多翼结构。
39.根据权利要求26至28中任一项所述的方法,其特征在于,所述多翼结构包括主体材料和主体材料表面的导电层或导电区域,所述第二外接电极通过与主体材料和主体材料表面的导电层或导电区域电连接与所述多翼结构的电连接。
40.根据权利要求26至28中任一项所述的方法,其特征在于,所述方法还包括:
制备填充结构,所述填充结构包覆所述叠层结构,并填充所述叠层结构形成的空隙。
41.根据权利要求26至28中任一项所述的方法,其特征在于,所述N组翼状结构中与所述衬底接触的翼状结构在不同的支撑结构之间存在非连续区域。
42.根据权利要求41所述的方法,其特征在于,所述衬底在所述非连续区域处形成衬底沟槽,所述叠层结构进一步设置于所述衬底沟槽内。
43.根据权利要求26至28中任一项所述的方法,其特征在于,所述支撑结构延伸进入所述衬底。
44.根据权利要求26至28中任一项所述的方法,其特征在于,所述制备至少一个第一外接电极和至少一个第二外接电极,包括:
在所述叠层结构的上方制备电极层,所述电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域,所述第一导电区域形成所述第一外接电极,所述第二导电区域形成所述第二外接电极。
45.根据权利要求26至28中任一项所述的方法,其特征在于,所述方法还包括:
制备互联结构,其中,所述第一外接电极和/或所述第二外接电极通过所述互联结构电连接至所述多层导电层中的导电层。
46.根据权利要求45所述的方法,其特征在于,所述互联结构包括至少一个绝缘层、至少一个第一导电通孔结构和至少一个第二导电通孔结构,其中,所述第一导电通孔结构和所述第二导电通孔结构贯穿所述至少一个绝缘层,所述第一外接电极通过所述至少一个第一导电通孔结构电连接至所述多层导电层中的部分或者全部奇数层导电层,所述第二外接电极通过所述至少一个第二导电通孔结构电连接至的所述多层导电层中的部分或者全部偶数层导电层。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2020/082562 WO2021196009A1 (zh) | 2020-03-31 | 2020-03-31 | 电容器及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113748527A CN113748527A (zh) | 2021-12-03 |
CN113748527B true CN113748527B (zh) | 2024-01-23 |
Family
ID=77927023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080001571.0A Active CN113748527B (zh) | 2020-03-31 | 2020-03-31 | 电容器及其制作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220254714A1 (zh) |
CN (1) | CN113748527B (zh) |
WO (1) | WO2021196009A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11735624B2 (en) * | 2021-03-05 | 2023-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-lateral recessed MIM structure |
CN117119878A (zh) * | 2022-05-12 | 2023-11-24 | 长鑫存储技术有限公司 | 电容器堆叠结构及其形成方法 |
CN117976611B (zh) * | 2024-04-01 | 2024-06-11 | 苏州凌存科技有限公司 | 一种三维结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102569250A (zh) * | 2012-01-06 | 2012-07-11 | 无锡纳能科技有限公司 | 高密度电容器及其电极引出方法 |
CN110164851A (zh) * | 2019-05-08 | 2019-08-23 | 中国科学院微电子研究所 | 三维固态电容器的制造方法、三维固态电容器及电子设备 |
CN110890371A (zh) * | 2018-09-07 | 2020-03-17 | 英特尔公司 | 用于存储器单元的结构和方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8404555B2 (en) * | 2010-08-10 | 2013-03-26 | Nanya Technology Corporation | Fabricating method of semiconductor device |
US9666590B2 (en) * | 2014-09-24 | 2017-05-30 | Sandisk Technologies Llc | High stack 3D memory and method of making |
US9647057B2 (en) * | 2015-10-08 | 2017-05-09 | Ipdia | Capacitor 3D-cell and 3D-capacitor structure |
US11081543B2 (en) * | 2018-03-23 | 2021-08-03 | International Business Machines Corporation | Multi-spheroid BEOL capacitor |
US10693019B2 (en) * | 2018-08-27 | 2020-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Film scheme for a high density trench capacitor |
US10559568B1 (en) * | 2018-09-10 | 2020-02-11 | Nanya Technology Corporation | Method for preparing semiconductor capacitor structure |
-
2020
- 2020-03-31 CN CN202080001571.0A patent/CN113748527B/zh active Active
- 2020-03-31 WO PCT/CN2020/082562 patent/WO2021196009A1/zh active Application Filing
-
2022
- 2022-04-26 US US17/729,845 patent/US20220254714A1/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102569250A (zh) * | 2012-01-06 | 2012-07-11 | 无锡纳能科技有限公司 | 高密度电容器及其电极引出方法 |
CN110890371A (zh) * | 2018-09-07 | 2020-03-17 | 英特尔公司 | 用于存储器单元的结构和方法 |
CN110164851A (zh) * | 2019-05-08 | 2019-08-23 | 中国科学院微电子研究所 | 三维固态电容器的制造方法、三维固态电容器及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
US20220254714A1 (en) | 2022-08-11 |
CN113748527A (zh) | 2021-12-03 |
WO2021196009A1 (zh) | 2021-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2021051285A1 (zh) | 电容器及其制作方法 | |
CN113748527B (zh) | 电容器及其制作方法 | |
CN112119476B (zh) | 电容器及其制作方法 | |
CN111971791B (zh) | 电容器及其制作方法 | |
CN112602191B (zh) | 电容器及其制作方法 | |
US11063113B2 (en) | Capacitor and method for fabricating the same | |
US11462609B2 (en) | Capacitor and manufacturing method therefor | |
EP3780098A1 (en) | Capacitor and preparation method therefor | |
US11276750B2 (en) | Capacitor and method for fabricating the same | |
US20210005707A1 (en) | Capacitor and manufacturing method therefor | |
WO2021138839A1 (zh) | 电容器及其制作方法 | |
US11239308B2 (en) | Capacitor and method for producing capacitor | |
CN113748508B (zh) | 电容器、电容结构、电容器的制作方法 | |
CN211929311U (zh) | 电容器 | |
WO2021196018A1 (zh) | 电容器及其制作方法 | |
CN211208251U (zh) | 电容器 | |
EP3754704B1 (en) | Capacitor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |