CN117976611B - 一种三维结构 - Google Patents
一种三维结构 Download PDFInfo
- Publication number
- CN117976611B CN117976611B CN202410383962.3A CN202410383962A CN117976611B CN 117976611 B CN117976611 B CN 117976611B CN 202410383962 A CN202410383962 A CN 202410383962A CN 117976611 B CN117976611 B CN 117976611B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- electrode
- isolation
- layer
- structures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 207
- 238000002955 isolation Methods 0.000 claims abstract description 89
- 239000000463 material Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 230000000737 periodic effect Effects 0.000 claims abstract description 41
- 238000012876 topography Methods 0.000 claims abstract description 10
- 230000001174 ascending effect Effects 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 2
- 239000000395 magnesium oxide Substances 0.000 claims description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供的三维结构,包括:基底和多个电容器结构,每个电容器结构包括隔离结构、周期性材料层、隔离层、第一电极和第二电极;其中,隔离结构具有凹槽;从远离基底的方向来看,凹槽至少在短边方向上呈现为下小上大的形貌;周期性材料层形成于凹槽内,以填充凹槽、并与隔离结构形成一个平面;隔离层形成于平面上;隔离层内部形成有第一导线组及第二导线组,第一导线组连接周期性材料层中的奇数级电极层,第二导线组连接周期性材料层中的偶数级电极层;第一电极通过第一导线组与奇数级电极层连接;第二电极通过第二导线组与偶数级电极层连接。相邻两个电容器结构的第一电极电连接,相邻两个电容器结构的第二电极电连接。
Description
技术领域
本申请涉及电子电器技术领域,尤其涉及一种三维结构。
背景技术
电容器作为集成电路中的无源器件,扮演着储存电荷和调整电路性能的重要角色,为满足不同电子设备和电路对储存电荷和提供电能的需求,研究人员进行了多种尝试以增加电容器的容量。一种常见的策略是使用高介电常数的材料作为电容器的介电层。然而采用高介电常数材料虽然能够提升电容器的容量,但高介电常数的材料在高压下易产生明显的形变,会影响电容器的稳定性,无法满足不同应用场景下的使用要求。
发明内容
有鉴于此,本申请提供一种三维结构,用以在保证稳定的前提下,有效提升三维电容器的容量。
具体地,本申请是通过如下技术方案实现的:
本申请第一方面提供一种三维结构,所述三维结构包括基底和多个电容器结构,其中,
按照远离所述基底的方向,所述多个电容器结构依序形成于所述基底之上;
每个所述电容器结构包括隔离结构、周期性材料层、隔离层、第一电极和第二电极;其中,
所述隔离结构具有凹槽;从远离所述基底的方向来看,所述凹槽至少在短边方向上呈现为下小上大的形貌;
所述周期性材料层形成于所述凹槽内,以填充所述凹槽、并与所述隔离结构形成一个平面;其中,所述周期性材料层包括交替层叠的n+1层电极层和n层介电层,所述n为正整数;
所述隔离层形成于所述平面上;所述隔离层内部形成有第一导线组及第二导线组,所述第一导线组连接所述周期性材料层中的奇数级电极层,所述第二导线组连接所述周期性材料层中的偶数级电极层;
所述第一电极,形成于对应所述第一导线组的隔离层上,以通过所述第一导线组与所述奇数级电极层连接;
所述第二电极,形成于对应所述第二导线组的隔离层上,以通过所述第二导线组与所述偶数级电极层连接;
相邻两个所述电容器结构的第一电极电连接,相邻两个所述电容器结构的第二电极电连接。
本申请提供的三维结构,通过在基底上堆叠多个电容器结构,进而将相邻两个电容器结构的第一电极电连接,相邻两个电容器结构的第二电极电连接,这样,将多个电容器结构并联,可以增加三维电容器的电容量。此外,对于每个电容器结构,第一方面,通过在隔离结构中形成下小上大的凹槽,进而形成与凹槽匹配的周期性材料层,这样,可以增加介电层的面积,实现非常高的电容密度,提高电容器的电容量,且并不必须采用高介电常数的材料来做介电层,可保证电容器的稳定性。第二方面,通过让隔离结构上的凹槽在短边方向上呈现为下小上大的形貌,这样,可以使电流流向沿着凹槽的短边,电流流过的路径较短,等效串联电阻较小。
进一步,可以根据电容参数的实际需要,选择可以叠置的电容器结构的具体数量,以按需获得集合而成的电容器的实际容量。此时,可以不必对单个电容器结构的电容值进行过高的设置。进一步,可以选择形成单个电容器结构的凹槽具有较小的深度,适当降低单个电容器结构的凹槽内叠置的周期性材料的数量,增大单个电容器结构的工艺余量,提高单个电容器结构的可靠性。
进一步,可以设置顺序叠置而上的电容器结构之间具有不同的尺寸,特别是针对第一电极和第二电极连线的方向上,存在尺寸的差异。进一步,通常设置位于上方的电容器结构,相较于其下方的第一电极和第二电极连线的方向上,具有更小的尺寸,使得形成与下方电容器结构的电极进行垂直连接的金属引线,可以在进一步远离上方的电容器结构,进一步降低信号串扰等影响,整体上提高由多个电容器结构叠置形成的三维结构的器件性能。
附图说明
图1为本申请一示例性实施例示出的三维结构的截面图;
图2为本申请一示例性实施例示出的隔离结构的示意图;
图3为本申请一示例性实施例示出的电容器结构的示意图;
图4为本申请另一示例性实施例示出的电容器结构的示意图;
图5为本申请再一示例性实施例示出的电容器结构的示意图;
图6为本申请另一示例性实施例示出的隔离结构的示意图;
图7为本申请又一示例性实施例示出的隔离结构的示意图;
图8为本申请再一示例性实施例示出的隔离结构的示意图;
图9为本申请另一示例性实施例示出的三维结构的截面图。
附图标记说明:
1:基底;
2:电容器结构;
21:隔离结构;
22:周期性材料层;
23:隔离层;
24:第一电极;
25:第二电极;
201:凹槽;
221:电极层;
222:介电层。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。
在本申请使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解,尽管在本申请可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本申请范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面给出具体的实施例,用以详细介绍本申请的技术方案。
图1为本申请一示例性实施例示出的三维结构的截面图。图2为本申请一示例性实施例示出的隔离结构的示意图。请同时参照图1和图2,本实施例提供的三维结构,包括基底1和多个电容器结构2,其中,
按照远离所述基底1的方向,所述多个电容器结构2依序形成于所述基底1之上;
每个所述电容器结构2包括隔离结构21、周期性材料层22、隔离层23、第一电极24和第二电极25;其中,
所述隔离结构21具有凹槽201;从远离所述基底1的方向来看,所述凹槽201至少在短边方向上呈现为下小上大的形貌;
所述周期性材料层22形成于所述凹槽201内,以填充所述凹槽201、并与所述隔离结构21形成一个平面;其中,所述周期性材料层22包括交替层叠的n+1层电极层221和n层介电层222,所述n为正整数;
所述隔离层23形成于所述平面上;所述隔离层23内部形成有第一导线组及第二导线组,所述第一导线组连接所述周期性材料层22中的奇数级电极层,所述第二导线组连接所述周期性材料层22中的偶数级电极层;
所述第一电极24,形成于对应所述第一导线组的隔离层23上,以通过所述第一导线组与所述奇数级电极层连接;
所述第二电极25,形成于对应所述第二导线组的隔离层23上,以通过所述第二导线组与所述偶数级电极层连接。
相邻两个所述电容器结构的第一电极24电连接,相邻两个所述电容器结构的第二电极25电连接。
具体的,基底1可以为半导体材料衬底,如硅衬底、Ge衬底、SiGe衬底、SOI衬底或GOI衬底等;也可以为绝缘衬底,如氮化硅、二氧化硅、氮氧化硅、柔性聚合物衬底、玻璃衬底、蓝宝石衬底、碳化硅衬底等;还可以为Ⅲ-Ⅴ族衬底,如氮化镓衬底、砷化镓衬底等,本实施例中,不对此进行限定。具体实现时,可以依据三维结构的实际需求,选择合适的材料作为基底,在此不作限定。
进一步地,三维结构包括多个电容器结构,多个电容器结构的具体数量是根据实际需要设定的,本实施例中,不对其进行限定。例如,三维结构可以包括2个电容器结构、3个电容器结构等。
进一步地,按照远离基底1的方向,多个电容器结构2依序形成于基底1上。如图1所示,例如,在一种可能的实现方式中,三维结构可以包括两个电容器结构2,按照远离基底1的方向,两个电容器结构2依序形成于基底1上。再例如,在另一种可能的实现方式中,三维结构可以包括三个电容器结构2,按照远离基底1的方向,三个电容器结构依序形成于基底1上。
需要说明的是,多个电容器结构中的各个电容器结构的具体结构形式可以相同,也可以不同,本申请中,不对其进行限定。下面以一个电容器结构为例,介绍电容器结构的具体结构。
图3为本申请一示例性实施例示出的电容器结构的示意图;图4为本申请另一示例性实施例示出的电容器结构的示意图;图5为本申请再一示例性实施例示出的电容器结构的示意图。请同时参照图3、图4和图5,电容器结构2包括隔离结构21、周期性材料层22、隔离层23、第一电极24和第二电极25,隔离结构21具有凹槽,周期性材料层22形成于所述凹槽内,周期性材料层22填充所述凹槽、并与隔离结构21形成一个平面。
请参照图2,具体的,从远离所述基底的方向来看,所述凹槽至少在短边方向上呈现为下小上大的形貌。
需要说明的是,请参照图2,通过让凹槽在短边方向上呈现为下小上大的形貌,这样,可以在长边上布置奇数级电极层和偶数级电极层,可以使得电流流向沿着凹槽的短边,电流流过的路径较短,串联电阻较小。
图6为本申请另一示例性实施例示出的隔离结构的示意图;图7为本申请又一示例性实施例示出的隔离结构的示意图;图8为本申请再一示例性实施例示出的隔离结构的示意图。请同时参照图3至图8,所述凹槽在长边的至少一个侧面为上升的斜坡或上升的阶梯,以使该凹槽在短边方向上呈现为下小上大的形貌。例如,在图3和图8所示示例中,凹槽在长边的两个侧面均为上升的斜坡,以使凹槽在短边方向上呈现为下小上大的形貌;再例如,在图4、图6和图7所示示例中,凹槽在长边上的两个侧面均为上升的阶梯,以使凹槽在短边上呈现为下小上大的形貌。再例如,一实施例中,凹槽在长边上的两个侧面中的任一个侧面可以为上升的斜坡或上升的阶梯,以使凹槽在短边上呈现为下小上大的形貌。例如,在图5所示示例中,凹槽在长边上的两个侧面中的任一个侧面为上升的斜坡。需要说明的是,该斜坡可以是平面型斜坡,也可以为曲面型斜坡,本实施例中,不对其进行限定。
需要说明的是,请同时参照图6和图7,当凹槽在长边上的至少一个侧面为上升的阶梯时,如图6所示,该阶梯可以为垂直的阶梯(即该阶梯的台阶的侧面与台阶所在的平面垂直);再例如,如图7所示,该阶梯可以为倾斜的阶梯(即该阶梯的台阶的侧面与台阶所在的平面不垂直),本申请中,不对此进行限定。
参见前面的介绍,可以理解的是,在一种可能的实现方式中,多个电容器结构中,至少一个所述电容器结构的隔离结构上的凹槽在长边上的至少一个侧面为上升的斜坡,以使该凹槽在短边方向上呈现为下小上大的形貌;当然,在另一种可能的实现方式中,多个电容器结构中,至少一个所述电容器结构的隔离结构上的凹槽在长边上的至少一个侧面为上升的阶梯。
具体的,周期性材料层22包括交替层叠的n+1层电极层221和n层介电层222,所述n为正整数。
电极层221的材料由掺杂多晶硅、TiN、TaN、Ti、Ta、Al、Cu、Au、Ag、W中的一种或多种组合而成,介电层222的材料由氧化硅、氮化硅、氮氧化硅、氧化镁、氧化铝、氧化铪、氧化钽中的一种或多种组合而成。
需要说明的是,介电层222的厚度由电容器耐压值决定,通常高耐压电容器需要更厚的介电层。电极层221的厚度决定电容器等效串联电阻和等效串联电感,可根据不同需要选择不同的材料和厚度,本实施例中不对电极层221的材料及厚度、以及介电层222的材料及厚度进行限定。例如,一实施例中,电极层221的厚度为5nm到1mm,介电层222的厚度为1nm到10μm。
请继续参照图3至图5,具体的,隔离层23形成于上述平面之上,隔离层23通常采用介电常数较低的材料,以防止三维结构中的不同电层之间发生电磁干扰,且器件介电损耗较小。具体的,隔离层23的材料可根据实际需要选择,本实施例中不做限定。例如,在一实施例中,隔离层23的材料可以为介电常数较低的SiO2材料。
请继续参照图3至图5,隔离层23内部形成有第一导线组及第二导线组,所述第一导线组连接所述周期性材料层22中的奇数级电极层,所述第二导线组连接所述周期性材料层22中的偶数级电极层。
需要说明的是,第一导线组用于连接周期性材料层22中的奇数级电极层,这表示第一导线组通过隔离层23允许电信号在奇数级电极层之间传递。第二导线组用于连接周期性材料层22中的偶数级电极层,这表示第二导线组通过隔离层23允许电信号在偶数级电极层之间传递。这种分层的导线组设计可以有效地管理三维结构中的不同电极层之间的电连接,使其更有序和可控。
此外,需要说明的是,与一层电极层连接的导线组可以为一条线状的连接线构成的导线组,或者,与一层电极层连接的导线组可以为由多个通孔构成的导线组,本实施例中,不对其进行限定。
具体的,第一电极24,形成于对应第一导线组的隔离层23上,以通过第一导线组与奇数级电极层连接。第二电极25,形成于对应第二导线组的隔离层23上,以通过第二导线组与偶数级电极层连接。
进一步地,第一电极和第二电极可以采用如蒸镀、溅射、化学气相沉积等工艺形成,第一电极和第二电极的材料可以为Cu、Al、Au、Ag等材料。
需要说明的是,请继续参照图3和图4,在凹槽在长边上的两个侧面均为上升的斜坡或上升的阶梯,该电容器结构的周期性材料层的奇数级电极层和偶数级电极层位于所述两个侧面的不同侧或同一侧。例如,在图3所示示例中,电容器结构的周期性材料层的奇数级电极层和偶数级电极层位于所述两个侧面的不同侧。再例如,在图4所示示例中,电容器结构的周期性材料层的奇数级电极层和偶数级电极层位于所述两个侧面的同一侧。
类似的,请参照图5,在凹槽在长边上的两个侧面中的第一指定侧面为上升的斜坡或上升的阶梯,该电容器结构的周期性材料层的奇数级电极层和偶数级电极层位于所述第一指定侧面。
需要说明的是,第一指定侧面为凹槽在长边上的两个侧面中的任一个侧面。
具体的,将奇数级电极层和偶数级电极层设置在同一侧,这样,可以使得相邻两个电极层的电流的流向相反,可以减小、甚至抵消等效串联电感。
可以理解的是,在一种可能的实现方式中,多个电容器结构中,至少一个所述电容器结构的隔离结构的凹槽在长边上的两个侧面均为上升的斜坡或上升的阶梯,该电容器结构的周期性材料层的奇数级电极层和偶数级电极层位于所述两个侧面的不同侧或同一侧。即多个电容器结构中,至少一个电容器结构的具体结构如图3或图4所示。
类似的,在另一种可能的实现方式中,多个电容器结构中,至少一个所述电容器结构的隔离结构的凹槽在长边上的两个侧面中的第一指定侧面为上升的斜坡或上升的阶梯,该电容器结构的周期性材料层的奇数级电极层和偶数级电极层位于所述第一指定侧面。即多个电容器结构中,至少一个电容器结构的具体结构如图5所示。
需要说明的是,多个电容器结构中的各个电容器结构可以相同,例如,各个电容器结构的具体结构均如图3、图4或图5所示。当然,多个电容器结构中的各个电容器结构也可以不同。例如,多个电容器结构中的其中一个电容器结构如图3所示,其余电容器结构如4或图5所示。即图3、图4、图5给出了一个电容器结构的具体结构形式,在三维结构包括多个电容器结构时,每个电容器结构的具体结构形式均可以是图3、图4或图5所示电容器结构中的任一种。例如,一实施例中,三维结构包括两个电容器结构,其中一个电容器结构的具体结构形式如图3所示,另一个电容器结构的具体结构形式如图4所示。再例如,另一个实施例中,三维结构包括两个电容器结构,这两个电容器结构的具体结构形式均如图4所示。
请继续参照图1,相邻两个所述电容器结构2的第一电极24电连接,相邻两个所述电容器结构2的第二电极25电连接,以将多个电容器结构并联,以增加三维结构的电容量。
本申请提供的三维结构,通过在基底上堆叠多个电容器结构,进而将相邻两个电容器结构的第一电极电连接,相邻两个电容器结构的第二电极电连接,这样,将多个电容器结构并联,可以增加三维结构的电容量。此外,通过在隔离结构中形成下小上大的凹槽,进而形成与凹槽匹配的周期性材料层,这样,可以增加介电层的面积,实现非常高的电容密度,提高电容器的电容量,且并不必须采用高介电常数的材料来做介电层,可保证电容器的稳定性。第二方面,通过让隔离结构上的凹槽在短边方向上呈现为下小上大的形貌,这样,可以使电流流向沿着凹槽的短边,电流流过的路径较短,等效串联电阻较小。
进一步,可以根据电容参数的实际需要,选择可以叠置的电容器结构的具体数量,以按需获得集合而成的电容器的实际容量。此时,可以不必对单个电容器结构的电容值进行过高的设置。进一步,可以选择形成单个电容器结构的凹槽具有较小的深度,适当降低单个电容器结构的凹槽内叠置的周期性材料的数量,增大单个电容器结构的工艺余量,提高单个电容器结构的可靠性。
进一步,可以设置顺序叠置而上的电容器结构之间具有不同的尺寸,特别是针对第一电极和第二电极连线的方向上,存在尺寸的差异。进一步,通常设置位于上方的电容器结构,相较于其下方的第一电极和第二电极连线的方向上,具有更小的尺寸,使得形成与下方电容器结构的电极进行垂直连接的金属引线,可以在进一步远离上方的电容器结构,进一步降低信号串扰等影响,整体上提高由多个电容器结构叠置形成的三维结构的器件性能。
图9为本申请另一示例性实施例示出的三维结构的截面图。请参照图9,可选的,在本申请一种可能的实现方式中,所述三维结构包括尺寸不同的两个电容器结构;其中,
所述两个电容器结构中的第一电容器结构形成于所述基底之上,所述两个电容器结构中的第二电容器结构形成于所述第一电容器结构的隔离层上的指定位置;其中,所述指定位置为所述第一电容器结构的周期性材料层中的最后一层电极层正对的位置;其中,所述第一电容器的尺寸大于所述第二电容器的尺寸。
请参照图9,第一电容器结构与第二电容器结构的详细结构可以参见上面实施例中的介绍,此处不再赘述。需要说明的是,第一电容器结构的尺寸大于第二电容器结构的尺寸。
进一步地,指定位置为第一电容器结构的周期性材料层中的最后一层电极层正对的位置。需要说明的是,第二电容器结构的尺寸可以小于或者等于第一电容器结构的最后一层电极层的尺寸。
进一步地,请继续参照图9,第一电容器结构与第二电容器结构的第一电极通过形成于隔离层的导线相连。
本申请提供的三维结构,按照尺寸将多个电容器结构形成于基底之上,由于上方电容器的尺寸小于或者等于下方电容器结构的周期性材料层中的最后一层电极层,使得电容器相连的电极直接通过隔离层相连,这样,避免在隔离结构内打孔,可以节省成本,提高制作效率。
可选的,请继续参照图1,在图1所示示例中,所述三维结构包括尺寸相同的两个电容器结构;其中,
所述两个电容器结构中的第一电容器结构形成于所述基底之上,所述两个电容器结构中的第二电容器结构形成于所述第一电容器结构的隔离层之上;
所述第一电容器结构的第一电极和所述第二电容器结构的第一电极通过形成于所述第二电容器结构的隔离结构内的导线电连接;
所述第一电容器结构的第一电极和所述第二电容器结构的第二电极通过形成于所述第二电容器结构的隔离结构内的导线电连接。
请继续参照图1,在形成第一电容器结构后,在第一电容器结构的隔离层上形成尺寸相同的第二电容器结构,需要说明的是,第一电容器结构与第二电容器结构可以选用相同的结构也可以选用不同的结构,本实施例中,不对此进行限定。
进一步地,继续参照图1,第一电容器结构与第二电容器结构的第一电极24通过形成于第二电容器的隔离结构内的导线电连接,第一电容器结构与第二电容器结构的第二电极25通过形成于第二电容器结构的隔离结构内的导线电连接。
需要说明的是,第一电容器结构的第一电极与第二电容器结构的第一电极可以在同一侧,也可以在不同侧,本实施例中,不对此进行限定。
具体实现时,可以在第二电容器结构的隔离结构23的相应位置进行打孔,进而在第二电容器的隔离结构23内设置导线,便于第一电容器结构与第二电容器结构的电极之间进行电连接。
可选的,在一种可能实现方式中,所述基底和每个所述电容器的隔离结构的材料相同;
或者,
所述基底和每个所述电容器的隔离结构的材料不同。
可选的,请继续参照图9,所述基底的电阻率小于第一指定值,目标电容器的隔离结构为绝缘材料,所述目标电容器的隔离结构的凹槽的槽底的厚度大于第二指定值;其中,所述目标电容器为位于所述基底之上的第一个电容器。
具体的,第一指定值是根据实际需要设定的,本实施例中,不对第一指定值的具体值进行限定。例如,在一种可能的实现方式中,第一指定值为0.1Ω·m,具体实现时,例如,基底为低阻硅(成本较低)。
进一步的,在基底的电阻率小于第一指定值时,为了隔断目标电容器结构的第一电极和第二电极,令其隔离结构为绝缘材料,且凹槽的槽底的厚度大于第二指定值。其中,第二指定值是根据实际需要设定的,本实施例中,不对其进行限定。例如,在一可能的实现方式中,第二指定值大于2μm。
本实施例提供的三维结构,通过令所述基底的电阻率小于第一指定值,并令目标电容器结构的隔离结构为绝缘材料,且该目标电容器结构的凹槽的槽底的厚度大于第二指定值。这样,在实现目标电容器的第一电极和第二电极隔绝的情况,可以降低成本。
本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请保护的范围之内。
Claims (10)
1.一种三维结构,其特征在于,所述三维结构包括基底和多个电容器结构,其中,
按照远离所述基底的方向,所述多个电容器结构依序形成于所述基底之上;
每个所述电容器结构包括隔离结构、周期性材料层、隔离层、第一电极和第二电极;其中,
所述隔离结构具有凹槽;从远离所述基底的方向来看,所述凹槽至少在短边方向上呈现为下小上大的形貌;其中,所述凹槽呈倒金字塔型;所述凹槽在长边上的至少一个侧面为上升的斜坡或上升的阶梯,以使该凹槽在短边方向升呈现为下小上大的形貌;
所述周期性材料层形成于所述凹槽内,以填充所述凹槽、并与所述隔离结构形成一个平面;其中,所述周期性材料层包括交替层叠的n+1层电极层和n层介电层,所述n为正整数;
所述隔离层形成于所述平面上;所述隔离层内部形成有第一导线组及第二导线组,所述第一导线组连接所述周期性材料层中的奇数级电极层,所述第二导线组连接所述周期性材料层中的偶数级电极层;
所述第一电极,形成于对应所述第一导线组的隔离层上,以通过所述第一导线组与所述奇数级电极层连接;
所述第二电极,形成于对应所述第二导线组的隔离层上,以通过所述第二导线组与所述偶数级电极层连接;
相邻两个所述电容器结构的第一电极电连接,相邻两个所述电容器结构的第二电极电连接。
2.根据权利要求1所述的三维结构,其特征在于,至少一个所述电容器结构的隔离结构上的凹槽在长边上的至少一个侧面为上升的斜坡,以使该凹槽在短边方向上呈现为下小上大的形貌。
3.根据权利要求1所述的三维结构,其特征在于,至少一个电容器结构的隔离结构上的凹槽在长边上的至少一个侧面为上升的阶梯,以使该凹槽在短边方向上呈现为下小上大的形貌。
4.根据权利要求1所述的三维结构,其特征在于,所述基底和每个所述电容器结构的隔离结构的材料相同;
或者,
所述基底和每个所述电容器结构的隔离结构的材料不同。
5.根据权利要求1所述的三维结构,其特征在于,至少一个所述电容器结构的隔离结构的凹槽在长边上的两个侧面均为上升的斜坡或上升的阶梯,该电容器结构的周期性材料层的奇数级电极层和偶数级电极层位于所述两个侧面的不同侧或同一侧。
6.根据权利要求1所述的三维结构,其特征在于,至少一个所述电容器结构的隔离结构的凹槽在长边上的两个侧面中的第一指定侧面为上升的斜坡或上升的阶梯,该电容器结构的周期性材料层的奇数级电极层和偶数级电极层位于所述第一指定侧面。
7.根据权利要求5所述的三维结构,其特征在于,所述三维结构包括尺寸不同的两个电容器结构;其中,
所述两个电容器结构中的第一电容器结构形成于所述基底之上,所述两个电容器结构中的第二电容器结构形成于所述第一电容器结构的隔离层上的指定位置;所述指定位置为所述第一电容器结构的周期性材料层中的最后一层电极层正对的位置;所述第一电容器的尺寸大于所述第二电容器的尺寸。
8.根据权利要求5所述的三维结构,其特征在于,所述三维结构包括尺寸相同的两个电容器结构;其中,
所述两个电容器结构中的第一电容器结构形成于所述基底之上,所述两个电容器结构中的第二电容器结构形成于所述第一电容器的隔离层之上;
所述第一电容器结构的第一电极和所述第二电容器结构的第一电极通过形成于所述第二电容器结构的隔离结构内的导线电连接;
所述第一电容器结构的第二电极和所述第二电容器结构的第二电极通过形成于所述第二电容器结构的隔离结构内的导线电连接。
9.根据权利要求1所述的三维结构,其特征在于,所述电极层由掺杂多晶硅、TiN、TaN、Ti、Ta、Al、Cu、Au、Ag、W中的一种或多种组合而成;
所述介电层可以由氧化硅、氮化硅、氮氧化硅、氧化镁、氧化铝、氧化铪、氧化钽中的一种或多种组合而成。
10.根据权利要求1所述的三维结构,其特征在于,所述基底的电阻率小于第一指定值,目标电容器结构的隔离结构为绝缘材料,所述目标电容器结构的隔离结构的凹槽的槽底的厚度大于第二指定值;其中,所述目标电容器结构为位于所述基底之上的第一个电容器结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410383962.3A CN117976611B (zh) | 2024-04-01 | 2024-04-01 | 一种三维结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410383962.3A CN117976611B (zh) | 2024-04-01 | 2024-04-01 | 一种三维结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117976611A CN117976611A (zh) | 2024-05-03 |
CN117976611B true CN117976611B (zh) | 2024-06-11 |
Family
ID=90853596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410383962.3A Active CN117976611B (zh) | 2024-04-01 | 2024-04-01 | 一种三维结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117976611B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102683318A (zh) * | 2012-05-25 | 2012-09-19 | 无锡纳能科技有限公司 | 硅电容器内部多层电极连接结构及连接方法 |
CN111863449A (zh) * | 2019-04-24 | 2020-10-30 | 芯恩(青岛)集成电路有限公司 | 三维电容器结构及其制作方法 |
CN113748527A (zh) * | 2020-03-31 | 2021-12-03 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11552094B2 (en) * | 2017-07-18 | 2023-01-10 | Sandisk Technologies Llc | Three-dimensional memory device having on-pitch drain select gate electrodes and method of making the same |
US10236300B2 (en) * | 2017-07-25 | 2019-03-19 | Sandisk Technologies Llc | On-pitch drain select level isolation structure for three-dimensional memory device and method of making the same |
-
2024
- 2024-04-01 CN CN202410383962.3A patent/CN117976611B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102683318A (zh) * | 2012-05-25 | 2012-09-19 | 无锡纳能科技有限公司 | 硅电容器内部多层电极连接结构及连接方法 |
CN111863449A (zh) * | 2019-04-24 | 2020-10-30 | 芯恩(青岛)集成电路有限公司 | 三维电容器结构及其制作方法 |
CN113748527A (zh) * | 2020-03-31 | 2021-12-03 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN117976611A (zh) | 2024-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8729665B2 (en) | Integration substrate with a ultra-high-density capacitor and a through-substrate via | |
JP6550071B2 (ja) | コンデンサ構造 | |
US6838717B1 (en) | Stacked structure for parallel capacitors and method of fabrication | |
CN101414606B (zh) | 半导体器件中的叠层电容器及其制造方法 | |
US6100574A (en) | Capacitors in integrated circuits | |
CN102569250A (zh) | 高密度电容器及其电极引出方法 | |
JP2024045286A (ja) | ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
KR100672673B1 (ko) | 커패시터 구조 및 그 제조방법 | |
US9391015B2 (en) | Method for forming a three-dimensional structure of metal-insulator-metal type | |
US20180122580A1 (en) | Multilayer thin-film capacitor | |
CN111033780B (zh) | 电容器及其制作方法 | |
JP3566658B2 (ja) | キャパシタおよびその形成方法 | |
CN101299428B (zh) | 集成电路的电容器 | |
US7511939B2 (en) | Layered capacitor architecture and fabrication method | |
CN112136211A (zh) | 电容器及其制备方法 | |
CN117976611B (zh) | 一种三维结构 | |
US10199166B2 (en) | Capacitor | |
CN116314120A (zh) | 半导体器件及其形成方法 | |
CN115547994A (zh) | 一种三维硅电容集成结构、集成无源器件及其制备方法 | |
CN117976610B (zh) | 一种三维结构 | |
CN104022015A (zh) | Mim双电容器结构及其制造方法 | |
CN111615751B (zh) | 电容器和制备电容器的方法 | |
CN219322901U (zh) | 一种半导体器件及半导体芯片 | |
CN115241158A (zh) | 高电容密度的半导体电容器及其制备方法 | |
JP5394291B2 (ja) | スタック型抵抗素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |