CN102683318A - 硅电容器内部多层电极连接结构及连接方法 - Google Patents
硅电容器内部多层电极连接结构及连接方法 Download PDFInfo
- Publication number
- CN102683318A CN102683318A CN2012101654206A CN201210165420A CN102683318A CN 102683318 A CN102683318 A CN 102683318A CN 2012101654206 A CN2012101654206 A CN 2012101654206A CN 201210165420 A CN201210165420 A CN 201210165420A CN 102683318 A CN102683318 A CN 102683318A
- Authority
- CN
- China
- Prior art keywords
- odd
- layer
- electrode layer
- electrode
- level connecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种硅电容器内部多层电极连接结构及连接方法,其包括衬底;所述衬底的表面上形成第一内部电极层,所述第一内部电极层的上方设有若干交替分布的奇数电极层与偶数电极层,且奇数电极层与偶数电极层在衬底上方匹配对应;奇数电极层与偶数电极层间设置有介质层,且第一内部电极层与邻近的奇数电极层间通过介质层相连;所述衬底上方设有互连电极,所述互连电极包括第一金属外电极及第二金属外电极,所述第一金属外电极与奇数电极层及第一内部电极层等电位连接,第二金属外电极与偶数电极层等电位连接,第一金属外电极与第二金属外电极绝缘隔离。本发明电容密度高,工艺兼容,降低制造成本,安全可靠。
Description
技术领域
本发明涉及一种多层电极连接结构及连接方法,尤其是一种硅电容器内部多层电极连接结构及连接方法,属于半导体技术的技术领域。
背景技术
硅电容器在目前市场上是新颖的产品,硅电容由多个内部小电容通过内部多层电极并联而成,内部电极材料是原位掺杂多晶硅。众所周知,电子技术常用的电容器有电解电容器、多层陶瓷电容器、薄膜电容器等。这些电容器有的使用寿命短,有的耐高温性差,有的等效串联电阻大,有的高频性能差、有的体积大,应用范围各有限制。硅电容采用成熟的半导体技术,同时克服了上述缺点,但电容量小。增加电容量就必须增加内部小电容的数量,也就是增加内部电极的层数,但内部电极每增加一层,就要增加两次光刻,这样制造成本非常高。所以目前市场上多晶作为硅电容器内部电极的只有两层,电容密度低。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种硅电容器内部多层电极连接结构及连接方法,其电容密度高,工艺兼容,降低制造成本,安全可靠。
按照本发明提供的技术方案,所述硅电容器内部多层电极连接结构,包括衬底;所述衬底的表面上形成第一内部电极层,所述第一内部电极层的上方设有若干交替分布的奇数电极层与偶数电极层,且奇数电极层与偶数电极层在衬底上方匹配对应;奇数电极层与偶数电极层间设置有介质层,且第一内部电极层与邻近的奇数电极层间通过介质层相连;所述衬底上方设有互连电极,所述互连电极包括第一金属外电极及第二金属外电极,所述第一金属外电极与奇数电极层及第一内部电极层等电位连接,第二金属外电极与偶数电极层等电位连接,第一金属外电极与第二金属外电极绝缘隔离。
所述衬底上方最外层的偶数电极层上覆盖有绝缘介质层;衬底的上方设有奇数层连接孔及偶数层连接孔,奇数层连接孔内填充有奇数层连接线,且奇数层连接线覆盖于绝缘介质层上;偶数层连接孔内填充有偶数层连接线,且偶数层连接线覆盖于绝缘介质层上;第一金属外电极与奇数层连接线欧姆接触,以通过奇数层连接线与第一内部电极层及奇数电极层等电位连接;第二金属外电极与偶数层连接线欧姆接触,以通过偶数层连接线与偶数电极层等电位连接;第一金属外电极、奇数层连接线通过绝缘隔离层与第二金属外电极、偶数层连接线绝缘隔离。
所述衬底采用P型导电类型的硅,通过在P型衬底表面掺杂N型杂质形成第一内部电极层。
所述衬底内设有若干凹槽,第一内部电极层、介质层及奇数电极层与偶数电极层依次覆盖于凹槽内。
所述奇数电极层与偶数电极层均为导电多晶硅。
所述奇数电极层、偶数电极层的厚度为500nm~800nm。
一种硅电容内部多层电极连接方法,所述多层电极连接方法包括如下步骤:
a、提供第一导电类型的衬底,并在衬底的表面上淀积掩膜层,选择性地掩蔽和刻蚀掩膜层,以在衬底内形成所需的凹槽;
b、去除上述衬底上的掩膜层,并在衬底及凹槽上进行第二导电类型杂质的掺杂和推结,以形成第一内部电极层;
c、去除上述衬底表面的氧化层;
d、在上述第一内部电极层的表面上淀积交替分布的奇数电极层及偶数电极层,邻近第一内部电极层的奇数电极层与第一内部电极层间通过生长介质层间隔,且奇数电极层与偶数电极层间通过生长介质层间隔,
e、在上述最外层的偶数电极层上淀积绝缘介质层,所述绝缘介质层覆盖于偶数电极层上;
f、选择性地掩蔽和光刻绝缘介质层,以在衬底的上方形成奇数层连接孔及偶数层连接孔,奇数层连接孔从绝缘介质层的表面向下延伸直至衬底的表面,偶数层连接孔从绝缘介质层的表面向下延伸直至邻近第一内部电极层的奇数电极层;
g、在上述衬底上原位掺杂淀积多晶硅层,所述多晶硅层填充分别填充在奇数层连接孔及偶数层连接孔内,选择性地掩蔽和刻蚀多晶硅层,以在衬底上方形成奇数层连接线及偶数层连接线,奇数层连接线与第一内部电极层及奇数电极层相接触,偶数层连接线与偶数电极层相接触;
h、对上述奇数层连接线及偶数层连接线退火;
i、在上述绝缘介质层上淀积绝缘隔离层,选择性地掩蔽和刻蚀绝缘隔离层,以去除奇数层连接线及偶数层连接线裸露;
j、在上述奇数层连接线及偶数层连接线溅射金属层,光刻和刻蚀金属层,以形成第一金属外电极及第二金属外电极,并使得第一金属外电极与奇数层连接线欧姆接触,第二金属外电极与偶数层连接线欧姆接触。
所述步骤f中,形成奇数层连接孔包括如下步骤:
f1、在绝缘介质层上选择性地涂覆光刻胶,通过CHF3各向异性等离子体刻蚀绝缘介质层,直至刻蚀到最外层的偶数电极层;
f2、对绝缘介质层下方的奇数电极层、偶数电极层及介质层进行选择比100:1以上的ICP刻蚀,对奇数电极层采用SH6和C4F8混合气体进行各向异性刻蚀,对介质层采用SH6和C4F8混合气体进行各向异性刻蚀,对偶数电极层采用SH6和C4F8混合气体进行各向同性刻蚀,以使得偶数电极层横向刻蚀出距离奇数层连接孔边缘的1.5~2μm间隙;
f3、所述ICP刻蚀直至衬底的表面,以形成奇数层连接孔。
所述步骤f中,形成偶数层连接孔包括如下步骤:
s1、在上述光刻胶遮挡作用下,通过CHF3各向异性等离子体刻蚀绝缘介质层,直至刻蚀到最外层的偶数电极层;
s2、对绝缘介质层下方的奇数电极层、偶数电极层及介质层进行选择比100:1以上的ICP刻蚀,对偶数电极层采用SH6和C4F8混合气体进行各向异性刻蚀,对介质层采用SH6和C4F8混合气体进行各向异性刻蚀,对奇数电极层采用SH6和C4F8混合气体进行各向同性刻蚀,以使得奇数电极层横向刻蚀出距离奇数层连接孔边缘的1.5~2μm间隙;
s3、所述ICP刻蚀直至邻近衬底表面的奇数电极层,以形成偶数层连接孔。
所述奇数层连接孔与偶数层连接孔的孔径均为0.8μm~1μm。
本发明的优点:在衬底上形成若干交替分布的奇数电极层及偶数电极层,奇数电极层与偶数电极层间通过介质层间隔,以形成电容器结构,提高硅电容器的密度;通过在奇数层连接孔内填充多晶硅形成奇数层连接线,并通过在偶数层连接孔内填充多晶硅形成偶数层连接线,通过奇数层连接线与偶数层连接线将电容器引出;形成奇数层连接孔及偶数层连接孔只需两次光刻,极大降低了制造成本,兼容成熟的半导体制造技术,利用等离子刻蚀技术和原位掺杂多晶技术连接内部电极层,制造工艺简单,得到的电容器具有小体积大电容量、寿命长、高可靠、耐温高,可应用于石油矿产勘探、航空航天、医疗、电子产品等。
附图说明
图1~图5为本发明具体实施的工艺步骤流程剖面图,其中:
图1为在衬底内形成凹槽后的剖视图。
图2为得到多层交替分布的奇数电极层与偶数电极层后的剖视图。
图3为得到奇数层连接孔与偶数层连接孔后的剖视图。
图4 为得到奇数层连接线与偶数层连接线后的剖面图。
图5 为得到第一金属外电极及第二金属外电极后的剖视图。
附图标记说明;1-衬底、2-凹槽、3-介质层、4-奇数电极层、5-偶数电极层、6-绝缘介质层、7-奇数层连接孔、8-偶数层连接孔、9-第二内部电极多晶硅层、10-奇数层连接线、11-绝缘隔离层、12-第一金属外电极、13-偶数层连接线及14-第二金属外电极。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图5所示:为了能够使得硅电容器具有较高的电容密度,本发明包括衬底1;所述衬底1的表面上形成第一内部电极层,所述第一内部电极层的上方设有若干交替分布的奇数电极层4与偶数电极层5,且奇数电极层4与偶数电极层5在衬底1上方匹配对应;奇数电极层4与偶数电极层5间设置有介质层3,且第一内部电极层与邻近的奇数电极层4间通过介质层3相连;所述衬底1上方设有互连电极,所述互连电极包括第一金属外电极12及第二金属外电极14,所述第一金属外电极12与奇数电极层4及第一内部电极层等电位连接,第二金属外电极14与偶数电极层5等电位连接,第一金属外电极12与第二金属外电极14绝缘隔离。一般地,为了进一步提高电容的密度,在衬底1内设有若干凹槽2,所述凹槽2从衬底1的表面向下延伸,第一内部电极层、介质层3及奇数电极层4与偶数电极层5依次覆盖于凹槽2内。衬底1采用P导电类型的硅,通过在衬底1表面注入N导电类型杂质和推结形成第一内部电极层,介质层3可以为二氧化硅,ONO(底氧化物-氮化物-顶氧化物)的结构层或高介电常数的介质材料,介质层3的厚度为20~100nm。本发明实施例中,奇数电极层4及偶数电极层5均多余一层,奇数电极层4及偶数电极层5均为二层或二层以上。
为了能够实现上述连接,衬底1上方最外层的偶数电极层5上覆盖有绝缘介质层6;衬底1的上方设有奇数层连接孔7及偶数层连接孔8,奇数层连接孔7内填充有奇数层连接线10,且奇数层连接线10覆盖于绝缘介质层6上;偶数层连接孔8内填充有偶数层连接线13,且偶数层连接线13覆盖于绝缘介质层6上;第一金属外电极12与奇数层连接线10欧姆接触,以通过奇数层连接线10与第一内部电极层及奇数电极层4等电位连接;第二金属外电极14与偶数层连接线13欧姆接触,以通过偶数层连接线13与偶数电极层5等电位连接;第一金属外电极12、奇数层连接线10通过绝缘隔离层11与第二金属外电极14、偶数层连接线13绝缘隔离。
如图1~图5所示:上述结构的硅电容内部电极连接结构可以通过下述工艺步骤制备实现,具体为:
a、提供第一导电类型的衬底1,并在衬底1的表面上淀积掩膜层,选择性地掩蔽和刻蚀掩膜层,以在衬底1内形成所需的凹槽2;
如图1所示:一般地,第一导电类型的衬底1为P导电类型的硅,第二导电类型为N型;掩膜层通过在衬底1表面淀积2μm厚度的二氧化硅形成,通过去除部分掩膜层后,光刻和等离子体刻蚀能在衬底1内形成凹槽2,凹槽2的深度为3μm~200μm;
b、去除上述衬底1上的掩膜层,并在衬底1及凹槽2上进行第二导电类型杂质的掺杂和推结,以形成第一内部电极层;
当上述掩膜层为二氧化硅时,采用BOE(Buffered Oxide Etch)全漂去除二氧化硅脱水;然后在衬底1及凹槽2上方通过POCl3掺杂和推结,形成第一内部电极层;此处第二导电类型为N导电类型,在进行N导电类型掺杂和推结时,会产生二氧化硅层,产生二氧化硅层的厚度一般在50nm~80nm;
c、去除上述衬底1表面的氧化层;
再次通过BOE全漂去除二氧化硅层;
d、在上述第一内部电极层的表面上淀积交替分布的奇数电极层4及偶数电极层5,邻近第一内部电极层的奇数电极层4与第一内部电极层间通过生长介质层3间隔,且奇数电极层4与偶数电极层5间通过生长介质层3间隔;
如图2所示:当形成上述交替结构时,先在第一内部电极层上生长介质层3,然后再在介质层3上原位掺杂多晶,原位掺杂的介质也是N导电类型的杂质,以形成奇数电极层4及偶数电极层5,奇数电极层4及偶数电极层5间通过介质层3间隔;介质层3的材料及厚度如上所述;介质层3可以通过热氧化生长二氧化硅、LPCVD(低压化学汽相淀积)淀积二氧化硅、LPCVD淀积氮化硅,也可以ALD(Atomic layer deposition,原子层淀积)淀积介质材料得到,奇数电极层4及偶数电极层5可以通过LPCVD淀积得到,奇数电极层4及偶数电极层5的厚度为500~800nm;
e、在上述最外层的偶数电极层5上淀积绝缘介质层6,所述绝缘介质层6覆盖于偶数电极层5上;
在形成上述交替分布的结构后,通过硫酸加双氧水清洗,清洗后,在最外层的偶数电极层5上淀积二氧化硅形成绝缘介质层6,绝缘介质层6的厚度为200nm;
f、选择性地掩蔽和光刻绝缘介质层6,以在衬底1的上方形成奇数层连接孔7及偶数层连接孔8,奇数层连接孔7从绝缘介质层6的表面向下延伸直至衬底1的表面,偶数层连接孔8从绝缘介质层6的表面向下延伸直至邻近第一内部电极层的奇数电极层4;
如图3所示:当形成奇数层连接孔7时,包括如下步骤:
f1、在绝缘介质层6上选择性地涂覆光刻胶,通过CHF3各向异性等离子体刻蚀绝缘介质层6,直至刻蚀到最外层的偶数电极层5;
f2、对绝缘介质层6下方的奇数电极层4、偶数电极层5及介质层3进行选择比Si:SiO2为100:1以上的ICP(感应耦合等离子体刻蚀)刻蚀,对奇数电极层4采用SH6和C4F8混合气体进行各向异性刻蚀,对介质层3采用SH6和C4F8混合气体进行各向异性刻蚀,对偶数电极层5采用SH6和C4F8混合气体进行各向同性刻蚀,以使得偶数电极层5横向刻蚀出距离奇数层连接孔7边缘的1.5~2μm间隙;
f3、所述ICP刻蚀直至衬底1的表面,以形成奇数层连接孔7。
当形成偶数层连接孔8时,包括如下步骤:
s1、在上述光刻胶遮挡作用下,通过CHF3各向异性等离子体刻蚀绝缘介质层6,直至刻蚀到最外层的偶数电极层5;
s2、对绝缘介质层6下方的奇数电极层4、偶数电极层5及介质层3进行选择比Si:SiO2为100:1以上的ICP刻蚀,对偶数电极层5采用SH6和C4F8混合气体进行各向异性刻蚀,对介质层3采用SH6和C4F8混合气体进行各向异性刻蚀,对奇数电极层4采用SH6和C4F8混合气体进行各向同性刻蚀,以使得奇数电极层4横向刻蚀出距离奇数层连接孔8边缘的1.5~2μm间隙;
s3、所述ICP刻蚀直至邻近衬底1表面的奇数电极层4,即刻蚀至第二内部电极多晶硅层9,以形成偶数层连接孔8。
上述奇数层连接孔7与偶数层连接孔8的孔径为0.8μm~1μm;当形成奇数层连接孔7时,对应外侧的偶数电极层5具有1.5~2μm的间隙,填充多晶后,避免奇数层连接孔7内填充的多晶与偶数电极层5相接触,偶数层连接孔8与奇数层连接孔7的设置相同,此处不再详述。衬底1上述具有多层交底的奇数电极层4及偶数电极层5结构,而将奇数电极层4及偶数电极层5向外引出时,只需要两次光刻工艺就能够形成所需的奇数层连接孔7与偶数层连接孔8,能极大地降低加工成本。
g、在上述衬底1上原位掺杂淀积多晶硅层,所述多晶硅层填充分别填充在奇数层连接孔7及偶数层连接孔8内,选择性地掩蔽和刻蚀多晶硅层,以在衬底1上方形成奇数层连接线10及偶数层连接线13,奇数层连接线10与第一内部电极层及奇数电极层4相接触,偶数层连接线13与偶数电极层5相接触;
如图4所示:在原位掺杂淀积多晶硅层键,需要通过硫酸加双氧水清洗,这个清洗过程及要求均为本技术领域人员所熟知,此处不再详述。当淀积多晶硅层后,填充在奇数层连接孔7内的多晶硅只会与奇数电极层4及第一内部电极层接触,填充在偶数连接孔8内的多晶硅只会与偶数电极层5相接触;奇数层连接线10及偶数层连接线13的厚度与奇数层连接孔7、偶数层连接孔8的孔径相匹配,即奇数层连接线10、偶数层连接线13的厚度为800nm~1000nm。
h、对上述奇数层连接线10及偶数层连接线13退火;
所述退火温度为900℃~950℃,退火的目的是激活原位掺杂的N型导电杂质,这个是本技术领域常规的技术手段;
i、在上述绝缘介质层6上淀积绝缘隔离层11,选择性地掩蔽和刻蚀绝缘隔离层11,以去除奇数层连接线10及偶数层连接线13裸露;
所述绝缘隔离层11可以通过CVD淀积二氧化硅得到,绝缘隔离层11的厚度为60nm;得到绝缘隔离层11后需要通过刻蚀去除奇数层连接线11及偶数层连接线13上的绝缘隔离层11,以进行后续的操作;
j、在上述奇数层连接线10及偶数层连接线13溅射金属层,光刻和刻蚀金属层,以形成第一金属外电极12及第二金属外电极14,并使得第一金属外电极12与奇数层连接线10欧姆接触,第二金属外电极14与偶数层连接线14欧姆接触。
如图5所示:第一金属外电极12及第二金属外电极14的材料可以采用Al-Si-Cu合金,也可以采用其他金属材料;当第一金属外电极12与奇数层连接线10欧姆接触后,第一金属外电极12能够与奇数电极层4及第一内部电极层等电位连接,同时,第二金属外电极14能够与偶数电极层5等电位连接,从而将整个电容器引出连接。
本发明在衬底1上形成若干交替分布的奇数电极层4及偶数电极层5,奇数电极层4与偶数电极层5间通过介质层3间隔,以形成电容器结构,提高硅电容器的密度;通过在奇数层连接孔7内填充多晶硅形成奇数层连接线10,并通过在偶数层连接孔8内填充多晶硅形成偶数层连接线13,通过奇数层连接线10与偶数层连接线13将电容器引出;形成奇数层连接孔7及偶数层连接孔8只需两次光刻,极大降低了制造成本,兼容成熟的半导体制造技术,利用等离子刻蚀技术和原位掺杂多晶技术连接内部电极层,制造工艺简单,得到的电容器具有小体积大电容量、寿命长、高可靠、耐温高,可应用于石油矿产勘探、航空航天、医疗、电子产品等。
Claims (10)
1.一种硅电容器内部多层电极连接结构,包括衬底(1);其特征是:所述衬底(1)的表面上形成第一内部电极层,所述第一内部电极层的上方设有若干交替分布的奇数电极层(4)与偶数电极层(5),且奇数电极层(4)与偶数电极层(5)在衬底(1)上方匹配对应;奇数电极层(4)与偶数电极层(5)间设置有介质层(3),且第一内部电极层与邻近的奇数电极层(4)间通过介质层(3)相连;所述衬底(1)上方设有互连电极,所述互连电极包括第一金属外电极(12)及第二金属外电极(14),所述第一金属外电极(12)与奇数电极层(4)及第一内部电极层等电位连接,第二金属外电极(14)与偶数电极层(5)等电位连接,第一金属外电极(12)与第二金属外电极(14)绝缘隔离。
2.根据权利要求1所述的硅电容器内部多层电极连接结构,其特征是:所述衬底(1)上方最外层的偶数电极层(5)上覆盖有绝缘介质层(6);衬底(1)的上方设有奇数层连接孔(7)及偶数层连接孔(8),奇数层连接孔(7)内填充有奇数层连接线(10),且奇数层连接线(10)覆盖于绝缘介质层(6)上;偶数层连接孔(8)内填充有偶数层连接线(13),且偶数层连接线(13)覆盖于绝缘介质层(6)上;第一金属外电极(12)与奇数层连接线(10)欧姆接触,以通过奇数层连接线(10)与第一内部电极层及奇数电极层(4)等电位连接;第二金属外电极(14)与偶数层连接线(13)欧姆接触,以通过偶数层连接线(13)与偶数电极层(5)等电位连接;第一金属外电极(12)、奇数层连接线(10)通过绝缘隔离层(11)与第二金属外电极(14)、偶数层连接线(13)绝缘隔离。
3.根据权利要求1所述的硅电容器内部多层电极连接结构,其特征是:所述衬底(1)采用P型导电类型的硅,通过在P型衬底(1)表面掺杂N型杂质形成第一内部电极层。
4.根据权利要求1所述的硅电容器内部多层电极连接结构,其特征是:所述衬底(1)内设有若干凹槽(2),第一内部电极层、介质层(3)及奇数电极层(4)与偶数电极层(5)依次覆盖于凹槽(2)内。
5.根据权利要求1所述的硅电容器内部多层电极连接结构,其特征是:所述奇数电极层(4)与偶数电极层(5)均为导电多晶硅。
6.根据权利要求1或2或5所述的硅电容器内部多层电极连接结构,其特征是:所述奇数电极层(4)、偶数电极层(5)的厚度为500nm~800nm。
7.一种硅电容内部多层电极连接方法,其特征是,所述多层电极连接方法包括如下步骤:
(a)、提供第一导电类型的衬底(1),并在衬底(1)的表面上淀积掩膜层,选择性地掩蔽和刻蚀掩膜层,以在衬底(1)内形成所需的凹槽(2);
(b)、去除上述衬底(1)上的掩膜层,并在衬底(1)及凹槽(2)上进行第二导电类型杂质的掺杂和推结,以形成第一内部电极层;
(c)、去除上述衬底(1)表面的氧化层;
(d)、在上述第一内部电极层的表面上淀积交替分布的奇数电极层(4)及偶数电极层(5),邻近第一内部电极层的奇数电极层(4)与第一内部电极层间通过生长介质层(3)间隔,且奇数电极层(4)与偶数电极层(5)间通过生长介质层(3)间隔,
(e)、在上述最外层的偶数电极层(5)上淀积绝缘介质层(6),所述绝缘介质层(6)覆盖于偶数电极层(5)上;
(f)、选择性地掩蔽和光刻绝缘介质层(6),以在衬底(1)的上方形成奇数层连接孔(7)及偶数层连接孔(8),奇数层连接孔(7)从绝缘介质层(6)的表面向下延伸直至衬底(1)的表面,偶数层连接孔(8)从绝缘介质层(6)的表面向下延伸直至邻近第一内部电极层的奇数电极层(4);
(g)、在上述衬底(1)上原位掺杂淀积多晶硅层,所述多晶硅层填充分别填充在奇数层连接孔(7)及偶数层连接孔(8)内,选择性地掩蔽和刻蚀多晶硅层,以在衬底(1)上方形成奇数层连接线(10)及偶数层连接线(13),奇数层连接线(10)与第一内部电极层及奇数电极层(4)相接触,偶数层连接线(13)与偶数电极层(5)相接触;
(h)、对上述奇数层连接线(10)及偶数层连接线(13)退火;
(i)、在上述绝缘介质层(6)上淀积绝缘隔离层(11),选择性地掩蔽和刻蚀绝缘隔离层(11),以去除奇数层连接线(10)及偶数层连接线(13)裸露;
(j)、在上述奇数层连接线(10)及偶数层连接线(13)溅射金属层,光刻和刻蚀金属层,以形成第一金属外电极(12)及第二金属外电极(14),并使得第一金属外电极(12)与奇数层连接线(10)欧姆接触,第二金属外电极(14)与偶数层连接线(13)欧姆接触。
8.根据权利要求7所述的硅电容内部多层电极连接方法,其特征是,所述步骤(f)中,形成奇数层连接孔(7)包括如下步骤:
(f1)、在绝缘介质层(6)上选择性地涂覆光刻胶,通过CHF3各向异性等离子体刻蚀绝缘介质层(6),直至刻蚀到最外层的偶数电极层(5);
(f2)、对绝缘介质层(6)下方的奇数电极层(4)、偶数电极层(5)及介质层(3)进行选择比100:1以上的ICP刻蚀,对奇数电极层(4)采用SH6和C4F8混合气体进行各向异性刻蚀,对介质层(3)采用SH6和C4F8混合气体进行各向异性刻蚀,对偶数电极层(5)采用SH6和C4F8混合气体进行各向同性刻蚀,以使得偶数电极层(5)横向刻蚀出距离奇数层连接孔(7)边缘的1.5~2μm间隙;
(f3)、所述ICP刻蚀直至衬底(1)的表面,以形成奇数层连接孔(7)。
9.根据权利要求8所述的硅电容内部多层电极连接方法,其特征是,所述步骤(f)中,形成偶数层连接孔(8)包括如下步骤:
(s1)、在上述光刻胶遮挡作用下,通过CHF3各向异性等离子体刻蚀绝缘介质层(6),直至刻蚀到最外层的偶数电极层(5);
(s2)、对绝缘介质层(6)下方的奇数电极层(4)、偶数电极层(5)及介质层(3)进行选择比100:1以上的ICP刻蚀,对偶数电极层(5)采用SH6和C4F8混合气体进行各向异性刻蚀,对介质层(3)采用SH6和C4F8混合气体进行各向异性刻蚀,对奇数电极层(4)采用SH6和C4F8混合气体进行各向同性刻蚀,以使得奇数电极层(4)横向刻蚀出距离奇数层连接孔(8)边缘的1.5~2μm间隙;
(s3)、所述ICP刻蚀直至邻近衬底(1)表面的奇数电极层(4),以形成偶数层连接孔(8)。
10.根据权利要求7所述的硅电容内部多层电极连接方法,其特征是:所述奇数层连接孔(7)与偶数层连接孔(8)的孔径均为0.8μm~1μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210165420.6A CN102683318B (zh) | 2012-05-25 | 2012-05-25 | 硅电容器内部多层电极连接结构及连接方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210165420.6A CN102683318B (zh) | 2012-05-25 | 2012-05-25 | 硅电容器内部多层电极连接结构及连接方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102683318A true CN102683318A (zh) | 2012-09-19 |
CN102683318B CN102683318B (zh) | 2014-07-02 |
Family
ID=46815020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210165420.6A Active CN102683318B (zh) | 2012-05-25 | 2012-05-25 | 硅电容器内部多层电极连接结构及连接方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102683318B (zh) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106997878A (zh) * | 2017-03-31 | 2017-08-01 | 无锡中微晶园电子有限公司 | 双层结构的硅电容器及其制造方法 |
CN110785840A (zh) * | 2019-09-17 | 2020-02-11 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
WO2020029177A1 (zh) * | 2018-08-09 | 2020-02-13 | 深圳市为通博科技有限责任公司 | 电容器及其制作方法 |
CN111864063A (zh) * | 2020-07-09 | 2020-10-30 | 复旦大学 | 三维电容制备方法 |
CN112018071A (zh) * | 2020-07-31 | 2020-12-01 | 复旦大学 | 一种多功能tsv结构及其制备方法 |
CN112119476A (zh) * | 2019-04-19 | 2020-12-22 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
CN112151496A (zh) * | 2020-09-10 | 2020-12-29 | 复旦大学 | 一种内嵌电感的tsv结构及其制备方法 |
CN112189257A (zh) * | 2019-03-26 | 2021-01-05 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
CN112993006A (zh) * | 2019-12-12 | 2021-06-18 | 珠海格力电器股份有限公司 | 一种终端结构、其制作方法及电子器件 |
CN113130449A (zh) * | 2019-12-30 | 2021-07-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
CN117769350A (zh) * | 2024-01-16 | 2024-03-26 | 荣耀终端有限公司 | 电容器及其制造方法、电子设备 |
CN117766525A (zh) * | 2024-02-22 | 2024-03-26 | 苏州苏纳光电有限公司 | 电容结构及电容结构的制作方法 |
CN117976609A (zh) * | 2024-04-01 | 2024-05-03 | 苏州凌存科技有限公司 | 一种三维结构及三维结构的制备方法 |
CN117976611A (zh) * | 2024-04-01 | 2024-05-03 | 苏州凌存科技有限公司 | 一种三维结构 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100087042A1 (en) * | 2008-10-06 | 2010-04-08 | Samsung Electronics Co., Ltd. | Methods of Fabricating Three-Dimensional Capacitor Structures Having Planar Metal-Insulator-Metal and Vertical Capacitors Therein |
CN102569250A (zh) * | 2012-01-06 | 2012-07-11 | 无锡纳能科技有限公司 | 高密度电容器及其电极引出方法 |
-
2012
- 2012-05-25 CN CN201210165420.6A patent/CN102683318B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100087042A1 (en) * | 2008-10-06 | 2010-04-08 | Samsung Electronics Co., Ltd. | Methods of Fabricating Three-Dimensional Capacitor Structures Having Planar Metal-Insulator-Metal and Vertical Capacitors Therein |
CN102569250A (zh) * | 2012-01-06 | 2012-07-11 | 无锡纳能科技有限公司 | 高密度电容器及其电极引出方法 |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106997878A (zh) * | 2017-03-31 | 2017-08-01 | 无锡中微晶园电子有限公司 | 双层结构的硅电容器及其制造方法 |
US11063113B2 (en) | 2018-08-09 | 2021-07-13 | Shenzhen Weitongbo Technology Co., Ltd. | Capacitor and method for fabricating the same |
WO2020029177A1 (zh) * | 2018-08-09 | 2020-02-13 | 深圳市为通博科技有限责任公司 | 电容器及其制作方法 |
CN112189257A (zh) * | 2019-03-26 | 2021-01-05 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
CN112119476A (zh) * | 2019-04-19 | 2020-12-22 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
US11469168B2 (en) | 2019-04-19 | 2022-10-11 | Shenzhen GOODIX Technology Co., Ltd. | Capacitor and method for producing the same |
WO2021051285A1 (zh) * | 2019-09-17 | 2021-03-25 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
CN110785840A (zh) * | 2019-09-17 | 2020-02-11 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
CN112993006B (zh) * | 2019-12-12 | 2022-08-12 | 珠海格力电器股份有限公司 | 一种终端结构、其制作方法及电子器件 |
CN112993006A (zh) * | 2019-12-12 | 2021-06-18 | 珠海格力电器股份有限公司 | 一种终端结构、其制作方法及电子器件 |
CN113130449A (zh) * | 2019-12-30 | 2021-07-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
CN111864063A (zh) * | 2020-07-09 | 2020-10-30 | 复旦大学 | 三维电容制备方法 |
CN112018071B (zh) * | 2020-07-31 | 2022-04-12 | 复旦大学 | 一种多功能tsv结构及其制备方法 |
CN112018071A (zh) * | 2020-07-31 | 2020-12-01 | 复旦大学 | 一种多功能tsv结构及其制备方法 |
CN112151496B (zh) * | 2020-09-10 | 2022-04-08 | 复旦大学 | 一种内嵌电感的tsv结构及其制备方法 |
CN112151496A (zh) * | 2020-09-10 | 2020-12-29 | 复旦大学 | 一种内嵌电感的tsv结构及其制备方法 |
CN117769350A (zh) * | 2024-01-16 | 2024-03-26 | 荣耀终端有限公司 | 电容器及其制造方法、电子设备 |
CN117766525A (zh) * | 2024-02-22 | 2024-03-26 | 苏州苏纳光电有限公司 | 电容结构及电容结构的制作方法 |
CN117766525B (zh) * | 2024-02-22 | 2024-04-30 | 苏州苏纳光电有限公司 | 电容结构及电容结构的制作方法 |
CN117976609A (zh) * | 2024-04-01 | 2024-05-03 | 苏州凌存科技有限公司 | 一种三维结构及三维结构的制备方法 |
CN117976611A (zh) * | 2024-04-01 | 2024-05-03 | 苏州凌存科技有限公司 | 一种三维结构 |
CN117976609B (zh) * | 2024-04-01 | 2024-05-31 | 苏州凌存科技有限公司 | 一种三维结构及三维结构的制备方法 |
CN117976611B (zh) * | 2024-04-01 | 2024-06-11 | 苏州凌存科技有限公司 | 一种三维结构 |
Also Published As
Publication number | Publication date |
---|---|
CN102683318B (zh) | 2014-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102683318B (zh) | 硅电容器内部多层电极连接结构及连接方法 | |
US9941278B2 (en) | Method and apparatus for placing a gate contact inside an active region of a semiconductor | |
CN109473433B (zh) | 三维存储器及其制作方法 | |
CN108735719B (zh) | 电容器及制造该电容器的方法 | |
CN102593076B (zh) | 半导体装置 | |
CN111615750B (zh) | 双面电容器及其制作方法 | |
CN108231774B (zh) | 具有沟槽型器件隔离膜的半导体器件 | |
CN101777556A (zh) | 一种沟槽型大功率mos器件及其制造方法 | |
US20210005707A1 (en) | Capacitor and manufacturing method therefor | |
CN105448814A (zh) | 半导体结构的形成方法 | |
CN113748527B (zh) | 电容器及其制作方法 | |
CN107359153A (zh) | 具有沟槽结构的高容量硅电容器的制造方法 | |
CN103022019A (zh) | 降低等效电阻的硅电容器及其制备方法 | |
CN103700643B (zh) | 一种基于tsv工艺的转接板深槽电容及其制造方法 | |
CN117525024A (zh) | 一种硅基电容结构及其形成方法 | |
CN113130746B (zh) | 半导体结构及其形成方法 | |
JP2008205032A (ja) | 半導体装置 | |
US11239308B2 (en) | Capacitor and method for producing capacitor | |
CN207303087U (zh) | 具有沟槽结构的高容量硅电容器 | |
JP7360974B2 (ja) | 半導体コンデンサおよびその製造方法 | |
TWI463934B (zh) | 積體電路及其製造方法 | |
JP2891242B2 (ja) | 半導体装置の製造方法 | |
CN111192878B (zh) | 三维存储器的制备方法及三维存储器 | |
CN211929311U (zh) | 电容器 | |
US20230148055A1 (en) | Three-dimensional memory and its fabrication method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20171228 Address after: Room 203, seat A, information industry park, No. 21, Changjiang Road, new Wu District, Wuxi, Jiangsu Patentee after: Wuxi Zhongwei Microchips Co., Ltd. Address before: 214072 Jiangsu city of Wuxi province DiCui Binhu District Liyuan Development Zone, Road No. 100 building No. 2 building 2003 room 530 Patentee before: Wuxi Naneng Technology Co., Ltd. |
|
TR01 | Transfer of patent right |